CN102144282A - 铜层处理 - Google Patents

铜层处理 Download PDF

Info

Publication number
CN102144282A
CN102144282A CN2009801345529A CN200980134552A CN102144282A CN 102144282 A CN102144282 A CN 102144282A CN 2009801345529 A CN2009801345529 A CN 2009801345529A CN 200980134552 A CN200980134552 A CN 200980134552A CN 102144282 A CN102144282 A CN 102144282A
Authority
CN
China
Prior art keywords
copper
sulphur compound
sulphur
gas
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801345529A
Other languages
English (en)
Inventor
尼尔·R·吕格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102144282A publication Critical patent/CN102144282A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Abstract

本发明包括用于使用硫等离子体处理铜且尤其铜层处理的装置、方法和系统。一个或一个以上实施例可包括形成铜硫化合物的方法，其是通过使铜与包括硫的等离子体气体反应并用水移除所述铜硫化合物的至少一部分来实施。

Description

铜层处理
技术领域
本发明涉及用于使用硫等离子体处理铜且尤其铜层处理的领域。
背景技术
铜(Cu)可用于包括于半导体装置应用中的各种应用中。在现代半导体装置应用中，众多组件封装至(例如)半导体衬底的单个小区域上以产生集成电路。
随着集成电路的尺寸减小，构成所述电路的组件和装置必须更紧密地放置在一起以符合有限的可用空间。随着在工业中努力使每单位面积的有源组件密度变得更高，电路组件的有效而精确的产生和电路组件间的隔离均变得更加重要。
铜可为欲用于众多种半导体应用中的金属。铜具有较低的电阻率、良好的电迁移性能和增加的抗应力迁移性。这些材料性质为半导体应用中所需且可为在互连线和触点中使用铜而非例如铝(Al)等其它金属的理由。较低电阻可通过缩短RC时间延迟而使信号移动更快。
然而，将Cu引入半导体装置中的多级金属化架构可能需要用于Cu图案化的新颖处理方法。铜可能难以实施干蚀刻，故已研发出用于Cu图案化的新颖工艺方案，例如镶嵌处理。镶嵌方法是基于蚀刻电介质材料中的特征，用Cu金属将其填充，并通过化学机械研磨(CMP)使顶部表面平面化。双镶嵌方案将触点与互连线二者整合至单个处理方案中。然而，Cu CMP技术具有挑战性且其难以界定极精细特征。
镶嵌方法的替代方法是对Cu层进行图案化蚀刻。图案化蚀刻工艺涉及在衬底上沉积Cu层；在所述Cu层之上使用图案化硬掩模或光阻剂；使用反应性离子蚀刻(RIE)方法来图案化蚀刻所述Cu层；及在所述图案化Cu层上沉积电介质材料。Cu的图案化蚀刻可具有优于镶嵌工艺的优点，这是因为与使阻挡层材料和Cu金属充分填充电介质膜中的小特征开口相比，其更易于蚀刻精细Cu图案并随后将电介质层沉积于所述Cu图案上。
用于蚀刻Al层和Cu层的蚀刻气体可为存于包括氩(Ar)的气体混合物中的含氯气体。所述含氯气体选自氯化合物的大群组，例如Cl2、HCl、BCl3、SiCl4、CHCl3、CCl4和其组合。为达成各向异性蚀刻，将Cl2与选自上述列表的其它含氯气体混合，这是因为单独使用Cl2可导致各向同性蚀刻。
使用氯等离子体蚀刻Cu层涉及通过所述等离子体中的高能离子物理溅射CuClx层。利用所述方法的蚀刻速率极低且另一缺点在于经溅射CuClx会涂覆室壁且此需要对所述室进行定期清洁。当在氯等离子体中蚀刻高纵横比特征时会碰到同样严重的问题，且在物理溅射的效应降低的情况下经溅射CuClx产物会重新沉积于特征侧壁上。
此外，当在高温(＞200℃)下实施所述工艺以提高经反应Cu层的挥发性时，可能因表面上累积有CuClx蚀刻残余物而发生腐蚀。若不通过蚀刻后清洁步骤来移除这些残余物，则即使在经蚀刻特征上施加保护层之后其仍然可能造成Cu的连续腐蚀。
已试验涉及卤化铜的用于干蚀刻Cu的其它方法以试图达成更高的Cu蚀刻速率。除高处理温度以外，已提议使用额外能源(例如将蚀刻表面暴露于UV或IR光)以加速CuClx的解吸附。这些替代方法因差的蚀刻均匀性、高成本和增加的装备复杂性以及可靠性问题而使得对于大衬底的半导体批量处理不切实际。
发明内容
本发明包括用于使用硫等离子体处理铜且尤其铜层处理的装置、方法和系统。一个或一个以上实施例可包括形成铜硫化合物的方法，其是通过使铜与包括硫的等离子体气体反应并用水移除所述铜硫化合物的至少一部分来实施。
附图说明
图1A图解阐释衬底上的铜层的示意性剖视图。
图1B图解阐释衬底上的铜层的示意性剖视图，所述衬底具有位于所述铜层上的硬掩模图案。
图1C图解阐释衬底上的铜层的示意性剖视图，所述衬底具有位于所述铜层上的硬掩模图案和铜硫化合物。
图1D图解阐释衬底上的铜层的示意性剖视图，所述衬底具有位于所述铜层上的硬掩模图案且已移除所述铜硫化合物。
图1E图解阐释衬底上的铜层的示意性剖视图，所述衬底上已移除所述硬掩模和所述铜硫化合物。
图2图解阐释适用于本发明实施例的等离子体产生装置的一般示意图。
图3图解阐释在处理之前、处理之后和水冲洗处理之后铜结构中存在的元素的表面数据。
具体实施方式
在本发明的以下详细说明中，参考了构成本发明的一部分的附图，且在所述附图中以图解说明方式展示了如何实践本发明的一个或一个以上实施例。这些一个或一个以上实施例经充分详细地阐述以使所属领域技术人员能够实践本发明的所述一个或一个以上实施例，且应了解，可利用其它实施例，且可做出过程、电或机械改变，此并不背离本发明的范围。
图1A图解阐释衬底上的铜层的示意性剖视图。在图1A中，衬底102可由例如硅、电介质材料和/或任一其它衬底材料等任一半导体材料构成。在衬底102上形成铜层104。铜层104可以多种途径沉积，在形成铜层的方法中尤其包括溅射、化学蒸气沉积(CVD)和原子层沉积(ALD)。
在各实施例中，铜层104可包括在衬底102表面上的恒定层。在其它实施例中，铜层104可经图案化以覆盖衬底102的所需区域，从而暴露衬底102的一部分。铜层104可为任一所需厚度。在图1的实施例中，铜层104为约100埃
Figure BPA00001328179100031
图1B图解阐释衬底上的铜层的示意性剖视图，所述衬底具有位于所述铜层上的硬掩模图案。在图1B中，光阻剂层106或硬掩模层106在铜层104上经图案化。使用光阻剂层106或硬掩模层106来遮蔽铜层104的一部分以使其免于暴露于显影剂或等离子体。
在各实施例中，在等离子体室中将等离子体气体108引导到铜104。在一些实施例中，用来形成等离子体气体108的气体可包括二氧化硫和惰性气体。可使用多种惰性气体(例如Ar、Ne、He、Xe、或Kr)或其它相对惰性的气体化合物(例如O2、N2、或H2)。在各实施例中，在气体暴露于电压电位之后，所产生的等离子体气体108可包括氧化硫和硫，其与铜层104的暴露部分反应。
图1C图解阐释衬底上的铜层的示意性剖视图，所述衬底具有位于所述铜层上的硬掩模图案和铜硫化合物。在图1C中，当铜层暴露于等离子体气体108时，形成铜硫化合物110。在一个或一个以上实施例中，可使用1000瓦特(Watt)(W)的射频(RF)源功率和250W的RF偏压功率将等离子体气体108引导到铜层并持续120秒。等离子体室中的这些控制设置可使得发生等离子体工艺反应直到深度为(例如)200埃
Figure BPA00001328179100032
同时可使用其它控制设置来改变处理性质和结果，此取决于所需的工艺特性。在各实施例中，可形成多种铜硫化合物，所述铜硫化合物尤其为(例如)硫酸铜(CuSO4)、胆矾(CuSO4·5H2O或青石(bluestone))、硫化铜(CuS)、或亚硫酸铜(CuSO)。
图1D图解阐释衬底上的铜层的示意性剖视图，所述衬底具有位于所述铜层上的硬掩模图案且已移除铜硫化合物。在图1D中，使用水冲洗112来移除铜硫化合物。铜硫化合物可溶于水中，因此可使用去离子水流将铜硫化合物溶解并冲洗掉混合物。移除铜硫化合物会使得暴露衬底102。衬底102可为二氧化硅(SiO2)。
图1E图解阐释衬底上的铜层的示意性剖视图，所述衬底已移除硬掩模和铜硫化合物。在图1E中，光阻剂或硬掩模已从所述结构移除，从而在图案化铜层104之间留下间隙114并使衬底102暴露。
在多种应用中可使用结合图1A至1E所述的工艺步骤来处理铜。在一个或一个以上实施例中，图案化铜层可为半导体装置的一部分。图案化铜层可形成互连线以电耦合半导体装置的各组件，包括存储器单元。互连线可用于半导体装置中的数据线和/或存取线。
此外，可使用本发明的等离子体处理来平面化铜层。铜层的平面化可通过用硫以某一强度等离子体处理所述铜层某一时期以获得化学反应从而在所述铜层中达到所需深度来达成。可使用去离子水冲洗来移除铜硫化合物中的已反应铜，从而留下处于所需水平的平面化铜表面。
在各实施例中，在使用水冲洗移除铜硫化合物后，可进一步处理铜硫水溶液以获得回收的铜。随后可在其它处理应用中使用回收的铜。
图2图解阐释适用于本发明实施例的等离子体产生装置的一般示意图。图2一般性展示用于执行等离子体处理的阐释性反应器200。应认识到，此是表示全部系统的例示图，尽管仅展示了所述系统的几个组件。可利用以各种组态纳入许多元件的各种系统。为产生等离子体212，向阐释性等离子体产生器200提供本发明的不同气体混合物。
阐释性反应器200包括经由电容器218连接到RF偏压源216的通电电极214，其上放置有具有欲处理层的半导体衬底。此外，RF源220连接到元件222(例如，线圈)以在室224中产生等离子体212。离子鞘226形成于等离子体212与通电电极214之间。当将半导体衬底202置于阐释性等离子体产生设备200中时，使用SO2气体化学物质来处理所述半导体衬底上的一个或一个以上层。所利用电源220可为包括RF产生器、微波产生器等的任一适宜电源。
在本发明的各实施例中，可使用多种等离子体处理系统。在执行等离子体工艺时，可将晶片载于反应器室中且位于盘形下部电极的中央，由此与所述下部电极电整合。盘形上部电极可位于所述晶片之上。可通过质量流量控制器来调节分子气体流入室。可在电极之间施加射频电压。室压力可经由室压力计与下游节流阀之间的回馈环路连续监测和维持，此使反应产物和剩余气体以受控方式逸出。
电极的间距可由闭环定位系统来控制。在称作击穿电压的特定电压下，电极之间可建立辉光放电，从而导致分子气体部分离子化。在所述放电中，自由电子从所施加电场获得能量并在与分子碰撞期间失去所述能量。所述碰撞导致形成包括介稳态物质(metastables)、原子、电子、自由基和离子在内的新物质。
电极间的放电可由位于下部电极与上部电极间中央的辉光等离子体区域、下部电极与等离子体区域间的下部暗空间区域和上部电极与等离子体区域间的上部暗空间区域组成。
暗空间区域可称为鞘区域。从电极所发射的电子加速进入放电区域中。当电子到达等离子体区域时，其动能使分子气体分子的一部分离子化并经由称作电子碰撞激发的机制使其它分子气体分子的电子升到能量增加的较不稳定原子轨道。
当经激发电子中的每一者返回到较稳定轨道时，量子能量以光的形式释放出来。此光使等离子体区域获得其特有的辉光。自由电子还可与早已由自由电子与气体分子间的碰撞形成的物质碰撞，从而产生额外亚物质。自由电子因其质量较小而经加速远比离子化气体分子更快地到达电极，从而使等离子体具有净正电荷。
当离子与晶片上的反应性材料的原子或分子碰撞时，此二者可反应形成反应产物。用离子和电子对电极进行离子轰击会造成电极温度升高，因此通常通过使去离子水循环通过所述电极和外部温度控制单元来冷却两个电极。水冷却可防止晶片温度升高到将使光阻剂变得不稳定的水平。一些等离子体反应器是由两侧具有两个装载锁室的单个工艺室组成，一个室用于装载期间晶片的隔离且另一室用于卸载期间的隔离。
在各实施例中，可使用蚀刻技术来处理铜层并制造装置。所述技术可包括将通过光刻产生的抗蚀剂图案转移到欲处理的物体(即，到铜层、半导体薄膜、磁性薄膜等)上，且包括例如反应性离子蚀刻等方法。反应性离子蚀刻方法是一类干蚀刻方法，且其有利之处在于能够精确转移由光刻产生的图案，且在于其适于精细处理并提供所需蚀刻速率。
反应性离子蚀刻方法包含将工件置于反应性气体的等离子体中同时施加电场，且通过垂直辐照到所述工件表面的入射离子束以物理和化学方式移除原子层。此方法能够沿掩模的边界垂直地实施各向异性处理切割，且因此允许转移精细且清晰的图案。
在反应性离子蚀刻的情形中，等离子体中产生的例如反应性气体的离子或自由基等化学活性物质被吸附至所述工件的表面上，且发生化学反应以形成具有低结合能量的化学产物层。由于所述工件的表面暴露于在等离子体中通过电场加速且垂直入射到所述表面的阳离子的冲击下，因此可通过去离子水冲洗、离子溅射、或通过蒸发成真空将松散结合的所述表面层相继剥除。在一个或一个以上实施例中，反应性离子蚀刻工艺可视为化学反应和物理过程同时进行的工艺，且其特征为对特定物质具有选择性且具有各向异性，因而用以垂直切开所述物体的表面。
在一个或一个以上实施例中，可使用多种等离子体处理方法和技术来提供本发明中所述铜层的等离子体处理。本发明的实施例并不限于上述等离子体处理方法且可包括多种其它等离子体处理方法。
图3图解阐释在处理之前、处理之后和水冲洗处理之后存在于铜结构中的元素的表面数据。进行结合图1A至1E所阐述的工艺步骤后留下的图1E的结构可获得具有经图案化铜和经暴露衬底的结构。图3中所图解阐释的表面数据显示，在图1A至1E的论述中所阐述的工艺步骤可有效移除等离子体工艺期间所暴露的铜层部分。
图3的图表图解阐释三个试样的表面上各元素的原子百分数。第一试样是工艺晶片的对照试样，第二试样是铜层已经氧化硫等离子体处理后的工艺晶片，且第三试样是去离子水冲洗所述工艺晶片后的工艺晶片。三个试样中存在的元素包括氧(O)302、硅(Si)304、硫(S)306、氯(Cl)308和铜(Cu)310。
在对照试样中，工艺晶片在表面上具有大百分数的氧(O)和铜(Cu)和小百分数的氯(Cl)。氧302-1原子百分数为约36％，且铜310-1原子百分数为约22％。对照试样上的氧的存在可能是由于工艺晶片上的铜层发生环境氧化所致。氯308-1原子百分数为约1％且可能是因等离子体室中的残余氯所致，这是因为氯是常见的等离子体处理气体。
在处理后的试样中，表面的组成发生改变。此时在工艺晶片的表面上存在硫和硅，同时氧、铜和氯的原子百分数发生变化。铜310-2具有约36％的原子百分数且硫306-2具有约5％的原子百分数。这些原子百分数表明在等离子体工艺期间会形成铜硫化合物。此外，所存在氧302-2的高原子百分数(约20％)表明在等离子体工艺期间可形成铜硫氧化合物。硅304-2的原子百分数是由于工艺晶片上的钢表面膜在等离子体工艺期间已扩张且变厚呈已反应形式，从而在所述表面上留下一些经暴露硅。此外，氯308-2的高原子百分数可能是由于等离子体室中的残余氯和氯与铜反应的高亲和力所致。
在去离子水冲洗工艺后的试样中，表面的组成再次发生改变，这是因为在所述冲洗工艺步骤期间几乎移除了所有铜。在工艺晶片上实施水冲洗后，仅残留痕量残余铜。残留铜310-3的量仅为约1原子％。所述表面主要包括氧302-3和硅304-3。这些分别为约63％和31％的大原子百分数表明，在冲洗工艺期间移除了在等离子体工艺期间所形成的铜硫化合物和/或铜硫氧化合物。氧和硅的存在表明，工艺晶片上的二氧化硅衬底此时已暴露且在工艺步骤期间已移除铜层。此外，氧和硅的存在表明衬底在工艺步骤期间未受侵蚀，此使得在使用此工艺处理并图案化铜层时发生底切的机会极小。
结论
本文已阐述用于使用硫等离子体处理铜且尤其铜层处理的装置、方法和系统。一个或一个以上实施例可包括形成铜硫化合物的方法，其是通过使铜与包括硫的等离子体气体反应并用水移除铜硫化合物的至少一部分来实施。
尽管本文已阐释并阐述了具体实施例，但所属领域技术人员应了解，经计算以达成相同结果的配置可替代所展示的具体实施例。本发明意欲涵盖本发明的一个或一个以上实施例的修改或变化形式。应了解，本文以阐释性方式而非限定性方式进行了以上说明。在审阅以上说明后，所属领域技术人员将明了上述实施例的组合和本文未具体阐述的其它实施例。本发明的一个或一个以上实施例的范围包括使用以上结构和方法的其它应用。因此，本发明的一个或一个以上实施例的范围应参照随附权利要求连同归属于所述权利要求的等效内容的全部范围来确定。
在上述实施方式中，出于简化本发明的目的，将各种特征一起集合于单个实施例中。不应将本发明的此方法理解为反映本发明所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。而是，如以下权利要求所反映，发明性标的物依赖于少于单个所揭示实施例的所有特征。因此，将以下权利要求并入实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (29)

1.一种处理铜的方法，其包含：
通过使铜与包括硫的等离子体气体反应形成铜硫化合物；和
用水移除所述铜硫化合物的至少一部分。
2.根据权利要求1所述的方法，其中所述铜硫化合物是硫酸铜(CuSO4)。
3.根据权利要求1所述的方法，其中所述铜硫化合物是硫化铜(CuxSx)。
4.根据权利要求1至3中任一权利要求所述的方法，其中所述等离子体气体包括硫化合物和惰性气体。
5.根据权利要求1至3中任一权利要求所述的方法，其中所述等离子体气体包括铜氧硫化合物。
6.根据权利要求1至3中任一权利要求所述的方法，其中在室中以1000瓦特(W)向所述等离子体气体供电。
7.根据权利要求6所述的方法，其中在所述室中以250W的射频(RF)偏压功率向所述等离子体气体供电120秒。
8.一种计算机可读媒体，其具有存储于其上且可由处理器执行以使装置执行方法的指令，所述方法包含：
在衬底上沉积铜层；
在所述铜层上沉积二氧化硅层；
图案化所述二氧化硅层以暴露所述铜层的一部分；和
使所述铜层的所述暴露部分与等离子体硫气体混合物反应以形成铜硫化合物。
9.根据权利要求8所述的计算机可读媒体，其中所述铜硫化合物可溶于水中。
10.根据权利要求8所述的计算机可读媒体，其中所述铜硫化合物是胆矾。
11.根据权利要求8至10中任一权利要求所述的计算机可读媒体，其中所述方法包括用去离子水移除所述钢硫化合物。
12.根据权利要求8至10中任一权利要求所述的计算机可读媒体，其中所述硫气体混合物包括铜氧硫化合物。
13.根据权利要求12所述的计算机可读媒体，其中所述铜氧硫化合物包括氯。
14.一种平面化铜的方法，其包含：
在衬底上沉积铜层；
使所述铜层的一部分与等离子体硫气体混合物反应达所需深度，以形成达到所述所需深度的铜硫化合物；和
用水移除所述铜硫化合物以平面化所述铜层的表面。
15.根据权利要求14所述的方法，其中所述铜硫化合物是硫酸铜(CuSO4)。
16.根据权利要求14所述的方法，其中所述铜硫化合物是硫化铜(CuxSx)。
17.根据权利要求14至16中任一权利要求所述的方法，其中所述方法包括使所述铜层的所述部分与包括硫化合物和惰性气体的所述硫气体混合物反应。
18.根据权利要求14至16中任一权利要求所述的方法，其中所述方法包括移除所述铜硫化合物直到深度为200埃
Figure FPA00001328179000021
19.根据权利要求14至16中任一权利要求所述的方法，其中所述硫气体混合物包括铜氧硫化合物。
20.根据权利要求14至16中任一权利要求所述的方法，其中所述方法包括从所述硫化合物与水的溶液中回收铜。
21.一种操作反应室的方法，其包含：
在所述室中在衬底上沉积铜层；
使所述铜层与等离子体硫气体混合物反应以形成铜硫化合物；和
通过用水移除所述铜硫化合物来形成图案化铜层。
22.根据权利要求21所述的方法，其中所述方法包括用硬掩模覆盖所述铜层。
23.根据权利要求21所述的方法，其中所述铜硫化合物是硫化铜。
24.根据权利要求21至23中任一权利要求所述的方法，其中所述硫气体混合物包括硫化合物和惰性气体。
25.根据权利要求21至23中任一权利要求所述的方法，其中所述硫气体混合物包括铜氧硫化合物。
26.根据权利要求21至23中任一权利要求所述的方法，其中所述图案化铜层形成存储器装置的一部分。
27.根据权利要求26所述的方法，其中所述图案化铜层形成所述存储器装置中的互连线。
28.根据权利要求27所述的方法，其中所述互连线是所述存储器装置中的数据线。
29.根据权利要求27所述的方法，其中所述互连线是所述存储器装置中的存取线。
CN2009801345529A 2008-09-03 2009-08-17 铜层处理 Pending CN102144282A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/203,460 US20100051577A1 (en) 2008-09-03 2008-09-03 Copper layer processing
US12/203,460 2008-09-03
PCT/US2009/004693 WO2010027406A2 (en) 2008-09-03 2009-08-17 Copper layer processing

Publications (1)

Publication Number Publication Date
CN102144282A true CN102144282A (zh) 2011-08-03

Family

ID=41723774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801345529A Pending CN102144282A (zh) 2008-09-03 2009-08-17 铜层处理

Country Status (7)

Country Link
US (1) US20100051577A1 (zh)
EP (1) EP2321843A2 (zh)
JP (1) JP2012502452A (zh)
KR (1) KR20110052729A (zh)
CN (1) CN102144282A (zh)
TW (1) TW201017764A (zh)
WO (1) WO2010027406A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104261458A (zh) * 2014-10-20 2015-01-07 安徽工业大学 一种带有硫化铝外壳的硫化铜纳米粉末材料及其制备方法
CN105632892A (zh) * 2015-11-30 2016-06-01 东莞酷派软件技术有限公司 Ito图案的制备方法、基板的制备方法及基板和终端

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679359B2 (en) * 2010-05-10 2014-03-25 Georgia Tech Research Corporation Low temperature metal etching and patterning
US8241944B2 (en) 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US20160351733A1 (en) 2015-06-01 2016-12-01 International Business Machines Corporation Dry etch method for texturing silicon and device
KR102014382B1 (ko) * 2019-03-14 2019-08-26 코오롱글로텍주식회사 플라즈마 합성을 이용한 나노 황화구리 파우더의 합성방법
US11312638B2 (en) 2019-03-14 2022-04-26 Kolon Glotech, Inc. Method for synthesizing copper sulfide nano powder using plasma synthesis
KR102050097B1 (ko) * 2019-03-14 2019-11-28 코오롱글로텍주식회사 플라즈마 합성을 이용하여 산화구리로부터 나노 황화구리 파우더의 합성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283936A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 表面処理方法および装置
CN1193812A (zh) * 1997-03-19 1998-09-23 株式会社日立制作所 半导体器件的等离子体处理方法及制造方法
US20030203617A1 (en) * 2002-04-26 2003-10-30 Michael Lane Process of forming copper structures
US7115440B1 (en) * 2004-10-01 2006-10-03 Advanced Micro Devices, Inc. SO2 treatment of oxidized CuO for copper sulfide formation of memory element growth

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2926864B2 (ja) * 1990-04-12 1999-07-28 ソニー株式会社 銅系金属膜のエッチング方法
DE69132811T2 (de) * 1990-06-27 2002-04-04 Fujitsu Ltd Verfahren zum herstellen eines integrierten halbleiterschaltkreises
US5431774A (en) * 1993-11-30 1995-07-11 Texas Instruments Incorporated Copper etching
JPH07201819A (ja) * 1993-12-28 1995-08-04 Kawasaki Steel Corp 銅薄膜のエッチング方法
JPH08306668A (ja) * 1995-05-09 1996-11-22 Sony Corp アッシング方法
TW409152B (en) * 1996-06-13 2000-10-21 Samsung Electronic Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
TW374802B (en) * 1996-07-29 1999-11-21 Ebara Densan Ltd Etching composition, method for roughening copper surface and method for producing printed wiring board
KR19980070753A (ko) * 1997-01-28 1998-10-26 모리시타 요이치 반도체 소자 및 그 제조 공정
US6787462B2 (en) * 2001-03-28 2004-09-07 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having buried metal wiring
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
JP2002319571A (ja) * 2001-04-20 2002-10-31 Kawasaki Microelectronics Kk エッチング槽の前処理方法及び半導体装置の製造方法
US6798074B2 (en) * 2002-03-04 2004-09-28 Motorola, Inc. Method of attaching a die to a substrate
WO2003098662A2 (en) * 2002-05-14 2003-11-27 Tokyo Electron Limited PLASMA ETCHING OF Cu-CONTAINING LAYERS
US6886573B2 (en) * 2002-09-06 2005-05-03 Air Products And Chemicals, Inc. Plasma cleaning gas with lower global warming potential than SF6
JP3866694B2 (ja) * 2003-07-30 2007-01-10 株式会社日立ハイテクノロジーズ Ｌｓｉデバイスのエッチング方法および装置
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7148144B1 (en) * 2004-09-13 2006-12-12 Spansion Llc Method of forming copper sulfide layer over substrate
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
TW200848935A (en) * 2007-02-08 2008-12-16 Fujifilm Electronic Materials Photosensitive compositions employing silicon-containing additives

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283936A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 表面処理方法および装置
CN1193812A (zh) * 1997-03-19 1998-09-23 株式会社日立制作所 半导体器件的等离子体处理方法及制造方法
US20030203617A1 (en) * 2002-04-26 2003-10-30 Michael Lane Process of forming copper structures
US7115440B1 (en) * 2004-10-01 2006-10-03 Advanced Micro Devices, Inc. SO2 treatment of oxidized CuO for copper sulfide formation of memory element growth

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104261458A (zh) * 2014-10-20 2015-01-07 安徽工业大学 一种带有硫化铝外壳的硫化铜纳米粉末材料及其制备方法
CN104261458B (zh) * 2014-10-20 2015-09-23 安徽工业大学 一种带有硫化铝外壳的硫化铜纳米粉末材料及其制备方法
CN105632892A (zh) * 2015-11-30 2016-06-01 东莞酷派软件技术有限公司 Ito图案的制备方法、基板的制备方法及基板和终端

Also Published As

Publication number Publication date
TW201017764A (en) 2010-05-01
EP2321843A2 (en) 2011-05-18
WO2010027406A3 (en) 2010-05-14
JP2012502452A (ja) 2012-01-26
KR20110052729A (ko) 2011-05-18
WO2010027406A2 (en) 2010-03-11
US20100051577A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
CN102144282A (zh) 铜层处理
JP6789614B2 (ja) 不揮発性金属材料をエッチングする方法
Armacost et al. Plasma-etching processes for ULSI semiconductor circuits
KR100971045B1 (ko) 수증기 및 희석 가스를 이용하여 강화되는 수소 애슁 방법
KR100892797B1 (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
US20040026369A1 (en) Method of etching magnetic materials
CN100468207C (zh) 去除刻蚀残留物的方法
CN101448580B (zh) 具有室去氟化和晶片去氟化中间步骤的等离子体蚀刻和光刻胶剥离工艺
KR20160030856A (ko) 최신식 메모리 디바이스들에 대한 유전체 보수
WO2003077287A2 (en) Etching methods for a magnetic memory cell stack
WO1999009587A2 (en) Method of etching copper for semiconductor devices
US4997520A (en) Method for etching tungsten
US8609543B2 (en) Method for manufacturing semiconductor device having multi-layered hard mask layer
US20130277778A1 (en) Magnetoresistive random access memory device and method of making same
IL176591A (en) Method of imitation of a conductive material exposed to a passive feature
CN1302525C (zh) 用于控制掺碳氧化物薄膜的蚀刻偏差的方法
JPH0855835A (ja) プラズマエッチング装置およびプラズマエッチング方法
WO2001097270A2 (en) Substrate cleaning apparatus and method
CN106298490A (zh) 一种解决干刻制程栅层残留的方法和干刻制程方法
JP2022547953A (ja) 原子層エッチングおよびイオンビームエッチングのパターニング
CN104953026A (zh) 蚀刻非挥发性金属材料的方法
JP3771841B2 (ja) チタンハードマスクを用いて金の金属層をエッチングするための方法および装置
CN115938937B (zh) 半导体结构及其制备方法
JPH113881A (ja) アッシング方法及び装置
US20050037622A1 (en) [method of reworking integrated circuit device]

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110803