CN111063798A - 一种刻蚀方法 - Google Patents

一种刻蚀方法 Download PDF

Info

Publication number
CN111063798A
CN111063798A CN201911382651.0A CN201911382651A CN111063798A CN 111063798 A CN111063798 A CN 111063798A CN 201911382651 A CN201911382651 A CN 201911382651A CN 111063798 A CN111063798 A CN 111063798A
Authority
CN
China
Prior art keywords
layer
film layer
side wall
top electrode
fixed magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911382651.0A
Other languages
English (en)
Inventor
杨美音
高建峰
罗军
崔岩
许静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911382651.0A priority Critical patent/CN111063798A/zh
Publication of CN111063798A publication Critical patent/CN111063798A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本申请提供一种刻蚀方法,在衬底上从下至上可以依次形成底层电极膜层、固定磁性膜层、隧穿绝缘膜层、自由磁性膜层和顶层电极膜层,分别对顶层电极膜层、自由磁性膜层和隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层,在堆叠层的侧壁形成侧墙,侧墙可以在对固定磁性膜层进行刻蚀形成固定磁性层的过程中保护堆叠层。也就是说,在进行固定磁性模层的刻蚀时,隧穿绝缘层的侧壁已经形成有侧墙,因此不会有金属飞溅到隧穿绝缘层的侧壁上,也不会对隧穿绝缘层造成刻蚀损伤,保证了隧穿绝缘层的结构完整性和功能完整性,因此提高了器件的可靠性。

Description

一种刻蚀方法
技术领域
本申请涉及半导体器件及其制造领域,特别涉及一种刻蚀方法。
背景技术
磁阻存储器(Magnetic Random Access Memory,MRAM)是一种新型的非挥发性的磁性随机存储器,它具有非易失性、无限的读/写耐久性、快速访问时间、低工作电压等特点,拥有静态随机存储器(SRAM)的高速读取写入能力,以及动态随机存储器(DRAM)的高集成度。
MRAM器件的基本存储单元包括磁性隧道结(Magnetic Tunnel Junction,MTJ),磁性隧道结可以包括固定磁性层、位于固定磁性层上的隧穿绝缘层以及位于隧穿绝缘层上的自由磁性层,当固定磁性层和自由磁性层的磁化方向一致时,磁性隧道结的电阻最小,当第一磁性层和第二磁性层的磁化方向相差180度时,磁性隧道结的电阻最大。
其中,磁性隧道结的刻蚀过程是制造高密度MRAM的关键过程之一。为了设计高密度MRAM器件,磁性隧道结的临界尺寸也将随之减小,刻蚀工艺的重要性更加显著。
然而,目前的刻蚀工艺中,被刻蚀的金属会反溅到隧穿绝缘层的侧壁上,造成隧道结短路,或者在刻蚀过程中对隧穿绝缘层造成刻蚀损伤,隧穿绝缘层的厚度通常较小,这种损伤容易导致器件性能下降甚至失效,导致器件可靠性下降。
发明内容
有鉴于此,本申请的目的在于提供一种刻蚀方法,能够在刻蚀金属时对隧穿绝缘层进行保护,提高器件的可靠性。
为实现上述目的,本申请有如下技术方案:
本申请实施例提供了一种刻蚀方法,包括:
提供衬底,所述衬底上从下至上依次形成有底层电极膜层、固定磁性膜层、隧穿绝缘膜层、自由磁性膜层、顶层电极膜层;
分别对所述顶层电极膜层、所述自由磁性膜层和所述隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层;
在所述堆叠层的侧壁形成侧墙;所述侧墙在对所述固定磁性膜层进行刻蚀形成固定磁性层的过程中保护所述堆叠层。
可选的,所述在所述堆叠层的侧壁形成侧墙,包括:
沉积侧墙材料,以覆盖所述堆叠层的侧壁、暴露出的所述固定磁性膜层的上表面和所述顶层电极层的上表面;
去除所述固定磁性膜层和所述顶层电极层的上表面的侧墙材料,以形成在所述堆叠层侧壁的侧墙。
可选的,所述分别对所述顶层电极膜层、所述自由磁性膜层和所述隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层,包括:
在所述顶层电极膜层上形成图案化的硬掩模;
以所述硬掩模为掩蔽,利用各向异性的干法刻蚀,分别对所述顶层电极膜层、所述自由磁性膜层和所述隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层。
可选的,所述对所述固定磁性膜层进行刻蚀形成所述固定磁性层的过程中,利用各向异性的干法刻蚀,以所述硬掩模和所述侧墙为掩蔽。
可选的,在形成所述固定磁性层后,所述方法还包括:
沉积保护材料,形成保护层,所述保护层材料为氮化硅、碳化硅、氮化钽、二氧化硅中的至少一种。
可选的,所述硬掩模为氮化硅、氮氧化硅、氮化钛、无定形碳、硅、碳化硅、氮化钽、氧化硅中的至少一种。
可选的,所述侧墙的材料为氮化硅、碳化硅、氮化钽、二氧化硅中的至少一种。
可选的,所述固定磁性层包括钉扎层和所述钉扎层上的被钉扎层,所述钉扎层为钴铂合金、钴钯铂锰合金、钯锰合金、铁锰合金、钴铂多层膜、钴钯多层膜中的至少一种,所述被钉扎层为铁镍合金、钴铁合金、镍铁镉合金、钴铁硼中的至少一种。
可选的,所述自由磁性层为钴铁合金和/或钴铁硼合金。
可选的,所述隧穿绝缘层为氧化铝、氧化锶、氧化钡、氧化镭、氧化镁、氧化铪中的至少一种。
可选的,所述顶层电极膜层为氮化钛、钽、铂锰、钌、铜、钨或铝中的至少一种,所述底层电极膜层为氮化钛、钽、铂锰、钌、铜、钨或铝中的至少一种。
本申请实施例提供了一种刻蚀方法,在衬底上从下至上可以依次形成底层电极膜层、固定磁性膜层、隧穿绝缘膜层、自由磁性膜层和顶层电极膜层,分别对顶层电极膜层、自由磁性膜层和隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层,在堆叠层的侧壁形成侧墙,侧墙可以在对固定磁性膜层进行刻蚀形成固定磁性层的过程中保护堆叠层。也就是说,在进行固定磁性模层的刻蚀时,隧穿绝缘层的侧壁已经形成有侧墙,因此不会有金属飞溅到隧穿绝缘层的侧壁上,也不会对隧穿绝缘层造成刻蚀损伤,保证了隧穿绝缘层的结构完整性和功能完整性,因此提高了器件的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请实施例中一种刻蚀方法的流程图;
图2-7为本申请实施例中利用刻蚀方法对MRAM器件进行刻蚀过程中的器件结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其它不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
其次,本申请结合示意图进行详细描述,在详述本申请实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本申请保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述,MRAM中的磁性隧道结可以包括固定磁性层、位于固定磁性层上的隧穿绝缘层以及位于隧穿绝缘层上的自由磁性层,其中固定磁性层具有固定的磁化方向,而自由磁性层的磁化方向可以根据电压的变化而有所不同,在固定磁性层和自由磁性层的磁化方法一致时,磁性隧道结的电阻最小,此时对应存储的“0”位,而在固定磁性层和自由磁性层的磁化方法不一致时,磁性隧道结的电阻最大,此时对应存储的“1”位。
随着MRAM器件的密度越来越高,磁性隧道结的尺寸也随之减小,对磁性隧道结的刻蚀工艺的难度也越来越大。然而,目前的刻蚀工艺中,往往依次进行各个膜层的刻蚀,在对隧穿绝缘层进行刻蚀之后,会继续对固定磁性层进行刻蚀,而固定磁性层往往是金属材质,被刻蚀的金属会反溅到隧穿绝缘层的侧壁上造成隧道结短路,或者在刻蚀过程中对隧穿绝缘层造成刻蚀损伤,而隧穿绝缘层的厚度通常较小,这种损伤容易导致器件形成下降甚至失效,因此器件可靠性下降。
基于以上技术问题,本申请实施例提供了一种刻蚀方法,在衬底上从下至上可以依次形成底层电极膜层、固定磁性膜层、隧穿绝缘膜层、自由磁性膜层和顶层电极膜层,分别对顶层电极膜层、自由磁性膜层和隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层,在堆叠层的侧壁形成侧墙,侧墙可以在对固定磁性膜层进行刻蚀形成固定磁性层的过程中保护堆叠层。也就是说,在进行固定磁性模层的刻蚀时,隧穿绝缘层的侧壁已经形成有侧墙,因此不会有金属飞溅到隧穿绝缘层的侧壁上,也不会对隧穿绝缘层造成刻蚀损伤,保证了隧穿绝缘层的结构完整性和功能完整性,因此提高了器件的可靠性。
为了更好的理解本申请的技术方案和技术效果,以下将结合附图对具体的实施例进行详细的描述。
参考图1所示,为本申请实施例提供的一种刻蚀方法的流程图,图2-图6为利用刻蚀方法对MRAM器件进行刻蚀过程中器件的结构示意图,该方法可以包括以下步骤:
S101,提供衬底110,衬底110上自下至上依次形成有底层电极膜层120、固定磁性膜层130、隧穿绝缘膜层140、自由磁性膜层150、顶层电极膜层160,参考图2所示。
作为一种可能的实现方式,所述衬底110可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅,Silicon On Insulator)或GOI(绝缘体上锗,Germanium On Insulator)、三五族化合物及二四族化合物半导体等。在其他实施例中,衬底100还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以其他外延结构,例如SGOI(绝缘体上锗硅)等。半导体衬底中可以具有n型或p型掺杂。
作为另一种可能的实现方式,衬底110也可以包括半导体基底和形成于半导体基底表面的介质层,介质层中具有导电结构,导电结构可以通过介质层电隔离,且介质层暴露出导电结构,导电结构用于与衬底上的底层电极膜层连接。其中,半导体基底内或表面形成有半导体器件,介质层中的导电结构可以与半导体器件连接,半导体器件可以通过介质层电隔离。
其中,半导体基底可以为Si衬底、Ge衬底、SiGe衬底、SOI或GOI、三五族化合物及二四族化合物半导体等,还可以为包括其他元素半导体或化合物半导体的基底,还可以为叠层结构,还可以其他外延结构,半导体基底中还可以具有n型或p型掺杂。半导体器件可以为晶体管,晶体管的栅极、源极和漏极分别与导电结构电连接,晶体管可以通过导电结构驱动后续形成的磁性隧道结,实现数据在磁性隧道结结构中的擦除或写入。介质层的材料可以为氧化硅、氮化硅或氮氧化硅中的一种或多种组合,介质层中的导电结构可以包括导电插塞,导电插塞的材料可以为铜、钨或铝。
在衬底110上可以形成有底层电极膜层120,在衬底110中形成有半导体器件时,底层电极膜层120可以通过导电结构与半导体器件连接。底层电极膜层120可以采用导电性能较好的材料,例如氮化钛、钽、铂锰、钌、铜、钨、铝等中的至少一种,本申请实施例中,底层电极膜层120的材料可以为钌。
在底层电极膜层120上可以形成固定磁性模层130,固定磁性膜层130用于后续刻蚀形成固定磁性层130a,参考图3所示,固定磁性层130a具有固定的磁化方向。具体的,固定磁性模层130可以包括钉扎膜层和钉扎膜层上的被钉扎膜层,钉扎膜层用于刻蚀形成钉扎层,被钉扎膜层用于刻蚀形成被钉扎层,钉扎层用于固定被钉扎层的磁矩方向。其中,钉扎层可以为钴铂合金、钴钯铂锰合金、铱锰合金、钯锰合金、铁锰合金、钴铂多层膜、钴钯多层膜等中的一种,被钉扎层为铁族元素的金属合金材料,例如可以为铁镍合金、钴铁合金、镍铁镉合金、钴铁硼等中的一种。本申请实施例中,钉扎层可以为钴铂多层膜,被钉扎层材料可以为钴铁硼。
在固定磁性膜层130上形成有隧穿绝缘膜层140,隧穿绝缘膜层140用于后续刻蚀形成隧穿绝缘层140a,隧穿绝缘层140a用于隔离固定磁性层130a和后续形成的自由磁性层150a,隧穿绝缘膜层140为氧化铝、氧化锶、氧化钡、氧化镭、氧化镁、氧化铪等中的一种,本申请实施例中,隧穿绝缘膜层140可以为氧化镁。
在隧穿绝缘膜层140上还可以形成有自由磁性膜层150,自由磁性膜层150用于后续刻蚀形成自由磁性层150a,自由磁性层150a的磁化方法可编程,通过使固定磁性层130a和自由磁性层150a之间的磁化方向相同或相反,可以使磁性隧道结呈高阻或低阻状态,从而实现对逻辑状态的编程。自由磁性膜层150可以为钴铁合金和/或钴铁硼合金。本申请实施例中,自由磁性膜层可以为钴铁硼合金。
在自由磁性膜层150上还可以形成有顶层电极膜层160,顶层电极膜层160用于后续刻蚀形成顶层电极层160a,顶层电极膜层160采用导电性能好的材料,例如氮化钛、钽、铂锰、钌、铜、钨、铝等中的至少一种。本申请实施例中,顶层电极膜层160可以为钽层和钽层上的钌层。
S102,分别对顶层电极膜层160、自由磁性膜层150和隧穿绝缘膜层140进行刻蚀,形成顶层电极层160a、自由磁性层150a和隧穿绝缘层140a的堆叠层180,参考图3所示。
具体的,可以在顶层电极膜层160上形成图案化的硬掩模170,以硬掩模170为掩蔽,利用各向异性的干法刻蚀,分别对顶层电极膜层160、自由磁性膜层150和隧穿绝缘膜层140进行刻蚀,形成顶层电极层160a、自由磁性层150a和隧穿绝缘层140a的堆叠层180。其中,可以在硬掩模层上形成图案化的光刻胶,将光刻胶中的图案转移到硬掩模层中以得到图案化的硬掩模170。
在衬底110中形成半导体器件时,硬掩模170中的图案与介质层中的导电结构对应,以形成与半导体器件对应的堆叠层180。硬掩模170可以为氮化硅、氮氧化硅、氮化钛、无定形碳、硅、碳化硅、氮化钽、氧化硅等中的至少一种。本申请实施例中,硬掩模170材料为氮化硅。
S103,在堆叠层180的侧壁上形成侧墙190a,用于在对固定磁性膜层130进行刻蚀时保护堆叠层180,参考图4、图5、图6和图7。
在本申请实施例中,为了对堆叠层180形成保护,尤其是对隧穿绝缘层140a形成保护,可以在堆叠层180的侧壁上形成侧墙190a,这样在对隧穿绝缘层140a下的其他膜层进行刻蚀时不会对隧穿绝缘层140a造成刻蚀损伤,保证了隧穿绝缘层140a的结构完整性,并且由于侧墙190a的存在,即使其他膜层的刻蚀过程中产生金属原子,也不会附着到隧穿绝缘层140a的侧壁上,这样隧穿绝缘层140a可以较好的隔离固定磁性层130a和自由磁性层150a,而不会由于附着了金属原子而导致固定磁性层130a和自由磁性层150a连通,因此保证了隧穿绝缘层140a的功能完整性。
在堆叠层180的侧壁上形成侧墙190a,可以具体为,沉积侧墙材料,形成膜层190,以覆盖堆叠层180的侧壁,以及暴露出的固定磁性模层130的上表面和顶层电极层160a的上表面,参考图4所示,去除固定磁性膜层130和顶层电极层160a的上表面的侧墙材料,以形成堆叠层180侧壁的侧墙190a,参考图5所示。此时,若顶层电极层160a上的硬掩模170未经去除,覆盖顶层电极层160a的上表面的侧墙材料实际上形成于硬掩模170的表面。
去除固定磁性膜层130和顶层电极层160a的上表面的侧墙材料,可以利用各项异性的干法刻蚀实现。
具体的,侧墙材料可以为氮化硅、碳化硅、氮化钽、二氧化硅等中的至少一种,本申请实施例中,侧墙材料可以为氮化硅材料。在对后续膜层进行刻蚀时,侧墙190a不会有太多损伤从而保护隧穿绝缘层140a在内的堆叠层180。
在堆叠层180的侧壁形成侧墙190a后,可以对固定磁性膜层130进行刻蚀形成固定磁性层130a,参考图6所示,刻蚀的方式可以是各向异性的干法刻蚀,在刻蚀过程中,可以以顶层电极层160a顶部的硬掩模170以及堆叠层180侧壁的侧墙190a为掩蔽,对固定磁性膜层130未被覆盖的区域进行刻蚀。
由于堆叠层180受到侧墙190a的保护,并未受到污染,因此无需对堆叠层180进行清洗,则可以不去除堆叠层180侧壁的侧墙190a。在形成固定磁性层130a后,可以沉积保护材料,以形成保护层200,覆盖底层电极膜层120的上表面、固定磁性层130a的侧壁以及侧墙190a的外侧、顶层电极层160a的上表面,参考图7所示,顶层电极层160a的上表面的硬掩模170也可以不进行去除,则保护层200覆盖硬掩模170的上表面。其中,保护材料可以为氮化硅、碳化硅、氮化钽、二氧化硅等中的至少一种。作为一种可能的实现方式,保护材料可以和侧墙材料相同,例如保护材料和侧墙材料均为氮化硅。
本申请实施例提供了一种刻蚀方法,在衬底上从下至上可以依次形成底层电极膜层、固定磁性膜层、隧穿绝缘膜层、自由磁性膜层和顶层电极膜层,分别对顶层电极膜层、自由磁性膜层和隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层,在堆叠层的侧壁形成侧墙,侧墙可以在对固定磁性膜层进行刻蚀形成固定磁性层的过程中保护堆叠层。也就是说,在进行固定磁性模层的刻蚀时,隧穿绝缘层的侧壁已经形成有侧墙,因此不会有金属飞溅到隧穿绝缘层的侧壁上,也不会对隧穿绝缘层造成刻蚀损伤,保证了隧穿绝缘层的结构完整性和功能完整性,因此提高了器件的可靠性。
以上所述仅是本申请的优选实施方式,虽然本申请已以较佳实施例披露如上,然而并非用以限定本申请。任何熟悉本领域的技术人员,在不脱离本申请技术方案范围情况下,都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本申请技术方案的内容,依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰,均仍属于本申请技术方案保护的范围内。

Claims (11)

1.一种刻蚀方法,其特征在于,包括:
提供衬底,所述衬底上从下至上依次形成有底层电极膜层、固定磁性膜层、隧穿绝缘膜层、自由磁性膜层、顶层电极膜层;
分别对所述顶层电极膜层、所述自由磁性膜层和所述隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层;
在所述堆叠层的侧壁形成侧墙;所述侧墙在对所述固定磁性膜层进行刻蚀形成固定磁性层的过程中保护所述堆叠层。
2.根据权利要求1所述的方法,其特征在于,所述在所述堆叠层的侧壁形成侧墙,包括:
沉积侧墙材料,以覆盖所述堆叠层的侧壁、暴露出的所述固定磁性膜层的上表面和所述顶层电极层的上表面;
去除所述固定磁性膜层和所述顶层电极层的上表面的侧墙材料,以形成在所述堆叠层侧壁的侧墙。
3.根据权利要求1所述的方法,其特征在于,所述分别对所述顶层电极膜层、所述自由磁性膜层和所述隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层,包括:
在所述顶层电极膜层上形成图案化的硬掩模;
以所述硬掩模为掩蔽,利用各向异性的干法刻蚀,分别对所述顶层电极膜层、所述自由磁性膜层和所述隧穿绝缘膜层进行刻蚀,形成顶层电极层、自由磁性层和隧穿绝缘层的堆叠层。
4.根据权利要求3所述的方法,其特征在于,所述对所述固定磁性膜层进行刻蚀形成所述固定磁性层的过程中,利用各向异性的干法刻蚀,以所述硬掩模和所述侧墙为掩蔽。
5.根据权利要求3所述的方法,其特征在于,在形成所述固定磁性层后,所述方法还包括:
沉积保护材料,形成保护层;所述保护层材料为氮化硅、碳化硅、氮化钽、二氧化硅中的至少一种。
6.根据权利要求3-5任意一项所述的方法,其特征在于,所述硬掩模为氮化硅、氮氧化硅、氮化钛、无定形碳、硅、碳化硅、氮化钽、氧化硅中的至少一种。
7.根据权利要求1-5任意一项所述的方法,其特征在于,所述侧墙的材料为氮化硅、碳化硅、氮化钽、二氧化硅中的至少一种。
8.根据权利要求1-5任意一项所述的方法,其特征在于,所述固定磁性膜层包括钉扎层和所述钉扎层上的被钉扎层,所述钉扎层为钴铂合金、钴钯铂锰合金、钯锰合金、铁锰合金、钴铂多层膜、钴钯多层膜中的至少一种,所述被钉扎层为铁镍合金、钴铁合金、镍铁镉合金、钴铁硼中的至少一种。
9.根据权利要求1-5任意一项所述的方法,其特征在于,所述自由磁性膜层为钴铁合金和/或钴铁硼合金。
10.根据权利要求1-5任意一项所述的方法,其特征在于,所述隧穿绝缘膜层为氧化铝、氧化锶、氧化钡、氧化镭、氧化镁、氧化铪中的至少一种。
11.根据权利要求1-5任意一项所述的方法,其特征在于,所述顶层电极膜层为氮化钛、钽、铂锰、钌、铜、钨或铝中的至少一种,所述底层电极膜层为氮化钛、钽、铂锰、钌、铜、钨或铝中的至少一种。
CN201911382651.0A 2019-12-27 2019-12-27 一种刻蚀方法 Pending CN111063798A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911382651.0A CN111063798A (zh) 2019-12-27 2019-12-27 一种刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911382651.0A CN111063798A (zh) 2019-12-27 2019-12-27 一种刻蚀方法

Publications (1)

Publication Number Publication Date
CN111063798A true CN111063798A (zh) 2020-04-24

Family

ID=70304354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911382651.0A Pending CN111063798A (zh) 2019-12-27 2019-12-27 一种刻蚀方法

Country Status (1)

Country Link
CN (1) CN111063798A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116782664A (zh) * 2023-08-18 2023-09-19 苏州凌存科技有限公司 一种半导体存储单元、阵列、器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102823008A (zh) * 2010-03-29 2012-12-12 高通股份有限公司 磁性隧道结存储元件及其制造方法
CN105374936A (zh) * 2015-12-01 2016-03-02 中电海康集团有限公司 一种双磁性隧道结的刻蚀方法
CN106030841A (zh) * 2014-03-07 2016-10-12 应用材料公司 形成磁性隧穿结的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102823008A (zh) * 2010-03-29 2012-12-12 高通股份有限公司 磁性隧道结存储元件及其制造方法
CN106030841A (zh) * 2014-03-07 2016-10-12 应用材料公司 形成磁性隧穿结的方法
CN105374936A (zh) * 2015-12-01 2016-03-02 中电海康集团有限公司 一种双磁性隧道结的刻蚀方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116782664A (zh) * 2023-08-18 2023-09-19 苏州凌存科技有限公司 一种半导体存储单元、阵列、器件及其制备方法
CN116782664B (zh) * 2023-08-18 2023-10-27 苏州凌存科技有限公司 一种半导体存储单元、阵列、器件及其制备方法

Similar Documents

Publication Publication Date Title
CN104425706B (zh) 反转的mtj堆叠件
JP5642557B2 (ja) メモリセルおよびメモリセルの磁気トンネル接合(mtj)の形成方法
US9070871B2 (en) Method for fabricating magnetoresistive random access memory element
CN103107281B (zh) 半导体器件及其制造方法
US9614146B2 (en) Armature-clad MRAM device
KR102321858B1 (ko) 비정질 버퍼층을 갖는 자기 터널 접합(mtj) 소자 및 그 제조 공정
US10608045B2 (en) Method of forming semiconductor device
KR20150010600A (ko) 자기저항 랜덤 액세스 메모리 구조물 및 그 형성 방법
US11335850B2 (en) Magnetoresistive random-access memory device including magnetic tunnel junctions
US11430944B2 (en) Interconnect structures for logic and memory devices and methods of fabrication
US6680500B1 (en) Insulating cap layer and conductive cap layer for semiconductor devices with magnetic material layers
WO2023041267A1 (en) Stacked spin-orbit torque magnetoresistive random access memory
US6849465B2 (en) Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
US7087438B2 (en) Encapsulation of conductive lines of semiconductor devices
CN111063798A (zh) 一种刻蚀方法
US8574927B2 (en) Magnetic tunnel junction device and its fabricating method
CN114068613A (zh) 半导体结构及其形成方法
US10475496B1 (en) Reduced shorts in magnetic tunnel junctions
CN112635659B (zh) 半导体结构及其形成方法
US11665972B2 (en) Semiconductor structure and formation method thereof
KR20210098579A (ko) 자기 기억 소자
CN118019436A (zh) 磁性存储器器件保护膜及其制造方法
KR20230064702A (ko) 반도체 소자
CN112670313A (zh) 半导体结构及其形成方法
CN112951982A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200424