CN116782664B - 一种半导体存储单元、阵列、器件及其制备方法 - Google Patents

一种半导体存储单元、阵列、器件及其制备方法 Download PDF

Info

Publication number
CN116782664B
CN116782664B CN202311044822.5A CN202311044822A CN116782664B CN 116782664 B CN116782664 B CN 116782664B CN 202311044822 A CN202311044822 A CN 202311044822A CN 116782664 B CN116782664 B CN 116782664B
Authority
CN
China
Prior art keywords
magnetic
magnetic layer
layer
contact
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311044822.5A
Other languages
English (en)
Other versions
CN116782664A (zh
Inventor
朱政
李尚坤
陈劲中
吴迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lingcun Technology Co ltd
Original Assignee
Suzhou Lingcun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Lingcun Technology Co ltd filed Critical Suzhou Lingcun Technology Co ltd
Priority to CN202311044822.5A priority Critical patent/CN116782664B/zh
Publication of CN116782664A publication Critical patent/CN116782664A/zh
Application granted granted Critical
Publication of CN116782664B publication Critical patent/CN116782664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Hall/Mr Elements (AREA)

Abstract

本发明提供一种半导体存储单元、阵列、器件及其制备方法,该半导体存储单元包括,磁性材料叠层,包括从下至上依次叠置的第一磁性层、隧穿势垒层和第二磁性层;与第一磁性层连接的第一接触件;叠置在磁性材料叠层上的第三磁性层;与第三磁性层直接接触的第二接触件;第一磁性层、第二磁性层及第三磁性层的自旋方向共线;第三磁性层在垂直方向上具有非均匀的材料分布并至少在第三磁性层与磁性材料叠层的接触界面处具有连续的侧壁形貌。本发明通过在磁性材料叠层上设置第三磁性层,实现对磁性材料叠层保持始终有效的保护,对磁性材料叠层与接触件之间以提供一稳定的电接触,还固定下方磁性层的磁化方向,整体上提高了可靠性和器件性能。

Description

一种半导体存储单元、阵列、器件及其制备方法
技术领域
本发明属于集成电路领域,涉及半导体存储单元、阵列、器件及其制备方法,尤其涉及一种磁性半导体存储单元、阵列、器件及其制备方法。
背景技术
集成电路领域中,半导体存储器件用于存储信息,一直是非常重要的组成单元。近年来,由于数据时代的到来,越来越多的数据被产生和利用,业界对于存储器件的存储容量、产品功耗、读取速度及器件尺寸等关键指标的要求也逐步提高。随着小型化对MOSFET基存储器在很多关键指标上带来极大冲击,越来越多的研究和产业探索集聚在磁性材料制备的磁性半导体存储器上。
阵列排布的磁性半导体存储单元的尺寸进一步缩小,给磁性半导体存储单元的图案化工艺带来挑战。基于硅基材料的图案化工艺,通常在待加工材质上设置硬掩模结构,如绝缘材质的氧化硅和/或氮化硅,或导电性较好的氮化钛、碳化钽或钽,并在完成图案化工艺之后对硬掩模结构进行去除,如湿法刻蚀或干法刻蚀,但为了对硬掩模进行充分去除,通常会进行一定的过刻蚀,进而对待加工材质的暴露表面造成损伤,而类似的工艺造成的损伤对磁性半导体存储单元核心结构的可靠性会造成失效的风险。
发明内容
为解决前述的现有技术中存在的,难以在缩小磁性半导体存储单元核心尺寸的同时保持可靠性的技术问题,本发明提供以下技术方案:
一种半导体存储单元,包括,
磁性材料叠层,磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层和第二磁性层;以及第一接触件,第一接触件与第一磁性层连接;
第三磁性层,第三磁性层叠置在磁性材料叠层上;
第二接触件,第二接触件与第三磁性层直接接触;
其中,第一磁性层、第二磁性层及第三磁性层的自旋方向共线;
第三磁性层在垂直方向上具有非均匀的材料分布并至少在第三磁性层与磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得第三磁性层对磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对第二磁性层的磁化方向进行固定;
第三磁性层包括叠置的第三磁性内层和第三磁性盖层,第三磁性盖层至少连续包覆在第三磁性内层顶部表面以及部分侧壁。
进一步地,第三磁性层中与第二接触件直接接触的部分与第三磁性层中位于接触界面处的部分不同。
进一步地,第三磁性层是铁磁材料、反铁磁材料或亚铁磁材料。
一种半导体存储单元,包括,
磁性材料叠层,磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层、第二磁性层和第四磁性层;以及第一接触件,第一接触件与第一磁性层连接;其中,第四磁性层与二磁性层具有不同的极化特性;
第三磁性层,第三磁性层叠置在磁性材料叠层上;
第二接触件,第二接触件与第三磁性层直接接触;
其中,第一磁性层与第二磁性层的自旋方向共线,第三磁性层与第四磁性层的自旋方向共线;
第三磁性层在垂直方向上具有非均匀的材料分布并至少在第三磁性层与磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得第三磁性层对磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对第四磁性层的磁化方向进行固定;
第三磁性层包括叠置的第三磁性内层和第三磁性盖层,第三磁性盖层至少连续包覆在第三磁性内层顶部表面以及部分侧壁。。
进一步地,第三磁性层中与第二接触件直接接触的部分与第三磁性层中位于接触界面处的部分不同。
进一步地,第一磁性层或第二磁性层具有叠置的多层磁性材料层,多层磁性材料层中至少存在两层极化方向相反的磁性材料层,多层磁性材料层具有固定的极化方向。
进一步地,第三磁性层是铁磁材料、反铁磁材料或亚铁磁材料。
一种半导体存储单元的制备方法,包括,
提供磁性材料叠层,磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层和第二磁性层;以及形成第一接触件的步骤,第一接触件与第一磁性层连接;
形成第三磁性层的步骤,第三磁性层叠置在磁性材料叠层上;其中,第一磁性层、第二磁性层及第三磁性层的自旋方向共线;
图案化步骤,包括直接对第三磁性层进行第一图案化工艺;以及直接以图案化的第三磁性层对磁性材料叠层进行第二图案化工艺;
形成第二接触件的步骤,第二接触件直接制备在第三磁性层上方形成接触连接;
其中,第三磁性层在垂直方向上具有非均匀的材料分布并至少在第三磁性层与磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得第三磁性层对磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对第二磁性层的磁化方向进行固定;
第三磁性层包括叠置的第三磁性内层和第三磁性盖层,第三磁性盖层至少连续包覆在第三磁性内层顶部表面以及部分侧壁。
一种半导体存储单元的制备方法,包括,
提供磁性材料叠层,磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层、第二磁性层和第四磁性层;其中,第四磁性层与二磁性层具有不同的极化特性;
以及形成第一接触件的步骤,第一接触件与第一磁性层连接;
形成第三磁性层的步骤,第三磁性层叠置在磁性材料叠层上;其中,第一磁性层与第二磁性层的自旋方向共线,第三磁性层与第四磁性层的自旋方向共线;
图案化步骤,包括直接对第三磁性层进行第一图案化工艺;以及直接以图案化的第三磁性层对磁性材料叠层进行第二图案化工艺;
形成第二接触件的步骤,第二接触件直接制备在第三磁性层上方形成接触连接;
其中,第三磁性层在垂直方向上具有非均匀的材料分布并至少在第三磁性层与磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得第三磁性层对磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对第四磁性层的磁化方向进行固定;
第三磁性层包括叠置的第三磁性内层和第三磁性盖层,第三磁性盖层至少连续包覆在第三磁性内层顶部表面以及部分侧壁。
一种半导体存储阵列,包括多个前述任一的半导体存储单元;对单个半导体存储器件进行选址的开关部件,及将开关部件与半导体存储单元进行连接的连接部件。
一种半导体存储器件,包括前述的半导体存储阵列;及控制器,控制器对开关部件进行控制。
与现有技术相比,本发明的有益效果为:
本发明通过在磁性半导体存储器件中引入第三磁性层,该第三磁性层设置在磁性材料叠层与第二接触件之间,可以帮助磁性材料叠层实现稳定的电连接的同时,该第三磁性层叠置在磁性材料叠层之上,完成图案化工艺,直至形成一个最终的器件形态,该第三磁性层对该磁性材料叠层可以始终提供一稳定的保护,且第三磁性层设置在磁性材料叠层与接触件之间以提供一稳定的电接触的同时,帮助对位于其下方的磁性材料的磁化方向进行固定,极大提高磁性半导体存储单元的可靠性和器件性能。
附图说明
为了更清楚地说明发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一半导体存储单元;
图2为本发明提供的一半导体存储单元,其中圆形框中显示了局部放大图;
图3为本发明提供的一半导体存储单元;
图4为本发明提供的一半导体存储单元;
图5为本发明提供的一半导体存储阵列;
图6为本发明提供的一半导体存储单元的制备方法流程图;
图7为本发明提供的一半导体存储单元的制备方法示意图。
其中,1-第二接触件;2-磁性材料叠层;3-第一接触件;
21-第二磁性层;211-第二磁性内层;212-第二磁性盖层;
22-隧穿势垒层;
23-第一磁性层;231-第一磁性内层;232-第一磁性盖层;
24-第四磁性层;
4-第三磁性层;41-第三磁性内层;42-第三磁性盖层;
51……5n-第1个……第n个半导体存储单元;
61-第一介质层,62-无机垫层,63-第二介质层,64-第三介质层。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述的方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。
半导体设备中,图案化工艺决定了器件的尺寸和形貌。磁性半导体存储单元是由磁性材料堆叠形成的核心存储结构,如果通过传统硅基器件中的硬掩模结构进行图案化,一方面磁性材料相对于传统的硅基材料难以刻蚀,另一方面为了实现较大厚度磁性材料堆叠结构的刻蚀,需要加厚硬掩模,上述情况会出现杂质再沉积、阴影或微掩膜效应,极大程度上影响磁性半导体存储单元的工艺效率和可靠性。
本发明提供一种半导体存储单元、阵列、器件及其制备方法。下面结合附图,对本发明的半导体存储单元、阵列、器件及其制备方法进行详细说明。在不冲突的情况下,下述的实施例及实施方式中的特征可以相互组合。
参见图1,其示出了本发明提供的一种半导体存储单元,包括,磁性材料叠层2,磁性材料叠层2包括从下至上依次叠置的第一磁性层23、隧穿势垒层22和第二磁性层21;以及第一接触件3,第一接触件3与第一磁性层23连接;第三磁性层4,第三磁性层4叠置在磁性材料叠层2上;第二接触件1,第二接触件1与第三磁性层4直接接触;其中,第一磁性层23、第二磁性层21及第三磁性层4的自旋方向共线;第三磁性层在垂直方向上具有非均匀的材料分布并至少在第三磁性层与磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得第三磁性层对磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对第二磁性层的磁化方向进行固定。
具体来说,本发明提供的半导体存储单元的核心结构是磁性材料叠层2,磁性材料叠层2由依次叠置的第一磁性层23、隧穿势垒层22和第二磁性层21组成,其构成了最基本的磁性隧道结(MTJ),在该MTJ两端设置电性连接即可形成一基本的存储单元。其中,第一磁性层23和第二磁性层21中,其中一个保持固定的磁化方向,而另一个在电流或自旋极化电流或电场等的作用下,会发生磁化方向的翻转,从而完成写入的操作,而读取则通过电流通过磁性隧道结测量磁阻的大小来实现。本发明中,并不对具体的磁性存储器类型进行限制,只要是以磁性隧道结(MTJ)为基本结构即可,比较典型的应用是磁性随机存储器(MRAM),可以是磁场写入式的MRAM,或是自旋转移矩写入式MRAM(STT-MRAM),还也是自旋轨道矩写入式MRAM(SOT-MRAM),或电压控制磁各向异性MRAM(VCMA-MRAM)或由多种前述写入方式进行组合的复合型MRAM单元。而通过存储单元阵列形成的存储器结构可以是由多个单一写入原理的存储单元结构,或由前述不同类型写入原理存储单元中至少两种进行集成的混合结构。
本发明在磁性材料叠层2的顶部叠置一第三磁性层4,并在该第三磁性层4上直接设置第二接触件1。该第三磁性层4设置在磁性材料叠层2与第二接触件1之间,其具有较好的导电特性,一般需要电阻率< 100 μΩ·cm。
本发明中该第三磁性层4的自旋方向与第一磁性层23和第二磁性层21保持共线,如,第一/第二/第三磁性层可以都是面内极化,或都是面外极化。需要特别注意的是,第一/第二/第三磁性层虽然自旋方向保持共线,但其具体的极化方向可以不同。
此外,本发明在第三磁性层4与磁性材料叠层2发生接触的界面处具有连续的侧壁形貌,该连续的侧壁形貌可以在界面处往第三磁性层4和/或磁性材料叠层2的方向上进行一定延伸。该连续的侧壁形貌体现了第三磁性层4与磁性材料叠层2之间的工艺连续性和结构稳定性。典型的实现方式是,将第三磁性层叠置在磁性材料层上,直接通过第三磁性层4对磁性材料层2进行图案化,且该第三磁性层4在该图案化之后完全保留而不进行去除,通过第三磁性层4对磁性材料叠层2的图案化过程中和图案化过程后都可以进行有效的保护,使得磁性材料叠层2的整体,特别是磁性材料叠层2中可以与外界接触的顶表面处,都可以整体上保持叠置制备后的初始表面状态。即第三磁性层对磁性材料叠层始终保持保护。
第三磁性层对磁性材料叠层始终保持稳定的保护之外,其设置在磁性材料叠层与接触件之间,其还具有至少在与接触件相邻部分较好的导电特性,以帮助磁性材料叠层2实现稳定的电连接。同时,第三磁性层4利用其磁性特质,实现对其下方磁性材料层,如第二磁性层21自旋方向的固定。
可见,第三磁性层起到多种叠加的功能,其具有增强接触性能,提高磁性隧道结MTJ的磁性能,同时对磁性隧道结MTJ的结构起到稳定的保护,从而增强器件的可靠性。
第三磁性层4可以选择为导电性较好的反铁磁材料,包括共线反铁磁和非共线反铁磁材料。在实际使用中,第三磁性层4可以选择导电性较好的共线反铁磁材料,如镍锰铜合金,铁铝合金,铁铑合金,铁钌合金,氮化锰,铁锰合金,锰铂合金,锰铱合金, 铁锰铑合金,铑锰合金,钯铂锰合金,镍锰合金,铬铂锰合金等;此外,第三磁性层4可以选择导电性较好的非共线反铁磁材料,如锰锡合金,锰镓合金,锰锗合金等。
特别地,第三磁性层4还较多选择为铜铬合金,铁铬铝合金,二氧化铬,镍钼合,铁铝合金,氮化锰,铁锰合金,锰铂合金,锰铱合金等。
第三磁性层4还可以选择为铁磁材料,通常选择导电性较好的材料,如由铁(Fe)、镍(Ni)、钴(Co)中的一种或两种以上组成的合金材料;或惠斯勒合金,如FeSiAl合金等。
此外,第三磁性层4还可以选择导电性较好的亚铁磁材料,如铁铝合金,铁铌合金,铁硅合金等。
实际应用中,由于第三磁性层4下表面与磁性材料叠层2连接,其上表面与第二接触件1连接,可以选择至少在该第三磁性层4在上下表面的部分是不同的材料。
可选地,设置第三磁性层4为一合金材料,且在第二接触件1至磁性材料叠层2的方向上,合金的组分存在变化。具体来说,可以设置多层叠置的合金磁性材料叠层,或通过连续的组分变化获得渐变的合金磁性材料层。具体以反铁磁材料锰铱合金为例,叠置不同组分的锰铱合金或设置连续组分变化的锰铱合金,且接近第二接触件1的部分具有更高的锰含量。或选择第三磁性层4为锰铜合金,且第三磁性层4中接近第二接触件1的部分具有更高的锰含量。
另一种方式,通过引入其他杂质的方式对第三磁性层4的部分进行改良,如对第三磁性层4进行选择性的注入或掺杂。具体而言,对接近第二接触件1的部分进行增强导电性能的杂质注入或掺杂,和/或对接近磁性材料叠层2的部分进行增强其磁性的杂质注入或掺杂,和/或对接近磁性材料叠层2的部分特别是侧壁部分进行增强其耐刻蚀性的杂质注入或掺杂。
在实际使用中,当选择锰铜合金作为第三磁性层4的材料,可以选择金(Au)作为增强导电性能的杂质;当选择锰铂合金作为第三磁性层4的材料时,可以在其中引入钌(Ru)或者铬(Cr)杂质,提高第三磁性层的交换偏置;而可以在第三磁性层4中引入氮(N)、钌(Ru)、铜(Cu)、锰(Mn)或者铬(Cr)杂质,以提高磁性材料在后续IBE刻蚀工艺中的抗刻蚀性能。
接下来,参考图2,其示出了另一磁性存储单元,两幅图中的小框示图分别对磁性存储单元的侧壁部分区域进行了放大。图2中的(a),其与图1的区别在于第三磁性层分为依次堆叠的第三磁性内层41和第三磁性盖层42,第三磁性盖层42至少连续覆盖第三磁性内层41的中央区域,并至少覆盖待制备第二接触件1的区域。第三磁性盖层42选择导电性优良的材料,使得第三磁性内层41的材料选择则可以在导电性能上有更广的选择。
特别需要说明的是,从结构上看,第三磁性内层41层叠在磁性材料叠层2之上,且发生接触的界面处具有连续的侧壁形貌,该连续的侧壁形貌可以在界面处往第三磁性层41和/或磁性材料叠层2的方向上进行一定延伸。即选择第三磁性内层41对磁性材料叠层2进行图案化工艺,在完成磁性材料叠层2的整体图案化之后,再生长第三磁性盖层42,该第三磁性盖层42可以一定程度上覆盖图案化工艺对第三磁性内层41表面的损伤,很大程度上避免表面损伤与第二接触件1直接接触造成的电路失效。
可选地,第三磁性盖层42的设置还可以如图2中的(b)所示,第三磁性盖层42连续覆盖第三磁性内层41的整个顶表面,且至少包括部分从顶表面向侧壁延伸的部分。即第三磁性盖层42对第三磁性内层41的整个顶表面形成完整的包覆,且从顶表面的四周向外向下延伸至第三磁性内层41的侧壁。由于对于第三磁性内层41的四周边缘更易受到图案化工艺的影响,其损伤程度进一步加大,增大后续外接接触件的制备难度。而本发明中第三磁性内层41四周边缘都被第三磁性盖层42包覆,避免第三磁性内层41四周边缘的损伤直接与外接接触件连接。可选地,第三磁性盖层42一定程度上扩大了磁性存储器单元可以设置外接接触件的面积,降低了接触电阻,同时增大了外接接触件的工艺容错空间。
可选的,第三磁性盖层42不延伸至第三磁性内层41与磁性材料叠层2的界面处,以避免对磁性材料叠层2的性能造成影响。
接下来参考图3,其提供了另一磁性半导体存储单元,其与图1中的磁性半导体存储单元的区别在于,磁性材料叠层2还包括,第四磁性层24,第四磁性层叠置在第二磁性层21上方;其中,第四磁性层24与第二磁性层21具有不同的极化特性。可选地,当第二磁性层21是面内极化时,则选择面外极化的磁性材料制备第四磁性层24。或,当第二磁性层21是面外极化时,则选择面内极化的磁性材料制备第四磁性层24。在磁性材料叠层2的顶部设置与MTJ极化性质不同的第四磁性层24,可以在磁场作用下提供额外的磁耦合,以减小自由层磁化饭庄所需的磁场或电流或电场,以提高器件的热稳定性和数据保持能力。此外,还可以增大MTJ的隧道电阻的变化范围,以提高读取速度和可靠性。
在本实施方式中,第一磁性层23和第二磁性层21的自旋方向共线,而第三磁性层与第四磁性层的自旋方向共线。其中,第三磁性层在垂直方向上具有非均匀的材料分布并至少在第三磁性层与磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得第三磁性层对磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对第四磁性层的磁化方向进行固定。
需要说明的是,磁性材料叠层在形成基本的MTJ结构之上,还可以叠置有多层磁性材料层。尽管在对应图3的实施方式中限定了,第四磁性层的极化特性与MTJ中磁性层的不同,但本发明中并不依此为限。磁性材料叠层中,位于MTJ结构之上,可以具有不止一层的磁性材料,且其极化特性可以相同或不同。第三磁性层叠置在磁性材料叠层至上,当其与直接在其下方的磁性材料具有共线的自旋方向时,可以在接近接触界面处通过杂质掺杂增强磁化特性,对其下方的磁性材料的磁场方向进行固定,本实施例中通过第三磁性层4对第四磁性层的磁化方向进行固定。
在图3示出的结构中,第三磁性层的材料选择、可以设置叠加有内层和盖层的复合结构等均可参照上面的描述,在此不再赘述。
图4提供了另一磁性半导体存储单元,其在图3示例的基础上,进一步将第一磁性层23或第二磁性层21设置为多层。虽然在图4中仅示例出第一或第二磁性层位双层的情况,但是本发明中并不以此为限。其中图4中的(a)示出了第二磁性层分为第二磁性内层211和第二磁性盖层212,且两者的极化方向固定且相反,此时,第一磁性层23的极化方向是可变的。图4中的(b)示出了第一磁性层分为第一磁性内层231和第一磁性盖层232,且两者的极化方向固定且相反,此时,第二磁性层21的极化方向是可变的。
需要说明的是,在本实施例中,可以进一步选择第三磁性层4为反磁性材料,而形成一交换偏置层(exchange bias),使得整个MTJ在外界磁场作用下更加稳定可靠。
图5提供了一通过多个半导体存储单元,如第1个半导体存储单元51……第n个半导体存储单元5n组成的磁性半导体存储阵列,其还包括对单个半导体存储器件进行选址的开关部件,及将开关部件与半导体存储单元进行连接的连接部件。该各个半导体存储单元可以来自前述实施例中或相关实施例的组合。
进一步,还可以通过上述半导体存储阵列构建一半导体存储器件,其还包括控制器,以对存储阵列中的开关部件进行控制。
前面是对本申请提供的半导体存储单元、阵列和器件的具体介绍,与前述半导体存储单元、阵列和器件实施例相对应,下面将重点介绍本申请提供的半导体存储单元、阵列和器件的制备方法。
本发明还提供了一种半导体存储单元的制备方法,具体参考图6,其包含以下步骤:
S100:提供磁性材料叠层,磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层和第二磁性层;以及形成第一接触件的步骤,第一接触件与第一磁性层连接;
S200:形成第三磁性层的步骤,第三磁性层叠置在磁性材料叠层上;其中,第一磁性层、第二磁性层及第三磁性层的自旋方向共线;
S300:图案化步骤,包括直接对第三磁性层进行第一图案化工艺;以及直接以图案化的第三磁性层对磁性材料叠层进行第二图案化工艺;
S400:形成第二接触件的步骤,第二接触件直接制备在第三磁性层上方形成接触连接。
具体来说,参考图7示意的工艺流程步骤,半导体存储单元的制备方法包含:
如图7中的(a)示意,S100步骤包括,
S101步骤:提供磁性材料叠层2;和S102步骤:形成第一接触件的步骤。在S100步骤之后,实现磁性材料叠层2叠置在第一接触件3上。在工艺中,并不对S101步骤和S102步骤的先后顺序进行限定。
在S100步骤的一种具体实施方案中,首先进行S102步骤,典型的实现方式是,在第一介质层61的块状材料中,形成贯通的凹槽,并填充第一接触件金属材料;再进行平面化工艺,去除填充至块状材料外的金属材料。
特别地,在第一接触件下方还具有另一金属结构,第一接触件的形成方式是在已图案化后的另一金属结构之上形成第一介质层61的块状材料,并在第一介质层61的块状材料中形成贯通的凹槽,该凹槽可以形成一定的过刻蚀以深入至另一金属结构内,当在凹槽中填充第一接触件金属时,可以与另一金属结构形成稳定的接触。
随后,在以获得第一接触件3的平面上,进行磁性材料叠层的生长工艺,即进行S101步骤。进行S101步骤的典型方式是,将以获得第一接触件3的块状材料作为生长基底,直接放置在生长腔室中,分别进行各个磁性材料的生长。磁性材料的生长方式可以选择为沉积等适当工艺。上述工艺中涉及的必要的清洗、材料生长的检查等步骤在此不再赘述。
在S100步骤的另一种具体实施方案中,S101步骤和S102步骤分别进行。如果还包含第一接触件下方的另一金属结构,形成该另一金属结构的步骤、S101步骤和S102步骤均独立进行,而在三者分别制备后,采用键合等工艺进行顺序结合。该实施方式中,通过选择最合适生长磁性材料的基底进行S101步骤,待完成磁性材料叠层2生长之后进行基底的去除,该实施方式可以提高磁性材料叠层生长的可靠性。
可选地,在独立实施S102步骤时,可以在第一介质层61的块状材料中,形成凹槽,该凹槽并不需要贯通;再在其中填充合适的金属,以形成第一接触件金属;再进行双面的平面化工艺,使正反两面的第一接触件金属得以暴露,并形成两面平整的表面。
在实际应用中,以图7中的示意,磁性材料叠层2包括第一磁性层23、隧穿势垒层22和第二磁性层21,且第一和第二磁性层的自旋方向共线。本领域技术人员应当知晓,可以对磁性材料叠层2的结构,按本说明书中前序的不同器件实施例方式进行变形实施。
如图7中的(a)中还示意了S200步骤,具体为形成第三磁性层4的步骤,第三磁性层叠置在磁性材料叠层上,其中,第一磁性层23、第二磁性层21及第三磁性层4的自旋方向共线。第三磁性层4的形成在磁性材料叠层2完成制备之后,在工艺中,可以在生长磁性材料叠层2的腔室中,以不破真空的方式,直接进行第三磁性层4的制备,其制备方式根据具体材料选择,可选为溅射、沉积等方式。
在完成第三磁性层4的制备工艺之后,进行S300的图案化步骤,包括S3O1的第一图案化工艺,即直接对第三磁性层进行的图案化工艺;以及S3O2的第二图案化工艺,即直接以图案化的第三磁性层对磁性材料叠层进行图案化工艺。
图7中的(b)示意了S301步骤之后,获得的图案化第三磁性层的结构。图案化第三磁性层4可以通过在层叠的第三磁性层4上旋涂掩膜层、抗反射层和光刻胶,以进行光刻刻蚀工艺完成或进行激光直写等图案化工艺完成。
可选地,第一图案化工艺可以以以图案化后的第一接触件3为掩模,进行背面曝光的方式获得第三磁性层的图形。
随后,直接进行S3O2步骤,利用第三磁性层4的图案,对磁性材料叠层2进行图案化。图7中的(c)示意了磁性材料叠层2图案化后的形貌,并在各个磁性材料叠层结构之间形成无机垫层62和第二介质材料63,并进行平坦化之后的形貌。其中,针对磁性材料叠层2的刻蚀可以通过化学反应刻蚀(RIE),和/或离子束刻蚀(IBE)的方式获得。无机垫层62可以选择为SiOx,SiN,AlO等。
特别地,当形成如图2中示意的,具有第三磁性内层41和第三磁性盖层42的结构时,需要在进行S200步骤中,先形成第三磁性内层41,再在S301步骤中对第三磁性内层41进行图案化,继而在S302步骤中利用图案化的第三磁性内层41对磁性材料叠层2进行图案化。而后进行第三磁性盖层42的制备,采用溅射、沉积等方式。最后进行无机垫层62和第二介质材料63的生长和平坦化工艺。
最后,在第三磁性层4的表面进行S400步骤,即直接在图7中的(c)示意的结构上,在暴露出的第三磁性层4的表面进行第二接触件1的制备工艺。第二接触件的工艺可以通过先形成第三介质层64,再形成开口,填充金属的方式获得,以形成一个完整的制备存储单元的步骤。
本发明还提供另一存储单元的制备方法,包括提供磁性材料叠层,磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层、第二磁性层和第四磁性层;其中,第四磁性层与二磁性层具有不同的极化特性;以及形成第一接触件的步骤,第一接触件与第一磁性层连接;形成第三磁性层的步骤,第三磁性层叠置在磁性材料叠层上;其中,第一磁性层与第二磁性层的自旋方向共线,第三磁性层与第四磁性层的自旋方向共线;图案化步骤,包括直接对第三磁性层进行第一图案化工艺;以及直接以图案化的第三磁性层对磁性材料叠层进行第二图案化工艺;形成第二接触件的步骤,第二接触件直接制备在第三磁性层上方形成接触连接;其中,第三磁性层在垂直方向上具有非均匀的材料分布并至少在第三磁性层与磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得第三磁性层对磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对第四磁性层的磁化方向进行固定。
本领域技术人员应当知晓,在图6及图7及前述段落中说明的存储单元的制备方法的细节,可以对本实施例中的制备方法进行补充,在此不再赘述。
而可以在本发明提供的制备半导体存储单元的基础上,通过独立的工艺制备开关的逻辑结构,并通过垂直互连、键合等方式将半导体存储单元与开关结构连接,以完成半导体存储阵列的制备。
还可以在本发明提供的制备半导体存储阵列的基础上,通过独立的工艺制备控制器功能区块、芯片或模组等结构,通过额外的连线基板,将半导体存储阵列与控制结构连接,以完成半导体存储器件的制备。
需要理解的是,在本发明的描述中,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
申请人声明,以上内容仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,所属技术领域的技术人员应该明了,任何属于本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,均落在本发明的保护范围和公开范围之内。

Claims (11)

1.一种半导体存储单元,其特征在于,所述半导体存储单元包括,
磁性材料叠层,所述磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层和第二磁性层;以及第一接触件,所述第一接触件与所述第一磁性层连接;
第三磁性层,所述第三磁性层叠置在所述磁性材料叠层上;
第二接触件,所述第二接触件与所述第三磁性层直接接触;
其中,所述第一磁性层、所述第二磁性层及所述第三磁性层的自旋方向共线;
所述第三磁性层在垂直方向上具有非均匀的材料分布并至少在所述第三磁性层与所述磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得所述第三磁性层对所述磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对所述第二磁性层的磁化方向进行固定;
所述第三磁性层包括叠置的第三磁性内层和第三磁性盖层,所述第三磁性盖层至少连续包覆在所述第三磁性内层顶部表面以及部分侧壁。
2.如权利要求1所述的半导体存储单元,其特征在于,所述第三磁性层中与第二接触件直接接触的部分与所述第三磁性层中位于所述接触界面处的部分不同。
3.如权利要求1所述的半导体存储单元,其特征在于,所述第三磁性层是铁磁材料、反铁磁材料或亚铁磁材料。
4.一种半导体存储单元,其特征在于,所述半导体存储单元包括,
磁性材料叠层,所述磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层、第二磁性层和第四磁性层;以及第一接触件,所述第一接触件与所述第一磁性层连接;其中,所述第四磁性层与所述二磁性层具有不同的极化特性;
第三磁性层,所述第三磁性层叠置在所述磁性材料叠层上;
第二接触件,所述第二接触件与所述第三磁性层直接接触;
其中,所述第一磁性层与所述第二磁性层的自旋方向共线,所述第三磁性层与第四磁性层的自旋方向共线;
所述第三磁性层在垂直方向上具有非均匀的材料分布并至少在所述第三磁性层与所述磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得所述第三磁性层对所述磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对所述第四磁性层的磁化方向进行固定;
所述第三磁性层包括叠置的第三磁性内层和第三磁性盖层,所述第三磁性盖层至少连续包覆在所述第三磁性内层顶部表面以及部分侧壁。
5.如权利要求4所述的半导体存储单元,其特征在于,所述第三磁性层中与第二接触件直接接触的部分与所述第三磁性层中位于所述接触界面处的部分不同。
6.如权利要求4所述的半导体存储单元,其特征在于,所述第一磁性层或第二磁性层具有叠置的多层磁性材料层,所述多层磁性材料层中至少存在两层极化方向相反的磁性材料层,所述多层磁性材料层具有固定的极化方向。
7.如权利要求4所述的半导体存储单元,其特征在于,所述第三磁性层是铁磁材料、反铁磁材料或亚铁磁材料。
8.一种半导体存储单元的制备方法,其特征在于,所述制备方法包括,
提供磁性材料叠层,所述磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层和第二磁性层;以及形成第一接触件的步骤,所述第一接触件与所述第一磁性层连接;
形成第三磁性层的步骤,所述第三磁性层叠置在所述磁性材料叠层上;其中,所述第一磁性层、所述第二磁性层及所述第三磁性层的自旋方向共线;
图案化步骤,包括直接对所述第三磁性层进行第一图案化工艺;以及直接以图案化的第三磁性层对所述磁性材料叠层进行第二图案化工艺;
形成第二接触件的步骤,所述第二接触件直接制备在所述第三磁性层上方形成接触连接;
其中,所述第三磁性层在垂直方向上具有非均匀的材料分布并至少在所述第三磁性层与所述磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得所述第三磁性层对所述磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对所述第二磁性层的磁化方向进行固定;
所述第三磁性层包括叠置的第三磁性内层和第三磁性盖层,所述第三磁性盖层至少连续包覆在所述第三磁性内层顶部表面以及部分侧壁。
9.一种半导体存储单元的制备方法,其特征在于,所述制备方法包括,
提供磁性材料叠层,所述磁性材料叠层包括从下至上依次叠置的第一磁性层、隧穿势垒层、第二磁性层和第四磁性层;其中,所述第四磁性层与所述二磁性层具有不同的极化特性;
以及形成第一接触件的步骤,所述第一接触件与所述第一磁性层连接;
形成第三磁性层的步骤,所述第三磁性层叠置在所述磁性材料叠层上;其中,所述第一磁性层与所述第二磁性层的自旋方向共线,所述第三磁性层与第四磁性层的自旋方向共线;
图案化步骤,包括直接对所述第三磁性层进行第一图案化工艺;以及直接以图案化的第三磁性层对所述磁性材料叠层进行第二图案化工艺;
形成第二接触件的步骤,所述第二接触件直接制备在所述第三磁性层上方形成接触连接;
其中,所述第三磁性层在垂直方向上具有非均匀的材料分布并至少在所述第三磁性层与所述磁性材料叠层的接触界面处具有连续的侧壁形貌,以使得所述第三磁性层对所述磁性材料叠层始终保持保护,且在提供一稳定的电接触的同时对所述第四磁性层的磁化方向进行固定;
所述第三磁性层包括叠置的第三磁性内层和第三磁性盖层,所述第三磁性盖层至少连续包覆在所述第三磁性内层顶部表面以及部分侧壁。
10.一种半导体存储阵列,其特征在于,包括多个如权利要求1~7中任一所述的半导体存储单元;对单个所述半导体存储单元进行选址的开关部件,及将所述开关部件与所述半导体存储单元进行连接的连接部件。
11.一种半导体存储器件,其特征在于,包括如权利要求10中所述的半导体存储阵列;及控制器,所述控制器对所述开关部件进行控制。
CN202311044822.5A 2023-08-18 2023-08-18 一种半导体存储单元、阵列、器件及其制备方法 Active CN116782664B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311044822.5A CN116782664B (zh) 2023-08-18 2023-08-18 一种半导体存储单元、阵列、器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311044822.5A CN116782664B (zh) 2023-08-18 2023-08-18 一种半导体存储单元、阵列、器件及其制备方法

Publications (2)

Publication Number Publication Date
CN116782664A CN116782664A (zh) 2023-09-19
CN116782664B true CN116782664B (zh) 2023-10-27

Family

ID=87986206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311044822.5A Active CN116782664B (zh) 2023-08-18 2023-08-18 一种半导体存储单元、阵列、器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116782664B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063798A (zh) * 2019-12-27 2020-04-24 中国科学院微电子研究所 一种刻蚀方法
CN111864058A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法
CN115469830A (zh) * 2022-07-04 2022-12-13 苏州凌存科技有限公司 真随机数发生器及真随机数生成方法
CN115697023A (zh) * 2022-10-26 2023-02-03 北京工业大学 一种自旋轨道矩磁阻式随机存储器及其制备方法与应用
CN115996628A (zh) * 2023-02-28 2023-04-21 中国科学院半导体研究所 自旋轨道矩磁随机存储器及其操作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US9831421B2 (en) * 2010-09-14 2017-11-28 Avalanche Technology, Inc. Magnetic memory element with composite fixed layer
US9825216B2 (en) * 2015-10-16 2017-11-21 Samsung Electronics Co., Ltd. Semiconductor memory device
KR102567512B1 (ko) * 2019-02-01 2023-08-14 삼성전자주식회사 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063798A (zh) * 2019-12-27 2020-04-24 中国科学院微电子研究所 一种刻蚀方法
CN111864058A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法
CN115469830A (zh) * 2022-07-04 2022-12-13 苏州凌存科技有限公司 真随机数发生器及真随机数生成方法
CN115697023A (zh) * 2022-10-26 2023-02-03 北京工业大学 一种自旋轨道矩磁阻式随机存储器及其制备方法与应用
CN115996628A (zh) * 2023-02-28 2023-04-21 中国科学院半导体研究所 自旋轨道矩磁随机存储器及其操作方法

Also Published As

Publication number Publication date
CN116782664A (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
US8183061B2 (en) High density spin-transfer torque MRAM process
US9865800B2 (en) Magnetic memory devices
US7247506B2 (en) Method for producing magnetic memory device
US9082962B2 (en) Magnetic Tunnel Junction (MTJ) on planarized electrode
JP2011518440A (ja) 2つのマスクを用いる磁気トンネル接合素子の製造方法
CN110112288B (zh) 一种制备磁性隧道结单元阵列的方法
KR20040005640A (ko) 자기 메모리 장치 및 그 제조 방법
US7279762B2 (en) Magnetoresistive memory device assemblies, and methods of forming magnetoresistive memory device assemblies
KR20170035441A (ko) 자기 메모리 장치 및 이의 제조 방법
CN116782664B (zh) 一种半导体存储单元、阵列、器件及其制备方法
US11944013B2 (en) Magnetic tunnel junction device with minimum stray field
JP3596536B2 (ja) 磁気メモリ装置およびその製造方法
CN113690367A (zh) Sot-mram存储单元及其制备方法
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
CN107919435B (zh) 一种半导体器件及其制造方法
CN117500282B (zh) 磁存储器及其制备方法、电子设备
CN117500281B (zh) 磁存储器及其制备方法、电子设备
JP2023119577A (ja) 底部電極ブリッジを含むメモリ装置及びその製造方法
CN114429967A (zh) 一种垂直自旋转移矩磁性随机存储器及其制备方法
CN116981261A (zh) Stt-mram存储单元及其制备方法
CN109994476A (zh) 一种制备磁性随机存储器阵列单元的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant