CN110352506B - 铁磁隧道结元件及其制造方法 - Google Patents

铁磁隧道结元件及其制造方法 Download PDF

Info

Publication number
CN110352506B
CN110352506B CN201780087821.5A CN201780087821A CN110352506B CN 110352506 B CN110352506 B CN 110352506B CN 201780087821 A CN201780087821 A CN 201780087821A CN 110352506 B CN110352506 B CN 110352506B
Authority
CN
China
Prior art keywords
magnetic
mtj element
film
magnesium
magnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780087821.5A
Other languages
English (en)
Other versions
CN110352506A (zh
Inventor
大森广之
细见政功
肥后丰
内田裕行
长谷直基
佐藤阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110352506A publication Critical patent/CN110352506A/zh
Application granted granted Critical
Publication of CN110352506B publication Critical patent/CN110352506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/14—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing iron or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

[问题]提供一种铁磁隧道结元件及其制造方法，利用该方法可以避免增加元件占用面积和制造步骤的数量，同时还避免元件属性的变化并维持高的制造产量。[解决方案]提供了一种铁磁隧道结元件，包括以下：第一磁性层；第一绝缘层，设置在第一磁性层顶上；第二磁性层，设置在第一绝缘层顶上并包含磁性过渡金属；以及氧化镁膜，设置为覆盖第二磁性层的侧表面并包含磁性过渡金属。

Description

铁磁隧道结元件及其制造方法
技术领域
本公开涉及铁磁隧道结元件和制造铁磁隧道结元件的方法。
背景技术
随着从大容量服务器到移动终端的各种信息设备的快速发展，在构成那些信息设备的元件(诸如存储器和逻辑元件)中期望更高的性能，诸如更高的集成度、更高的速度和更低的功耗。特别地，非易失性半导体存储器的进步是显著的。例如，作为大容量文件存储器的闪存几乎与硬盘驱动器一样广泛传播。同时，考虑到代码存储使用和工作存储器的未来应用，诸如铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)和相变随机存取存储器(PCRAM)的各种半导体存储器正在被开发以替代当前用于通用目的的NOR闪存、动态随机存取存储器(DRAM)等。注意的是，这些存储器中的一些已经投入实际使用。
作为上述存储器之一的MRAM通过利用由改变MRAM的磁存储元件的磁性材料的磁化状态引起的电阻的变化来存储信息。因此，通过确定由磁化状态的变化确定的磁存储元件的电阻状态，或者更具体而言，磁存储元件的电阻的大小，可以读出存储的信息。这样的MRAM能够高速操作、几乎可以无限(1015次或更多次)地被重写，并且高度可靠。由于这些事实，MRAM已经用于诸如工业自动化和航空器之类的领域。除此之外，MRAM由于其高速操作和高可靠性，有望在未来进一步应用于代码存储和工作存储器。
此外，在MRAM中，使用自旋扭矩磁化反转来反转磁性材料的磁化的MRAM可以消耗更少的电力并且具有更大的容量，同时维持诸如高速操作之类的上述优点。因此，对这种MRAM的期望更高。注意的是，利用这种自旋扭矩磁化反转的MRAM被称为自旋转移扭矩-磁随机存取存储器(STT-MRAM)(自旋注入MRAM)。
具体而言，STT-MRAM包括作为磁存储元件的磁隧道结(MTJ)元件，其具有两个磁层和插入在这两个磁层之间的绝缘层。注意的是，MTJ元件也称为隧穿磁阻(TMR)元件。此外，在具有这种堆叠结构的MTJ元件经历精细处理的情况下，难以维持高的制造产量。更具体而言，由处理产生的残留物可能附着到MTJ元件，从而引起电短路，这可能降低MTJ元件的制造产量。为了解决这个问题，下面列出的专利文献1和2提出了减少这种产量降低的方法。
具体而言，根据下面列出的专利文献1，在形成MTJ元件之后，在包含碳和氧的气体气氛中对MTJ元件进行等离子体处理，以去除由处理产生的残留物。另外，根据下面列出的专利文献1，在去除上述残留物之后，MTJ元件的侧表面被氧化，使得形成覆盖MTJ元件的侧表面的氧化物膜。以这种方式，未去除的残留物被氧化和绝缘。从而，防止了短路。同时，根据下面列出的专利文献2，例如，形成具有覆盖MTJ元件的侧表面的双层结构的保护膜以防止短路。
引用列表
专利文献
专利文献1：日本专利申请特开No.2016-164955
专利文献2：日本专利申请特开No.2015-179694
非专利文献
非专利文献1：Physical Review b，54,9353(1996)
非专利文献2：Journal of Magnetism and Magnetic Materials，159，L1(1996)
发明内容
本发明要解决的问题
然而，如专利文献1中所公开的，在MTJ元件的侧表面被直接氧化的情况下，MTJ元件的磁特性可能改变，并且这种特性的改变特别是在微小的MTJ元件中是显著的。另外，在如上列出的专利文献2中那样形成具有覆盖MTJ元件的侧表面的双层结构的保护膜的情况下，MTJ元件在基板上占据的面积增加，因此，每单位面积的存储容量变小。除此之外，具有双层结构的保护膜的形成显著增加了制造过程中的步数，从而导致更高的生产成本。
因此，本公开提出了一种新颖且改进的铁磁隧道结元件和制造铁磁隧道结元件的方法，其能够避免元件特性的变化并维持高的制造产量，同时避免由元件占据的面积的增加和制造步数的增加。
问题的解决方案
本公开提供一种铁磁隧道结元件，包括：第一磁性层；第一绝缘层，设置在第一磁性层上；第二磁性层，包含磁性过渡金属，第二磁性层设置在第一绝缘层上；以及氧化镁膜，包含磁性过渡金属，氧化镁膜设置为覆盖第二磁性层的侧表面。
本公开还提供一种铁磁隧道结元件制造方法，包括：在基板上顺序地堆叠第一磁性层、第一绝缘层和包含磁性过渡金属的第二磁性层；通过在第二磁性层上进行刻蚀，形成多个柱状铁磁隧道结元件；在第二磁性层的侧表面上形成金属镁膜，以及通过进行使金属镁膜氧化的氧化处理来形成包含磁性过渡金属的氧化镁膜，所述氧化镁膜覆盖第二磁性层的侧表面。
发明效果
如上所述，根据本公开，可以避免元件特性的变化并维持高的制造产量，同时避免由元件占据的面积的增加和制造步数的增加。
注意的是，上述效果不一定是限制性的，并且连同上述效果或代替上述效果，可以实现本说明书中描述的任何一种效果，或者可以实现根据本说明书显而易见的其它效果。
附图说明
图1是示出如通过由本发明人进行的研究所获得的层叠膜的电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)相对于氧化处理时间(TOx)的曲线图(部分1)。
图2是示出如通过由本发明人进行的研究所获得的层叠膜的电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)相对于氧化处理时间(TOx)的曲线图(部分2)。
图3示出了堆叠结构的截面的电子显微照片，以及示出与显微照片的截面对应的Fe、Mg和Ta的元素分布的曲线图。
图4是根据本公开的实施例的MTJ元件10的截面图。
图5是用于解释制造根据本公开的实施例的MTJ元件10的方法中的每个步骤的截面图(部分1)。
图6是用于解释制造根据本公开的实施例的MTJ元件10的方法中的每个步骤的截面图(部分2)。
图7是用于解释制造根据本公开的实施例的MTJ元件10的方法中的每个步骤的截面图(部分3)。
图8是根据示例1的MTJ元件10的一个步骤中的截面图。
图9是示出在根据比较例1、比较例3和示例1的MTJ元件在300℃至400℃下加热一小时的情况下，反转电压(Vc)相对于热处理温度(Ta)的变化的曲线图。
图10是示出根据比较例4和示例2的每个MTJ元件中，产量相对于金属镁膜的厚度(tMg)的变化的曲线图。
图11是示出根据示例3的MTJ元件的特性的变化相对于MTJ元件中的热处理温度(Ta)的曲线图。
图12是用于解释制造根据比较例的MTJ元件90的方法中的每个步骤的截面图(部分1)。
图13是用于解释制造根据比较例的MTJ元件90的方法中的每个步骤的截面图(部分2)。
图14是用于解释制造根据比较例的MTJ元件90的方法中的每个步骤的截面图(部分3)。
图15是用于解释制造根据比较例的MTJ元件90的方法中的每个步骤的截面图(部分4)。
图16是用于解释制造根据比较例的MTJ元件90的方法中的每个步骤的截面图(部分5)。
图17是示出如通过由本发明人进行的研究所获得的隧道势垒层904周围的刻蚀深度(d nm)被改变时MTJ元件90的磁阻比(MR(％))和短路的发生率(Pshort(％))的变化的曲线图。
图18是示出如通过由本发明人进行的研究所获得的在MTJ元件90形成之后MTJ元件90的短路发生率(Pshort(％))和元件电阻比(R/R0)相对于氧化处理时间(TOx)的曲线图。
图19是示出如通过由本发明人进行的研究所获得的磁性膜的电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)相对于氧化处理时间(TOx)的曲线图。
具体实施方式
以下是参考附图对本公开的优选实施例的详细描述。注意的是，在本说明书和附图中，具有基本相同的功能结构的组件由相同的附图标记表示，并且将不再重复对它们的说明。
另外，以下描述中要参考的附图是用于促进本公开的一个实施例的说明和理解的附图。为了便于理解，附图中所示的形状、尺寸、比率等可能与实际不同。此外，考虑到以下描述和已知技术，可以适当地设计和改变附图中所示的元件等。此外，在下面的描述中，元件的堆叠结构的垂直方向等对应于其上设置有元件的基板的表面朝上的情况下的相对方向，并且取决于实际的重力加速度，可能与垂直方向不同。
注意的是，将按以下顺序进行说明。
1.与本公开相关的技术背景
1.1.STT-MRAM的概述
1.2.制造MTJ元件的方法
1.3.镁的助氧化效果
2.本公开的一个实施例
2.1.MTJ元件的结构
2.2.制造MTJ元件的方法
3.总结
4.示例
5.补充意见
<<1.与本公开相关的技术背景>>
<1.1.STT-MRAM的概述>
在描述本公开的实施例之前，首先解释本公开的技术背景。根据本公开的技术涉及自旋注入MRAM(STT-MRAM)。
如上所述，根据磁性材料的磁化状态存储信息的MRAM能够高速操作、几乎可以无限(1015次或更多次)地被重写，并且高度可靠。因此，这种MRAM已经用在各种领域中。在这些MRAM中，由于磁化反转方法，难以降低功耗和增加MRAM的容量，该MRAM在从布线产生的电流磁场处反转磁性材料的磁化。这是因为，在利用使用来自布线的电流磁场的磁化反转的MRAM中，在产生能够反转磁体的磁化的强度的电流磁场中，需要等于或大于预定阈值的电流，并且在写时的功耗可能增加。此外，在利用使用来自布线的电流磁场的磁化反转的MRAM中，为各个磁存储元件提供产生电流磁场的布线，因此，磁存储元件的小型化存在限制。
鉴于上述情况，考虑了通过不使用从布线产生的电流磁场的方法来反转磁性材料的磁化的MRAM。更具体而言，考虑了使用自旋扭矩磁化反转来反转磁性材料的磁化的STT-MRAM。STT-MRAM具有MRAM的能够高速操作并且几乎可以无限地被重写的优点。此外，STT-MRAM可以降低功耗并具有更大的容量。因此，对这种STT-MRAM有很大的期望。
具体而言，STT-MRAM包括作为磁存储元件的MTJ元件，该MTJ元件具有两个磁性层和插入在这两个磁性层之间的绝缘层。STT-MRAM利用如下现象，其中，在MTJ元件中，穿过其磁化方向被钉扎在特定方向上的一个磁性层(钉扎磁化层)的自旋极化电子在进入具有未钉扎磁化方向的另一磁性层(自由磁化层)时，给另一磁性层提供扭矩(称为自旋注入扭矩)。具体而言，等于或高于阈值的电流被施加到MTJ元件，以向另一个磁性层提供扭矩。以这种方式，磁层的磁化方向被反转(磁化反转)，并且信息被存储在MTJ元件中。如上所述引起自旋扭矩磁化反转所需的电流的绝对值在尺度为约50nm的MTJ元件中为100μA或更小。另外，随着MTJ元件的体积减小，电流值减小。因此，可以通过按比例缩小MTJ元件来减小电流。此外，这种STT-MRAM还具有可以简化单元结构的优点，因为不需要用于产生用于将信息存储到MTJ元件中的电流磁场的任何布线。
<1.2.制造MTJ元件的方法>
接下来，参考图12至图16描述本发明人到目前为止已经研究过的制造MTJ元件90的方法(根据比较例的制造MTJ元件90的方法)。图12至图16是用于解释制造根据比较例的MTJ元件90的方法中的各个步骤的截面图。这些截面图对应于沿着MTJ元件90的堆叠结构的堆叠方向切割MTJ元件90的情况下的截面。注意的是，虽然下面描述的制造方法被解释为根据比较例的制造方法，但是该制造方法中的一个或多个步骤与稍后描述的根据本公开的实施例的制造方法共享。
如图12所示，在根据比较例的制造MTJ元件90的方法中，第一磁性层902、隧道势垒层(绝缘层)904、第二磁性层906和保护层908顺序地堆叠在基板900上。
第一磁性层902和第二磁性层906由铁磁材料形成。铁磁材料可以是包含诸如铁(Fe)、钴(Co)、镍(Ni)和锰(Mn)之类的至少一种磁性过渡金属元素的磁性材料。替代地，磁性材料可以包含选自硼(B)和碳(C)的至少一种元素。更具体而言，第一磁性层902和第二磁性层906可以由诸如FeCoB、FeNiB、FeCoC、CoPt、FePt、CoMnSi或MnAl的单一材料形成，或者可以由这些材料中的一些的组合形成。此外，第一磁性层902的厚度例如在1nm以上且30nm以下，并且第二磁性层906的厚度例如在1nm以上且10nm以下。
隧道势垒层904由诸如Al2O3或MgO之类的绝缘材料形成，并且取决于第一磁性层902和第二磁性层906的磁化状态的隧道电流在隧道势垒层904中流动。注意的是，隧道势垒层904的厚度例如在0.3nm以上且5nm以下。
保护层908由任何适当类型的金属材料、合金材料等形成。保护层908在MTJ元件90的制造期间保护相应的堆叠层。
接下来，如图13所示，在保护层908上形成具有与MTJ元件90对应的图案的光掩模910。
此外，如图14所示，在光掩模910用作掩模的情况下，对保护层908、第二磁性层906和隧道势垒层904进行刻蚀，以形成MTJ元件90。刻蚀可以是离子束刻蚀(IBE)、反应离子刻蚀(RIE)或其组合。注意的是，在该步骤中，可以对保护层908、第二磁性层906、隧道势垒层904和第一磁性层902进行刻蚀。
在以这种方式形成MTJ元件90的情况下，例如，可以获得处于如图15或图16所示的状态下的柱状MTJ元件90。具体而言，图15示出了进行刻蚀以到达隧道势垒层904的示例情况，并且图16示出了进行刻蚀以到达第一磁性层902的示例情况。
如图15所示，在进行刻蚀以到达隧道势垒层904的情况下，通过在第二磁性层906上进行的刻蚀产生的刻蚀残留物930保留在隧道势垒层904上的第二磁性层906周围。因为难以对第二磁性层906进行刻蚀同时完全去除刻蚀残留物930，所以刻蚀残留物930保留在第二磁性层906周围，如图15所示。由于刻蚀残留物930源自经受刻蚀的第二磁性层906，因此刻蚀残留物930包含构成第二磁性层906的成分(例如，Fe、Co、Ni、Mn等)。因此，残留在第二磁性层906周围的刻蚀残留物930可能影响MTJ元件90的第二磁性层906，从而使诸如MTJ元件90的矫顽力特性和磁阻比之类的磁特性降级。而且，如图15所示，包括由到目前为止进行的处理产生的残留物的再附着物质920重新附着到MTJ元件90的侧表面。由于再附着物质920也源自经受刻蚀的第二磁性层906、保护层908等，因此再附着物质920包含构成第二磁性层906、保护层908等的成分。因此，这种再附着物质920也可能使MTJ元件90的磁特性降级。
此外，如图16所示，在进行刻蚀以到达隧道势垒层904的深部的情况下，再附着物质920可以沿着厚度方向沉积在隧道势垒层904的侧表面上。在这种情况下，再附着物质920可能取决于其中包含的成分而导电，因为再附着物质920如上所述源自经受刻蚀的第二磁性层906、保护层908等。因此，在再附着物质920沿着厚度方向沉积在隧道势垒层904的侧表面上的情况下，再附着物质920可能将第一磁性层902和第二磁性层906电连接，或导致短路。因此，MTJ元件90的制造产量变低。
而且，如图16所示，在进行刻蚀以到达第一磁性层902的情况下，与图15所示的情况相比，刻蚀残留物930不太可能保留在第二磁性层906周围。但是，再附着物质920容易沿着厚度方向附着到隧道势垒层904的侧表面。如上所述，再附着物质920可能取决于其中包含的成分而导电。因此，如图16所示，在再附着物质920沿着厚度方向沉积在隧道势垒层904的侧表面上的情况下，再附着物质920将第一磁性层902与第二磁性层906电连接，并引起短路。因此，MTJ元件90的耐压降低，并且制造产量降低。另外，在图16所示的示例中，重新附着到MTJ元件90的侧表面的再附着物质920可能使诸如MTJ元件90的矫顽力特性和磁阻比之类的磁特性降级，如在图15中所示的示例中那样。
鉴于上述情况，本发明人研究了上述刻蚀的刻蚀深度、MTJ元件90中的短路发生率和磁阻比之间的关系。通过研究获得的结果显示在图17中。图17是示出如通过由本发明人进行的研究所获得的隧道势垒层904周围的刻蚀深度(d nm)被改变时MTJ元件90的磁阻比(MR(％))和短路的发生率(Pshort(％))的变化的曲线图。在图17中，横轴表示刻蚀深度(dnm)，正值表示经受刻蚀的隧道势垒层904的部分的厚度，负值表示未经受刻蚀的隧道势垒层904的剩余部分的厚度。另外，对于纵轴，右侧的纵轴表示磁阻率(MR(％))，并且左侧的纵轴表示短路发生率(Pshort(％))。注意的是，磁阻比(MR)通过使用12端子探针的面内电流隧穿(CIPT)方法测量。同时，通过测量MTJ元件90的第一磁性层902和第二磁性层906之间的导电状态来检测短路发生率(Pshort(％))。
根据图17所示的曲线图，当如图16所示继续对隧道势垒层904进行刻蚀时，第二磁性层906的刻蚀残留物930变少，并且磁阻比(MR(％))变高。但是，再附着物质920更容易附着到围绕隧道势垒层904的部分，并且隧道势垒层904中的短路的发生率(Pshort(％))增加。
而且，根据图17中的曲线图，在如图15所示留下隧道势垒层904的情况下，隧道势垒层904中的短路的发生率(Pshort(％))增加。另外，随着第二磁性层906的刻蚀残留物930变得更容易保留，MTJ元件90的磁阻比(MR(％))变低。
换句话说，如从图17中的曲线图可以看出，在磁阻比(MR(％))增加的同时短路发生率(Pshort(％))将降低的情况下，应该高精度地控制对隧道势垒层904进行的刻蚀量。如果刻蚀量与目标刻蚀量稍微不同，则短路发生率(Pshort(％))迅速增加，并且磁阻比(MR(％))迅速降低。换句话说，通过控制要对隧道势垒层904进行的刻蚀量，难以避免短路和提高制造产量，同时防止使MTJ元件90的磁特性降级。
鉴于上述情况，本发明人已经考虑了各种措施来减轻再附着物质920和刻蚀残留物930的影响。更具体而言，本发明人考虑了在形成MTJ元件90之后通过进行氧化处理等来使再附着物质920和刻蚀残留物930绝缘并减少短路的对策，如在上述专利文献1中那样。
但是，本发明人发现，如果进行氧化处理，不仅再附着物质920和刻蚀残留物930被氧化，而且构成MTJ元件90的磁性层902和906以及隧道势垒层904也受氧化处理影响。现在参考图18，描述了由本发明人进行的上述研究。图18是示出如通过由本发明人进行的研究所获得的在MTJ元件90形成之后MTJ元件90的短路发生率(Pshort(％))和元件电阻比(R/R0)相对于氧化处理时间(TOx)的曲线图。具体而言，在图18中，横轴表示氧化处理时间(TOx)，左侧的纵轴表示元件电阻比(R/R0)，右侧的纵轴表示短路发生率(Pshort(％))。注意的是，元件电阻比(R/R0)被示出为与未经历氧化处理的样品的元件电阻的比。除此之外，与本文测量的样品相关的MTJ元件90的直径为60nm。另外，通过向MTJ元件90施加预定脉冲电流来测量元件电阻。
如图18所示，在MTJ元件90简单地经历氧化处理的情况下，短路发生率(Pshort(％))变低，但是在短路发生率(Pshort(％))变得足够低之前元件电阻迅速增加。因此，从本发明人进行的研究中可以清楚地看出，难以找到这样的氧化处理条件，以便在不改变MTJ元件90的磁特性(元件电阻)的情况下降低短路发生率(Pshort(％))。
接下来，由于再附着物质920和刻蚀残留物930源自MTJ元件90的第二磁性层906，因此本发明人研究了对包括与第二磁性层906相同的材料的磁性膜进行氧化处理所引起的特性变化。具体而言，本发明人在设置有热氧化膜的硅基板上形成1.5nm厚的FeCoB磁性膜，并对该磁性膜进行等离子体氧化处理。另外，测量磁性膜的电阻和饱和磁化强度。注意的是，通过四端子法测量电阻，并且用振动样品磁强计(VSM)测量饱和磁化强度。
上述测量的结果在图19中示出。图19是示出如通过由本发明人进行的研究所获得的磁性膜的电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)相对于氧化处理时间(TOx)的曲线图。具体而言，在图19中，横轴表示氧化处理时间(TOx)，左侧的纵轴表示电阻比(R/R0)，右侧的纵轴表示饱和磁化强度比(Ms/Ms0)。注意的是，电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)被示出为与未经历氧化处理的样品的电阻和饱和磁化强度的比。除此之外，与本文测量的样品相关的MTJ元件90的直径为60nm。
如图19所示，电阻比(R/R0)随着氧化处理时间(TOx)的增加而逐渐增加，并且饱和磁化强度比(Ms/Ms0)也随着氧化处理时间的增加而逐渐减小。根据本发明人，从上面可以清楚地看出，应该进行强烈氧化以使磁性膜氧化而不改变其特性，从而使磁性膜绝缘。如果不进行使磁性膜充分绝缘的氧化，则具有与磁性膜的成分相似的成分的再附着物质920和刻蚀残留物930维持导电性，并引起短路。另外，再附着物质920和刻蚀残留物930影响MTJ元件90的第一磁性层902和第二磁性层906以及隧道势垒层904，并且可能成为使诸如MTJ元件90的矫顽力特性和磁阻比之类的磁特性降级的原因。
但是，在再附着物质920和刻蚀残留物930可以被充分氧化的条件下进行氧化处理的情况下，第二磁性层906也同时被氧化，从而导致诸如饱和磁化强度的特性变化。换句话说，从本发明人进行的研究中明显的是，在不影响MTJ元件90的特性的情况下，难以通过氧化处理使再附着物质920和刻蚀残留物930绝缘。
另外，在形成具有覆盖MTJ元件90的侧表面的双层结构的保护膜的情况下，可以避免MTJ元件90的磁特性的变化，同时避免短路，如在上述专利文献2中那样。但是，在这种情况下，MTJ元件90在基板上占据的面积增加，因此，每单位面积的存储容量变小。此外，具有双层结构的保护膜的形成显著增加了制造过程中的步数，从而导致更高的生产成本。因此，本发明人确定如上述专利文献2中那样形成具有覆盖MTJ元件90的侧表面的双层结构的保护膜的方法存在许多问题。
鉴于这种情况，本发明人进一步深入研究了能够避免短路等并且维持高制造产量，而不会影响MTJ元件90的特性的MTJ元件。在进行研究时，本发明人关注下述镁的助氧化效果，并开发了本公开的实施例。在下面的描述中，将描述本发明人关注的现象。
<1.3.镁的助氧化效果>
在上述情况下，本发明人关注镁(Mg)的属性。镁是易被氧化的金属元素。另外，镁可能与再附着物质920和刻蚀残留物930中包含的诸如Fe或Co之类的磁过渡金属形成复合氧化物。这根据以下事实是明显的，即，形成作为Fe和Mg的复合氧化物的MgFe2O4的吉布斯(Gibbs)能量为-1317kJ/mol，而形成作为Mg的氧化物的MgO的吉布斯能量为-569kJ/mol，并且形成作为Fe的氧化物的Fe2O3的吉布斯能量为-742kJ/mol。
因此，本发明人使用金属镁膜代替FeCoB的磁性膜，进行了与为了获得图19所示的曲线图所进行的研究类似的研究。根据该研究，可以清楚地看出，金属镁膜容易在空气中氧化，并变成厚度为1.5nm的非导电绝缘膜。
接下来，本发明人通过对通过堆叠FeCoB的磁性膜和金属镁膜而获得的层叠膜进行的氧化处理来研究堆叠结构的特性中引起的变化。具体而言，以与上述方式类似的方式，在设置有热氧化膜的硅基板上形成1.5nm厚的FeCoB磁性膜，并进一步形成1nm厚的金属镁膜。然后对层叠膜进行等离子体氧化处理。此外，测量层叠膜的电阻和饱和磁化强度。
上述测量的结果在图1中示出。图1是示出如通过由本发明人进行的研究所获得的层叠膜的电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)相对于氧化处理时间(TOx)的曲线图。具体而言，在图1中，横轴表示氧化处理时间(TOx)，左侧的纵轴表示电阻比(R/R0)，右侧的纵轴表示饱和磁化强度比(Ms/Ms0)。注意的是，电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)被示出为与氧化处理之前上述层叠膜的电阻和饱和磁化强度的比。
另外，图2中示出了在上述氧化处理之前在200℃下进行10分钟加热，并且然后进行类似的氧化处理和测量的情况的结果。图2是示出如通过由本发明人进行的研究所获得的层叠膜的电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)相对于氧化处理时间(TOx)的曲线图。注意的是，图2中的横轴和纵轴与图1中的横轴和纵轴类似。
如图1和图2所示，根据本发明人，很明显，在形成金属镁膜的情况下，与图19所示的情况相比，即使氧化处理时间(TOx)短，也观察到层叠膜的电阻比(R/R0)的增加以及饱和磁化强度比(Ms/Ms0)的降低。发现随着氧化处理时间进一步延长，层叠膜的电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)的变化减小。这可能是因为即使当氧化处理时间短时氧化也加速，并且磁性膜被绝缘，因为通过层叠金属镁膜加速了磁性膜的氧化。此外，一旦在磁性膜的表面上形成氧化膜，形成的氧化膜就阻碍了氧进入到磁性膜中。因此，磁性膜的内部未被氧化，并且层叠膜的电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)的变化变小。
此外，如图2所示，根据本发明人，在氧化处理之前层叠膜在200℃被加热的情况下，相比于图1中所示的层叠膜的电阻比(R/R0)和饱和磁化强度比(Ms/Ms0)，层叠膜的电阻比(R/R0)更高，并且饱和磁化强度比(Ms/Ms0)更低。这可能是因为FeCoB的磁性膜在Mg和FeCoB膜的磁性过渡金属在氧化处理之前通过加热而扩散和混合之后容易被氧化。
接下来，为了确认上述现象，形成类似于上述堆叠结构的堆叠结构，并且用透射电子显微镜观察堆叠结构的截面。通过在设置有类似于上述热氧化膜的热氧化膜上形成5nm厚的钽(Ta)膜、形成3.0nm厚的FeCoB磁性膜、形成2nm厚的金属镁膜、进一步进行自然氧化、以及在其上形成10nm厚的FeCoB的磁性膜来获得观察到的堆叠结构。堆叠结构的截面的电子显微照片显示在图3的左侧，并且对应于电子显微照片的截面的Fe、Mg和Ta的元素分布显示在图3的右侧。注意的是，在图3中的元素分布中，附图中的垂直方向是样本的厚度方向，并且分布量在附图中向右的方向上变大。
在图3左侧的显微照片中，发白部分是含有镁作为主要成分的区域，但镁的分布显示出上下界面之间的趋势差异。具体而言，镁的分布在含有镁作为主要成分的区域的下部比在含有镁作为主要成分的区域的上部更温和。这可能是因为FeCoB的磁性膜的磁性过渡金属和镁在含有镁作为主要成分的区域的下部扩散，并且形成这些组分的复合氧化物。
换句话说，从本发明人进行的研究可以清楚地看出，对形成在磁性膜上的金属镁膜进行氧化处理，从而在与其中镁扩散的磁性膜的界面处加速氧化，并且磁性膜在短时间内被氧化。此外，一旦形成氧化膜，形成的氧化膜就防止氧进入到磁性膜中，并且变得难以使磁性膜的内部氧化。鉴于此，本发明人已经开发了本公开的实施例，其能够通过利用镁的这种助氧化效果来避免短路等并且维持高制造产量，而不影响MTJ元件90的特性。
换句话说，在下面描述的本公开的实施例中，在形成MTJ元件之后，在MTJ元件的侧表面上形成金属镁膜，并且进行氧化处理。利用这种布置，易于氧化的镁可以与附着到MTJ元件的侧表面和周边的再附着物质920和刻蚀残留物930中包含的磁性过渡金属混合，并在MTJ元件的侧表面上形成复合氧化物膜。在下面描述的实施例中，形成复合氧化物膜，使得附着到MTJ元件的侧表面和周边的再附着物质920和刻蚀残留物930可以被氧化和绝缘，并且可以减少MTJ元件中的短路。另外，由于复合氧化物膜可以用作防止氧进入MTJ元件内部的保护层，因此还可以减少由于氧化处理引起的MTJ元件的磁特性的变化。在以下描述中，详细解释了本公开的这种实施例。
<<2.本公开的一个实施例>>
<2.1.MTJ元件的结构>
首先，参考图4详细描述根据本公开的实施例的MTJ元件10的结构。图4是根据本公开的实施例的MTJ元件10的截面图。图4对应于沿着MTJ元件10的堆叠结构的堆叠方向切割MTJ元件10的情况下的截面。
如图4所示，根据该实施例的MTJ元件(铁磁隧道结元件)10具有基板100，在基板100上顺序地堆叠第一磁性层902和隧道势垒层(绝缘层)104。MTJ元件10还包括设置在隧道势垒层(第一绝缘层)104上并包含磁性过渡金属的第二磁性层106，以及设置在第二磁性层106上的保护层108。MTJ元件10还包括第一氧化镁膜140，其设置为覆盖第二磁性层106和保护层108的侧表面，并包含上述磁性过渡金属。
例如，基板100利用硅基板形成。
第一磁性层102利用磁性膜形成，该磁性膜包含选自由Fe、Co、Ni和Mn组成的磁性过渡金属元素组的至少一种元素。换句话说，第一磁性层102利用磁性膜形成，该磁性膜包含在常温下表现出铁磁性的Fe、Co或Ni或者在形成合金或金属间化合物的情况下表现出铁磁性的Mn。替代地，磁性膜可以包含选自B和C之间的至少一种元素。更具体而言，第一磁性层102可以利用单一材料形成，诸如FeCoB、FeNiB、FeCoC、CoPt、FePt、CoMnSi或MnAl，或者可以利用这些材料中的一些材料的组合形成。同时，第一磁性层102的厚度例如在1nm以上且30nm以下。
隧道势垒层104是利用诸如Al2O3或MgO之类的绝缘材料形成的层，并且具有例如0.3nm以上且5nm以下的厚度。
与第一磁性层102类似，第二磁性层106也利用磁性膜形成，该磁性膜包含选自由Fe、Co、Ni和Mn组成的磁性过渡金属元素组的至少一种元素。替代地，磁性膜可以包含选自B和C之间的至少一种元素。更具体而言，第一磁性层102可以利用单一材料形成，诸如FeCoB、FeNiB、FeCoC、CoPt、FePt、CoMnSi或MnAl，或者可以利用这些材料中的一些材料的组合形成。同时，第二磁性层106的厚度例如在1nm以上且10nm以下。
注意的是，第一磁性层102和第二磁性层106是在要形成的MTJ元件10中具有彼此不同功能的磁性层。更具体而言，在MTJ元件10用作磁头的情况下，第一磁性层102和第二磁性层106中的一个是具有钉扎磁化方向的钉扎磁化层，另一个是具有随外部磁场变化的磁化强度的自由磁化强度层。此外，在MTJ元件10用作磁存储器的情况下，第一磁性层102和第二磁性层106中的一个是钉扎层，另一个是存储层。注意的是，在该实施例中，MTJ元件10不限于这种配置，并且可以具有一些其它配置。例如，可以切换第一磁性层102的位置和第二磁性层106的位置，并且还可以包括一些其它层。此外，第一磁性层102和第二磁性层106中的每一个可以是单层，或者可以具有堆叠多个层的堆叠结构，并且堆叠的层是磁耦合的。
保护层108利用各种适当的金属材料、合金材料、氧化物材料等中的任何一种形成。保护层108在MTJ元件10的制造期间保护每个堆叠的层，并且还可以用作硬掩模。例如，保护层108的厚度在0.5nm以上且50nm以下。
第一氧化镁膜140利用复合氧化物形成，其主要成分是第一磁性层102和第二磁性层106中包含的磁性过渡金属元素组(Fe、Co、Ni和Mn)中的至少一种元素、镁和氧。第一氧化镁膜140还可以包含再附着物质920、刻蚀残留物930等中包含的诸如B或C之类的轻元素。即使在第一氧化镁膜140中包含这样的元素，也不会在MTJ元件10中引起短路。
如图4所示，可以设置第一氧化镁膜140以便覆盖位于第二磁性层106周围的隧道势垒层104的上表面。
此外，如图4所示，根据该实施例的MTJ元件10还可以包括设置在隧道势垒层104上以便围绕第二磁性层106的第二氧化镁膜142。第二氧化镁膜142利用含有镁和氧作为主要成分的氧化物形成。
此外，虽然图4中未示出，但是可以在第二磁性层106和保护层108之间提供绝缘层。此外，可以在第一磁性层102下方提供用于控制第一磁性层102的晶体朝向并增强第一磁性层102与基板100的附着的基底膜(未示出)。
同时，可以在基板100上以矩阵方式提供多个上述MTJ元件10，并且还可以提供连接到MTJ元件10的各种布线。此外，绝缘膜(第二绝缘层)可以掩埋在多个MTJ元件10中彼此相邻的MTJ元件10之间。
注意的是，虽然图4示出了具有通过进行刻蚀以到达隧道势垒层904而获得的结构的MTJ元件10，但是该实施例不限于此。例如，可以形成具有通过进行刻蚀以到达第一磁性层902而获得的结构的柱状MTJ元件10。在这种情况下，仅需要在MTJ元件10的侧表面上提供上述第一氧化镁膜。此外，可以提供第一氧化镁膜以便覆盖位于第一磁性层102周围的基板100的上表面。
<2.2.制造MTJ元件的方法>
接下来，参考图5至图7描述制造根据图4所示的本公开的实施例的MTJ元件10的方法。图5至图7是用于解释制造根据本公开的实施例的MTJ元件10的方法中的各个步骤的截面图，并且具体而言，对应于图4中所示的截面图。注意的是，在下面描述的示例中，描述了具有通过进行刻蚀以到达图4中的隧道势垒层104而获得的结构的MTJ元件10的情况作为示例。
首先，第一磁性层102、隧道势垒层104、第二磁性层106和保护层108顺序地堆叠在基板100上，如前面描述的图12中所示。接下来，在保护层108上形成具有与MTJ元件10对应的图案的光掩模，如图13所示。另外，在光掩模用作掩模的情况下，对保护层108、第二磁性层106和隧道势垒层104进行刻蚀，以形成柱状MTJ元件10，如图14所示。如前所述，刻蚀可以是离子束刻蚀(IBE)、反应离子刻蚀(RIE)或其组合。
以这种方式，获得处于图5所示状态的MTJ元件10。如图5所示，由到目前为止进行的处理产生的再附着物质920和刻蚀残留物930附着到MTJ元件10的周围。
形成金属镁膜150以覆盖处于图5所示的状态的MTJ元件10的侧表面。替代地，金属镁膜150也可以形成为覆盖位于MTJ元件10的第二磁性层106周围的隧道势垒层104的上表面的部分。在此阶段，金属镁膜150的厚度优选地在0.5nm以上且5nm以下。如果金属镁膜150的厚度小于0.5nm，则加速再附着物质920和刻蚀残留物930的氧化的效果受到限制。另外，在金属镁膜150的厚度大于5nm的情况下，仅金属镁膜150的表面部分可能被氧化，并且其内部可能不会被充分氧化。在这种情况下，未氧化的金属镁膜150可能在MTJ元件10中导致短路。
金属镁膜150可以通过溅射方法、离子束方法、气相沉积方法、化学气相沉积(CVD)方法等形成。金属镁膜150不一定形成为均匀的膜，但优选地形成为使得镁从金属镁膜150扩散，并与来自再附着物质920和刻蚀残留物930的磁性过渡金属(Fe、Co、Ni或Mn)混合。因此，镁与再附着物质920和刻蚀残留物930的磁性过渡金属混合的区域是第一氧化镁膜140的形成区域。因此，可以通过控制镁的扩散来控制第一氧化镁膜140的形成区域和厚度。
因此，在通过溅射法形成金属镁膜150的情况下，优选地适当选择诸如气压和基板偏压之类的用于膜形成的条件，使得镁将流动并扩散到期望的区域中。替代地，在通过离子束法形成金属镁膜150的情况下，适当地选择诸如镁的入射能量和入射角之类的条件，使得镁准确地定位在期望的区域(期望的宽度和深度)中。
另外，可以在形成金属镁膜150期间或之后，或在后面描述的氧化处理期间进行用于扩散镁的热处理。热处理温度优选地为100℃以上且300℃以下。如果热处理温度低于100℃，则镁的扩散变得不充分。如果热处理温度高于300℃，则镁扩散到MTJ元件10的内部深处。
接下来，对金属镁膜150进行氧化处理，如图7所示。氧化处理可以通过等离子体氧化或自然氧化进行。替代地，金属镁膜150可以在其形成之后暴露于空气，使得金属镁膜150被氧化。此外，在保护层108利用氧化物材料形成的情况下，可以通过从保护层108吸入氧来使金属镁膜150氧化。通过氧化处理，不仅金属镁膜150被氧化，而且再附着物质920和刻蚀残留物930由于镁的助氧化效果而被氧化。
通过根据本实施例的制造方法，可以以上述方式获得图4所示的MTJ元件10。换句话说，可以获得包括第一氧化镁膜140的MTJ元件10，第一氧化镁膜140被设置为覆盖第二磁性层106和保护层108的侧表面。作为通过将再附着物质920和刻蚀残留物930与镁一起氧化而获得的膜，第一氧化镁膜140包含再附着物质920、刻蚀残留物930等中含有的诸如Fe、Co、Ni、Mn之类的磁性过渡金属以及镁。另外，第一氧化镁膜140还可以包含再附着物质920、刻蚀残留物930等中包含的诸如B或C之类的轻元素。包含在第一氧化镁膜140中的这种元素不会在MTJ元件10中引起短路。当以这种方式形成第一氧化镁膜140时，再附着物质920和刻蚀残留物930被氧化和绝缘，从而，可以防止MTJ元件10中的短路。此外，一旦在上述氧化处理中形成第一氧化镁膜140，所形成的第一氧化镁膜140用作保护膜，并且可以防止MTJ元件10中的第一磁性层102和第二磁性层106、隧道势垒层104等由于上述氧化处理而被氧化。因此，变得难以氧化MTJ元件10的第一磁性层102和第二磁性层106等。从而，可以避免由于上述氧化处理而导致的MTJ元件10的磁特性的变化。
此外，之后，可以将利用氧化物材料形成的绝缘膜(第二绝缘层)(未示出)掩埋在基板100上设置的多个MTJ元件10中彼此相邻的MTJ元件10之间。在该阶段，可以在对第一氧化镁膜140进行刻蚀之后形成上述绝缘膜。但是，优选地形成绝缘膜，同时照原样保留第一氧化镁膜140的全部或一部分。这是因为，由于第一氧化镁膜140用作保护膜并且可以防止MTJ元件10中的第二磁性层106等的氧化，因此可以防止MTJ元件10的磁特性由于形成绝缘膜时的氧化处理而变化。
<<3.总结>>
如上所述，在本实施例中，在形成MTJ元件10之后，在MTJ元件10的侧表面上形成金属镁膜150，并进行氧化处理。以这种方式，在从金属镁膜150扩散的同时，镁与MTJ元件10的侧表面等上存在的再附着物质920、刻蚀残留物930等中包含的磁性过渡金属(Fe、Co、Ni和Mn)混合，并且被氧化。因此，形成作为镁和磁性过渡金属的复合氧化物膜的第一氧化镁膜140，以覆盖MTJ元件10的侧表面。根据该实施例，形成这样的第一氧化镁膜140以使附着于MTJ元件10的侧表面等的再附着物质920和刻蚀残留物930绝缘，从而可以减少MTJ元件10中的短路。因此，根据该实施例，可以维持高的制造产量。另外，第一氧化镁膜140可以用作防止氧进入构成MTJ元件10的第一磁性层102和第二磁性层106、隧道势垒层104等的保护层。因此，根据该实施例，可以减少由于氧化处理而引起的MTJ元件10的特性的变化。
此外，在该实施例中，金属镁膜150被形成并经历氧化处理，使得形成第一氧化镁膜140。因此，制造MTJ元件10的步数不会增加。从而，根据该实施例，可以避免生产成本的显著增加。另外，第一氧化镁膜140不是上述专利文献2中所述的具有双层结构的保护膜。因此，可以减少MTJ元件10在基板上占据的面积的增加，并且避免每单位面积的存储容量的减小。
注意的是，根据本公开的实施例的MTJ元件10的磁性层可以是垂直磁化膜或面内磁化膜。
同时，包括根据本实施例的MTJ元件10的存储设备(MRAM)可以与在相同半导体芯片上用作运算设备等的半导体电路一起安装，以形成半导体设备(片上系统：SoC)。另外，根据该实施例的存储设备可以安装在其中可以安装存储设备的任何类型的电子设备上。例如，存储设备可以作为临时存储器或存储装置安装到任何类型的电子设备中，诸如移动设备(智能电话、平板个人计算机(PC)等)、笔记本PC、可穿戴设备、游戏设备、音乐设备、视频设备或数码相机。
另外，虽然已经将根据本公开的实施例的MTJ元件10描述为存储设备(MRAM)中的磁存储元件，但是MTJ元件10不一定应用于这种存储设备。例如，MTJ元件10可以应用于磁头、配备有磁头的硬盘驱动器和磁传感器设备。
<<4.示例>>
到目前为止已经详细描述了本公开的实施例。接下来，更详细地描述本公开的实施例的具体示例。注意的是，下面描述的示例仅仅是本公开的实施例的示例，并且本公开的实施例不限于以下示例。
(示例1)
参考图8，首先描述示例1。图8是根据示例1的MTJ元件10的一个步骤中的截面图。根据示例1的MTJ元件对应于图4中所示的MTJ元件10。
如图8所示，首先在基板200上用Ta(厚度为5nm)和钌(Ru)(厚度为2nm)的层叠膜形成基底层202。接着，用CoPt(厚度为2nm)形成钉扎磁化层204，用Ru(厚度为0.5nm)形成磁化耦合层206，用钨(W)(厚度为0.2nm)形成磁化耦合层208，用FeCoB(厚度为1nm)形成参考磁化层210，并且用MgO(厚度为0.7nm)形成隧道势垒层212。
另外，如图8所示，用FeCoB(厚度为1.0nm)、Ta(厚度为0.2nm)和FeCoB(厚度为1.0nm)的层叠膜形成存储层214，并且用MgO(厚度为0.6nm)形成自旋势垒层216。然后用Ru(厚度为2nm)和Ta(厚度为5nm)的层叠膜形成保护层218。
注意的是，图8中的钉扎磁化层204、磁化耦合层206和208以及参考磁化层210对应于上述图4中的第一磁性层102，并且图8中的存储层214对应于图4中的第二磁性层106。
接下来，对该堆叠结构在400℃下进行1小时热处理。另外，通过离子研磨将堆叠结构处理成直径为50nm的圆柱形，以具有MTJ元件的形状。注意的是，刻蚀执行离子研磨以到达隧道势垒层212。
在处理MTJ元件之后，然后通过溅射法形成金属镁膜(厚度为1nm)，并进一步在200℃下进行10分钟热处理，然后在空气中自然氧化。另外，形成图8中未示出的保护膜(SiO2)和电极。以这种方式，形成根据示例1的MTJ元件。
(示例2)
接下来，描述示例2。示例2与示例1类似，不同之处在于在处理MTJ元件时进行刻蚀以到达存储层214，并且金属镁膜具有0.5nm、1nm、3nm、5nm和10nm的厚度。
(示例3)
接下来，描述示例3。示例3与示例1类似，不同之处在于在处理MTJ元件时进行刻蚀以到达存储层214，金属镁膜具有2.0nm的厚度，并且进一步地，形成金属镁膜之后热处理的温度是0℃(不加热)、100℃、200℃、300℃和400℃。
(比较例1)
接下来，描述比较例1。在比较例1中，形成图8所示的堆叠结构，在400℃下进行1小时热处理，并且通过离子研磨将堆叠结构处理成直径为50nm的圆柱形，如在示例1中那样。从而，形成MTJ元件的形状。注意的是，刻蚀进行离子研磨以到达隧道势垒层212。另外，形成保护膜(SiO2)和电极。以这种方式，形成根据比较例1的MTJ元件。
(比较例2)
接下来，描述比较例2。在比较例2中，如在示例1中那样进行MTJ元件处理。接下来，在MTJ元件处理之后，进行等离子体氧化，然后形成保护膜(SiO2)和电极。以这种方式，形成根据比较例2的MTJ元件。
(比较例3)
接下来，描述比较例3。在比较例3中，如在示例1中那样进行MTJ元件处理。在处理MTJ元件之后，然后通过溅射法形成金属镁膜220(厚度为1nm)，并且进一步在200℃下进行10分钟的热处理，然后在空气中自然氧化，如在示例1中那样。另外，在通过离子研磨去除通过自然氧化形成的氧化物之后，形成保护膜(SiO2)和电极。以这种方式，形成根据比较例3的MTJ元件。
(比较例4)
接下来，描述比较例4。比较例4与比较例1类似，不同之处在于在MTJ元件的处理时进行刻蚀以到达存储层214。
然后测量根据比较例1、比较例2和示例1的各个MTJ元件的短路发生率、磁阻比(MR)、矫顽力(Hc)和反转电压(Vc)。通过进行测量获得的结果显示在下表1中。注意的是，用VSM测量矫顽力(Hc)和反转电压(Vc)。
[表1]
比较例1 比较例2 示例1
短路发生率(％) 3.2 0 0
MR(％) 96 113 122
Hc(Oe) 1860 2430 2360
Vc(V) 0.43 0.76 0.41
如从表1中可以看出，在根据比较例1的其中未进行任何氧化处理的MTJ元件中，短路发生率高，据推测是因为再附着物质920和刻蚀残留物930保留而没有被绝缘。另外，在比较例1中，磁阻比(MR)和矫顽力(Hc)都具有低值。同时，在根据比较例2的其中进行了氧化处理的MTJ元件中，短路发生率低，因此，认为再附着物质920和刻蚀残留物930是绝缘的。但是，在比较例2中，磁阻比(MR)和矫顽力(Hc)都增加，但反转电压(Vc)显著增加。据推测，这是因为由于氧化处理而导致氧进入根据比较例的MTJ元件的磁性层等。另一方面，在根据示例1的MTJ元件中，反转电压(Vc)没有增加，并且短路发生率、磁阻比(MR)和矫顽力(Hc)得到改善。换句话说，在根据示例1的其中形成了本实施例的第一氧化镁膜的MTJ元件中，由于氧化处理而导致的MTJ元件的磁特性的降级减少，同时由于氧化处理而导致的短路的发生率降低。
接下来，参考图9，描述在根据比较例1、比较例3和示例1的MTJ元件在300℃至400℃下加热1小时的情况下反转电压(Vc)的变化。图9是示出在根据比较例1、比较例3和示例1的MTJ元件在300℃至400℃下加热1小时的情况下反转电压(Vc)相对于热处理温度(Ta)的变化的曲线图。具体而言，在图9中，横轴表示热处理温度(Ta)，纵轴表示反转电压(Vc)。
如图9所示，根据比较例1和比较例3的MTJ元件的反转电压(Vc)随着热处理温度(Ta)的增加而显著增加。另一方面，在根据示例1的MTJ元件中，即使当热处理温度(Ta)升高时，反转电压(Vc)也几乎恒定，并且不增加。据推测这是因为根据示例1的MTJ元件具有作为保护膜的第一氧化镁膜。由于第一氧化镁膜，即使在进行热处理时，氧也不会进入MTJ元件的磁性层等，并且磁性层等的特性没有变化。另一方面，在根据比较例1的MTJ元件中，首先没有形成任何氧化镁膜。在根据比较例3的MTJ元件中，去除了临时形成的氧化镁膜，并且不存在用作保护膜的膜。由于在比较例1和比较例3中没有设置保护膜，因此当进行热处理时，氧进入MTJ元件的磁性层等，并且引起磁性层等的特性的变化。这被认为是获得上述结果的原因。
换句话说，由于氧等进入到MTJ元件的磁性层和隧道势垒层中是反转电压(Vc)增加的原因，因此根据本实施例的第一氧化镁膜被保持，使得可以防止氧等进入到构成MTJ元件的磁性层和隧道势垒层中，并且可以避免反转电压(Vc)的增加。因此，在根据本实施例的MTJ元件中，优选地不去除而是保持通过氧化金属镁膜获得的第一氧化镁膜作为保护膜。
接下来，在MTJ元件处理时进行刻蚀以到达存储层214的情况下，对根据示例2的MTJ元件和根据比较例4的MTJ元件进行评估。如上所述获得的根据示例2的MTJ元件和根据比较例4的MTJ元件在400℃下经历1小时的热处理，并测量反转电压。此外，在图10中示出了在具有等于或低于0.5V的反转电压的MTJ元件被认为是优选产品的情况下获得的产量结果。图10是示出根据比较例4和示例2的每种MTJ元件中产量相对于金属镁膜的厚度(tMg)的变化的曲线图。具体而言，在图10中，横轴表示金属镁膜的厚度(tMg)，纵轴表示产量。
在图10中，金属镁膜的厚度(tMg)为0nm的情况对应于根据比较例4的MTJ元件的评估结果，并且金属镁膜的厚度(tMg)为0.5nm至10nm的情况对应于根据示例2的MTJ元件的评估结果。如图10所示，其中形成金属镁膜的根据示例2的MTJ元件的产量高于其中未形成金属镁膜的根据比较例4的MTJ元件的产量。另外，在金属镁膜的厚度(tMg)在0.5nm以上且5nm以下的情况下，产量是特别优选的。因此，显然，优选地将金属镁膜形成为具有0.5nm以上且5nm以下的厚度。
接下来，研究了在形成金属镁膜之后热处理中的加热温度的影响。结果在图11中示出。图11是示出根据示例3的MTJ元件中MTJ元件的特性相对于热处理温度(Ta)的变化的曲线图。具体而言，在图11中，横轴表示热处理温度(Ta)，右侧的纵轴表示矫顽力(Hc)，而左侧的纵轴表示反转电压(Vc)。
如图11所示，在对根据示例3的MTJ元件进行热处理的情况下，即使热处理温度(Ta)增加，反转电压(Vc)在300℃之前也几乎不变化。同时，矫顽力(Hc)增加。另外，当热处理温度(Ta)超过300℃时，反转电压(Vc)急剧增加，而矫顽力(Hc)迅速降低。从这些事实可以清楚的是，在形成金属镁膜之后进行热处理的情况下，热处理温度(Ta)优选地设定在300℃或更低，以避免反转电压(Vc)的增加和矫顽力(Hc)的降低。
<<5.补充说明>>
虽然已经参考附图在上面描述了本公开的优选实施例，但是本公开的技术范围不限于该示例。显然，在本公开的技术领域中具有普通技能的人员可以在本文要求保护的技术精神的范围内进行各种改变或修改，并且应该理解的是，那些改变或修改在本公开的技术范围内。
此外，本说明书中公开的效果仅是说明性或示例性的，而不是限制性的。即，除了上述效果之外或代替上述效果，根据本公开的技术可以呈现根据本说明书中的描述对于本领域技术人员显而易见的其它效果。
注意的是，下面描述的配置也在本公开的技术范围内。
(1)
一种铁磁隧道结元件，包括：
第一磁性层；
第一绝缘层，设置在第一磁性层上；
第二磁性层，包含磁性过渡金属，第二磁性层设置在第一绝缘层上；以及
氧化镁膜，包含磁性过渡金属，氧化镁膜设置为覆盖第二磁性层的侧表面。
(2)
根据(1)所述的铁磁隧道结元件，其中所述氧化镁膜由包含磁性过渡金属、镁和氧作为主要成分的复合氧化物形成。
(3)
根据(1)或(2)所述的铁磁隧道结元件，其中所述氧化镁膜覆盖位于第二磁性层周围的第一绝缘层的上表面。
(4)
根据(1)至(3)中任一项所述的铁磁隧道结元件，其中所述磁性过渡金属是选自由Fe、Co、Ni和Mn组成的元素组中的至少一种元素。
(5)
根据(1)至(4)中任一项所述的铁磁隧道结元件，包括：
多个铁磁隧道结元件，
其中第二绝缘层掩埋在彼此相邻的铁磁隧道结元件之间。
(6)
一种制造铁磁隧道结元件的方法，
所述方法包括：
在基板上顺序地堆叠第一磁性层、第一绝缘层和包含磁性过渡金属的第二磁性层；
通过在第二磁性层上进行刻蚀，形成多个柱状铁磁隧道结元件；
在第二磁性层的侧表面上形成金属镁膜；以及
通过进行使金属镁膜氧化的氧化处理来形成包含磁性过渡金属的氧化镁膜，所述氧化镁膜覆盖第二磁性层的侧表面。
(7)
根据(6)所述的制造铁磁隧道结元件的方法，其中所述氧化镁膜由包含磁性过渡金属、镁和氧作为主要成分的复合氧化物形成。
(8)
根据(6)或(7)所述的制造铁磁隧道结元件的方法，其中所述磁性过渡金属是选自由Fe、Co、Ni和Mn组成的元素组中的至少一种元素。
(9)
根据(6)和(8)中任一项所述的制造铁磁隧道结元件的方法，其中所述金属镁膜形成为覆盖位于第二磁性层周围的第一绝缘层的上表面。
(10)
根据(6)至(9)中任一项所述的制造铁磁隧道结元件的方法，其中所述金属镁膜形成为具有0.5nm以上且5nm以下的厚度。
(11)
根据(6)至(10)中任一项所述的制造铁磁隧道结元件的方法，其中所述金属镁膜通过离子束法形成。
(12)
根据(6)至(10)中任一项所述的制造铁磁隧道结元件的方法，其中所述金属镁膜通过溅射法形成。
(13)
根据(6)至(12)中任一项所述的制造铁磁隧道结元件的方法，还包括：
在100℃以上且300℃以下的温度下进行热处理。
(14)
根据(6)至(13)中任一项所述的制造铁磁隧道结元件的方法，还包括：
在氧化处理之后，在彼此相邻的铁磁隧道结元件之间掩埋第二绝缘层。
附图标记列表
10，90 MTJ元件
100，200，900 基板
102，902 第一磁性层
104，212，904 隧道势垒层
106，906 第二磁性层
108，218，908 保护层
140 第一氧化镁膜
142 第二氧化镁膜
150 金属镁膜
204 钉扎磁化层
206，208 磁化耦合层
210 参考磁化层
214 存储层
216 自旋势垒层
910 光掩模
920 再附着物质
930 刻蚀残留物

Claims (11)

1.一种铁磁隧道结元件，包括：
第一磁性层；
第一绝缘层，设置在第一磁性层上；
第二磁性层，包含磁性过渡金属，第二磁性层设置在第一绝缘层上；以及
第一氧化镁膜，包含含有所述磁性过渡金属、镁和氧的复合氧化物，其中
所述磁性过渡金属是选自由Fe、Co、Ni和Mn组成的元素组中的至少一种元素，
所述第一氧化镁膜设置为覆盖第二磁性层的侧表面，并且
所述第一氧化镁膜的材料不同于所述第一绝缘层的材料。
2.根据权利要求1所述的铁磁隧道结元件，其中所述第一氧化镁膜覆盖第一绝缘层的上表面的一部分，并且
第一绝缘层的上表面的所述一部分包围第二磁性层。
3.根据权利要求1所述的铁磁隧道结元件，还包括：
第二绝缘层，其中所述第二绝缘层位于多个铁磁隧道结元件中的相邻的铁磁隧道结元件之间，并且
所述多个铁磁隧道结元件包括所述的铁磁隧道结元件。
4.根据权利要求1所述的铁磁隧道结元件，还包括：第二氧化镁膜，所述第二氧化镁膜包括含有镁和氧的氧化物，其中所述第二氧化镁膜在所述第一氧化镁膜的周边处位于所述第一绝缘层上。
5.一种制造铁磁隧道结元件的方法，所述方法包括：
在基板上顺序地堆叠第一磁性层、第一绝缘层和包含磁性过渡金属的第二磁性层；
通过在第二磁性层上进行刻蚀，形成多个柱状铁磁隧道结元件；
在第二磁性层的侧表面上形成金属镁膜；以及
通过进行使金属镁膜氧化的氧化处理来形成第一氧化镁膜，其中
第一氧化镁膜包含含有所述磁性过渡金属、镁和氧的复合氧化物，
所述磁性过渡金属是选自由Fe、Co、Ni和Mn组成的元素组中的至少一种元素，
所述第一氧化镁膜覆盖第二磁性层的侧表面，并且
所述第一氧化镁膜的材料不同于所述第一绝缘层的材料。
6.根据权利要求5所述的制造铁磁隧道结元件的方法，其中所述金属镁膜覆盖第一绝缘层的上表面的一部分，并且
上表面的所述一部分包围第二磁性层。
7.根据权利要求5所述的制造铁磁隧道结元件的方法，其中所述金属镁膜具有0.5nm至5nm之间的厚度。
8.根据权利要求5所述的制造铁磁隧道结元件的方法，还包括通过离子束法形成所述金属镁膜。
9.根据权利要求5所述的制造铁磁隧道结元件的方法，还包括通过溅射法形成所述金属镁膜。
10.根据权利要求5所述的制造铁磁隧道结元件的方法，还包括：
在100℃至300℃之间的温度下进行热处理。
11.根据权利要求5所述的制造铁磁隧道结元件的方法，还包括：
在氧化处理之后，在所述多个柱状铁磁隧道结元件中的相邻的铁磁隧道结元件之间掩埋第二绝缘层。
CN201780087821.5A 2017-03-09 2017-12-26 铁磁隧道结元件及其制造方法 Active CN110352506B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017044677A JP2018148158A (ja) 2017-03-09 2017-03-09 強磁性トンネル接合素子及びその製造方法
JP2017-044677 2017-03-09
PCT/JP2017/046696 WO2018163575A1 (ja) 2017-03-09 2017-12-26 強磁性トンネル接合素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN110352506A CN110352506A (zh) 2019-10-18
CN110352506B true CN110352506B (zh) 2023-12-22

Family

ID=63448457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780087821.5A Active CN110352506B (zh) 2017-03-09 2017-12-26 铁磁隧道结元件及其制造方法

Country Status (6)

Country Link
US (1) US11195989B2 (zh)
JP (1) JP2018148158A (zh)
KR (1) KR102498009B1 (zh)
CN (1) CN110352506B (zh)
DE (1) DE112017007188T5 (zh)
WO (1) WO2018163575A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147916A (ja) * 2017-03-01 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気記憶素子、磁気記憶装置、電子機器、および磁気記憶素子の製造方法
JP2021044359A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1213866A (zh) * 1997-10-01 1999-04-14 富士通株式会社 隧道结结构及其制造方法和磁敏传感器
JP2000322714A (ja) * 1999-05-14 2000-11-24 Hitachi Ltd トンネル磁気抵抗効果型磁界検出素子及びその製造方法とそれを用いた磁気ヘッド
CN1542844A (zh) * 2003-03-24 2004-11-03 ��ʽ���綫֥ 具有磁阻元件的半导体存储装置及其制造方法
CN101305071A (zh) * 2005-11-07 2008-11-12 Lg化学株式会社 有机电致发光器件及其制造方法
JP2009170926A (ja) * 2000-09-11 2009-07-30 Toshiba Corp 強磁性トンネル接合素子およびその製造方法
CN102687297A (zh) * 2009-12-28 2012-09-19 佳能安内华股份有限公司 磁阻元件的制造方法
CN102823008A (zh) * 2010-03-29 2012-12-12 高通股份有限公司 磁性隧道结存储元件及其制造方法
CN103795789A (zh) * 2000-04-13 2014-05-14 英特尔公司 用于基于内容交换的网络设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
JP2013016587A (ja) 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
JP6139444B2 (ja) 2014-03-18 2017-05-31 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
JP2014241449A (ja) * 2014-09-17 2014-12-25 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2016164955A (ja) 2015-03-06 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1213866A (zh) * 1997-10-01 1999-04-14 富士通株式会社 隧道结结构及其制造方法和磁敏传感器
JP2000322714A (ja) * 1999-05-14 2000-11-24 Hitachi Ltd トンネル磁気抵抗効果型磁界検出素子及びその製造方法とそれを用いた磁気ヘッド
CN103795789A (zh) * 2000-04-13 2014-05-14 英特尔公司 用于基于内容交换的网络设备
JP2009170926A (ja) * 2000-09-11 2009-07-30 Toshiba Corp 強磁性トンネル接合素子およびその製造方法
CN1542844A (zh) * 2003-03-24 2004-11-03 ��ʽ���綫֥ 具有磁阻元件的半导体存储装置及其制造方法
CN101305071A (zh) * 2005-11-07 2008-11-12 Lg化学株式会社 有机电致发光器件及其制造方法
CN102687297A (zh) * 2009-12-28 2012-09-19 佳能安内华股份有限公司 磁阻元件的制造方法
CN102823008A (zh) * 2010-03-29 2012-12-12 高通股份有限公司 磁性隧道结存储元件及其制造方法

Also Published As

Publication number Publication date
US20200075842A1 (en) 2020-03-05
JP2018148158A (ja) 2018-09-20
DE112017007188T5 (de) 2019-12-24
US11195989B2 (en) 2021-12-07
CN110352506A (zh) 2019-10-18
KR20190120222A (ko) 2019-10-23
KR102498009B1 (ko) 2023-02-10
WO2018163575A1 (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
CN105280214B (zh) 电流驱动型磁随机存取存储器和自旋逻辑器件
JP6200471B2 (ja) 磁気メモリ
US9070870B2 (en) Method of fabricating a magnetic tunnel junction (MTJ) device with reduced switching current
JP5710743B2 (ja) 磁気トンネル接合記憶素子の製造
CN104241286B (zh) 存储元件、存储装置、制造存储元件的方法及磁头
JP2017112358A (ja) 下部固定ｓｏｔ−ｍｒａｍビット構造及び製造の方法
US9941469B2 (en) Double spin filter tunnel junction
US9466786B2 (en) Magnetic electronic device and manufacturing method thereof
US9099642B2 (en) Memory element and memory device
JP2017516303A (ja) 高垂直磁気異方性材料用の均一な結晶性テクスチャを有する滑らかなシード層
JP2008218829A (ja) 磁気抵抗素子及びその製造方法
CN112563411A (zh) 一种磁性隧道结及其制造方法、存储单元
CN110352506B (zh) 铁磁隧道结元件及其制造方法
US9231196B2 (en) Magnetoresistive element and method of manufacturing the same
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
TW201222546A (en) Memory element and memory device
US6787372B1 (en) Method for manufacturing MTJ cell of magnetic random access memory
WO2017169540A1 (ja) メモリ素子、及びメモリ素子の製造方法
JP2008251796A (ja) 磁気記録装置
WO2021159568A1 (zh) 磁隧道结及其形成方法、磁存储器
JP2007294010A (ja) 記憶素子の記録方法、メモリ
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
US9343656B2 (en) Magnetic tunnel junction (MTJ) structure in magnetic random access memory
WO2019135743A1 (en) Filter layer for an in-plane top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
CN118019436A (zh) 磁性存储器器件保护膜及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant