CN105702699A - 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元 - Google Patents

磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元 Download PDF

Info

Publication number
CN105702699A
CN105702699A CN201610169367.5A CN201610169367A CN105702699A CN 105702699 A CN105702699 A CN 105702699A CN 201610169367 A CN201610169367 A CN 201610169367A CN 105702699 A CN105702699 A CN 105702699A
Authority
CN
China
Prior art keywords
layer
bottom electrode
potential barrier
pinning layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610169367.5A
Other languages
English (en)
Inventor
顾时群
升·H·康
朱晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105702699A publication Critical patent/CN105702699A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本申请涉及磁性隧道结(MTJ)存储元件和具有MTJ的自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元。自旋转移力矩磁阻随机存取存储器(STT-MRAM)位单元的磁性隧道结存储元件包括：底部电极层(150)；钉扎层(160)，其邻近于所述底部电极层；电介质层(70)，其包封所述底部电极层和所述钉扎层的一部分，所述电介质层包括界定邻近于所述钉扎层的一部分的孔的侧壁；穿隧势垒(190)，其邻近于所述钉扎层；自由层(200)，其邻近于所述穿隧势垒；以及顶部电极(210)，其邻近于所述自由层，其中所述底部电极层和/或钉扎势垒在第一方向上的宽度大于所述钉扎层与所述穿隧势垒之间的接触区域在所述第一方向上的宽度。还揭示形成STT-MRAM位单元的方法。

Description

磁性隧道结(MTJ)存储元件和具有MTJ的自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2010年2月2日、申请号为201080005027.X、发明名称为“磁性隧道结(MTJ)存储元件和具有MTJ的自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元”的发明专利申请案。
技术领域
所揭示的实施例涉及自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元和其形成方法。更特定来说，示范性实施例是针对可用于STT-MRAM单元中的磁性隧道结(MTJ)存储元件和其形成方法。
背景技术
磁阻随机存取存储器(MRAM)为使用磁性元件的非易失性存储器技术。举例来说，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用当电子穿过薄膜(自旋过滤器)时变得自旋极化的电子。STT-MRAM还被称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(Spin-RAM)和自旋动量转移(SMT-RAM)。
图1说明常规STT-MRAM位单元100。所述STT-MRAM位单元100包括磁性隧道结(MTJ)存储元件105、晶体管110、位线120和字线130。如图1中所说明，所述MTJ存储元件是由(例如)由绝缘(穿隧势垒)层分离的钉扎层和自由层形成，所述钉扎层和所述自由层中的每一者可保持磁场或极化。所述自由层的极化可颠倒以使得所述钉扎层与所述自由层的极性大体上对准或相反。穿过所述MTJ的电路径的电阻将视所述钉扎层和自由层的极化的对准而变化。如已知的，此电阻变化可用于编程和读取所述位单元100。所述STT-MRAM位单元100还包括源极线140、读出放大器150、读取/写入电路160和位线基准170。所属领域的技术人员将了解，所述存储器单元100的操作和构造在此项技术中为已知的。举例来说，关于此类存储器单元的额外细节提供于M.Hosomi等人的“具有自旋转移力矩磁阻磁化开关的新颖的非易失性存储器：自旋RAM(ANovelNonvolatileMemorywithSpinTransferTorqueMagnetoresistiveMagnetizationSwitching:Spin-RAM)”(IEDM会议的会议录(2005))中，其全部内容以引用的方式并入本文中。
参看图2(a)到图2(c)，常规MTJ存储元件一般通过以下步骤形成：首先图案化底部固定层；形成单镶嵌结构；沉积穿隧势垒/自由层/顶部电极堆叠；以及执行化学机械抛光(CMP)步骤。
举例来说，如图3所示，常规MTJ存储元件一般通过使用物理气相沉积(PVD)在金属堆叠(例如，互连件40)的顶部金属层(例如，M3)上沉积MTJ和硬掩模层堆叠而形成。所述MTJ和硬掩模层堆叠通常包括可(例如)由钽形成的底部电极层50、钉扎层60、穿隧势垒层90、自由层100和可(例如)由Ta/TaN或Ti/TiN形成的硬掩模或上部电极层110。
在常规方法中，第一步骤通常包括沉积底部电极层50(例如，Ta)、钉扎层60、穿隧势垒90、自由层100和硬掩模层(Ta/TaN、Ti/TN)。钉扎层60可包括一个或一个以上层或膜(例如，钉扎层堆叠)。接下来，使所述MTJ堆叠在真空中经受磁性退火工艺。接着使用光刻技术将图案施加到所述MTJ堆叠。所述经图案化的单元大小可大于最终大小。前述层中的每一者可包含一个或一个以上层或膜。
接下来，蚀刻所述MTJ堆叠。蚀刻工艺包括：修整光致抗蚀剂大小和图案硬掩模，剥离光致抗蚀剂，蚀刻自由层100，和蚀刻钉扎层60以及底部电极层50。接下来，清洁所述MTJ堆叠。所述清洁工艺通常与低k和MTJ清洁相容。接下来，沉积钝化层以保护MTJ存储元件和层间电介质70。可能需要组合堆叠与低沉积温度以保护MTJ且促进MTJ与ILD之间的粘合。最终，使用较不具侵蚀性的化学机械抛光(CMP)来抛光MTJ与ILD以防止分层。
如图3所示，根据常规方法形成的常规STT-MRAM位单元包括衬底10、字线20和与VSS(未图示)的触点30。底部电极层50形成于互连件40的顶部金属层上。钉扎层60、穿隧势垒层90、自由层100和顶部电极110形成于底部电极层50上。ILD层70形成于MTJ单元上。
发明内容
示范性实施例是针对自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元和其形成方法。更特定来说，实施例涉及STT-MRAM单元的磁性隧道结(MTJ)存储元件和其形成方法。
举例来说，示范性实施例是针对一种存储器装置，其具有磁性隧道结(MTJ)存储元件，所述MTJ存储元件包含：底部电极；钉扎层，其邻近于所述底部电极；电介质层，其包封所述底部电极和所述钉扎层的一部分，其中所述电介质层包括界定邻近于所述钉扎层的一部分的孔的侧壁；穿隧势垒，其邻近于所述钉扎层；自由层，其邻近于所述穿隧势垒；以及顶部电极，其邻近于所述自由层，其中所述底部电极和/或所述钉扎层在第一方向上的宽度大于所述钉扎层与所述穿隧势垒之间的接触区域在所述第一方向上的宽度。
另一示范性实施例是针对一种形成存储器装置的方法，所述存储器装置具有磁性隧道结(MTJ)存储元件，所述方法包含：在衬底上形成底部电极；在所述底部电极上形成钉扎层；在所述底部电极和所述钉扎层上沉积电介质层；在所述电介质层中图案化具有侧壁的孔并将所述孔向下蚀刻到所述钉扎层；在所述孔的第一部分中沉积穿隧势垒层以在所述钉扎层上产生穿隧势垒；在所述孔的第二部分中沉积自由层以使得所述自由层位于所述穿隧势垒上；以及在所述自由层上沉积顶部层。
示范性实施例是针对一种存储器装置，其具有磁性隧道结(MTJ)存储元件，所述MTJ存储元件包含：用于电连接所述MTJ存储元件的底部导电装置；用于保持第一极化的第一磁性装置，所述第一磁性装置邻近于所述底部导电装置；用于包封所述底部导电装置和所述第一磁性装置的一部分的第一绝缘装置，其中所述第一绝缘装置包括界定邻近于所述第一磁性装置的一部分的孔的侧壁；用于保持第二极化的第二磁性装置，其中所述第二极化是可颠倒的；用于使在所述第一磁性装置和所述第二磁性装置之间流动的电流穿隧的第二绝缘装置，所述第二绝缘装置分离所述第一磁性装置和所述第二磁性装置；以及用于电连接所述MTJ存储元件的顶部导电装置，所述顶部导电装置邻近于所述第二磁性装置，其中所述底部导电装置和/或所述第一磁性装置在第一方向上的宽度大于所述第一磁性装置与所述第二绝缘装置之间的接触区域在所述第一方向上的宽度。
另一示范性实施例包含一种形成存储器装置的方法，所述存储器装置具有磁性隧道结(MTJ)存储元件，所述方法包含：用于在衬底上形成底部电极的步骤；用于在所述底部电极上形成钉扎层的步骤；用于在所述底部电极和所述钉扎层上沉积电介质层的步骤；用于在所述电介质层中图案化具有侧壁的孔并将所述孔向下蚀刻到所述钉扎层的步骤；用于在所述孔的第一部分中沉积穿隧势垒层以在所述钉扎层上产生穿隧势垒的步骤；用于在所述孔的第二部分中沉积自由层以使得所述自由层位于所述穿隧势垒上的步骤；以及用于在所述自由层上沉积顶部层的步骤。
附图说明
呈现附图以辅助描述实施例，且提供附图仅用于说明所述实施例而非对其加以限制。
图1说明常规自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元阵列。
图2(a)为常规STT-MRAM单元的横截面图。
图2(b)为根据图2(a)的常规STT-MRAM单元的一部分的放大图。
图2(c)为根据图2(a)的常规MTJ单元的放大图。
图3为常规STT-MRAM位单元的示意性横截面图。
图4到图7为在各种制造阶段期间的STT-MRAM位单元的示意性横截面图。
图8为STT-MRAM位单元的示意性横截面图。
图9为展示形成STT-MRAM位单元的示范性方法的流程图。
图10为STT-MRAM位单元的MTJ存储元件的示意性横截面图。
图11为STT-MRAM位单元的MTJ存储元件的示意性横截面图。
图12为STT-MRAM位单元的MTJ存储元件的示意性横截面图。
图13为STT-MRAM位单元的MTJ存储元件的示意性横截面图。
具体实施方式
在针对特定实施例的以下描述以及相关图式中揭示本发明的示范性方面。可在不偏离本发明的范围的情况下设计出替代实施例。此外，将不详细描述或将省略实施例的众所周知的元件以便不混淆所述实施例的相关细节。
词“示范性”在本文中用以指“充当一实例、例子或说明”。没有必要将本文中描述为“示范性”的任何实施例解释为比其它实施例优选或有利。同样，术语“实施例”并不要求所有实施例均包括所论述的特征、优点或操作模式。本文中所使用的术语仅用于描述特定实施例的目的，且无意限制实施例。
如本文中所使用，单数形式“一”和“所述”意欲还包括复数形式，除非上下文另有清楚指示。应进一步理解，术语“包含”和/或“包括”在本文中使用时指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。
所揭示的实施例认识到，在常规方法下，可能难以控制MTJ的底部电极上的蚀刻终止。而且，蚀刻后不全面清洁可能在MTJ侧壁上留下聚合物残余物，其中的一些可能为导电的且可产生泄漏路径，进而减小磁阻(MR)比。此外，在MTJ侧壁附近的势垒氧化物层可能受工艺流程(即，灰化和清洁工艺)影响，进而在MTJ侧壁附近产生较厚的穿隧势垒。较厚的穿隧势垒的影响对于按比例缩小的特征来说将是显著的。
示范性实施例有益地允许减小在生产工艺中使用的掩模的数目。举例来说，可使用两个光掩模来代替三个掩模。而且，根据所述实施例，对于例如钉扎层与穿隧势垒之间和自由层与穿隧势垒之间的界面等关键尺寸来说，不需要重金属蚀刻工艺。此外，可减小或消除侧壁聚合物纵梁(stringer)诱发的泄漏通路(leakagepass)。
此外，根据所述实施例，MTJ的穿隧势垒未暴露于灰化和清洁工艺。此外，所述实施例与常规方法相比可提供较大的底部固定层，此可最小化底部固定层对顶部自由层的杂散场影响。
参看图4到图11，现将描述形成自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元的方法的示范性实施例和STT-MRAM单元的实施例。
图4展示根据示范性实施例形成的部分STT-MRAM位单元的示意性横截面图。所述STT-MRAM位单元具有衬底10、字线20、与Vss(未图示)的触点30和互连件40，互连件40包括(例如)通过通孔互连件V1、V2和V3彼此串联连接的金属层M1、M2和M3(例如，Cu或W)。电介质(例如，氧化物层)填充在互连件40的各层周围。(例如)使用化学机械抛光(CMP)技术对所述互连件40的顶部金属层M3进行抛光。所属领域的技术人员将认识到，可对金属层或通孔的任何层级进行抛光以用于在其上形成所述MTJ存储元件。
如图5所示，所述示范性实施例包括通过(例如)在互连件40的经抛光顶部金属层M3上沉积底部电极层150(例如，Ta)和钉扎层160来形成MTJ底部电极。所述钉扎层160包括层堆叠(即，多个层)。接下来，使底部电极层150和钉扎层160在真空中经受磁性退火工艺。接着使用光刻技术将图案施加到所述MTJ电极。接下来，将底部电极层150和钉扎层160向下蚀刻到氧化物层，且接着进行清洁以形成个别底部电极，如图5所示。底部电极层150和钉扎层160经说明为与所述互连件40偏移。然而，可提供其它布置。举例来说，底部电极层150和钉扎层160可与互连件40对准。底部电极层150、钉扎层160和互连件40的大小也不限于所说明的布置。举例来说，底部电极层150和钉扎层160的大小可大于、小于或等于互连件40的大小。
根据一示范性实施例，未应用光刻和蚀刻技术来形成所述MTJ存储元件的任何关键尺寸。即，穿隧势垒190(例如，见图7)与钉扎层160(例如，见图5)和自由层200(例如，见图7)的界面未暴露于任何蚀刻或清洁，借此避免常规方法的前述问题中的一些。
接下来，如图6所示，层间电介质(ILD)70沉积于底部电极层150和钉扎层160上，且孔180经图案化并被蚀刻到所述ILD70中向下一直到所述钉扎层160。参看图10，底部电极层150和钉扎层160的尺寸X1可大于钉扎层160与穿隧势垒190之间的接触区域的尺寸X2，此允许在将孔180图案化并蚀刻到ILD70中时的较大容限。ILD70可与填充在互连件40周围的电介质相同或不同。
图7说明在ILD70和孔180上形成穿隧势垒190、自由层200和顶部电极210。特定来说，如图7所示，穿隧势垒190形成于ILD70和孔180上，以使得穿隧势垒190的一部分安置在孔180的侧壁上且垂直于所述底部电极(例如，底部电极层150和钉扎层160)。自由层200接着形成于穿隧势垒190上，以使得自由层200的一部分也垂直于底部电极层150和钉扎层160。顶部电极210形成于安置于孔180中的自由层200的至少一部分上，借此至少填充孔180的剩余部分。如图7所示，顶部电极210可形成于整个自由层200上。
接下来，示范性方法(例如)通过抛光(例如，化学机械抛光(CMP))来移除安置于孔180上方的穿隧势垒190、自由层200和顶部电极210的若干部分。如图8所示，形成具有MTJ存储元件的STTMRAM位单元。
示范性实施例有益地允许减小在工艺中使用的光掩模的数目。举例来说，可使用两个光掩模来代替三个掩模。而且，根据所述实施例，对于关键尺寸来说，不需要重金属蚀刻工艺。此外，可减小或消除侧壁聚合物纵梁诱发的泄漏通路。
此外，根据所述实施例，MTJ的穿隧势垒未暴露于灰化和清洁工艺。此外，所述实施例与常规方法相比可提供较大的底部固定层，此可使底部固定层对顶部自由层的杂散场影响最小化。
图9为展示根据一实施例的形成STT-MRAM位单元的示范性方法的流程图。所述方法包括：在金属层上沉积底部电极层和钉扎层(例如，910)，以及图案化并蚀刻所述底部电极层和所述钉扎层以形成所述MTJ存储元件的底部电极(例如，920)。接下来，所述方法包括：在所述底部电极层和所述钉扎层上沉积电介质层(例如，930)，和在所述电介质层中图案化一孔并将所述孔向下蚀刻到所述钉扎层(例如，940)。所述方法进一步包括在所述孔上沉积穿隧势垒、自由层和顶部电极，其中所述穿隧势垒和所述自由层中的一者的一部分沿着所述孔的侧壁且垂直于所述底部电极层和所述钉扎层而安置(例如，950)。此外，所述方法包括移除安置于所述孔的开口上方的所述穿隧势垒、所述自由层和所述顶部电极的若干部分(例如，960)。
根据示范性方法，可提供经隔离的MTJ存储元件。如上文所解释，示范性实施例有益地允许减小在工艺中使用的光掩模的数目。举例来说，可使用两个光掩模来代替三个掩模。而且，根据所述示范性实施例，对于关键尺寸来说，不需要重金属蚀刻工艺。此外，可减小或消除侧壁聚合物纵梁诱发的泄漏通路。
此外，根据所述实施例，MTJ的穿隧势垒未暴露于灰化和清洁工艺。此外，所述实施例与常规方法相比可提供较大的底部固定层，此可最小化底部固定层对顶部自由层的杂散场影响。
举例来说，如图10所示，磁性隧道结(MTJ)存储元件的一实施例包括底部电极层150和钉扎层160，钉扎层160邻近于底部电极层150(例如，在底部电极层150上方或之上)。电介质层70包封底部电极层150和钉扎层160的一部分，其中电介质层70包括界定邻近于钉扎层160的一部分(例如，在钉扎层160的一部分的上方或暴露钉扎层160的一部分)的孔180(例如，见图6)的侧壁。穿隧势垒190邻近于钉扎层160(例如，在钉扎层160上方或之上)。自由层200邻近于穿隧层190(例如，在穿隧层190上方或之上)。顶部电极210邻近于自由层200(例如，在自由层200上方或之上)。
如图10的实施例所示，底部电极层150和/或钉扎层160的尺寸X1可大于钉扎层160与穿隧势垒190之间的接触区域的尺寸X2，此允许在将孔180图案化并蚀刻到ILD70中以用于收纳穿隧势垒190、自由层200和顶部电极210时的较大容限。而且，如图10所示，穿隧势垒190和自由层200中的一者的一部分沿着孔180的侧壁且垂直于底部电极层150和钉扎层160而安置。顶部电极210填充孔180的邻近于自由层200(例如，在自由层200上方或之上)的一部分。
所属领域的技术人员将认识到，在其它实施例中，底部电极层150和/或钉扎层160的尺寸可等于或小于穿隧势垒190，如图11示范性地展示。如图11所示，穿隧势垒190和自由层200中的一者的一部分沿着孔180的侧壁且垂直于底部电极层150和钉扎层160而安置。顶部电极210填充孔180的邻近于自由层200(例如，在所述自由层200上方或之上)的一部分。
相比而言，在常规MTJ存储元件和其形成方法中，底部电极层50、钉扎层60、穿隧势垒层90、自由层100和顶部电极110经受图案化和蚀刻，此导致底部电极层50、钉扎层60、穿隧势垒层90、自由层100和顶部电极110中的每一者具有相同尺寸X0，如图12所示。而且，在常规MTJ存储元件中，在MTJ侧壁附近的势垒氧化物层可能受工艺流程(即，灰化和清洁工艺)影响，进而在MTJ侧壁附近产生较厚的穿隧势垒90，如图13所示。较厚的穿隧势垒90的影响对于按比例缩小的特征来说将为显著的。
根据示范性方法，可提供经隔离的MTJ存储元件。如上文所解释，示范性实施例有益地允许减小在工艺中使用的光掩模的数目。举例来说，可使用两个光掩模来代替三个掩模。而且，根据所述示范性实施例，对于关键尺寸来说，不需要重金属蚀刻工艺。此外，可减小或消除侧壁聚合物纵梁诱发的泄漏通路。
此外，根据所述实施例，MTJ的穿隧势垒未暴露于灰化和清洁工艺，借此减少或避免了在所述MTJ的侧壁附近的穿隧势垒的变厚。此外，所述实施例与常规方法相比可提供较大的底部固定层，此可使底部固定层对顶部自由层的杂散场影响最小化。
应了解，包括本文中所描述的MTJ存储元件的存储器装置可被包括于移动电话、便携式计算机、手持式个人通信系统(PCS)单元、例如个人数据助理(PDA)等便携式数据单元、具有GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备等固定位置数据单元、或存储或检索数据或计算机指令的任何其它装置，或其任何组合内。因此，本发明的实施例可合适地被应用于包括有效集成电路(其包括具有如本文中所揭示的MTJ存储元件的存储器)的任何装置中。
前述所揭示的装置和方法可经设计且可配置成存储于计算机可读媒体上的GDSII和GERBER计算机文件。这些文件又被提供给基于这些文件制造装置的制造处置器。所得产品为半导体晶片，其接着被切割为半导体裸片且被封装到半导体芯片中。所述芯片接着用于上述装置中。
因此，实施例可包括包含指令的机器可读媒体或计算机可读媒体，所述指令在由处理器执行时将所述处理器和任何其它协作元件转变为用于执行如由所述指令实现的本文中所描述的功能性的机器。
虽然前述揭示内容展示说明性实施例，但应注意，可在不偏离如所附权利要求书界定的本发明的范围的情况下在本文中作出各种改变和修改。无需以任何特定次序执行根据本文中所描述的实施例的方法权利要求项的功能、步骤和/或动作。此外，虽然可能以单数描述或主张所述实施例的元件，但除非明确规定限于单数，否则还预期复数。

Claims (37)

1.一种具有磁性隧道结(MTJ)存储元件的存储器装置，所述MTJ存储元件包含：底部电极；
钉扎层，其邻近于所述底部电极；
电介质层，其包封所述底部电极和所述钉扎层的一部分，其中所述电介质层包括界定邻近于所述钉扎层的一部分的孔的侧壁；
穿隧势垒，其邻近于所述钉扎层；
自由层，其邻近于所述穿隧势垒，其中所述穿隧势垒和所述自由层中的一者的一部分沿着所述孔的侧壁且垂直于所述底部电极和所述钉扎层而安置，且所述穿隧势垒和所述自由层中的一者的其余部分平行于所述底部电极和所述钉扎层而安置，其中所述钉扎层横向附接于所述底部电极，以使得所述钉扎层在沿所述孔的所述侧壁方向上与所述穿隧势垒和所述自由层分离；以及
顶部电极，其邻近于所述自由层，
其中所述底部电极和/或所述钉扎层在第一方向上的宽度大于所述钉扎层与所述穿隧势垒之间的接触区域在所述第一方向上的宽度。
2.根据权利要求1所述的存储器装置，其中所述顶部电极填充所述孔在所述自由层上方的一部分。
3.根据权利要求1所述的存储器装置，其中所述穿隧势垒具有带第一和第二支腿的U形横截面，且其中所述第一支腿沿着所述孔的所述侧壁延伸。
4.根据权利要求3所述的存储器装置，其中所述自由层具有U形横截面且嵌套于所述U形穿隧势垒内。
5.根据权利要求1所述的存储器装置，其中所述存储器装置应用于其中集成有所述存储器装置的电子装置中，所述电子装置选自由以下各物组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机。
6.根据权利要求1所述的存储器装置，其中所述存储器装置是自旋转移力矩磁阻随机存取存储器(STT-MRAM)。
7.一种形成具有磁性隧道结(MTJ)存储元件的存储器装置的方法，所述方法包含：在衬底上形成底部电极；
在所述底部电极上形成钉扎层；
在所述底部电极和所述钉扎层上沉积电介质层；
在所述电介质层中图案化具有侧壁的孔并将所述孔向下蚀刻到所述钉扎层；
在所述孔的第一部分中沉积穿隧势垒层以在所述钉扎层上产生穿隧势垒；
在所述孔的第二部分中沉积自由层以使得所述自由层位于所述穿隧势垒上，其中沿着所述孔的所述侧壁且垂直于所述底部电极和所述钉扎层而形成所述穿隧势垒和所述自由层中的一者的一部分，且所述穿隧势垒和所述自由层中的一者的其余部分平行于所述底部电极和所述钉扎层而安置，其中所述钉扎层横向附接于所述底部电极，以使得所述钉扎层在沿所述孔的所述侧壁方向上与所述穿隧势垒和所述自由层分离；以及
在所述自由层上沉积顶部层。
8.根据权利要求7所述的方法，其中所述底部电极和/或所述钉扎层在第一方向上的宽度大于所述钉扎层与所述穿隧势垒之间的接触区域在所述第一方向上的宽度。
9.根据权利要求7所述的方法，其中所述顶部电极在所述自由层上填充所述孔的剩余部分。
10.根据权利要求7所述的方法，其中所述穿隧势垒具有带第一和第二支腿的U形横截面，且其中所述第一支腿沿着所述孔的所述侧壁延伸。
11.根据权利要求10所述的方法，其中所述自由层具有U形横截面且嵌套于所述U形穿隧势垒内。
12.根据权利要求7所述的方法，其进一步包含：
在所述沉积所述电介质层之前清洁所述底部电极层和所述钉扎层。
13.根据权利要求12所述的方法，其进一步包含：
在所述清洁之前图案化并蚀刻所述底部电极和所述钉扎层。
14.根据权利要求13所述的方法，其进一步包含：
在所述图案化并蚀刻所述底部电极和所述钉扎层之前使所述底部电极和所述钉扎层在真空中经受磁性退火工艺。
15.根据权利要求7所述的方法，其中将所述穿隧势垒、所述自由层和所述顶部电极沉积于所述电介质层和所述孔上。
16.根据权利要求7所述的方法，其包括移除安置于所述孔的开口上方的所述穿隧势垒、所述自由层和所述顶部电极的若干部分。
17.根据权利要求16所述的方法，其中所述移除所述穿隧势垒、所述自由层和所述顶部电极的所述若干部分包括对安置于所述孔的所述开口上方的所述穿隧势垒、所述自由层和所述顶部电极的所述若干部分进行化学机械抛光。
18.根据权利要求7所述的方法，其中将所述存储器装置应用于其中集成有所述存储器装置的电子装置中，所述电子装置选自由以下各物组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机。
19.根据权利要求7所述的方法，其中所述存储器装置是自旋转移力矩磁阻随机存取存储器(STT-MRAM)。
20.一种具有磁性隧道结(MTJ)存储元件的存储器装置，所述MTJ存储元件包含：
用于电连接所述MTJ存储元件的底部导电装置；
用于保持第一极化的第一磁性装置，所述第一磁性装置邻近于所述底部导电装置；
用于包封所述底部导电装置和所述第一磁性装置的一部分的第一绝缘装置，其中所述第一绝缘装置包括界定邻近于所述第一磁性装置的一部分的孔的侧壁；
用于保持第二极化的第二磁性装置，其中所述第二极化是可颠倒的；
用于使在所述第一磁性装置与所述第二磁性装置之间流动的电流穿隧的第二绝缘装置，所述第二绝缘装置分离所述第一磁性装置和所述第二磁性装置，其中所述第二绝缘装置和所述第二磁性装置中的一者的一部分沿着所述孔的侧壁且垂直于所述底部导电装置和所述第一磁性装置而安置，且所述第二绝缘装置和所述第二磁性装置中的一者的其余部分平行于所述底部导电装置和所述第一磁性装置而安置，其中所述第一磁性装置横向附接于所述底部导电装置，以使得所述第一磁性装置在沿所述孔的所述侧壁方向上与所述第二绝缘装置和所述第二磁性装置分离；以及
用于电连接所述MTJ存储元件的顶部导电装置，所述顶部导电装置邻近于所述第二磁性装置，
其中所述底部导电装置和/或所述第一磁性装置在第一方向上的宽度大于所述第一磁性装置与所述第二绝缘装置之间的接触区域在所述第一方向上的宽度。
21.根据权利要求20所述的存储器装置，其中所述顶部导电装置填充所述孔在所述第二磁性装置上方的一部分。
22.根据权利要求20所述的存储器装置，其中所述第二绝缘装置具有带第一和第二支腿的U形横截面，且其中所述第一支腿沿着所述孔的所述侧壁延伸。
23.根据权利要求22所述的存储器装置，其中所述第二磁性装置具有U形横截面且嵌套于所述U形第二绝缘装置内。
24.根据权利要求20所述的存储器装置，其中所述存储器装置应用于其中集成有所述存储器装置的电子装置中，所述电子装置选自由以下各物组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机。
25.根据权利要求20所述的存储器装置，其中所述存储器装置是自旋转移力矩磁阻随机存取存储器(STT-MRAM)。
26.一种形成具有磁性隧道结(MTJ)存储元件的存储器装置的方法，所述方法包含：
用于在衬底上形成底部电极的步骤；
用于在所述底部电极上形成钉扎层的步骤；
用于在所述底部电极和所述钉扎层上沉积电介质层的步骤；
用于在所述电介质层中图案化具有侧壁的孔并将所述孔向下蚀刻到所述钉扎层的步骤；
用于在所述孔的第一部分中沉积穿隧势垒层以在所述钉扎层上产生穿隧势垒的步骤；
用于在所述孔的第二部分中沉积自由层以使得所述自由层位于所述穿隧势垒上的步骤，其中沿着所述孔的所述侧壁且垂直于所述底部电极和所述钉扎层而形成所述穿隧势垒和所述自由层中的一者的一部分，且所述穿隧势垒和所述自由层中的一者的其余部分平行于所述底部电极和所述钉扎层而安置，其中所述钉扎层横向附接于所述底部电极，以使得所述钉扎层在沿所述孔的所述侧壁方向上与所述穿隧势垒和所述自由层分离；以及
用于在所述自由层上沉积顶部层的步骤。
27.根据权利要求26所述的方法，其中所述底部电极和/或所述钉扎层在第一方向上的宽度大于所述钉扎层与所述穿隧势垒之间的接触区域在所述第一方向上的宽度。
28.根据权利要求26所述的方法，其中所述顶部电极填充所述孔在所述自由层上方的剩余部分。
29.根据权利要求26所述的方法，其中所述穿隧势垒具有带第一和第二支腿的U形横截面，且其中所述第一支腿沿着所述孔的所述侧壁延伸。
30.根据权利要求29所述的方法，其中所述自由层具有U形横截面且嵌套于所述U形穿隧势垒内。
31.根据权利要求26所述的方法，其进一步包含：用于在所述沉积所述电介质层之前清洁所述底部电极层和所述钉扎层的步骤。
32.根据权利要求31所述的方法，其进一步包含：
用于在所述清洁之前图案化并蚀刻所述底部电极和所述钉扎层的步骤。
33.根据权利要求32所述的方法，其进一步包含：
用于在所述图案化并蚀刻所述底部电极和所述钉扎层之前使所述底部电极和所述钉扎层在真空中经受磁性退火工艺的步骤。
34.根据权利要求26所述的方法，其中将所述穿隧势垒、所述自由层和所述顶部电极沉积于所述电介质层和所述孔上。
35.根据权利要求26所述的方法，其包括用于移除安置于所述孔的开口上方的所述穿隧势垒、所述自由层和所述顶部电极的若干部分的步骤。
36.根据权利要求26所述的方法，其中将所述存储器装置应用于其中集成有所述存储器装置的电子装置中，所述电子装置选自由以下各物组成的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元和计算机。
37.根据权利要求26所述的方法，其中所述存储器装置是自旋转移力矩磁阻随机存取存储器(STT-MRAM)。
CN201610169367.5A 2009-02-02 2010-02-02 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元 Pending CN105702699A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/363,886 2009-02-02
US12/363,886 US9368716B2 (en) 2009-02-02 2009-02-02 Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
CN201080005027XA CN102292815A (zh) 2009-02-02 2010-02-02 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080005027XA Division CN102292815A (zh) 2009-02-02 2010-02-02 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元

Publications (1)

Publication Number Publication Date
CN105702699A true CN105702699A (zh) 2016-06-22

Family

ID=42079128

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610169367.5A Pending CN105702699A (zh) 2009-02-02 2010-02-02 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元
CN201080005027XA Pending CN102292815A (zh) 2009-02-02 2010-02-02 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080005027XA Pending CN102292815A (zh) 2009-02-02 2010-02-02 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元

Country Status (7)

Country Link
US (1) US9368716B2 (zh)
EP (1) EP2392029B1 (zh)
JP (2) JP5931445B2 (zh)
KR (1) KR101339014B1 (zh)
CN (2) CN105702699A (zh)
TW (1) TW201104859A (zh)
WO (1) WO2010088669A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735893A (zh) * 2017-04-14 2018-11-02 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其形成方法
CN110495000A (zh) * 2017-04-05 2019-11-22 台湾积体电路制造股份有限公司 利用射频溅射所形成的磁穿隧接面的介电封装层

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5166322B2 (ja) * 2009-03-03 2013-03-21 株式会社東芝 磁気ランダムアクセスメモリ
US8310868B2 (en) * 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8300454B2 (en) 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8711612B1 (en) 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
US9082956B2 (en) * 2011-04-04 2015-07-14 Micron Technology, Inc. Confined cell structures and methods of forming confined cell structures
US9082695B2 (en) * 2011-06-06 2015-07-14 Avalanche Technology, Inc. Vialess memory structure and method of manufacturing same
US8928100B2 (en) 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8645978B2 (en) 2011-09-02 2014-02-04 Compuverde Ab Method for data maintenance
KR101998676B1 (ko) * 2012-07-20 2019-07-10 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US9337424B2 (en) 2012-11-13 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive tunnel junction
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
US9240546B2 (en) * 2013-03-26 2016-01-19 Infineon Technologies Ag Magnetoresistive devices and methods for manufacturing magnetoresistive devices
KR20160022809A (ko) 2013-06-21 2016-03-02 인텔 코포레이션 Mtj 스핀 홀 mram 비트-셀 및 어레이
CN103359683B (zh) * 2013-07-10 2016-01-20 华中科技大学 一种mtj纳米柱阵列的制备方法
US9595661B2 (en) * 2013-07-18 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory structure and method of forming the same
US9196825B2 (en) 2013-09-03 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed stack MTJ
US9236563B2 (en) 2013-09-09 2016-01-12 Yutaka Hashimoto Magnetic memory device and method of manufacturing the magnetic memory device
KR20150075602A (ko) * 2013-12-26 2015-07-06 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR20150103527A (ko) 2014-03-03 2015-09-11 에스케이하이닉스 주식회사 전자 장치
KR102191217B1 (ko) 2014-04-28 2020-12-16 삼성전자주식회사 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
US9281168B2 (en) * 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
KR102295398B1 (ko) * 2014-09-26 2021-08-31 인텔 코포레이션 Psttm 애플리케이션들을 위한 결정질 자성 막들의 제조 방법
US10062833B2 (en) * 2014-10-03 2018-08-28 Crocus Technology Sa Electrical interconnecting device for MRAM-based magnetic devices
KR102235578B1 (ko) 2014-11-19 2021-04-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9660183B2 (en) * 2015-02-26 2017-05-23 Globalfoundries Singapore Pte. Ltd. Integration of spintronic devices with memory device
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US9525126B1 (en) * 2015-09-07 2016-12-20 Yeu-Chung LIN Magnetic tunnel junction and 3-D magnetic tunnel junction array
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
WO2017090739A1 (ja) 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
US9711713B1 (en) * 2016-01-15 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, electrode structure and method of forming the same
US20190013353A1 (en) * 2016-03-07 2019-01-10 Intel Corporation Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures
EP3437145B1 (en) * 2016-03-30 2020-12-16 INTEL Corporation Approaches for strain engineering of perpendicular magnetic tunnel junctions (pmtjs) and the resulting structures
CN108735895B (zh) * 2017-04-14 2022-04-01 上海磁宇信息科技有限公司 磁性随机存储器底电极接触及其形成方法
US10069064B1 (en) * 2017-07-18 2018-09-04 Headway Technologies, Inc. Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
CN109994394B (zh) * 2017-12-29 2021-05-28 中电海康集团有限公司 Mram器件中mtj单元的平坦化方法与mram器件
US10790016B2 (en) 2018-03-02 2020-09-29 Western Digital Technologies, Inc. Probabilistic neuron circuits
US10200058B1 (en) 2018-04-24 2019-02-05 Sandisk Technologies Llc Analog-to-digital conversion with magnetic tunnel junctions
US10732933B2 (en) 2018-05-10 2020-08-04 Sandisk Technologies Llc Generating random bitstreams with magnetic tunnel junctions
CN110875421B (zh) * 2018-09-04 2023-05-23 联华电子股份有限公司 磁阻式存储单元及其制造方法
CN111129289B (zh) * 2018-10-31 2023-05-30 联华电子股份有限公司 半导体元件及其制作方法
CN109768065A (zh) * 2019-01-14 2019-05-17 中国科学院微电子研究所 一种半导体器件单元以及图像识别装置
JP2021048190A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 磁気メモリ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041181A1 (en) * 2002-08-29 2004-03-04 Morgan Paul A. Method to isolate device layer edges through mechanical spacing
CN1617258A (zh) * 2003-11-14 2005-05-18 三星电子株式会社 磁性隧道结单元及磁性随机存取存储器
CN1777955A (zh) * 2003-04-22 2006-05-24 飞思卡尔半导体公司 与mram器件中磁电子元件上的导电层形成接触的方法
US7315071B2 (en) * 2004-12-30 2008-01-01 Stmicroelectronics (Rousset) Sas Magnetic RAM

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854767B2 (ja) 1999-12-13 2006-12-06 ローム株式会社 強磁性トンネル接合素子を用いた装置、およびその製造方法
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
JP5013494B2 (ja) 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
JP5019681B2 (ja) 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2003243630A (ja) 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
US6903396B2 (en) * 2002-04-12 2005-06-07 Micron Technology, Inc. Control of MTJ tunnel area
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
JP2003332650A (ja) 2002-05-16 2003-11-21 Sony Corp トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法
US6635546B1 (en) * 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
US6828639B2 (en) 2002-07-17 2004-12-07 Micron Technology, Inc. Process flow for building MRAM structures
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6818549B2 (en) 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
JP2005322760A (ja) 2004-05-10 2005-11-17 Sony Corp 磁気記憶装置及びその製造方法
JP4575136B2 (ja) 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
KR20060072865A (ko) 2004-12-24 2006-06-28 주식회사 팬택 프레임 이미지를 갈무리할 수 있는 이동통신단말기 및프레임 이미지 갈무리 방법
JP2007012696A (ja) 2005-06-28 2007-01-18 Tdk Corp 磁気メモリ
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP2008192693A (ja) 2007-02-01 2008-08-21 Nec Corp 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法
JP2008277542A (ja) 2007-04-27 2008-11-13 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP2009224477A (ja) 2008-03-14 2009-10-01 Fujitsu Ltd 半導体記憶装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041181A1 (en) * 2002-08-29 2004-03-04 Morgan Paul A. Method to isolate device layer edges through mechanical spacing
CN1777955A (zh) * 2003-04-22 2006-05-24 飞思卡尔半导体公司 与mram器件中磁电子元件上的导电层形成接触的方法
CN1617258A (zh) * 2003-11-14 2005-05-18 三星电子株式会社 磁性隧道结单元及磁性随机存取存储器
US7315071B2 (en) * 2004-12-30 2008-01-01 Stmicroelectronics (Rousset) Sas Magnetic RAM

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110495000A (zh) * 2017-04-05 2019-11-22 台湾积体电路制造股份有限公司 利用射频溅射所形成的磁穿隧接面的介电封装层
CN108735893A (zh) * 2017-04-14 2018-11-02 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其形成方法
CN108735893B (zh) * 2017-04-14 2022-06-03 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其形成方法

Also Published As

Publication number Publication date
JP2012517107A (ja) 2012-07-26
TW201104859A (en) 2011-02-01
CN102292815A (zh) 2011-12-21
JP5931445B2 (ja) 2016-06-08
KR101339014B1 (ko) 2013-12-09
KR20110122722A (ko) 2011-11-10
WO2010088669A1 (en) 2010-08-05
JP2015039034A (ja) 2015-02-26
US9368716B2 (en) 2016-06-14
EP2392029B1 (en) 2021-09-08
EP2392029A1 (en) 2011-12-07
US20100193888A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
CN105702699A (zh) 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元
US11631806B2 (en) Method of integration of a magnetoresistive structure
US9269893B2 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9373782B2 (en) MTJ structure and integration scheme
JP5710647B2 (ja) 平坦化された電極上の磁気トンネル接合（ｍｔｊ）
EP3048647A1 (en) Spin torque driven magnetic tunnel junction (stt-mtj) with non-uniform current path
WO2011123357A1 (en) Magnetic tunnel junction storage element and method of fabricating the same
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
US7334317B2 (en) Method of forming magnetoresistive junctions in manufacturing MRAM cells
CN109994600B (zh) 一种磁性随机存储器的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160622