JP2008192693A - 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法 - Google Patents
磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法 Download PDFInfo
- Publication number
- JP2008192693A JP2008192693A JP2007023181A JP2007023181A JP2008192693A JP 2008192693 A JP2008192693 A JP 2008192693A JP 2007023181 A JP2007023181 A JP 2007023181A JP 2007023181 A JP2007023181 A JP 2007023181A JP 2008192693 A JP2008192693 A JP 2008192693A
- Authority
- JP
- Japan
- Prior art keywords
- random access
- access memory
- layer
- magnetic
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】ヨーク先端部とTMR素子との位置関係を一義的に決定でき、当該位置関係をどの素子についても同じにする。
【解決手段】磁気ランダムアクセスメモリの製造方法は、(a)磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子17と、磁気抵抗効果素子17の側面を覆う保護膜26と、保護膜26の外側を覆う絶縁膜28と、保護膜26を貫通するコンタクト16を介して磁気抵抗効果素子17と接続された配線18とを形成する工程と、(b)配線18に覆われていない領域に露出した保護膜26をエッチングして凹部46を形成する工程と、(c)絶縁膜28、配線18及び凹部46を覆うように軟磁性膜44を成膜する工程と、(d)配線18周り及び凹部46を除いた部分の軟磁性膜44をエッチングし、配線18周り及び凹部46に軟磁性膜44によるヨーク層29を形成する工程とを具備する。
【選択図】図9
【解決手段】磁気ランダムアクセスメモリの製造方法は、(a)磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子17と、磁気抵抗効果素子17の側面を覆う保護膜26と、保護膜26の外側を覆う絶縁膜28と、保護膜26を貫通するコンタクト16を介して磁気抵抗効果素子17と接続された配線18とを形成する工程と、(b)配線18に覆われていない領域に露出した保護膜26をエッチングして凹部46を形成する工程と、(c)絶縁膜28、配線18及び凹部46を覆うように軟磁性膜44を成膜する工程と、(d)配線18周り及び凹部46を除いた部分の軟磁性膜44をエッチングし、配線18周り及び凹部46に軟磁性膜44によるヨーク層29を形成する工程とを具備する。
【選択図】図9
Description
本発明は、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法に関し、特にトンネル磁気抵抗効果(Tunneling Magneto Resistance)を利用して情報を記憶するTMR膜を用いた磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法に関する。
近年、不揮発性メモリのひとつとして、磁気抵抗効果を有する強磁性膜を用いた磁気ランダムアクセスメモリ(Magnetic Random Access Memory;以下、「MRAM」と記す)が提案されている。特に、巨大な磁気抵抗効果を有する強磁性トンネル接合膜を用いたMRAMの開発が盛んに行われている。
強磁性トンネル接合は、主に、第1強磁性膜と第2強磁性膜との間に非磁性絶縁膜が挟まれた積層構造を基本としている。そして、MRAMは、この構造を用いた素子をメモリセルとして構成されている。この積層構造の膜面に垂直な方向に電流を流したときの電気抵抗は、第1及び第2強磁性膜の磁気モーメントの相対角度により変化する。すなわち、お互いの磁気モーメントが平行の時に電気抵抗は極小となり、反平行の時に電気抵抗は極大となる。この抵抗値の変化はトンネル磁気抵抗効果(Tunneling Magneto Resistance:TMR効果)と呼ばれている。そして、電気抵抗値に対するTMR効果の比(TMR比)が大きいほど、記録された情報の読み出しが有利となる。ここで、MRAMにおける情報は、第1及び第2強磁性層の磁気モーメントの向きが平行の場合と反平行の場合とを、2値情報「1」、「0」と対応づけることで行っている。そして、TMR比が大きいほど、「1」、「0」の信号差が大きくなる。通常、第1及び第2強磁性膜のうち、一方の強磁性膜を、磁気モーメントが固定された「固定層」とし、もう一方の強磁性膜を、磁気モーメントが移動可能な「記録層」とする。そして、「記録層」の磁気モーメントの向きを「固定層」の磁気モーメントの向きに対して平行、或いは反平行にすることで情報が記録される。
上記、強磁性トンネル接合を用いた素子(以下、「TMR素子」と記す)に情報を記録する方法について簡単に説明する。TMR素子は、互いに交差する書き込みワード線(以下、「ワード線」と記す)とデータ選択線(以下、「ビット線」と記す)との交点に配置される。情報の書き込みは、ワード線及びビット線に電流を流し、発生する電流磁界を用いて記録層の磁気モーメントを固定層に対して、平行或いは反平行にすることで達成される。
次に、記録層の磁気モーメントの向きを変化させる方法について説明する。図1は、従来技術における記録層の磁気モーメントの向きを変化させる方法の一例を説明する概略斜視図である。図中の記録層は、単層の強磁性膜からなる場合を示している。強磁性膜の磁化容易軸は素子長辺方向にあり、ワード線と平行な関係にある。ワード線に電流を流したときの電流磁界(Hw)はTMR素子の磁化容易軸方向に直角である。ビット線に電流を流したときの電流磁界(Hb)はTMR素子の磁化容易軸方向と平行である。このように磁化容易軸方向と平行及び直角の2つの成分が合成された磁界が記録層に印加される。図2は、このときの電流磁界と記録層の磁気モーメントの反転との関係を示すグラフである。図に示すように、電流磁界と記録層の磁気モーメントの反転との関係は、アステロイド曲線となる。すなわち、Hw及びHbの大きさがアステロイド曲線より外側の領域にある場合、記録層の磁気モーメントは印加された磁界により反転される。それにより情報が記録される。一方、Hw及びHbの大きさがアステロイド曲線より内側にある場合、記録層の磁気モーメントは加された磁界では反転しない。そのため情報は記録されない。従って、このHw及びHbの大きさを制御することでデータ書き込みを制御することが可能となる。
MRAMにおいては、上記TMR素子が各ワード線及びビット線の交差する位置に配置されており、所望のTMR素子にデータを書き込む場合は、その交差するワード線及びビット線にパルス状の電流を流し、Hw及びHbを上記アステロイド曲線の外側の領域にすることで行われる。
このMRAMを、将来、高集積化させるためには、上記TMR素子の微細化が必須となる。TMR素子の微細化は、すなわち、強磁性膜の微細化を意味する。強磁性膜のサイズを小さくすると、一般的に磁気モーメントを反転させるのに必要な磁界は大きくなる。すなわち、データ書き込みを行うのに必要な電流値の増大を招く。このことは、消費電力の増大、配線寿命の短命化など、さまざまな問題が生じる。
また、非磁性層を介して二つの強磁性膜を積層した記録層を用い、非磁性層の膜厚を適当に設定することで互いの強磁性膜が弱く強磁性結合された状態にして、外部磁界を上記それぞれの強磁性膜の磁気モーメントを回転させる方向に印加すると、上記強磁性膜の磁気モーメントが互いに反対方向に回転しながら反転する。このような強磁性膜構造を使った磁気抵抗効果素子はトグル素子と呼ばれる。トグル素子は、情報の誤書き込みが通常の磁気抵抗効果素子より低減され、信頼性向上が期待される。このトグル素子においては、情報書き込みに必要な電流値が通常の磁気抵抗効果素子に比べて一般的に大きく、記録電流の低減が課題のひとつとなっている。
このような記録電流の増大を解決するために、ワード線或いはビット線の周りに高透磁率材料からなる薄膜(以下、ヨークと記す)を備えた構造が提案されている。例えば、特開2002−110938号公報にヨーク構造を有する磁気記憶装置が開示されている。図3は、上記ヨーク構造を用いたMRAMの構成を示す概略斜視図である。図において、TMR素子は、下部電極層120、反強磁性層121、固定層122、バリア層123、記録層124及びキャップ層125がこの順に積層された構造を有する。そして、配線116によりビット線118に接続されている。ヨーク129は、ビット線118の周囲におけるTMR素子に面していない領域に形成されている。それにより、ビット線電流により発生する磁束をTMR素子側に収束させるようにしている。図に示していないが、ワード線についても同様の構造である。これにより、TMR素子近傍における磁束が増大し、書き込み電流を下げることが可能となる。
TMR素子近傍で磁束を収束させるためには、上記ヨークの先端部がTMR素子に近い位置に形成されることが望ましい。例えば、特開2004−356370号公報に、ヨークの先端部をTMR素子に近づけた構造が提案されている。すなわち、特開2004−356370号公報にMRAM及びその製造方法が開示されている。このMRAMは、基板と、記憶データに応じた方向に向けられる磁化を有し且つ前記基板の上方に形成された自由強磁性層と、前記自由強磁性層の上方に設けられ前記磁化を反転させる磁界を発生する電流が流される配線と、前記配線の配線側面に接合された側面ヨーク層と、前記側面ヨーク層を、前記自由強磁性層から分離する層間絶縁層とを備える。前記側面ヨーク層は、前記配線のエッジから下方に突出する角部を含む。前記層間絶縁層は、前記基板と概ね平行な上面を有し、且つ、前記上面において前記角部の下端に接合する第1部分と、前記側面ヨーク層と前記自由強磁性層の前記側面との間に介設された第2部分とを含む。前記第1部分と前記第2部分とは、一体に形成されている。
また、特開2003−209227号公報に、ヨークの先端部をTMR素子に近づけた構造が提案されている。すなわち、特開2003−209227号公報に磁気メモリが開示されている。この磁気メモリは、磁気記録層を有する磁気抵抗効果素子と、前記磁気抵抗効果素子の上または下において第1の方向に延在する第1の書き込み配線とを備える。前記第1の書き込み配線に電流を流すことにより形成される磁界によって前記磁気記録層の磁化の方向が可変とされている。前記第1の書き込み配線は、その両側面の少なくともいずれかに磁性体からなる被覆層を有している。前記被覆層は、前記第1の方向に対して垂直な断面において、前記磁気抵抗効果素子にもっとも近い先端部における厚みがそれ以外の部分における厚みよりも薄い。
しかし、従来の構造の場合、いくつかの点で問題がある。すなわち、ヨーク先端部をTMR素子に近づける場合、TMR素子とヨーク先端部の位置関係がどの素子についても同じになるようにする必要がある。そうしないと、TMR素子近傍での磁束の大きさが素子ごとにばらついてしまい、結果として書き込み電流値のばらつきを生むことになる。これは、メモリセルでのデータ書き込みが均一にできないことを意味し、信頼性の低下となるおそれがある。すなわち、ヨーク先端部とTMR素子部との位置関係を一義的に規定できる技術が望まれる。また、ヨーク先端部を近づける構造を考えた場合、TMR素子へ効率的に磁束を集中することが可能な技術が求められる。
関連する技術として特開2006−54229号公報に磁気抵抗効果装置およびその製造方法が開示されている。この磁気抵抗効果装置は、互いに平行に配置される複数の第1配線と、前記第1配線の上方に離間して配置されるとともに、互いに平行に配置される複数の第2配線と、前記第1配線と前記第2配線との間の一領域に、磁気抵抗型の記憶素子とを備える。前記第2配線上を覆うとともに隣接する前記第2配線間に連続して設けられた絶縁性の高透磁率材料からなる磁性体層を備えている。前記第2配線の両側面を覆う状態で、高透磁率材料からなる磁性体層が設けられていても良い。隣接する前記第2配線間の全域に前記磁性体層が設けられていても良い。
本発明は、ヨーク先端部とTMR素子との位置関係を一義的に決定でき、当該位置関係をどの素子についても同じにすることが可能な磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法を提供することにある。
本発明の他の目的は、ヨーク先端部を近づける構造を考えた場合、TMR素子へ効率的に磁束を集中することが可能な磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法を提供することにある。
この発明のこれらの目的とそれ以外の目的と利益とは以下の説明と添付図面とによって容易に確認することができる。
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
上記課題を解決するために、本発明の磁気ランダムアクセスメモリの製造方法は、(a)磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子(17)と、磁気抵抗効果素子(17)の少なくとも側面を覆う保護膜(26)と、保護膜(26)の外側を覆う絶縁膜(28)と、少なくとも保護膜(26)の一部を貫通するコンタクト(16)を介して磁気抵抗効果素子(17)と電気的に接続された配線(18)とを形成する工程と、(b)配線(18)に覆われていない領域に露出した保護膜(26)をエッチングして凹部(46)を形成する工程と、(c)絶縁膜(28)、配線(18)及び凹部(46)を覆うように軟磁性膜(44)を成膜する工程と、(d)配線(18)周り及び凹部(46)を除いた部分の軟磁性膜(44)をエッチングし、配線(18)周り及び凹部(46)に軟磁性膜(44)によるヨーク層(29)を形成する工程とを具備する。
上記の磁気ランダムアクセスメモリの製造方法において、(b)工程は、(b1)配線(18)に覆われていない領域の絶縁膜(28)をエッチングして保護膜(26)を露出させる工程を備えることが好ましい。
上記の磁気ランダムアクセスメモリの製造方法において、(a)工程は、(a1)磁気抵抗効果素子(17)を形成する工程と、(a2)磁気抵抗効果素子(17)を覆うように保護膜(26)及び絶縁膜(28)をこの順に積層する工程と、(a3)絶縁膜(28)を平坦化する工程と、(a4)保護膜(26)及び絶縁膜(28)のうちの少なくとも磁気抵抗効果素子(17)の直上にある膜を貫通するコンタクト(16)を介して配線(18)とを形成する工程とを備えることが好ましい。
上記の磁気ランダムアクセスメモリの製造方法において、(a3)工程は、(a31)保護膜(26)が露出するまで絶縁膜(28)を平坦化する工程を含むことが好ましい。
上記の磁気ランダムアクセスメモリの製造方法において、(a3)工程は、(a32)磁気抵抗効果素子(17)及び保護膜(26)が露出するまで絶縁膜(28)及び保護膜(26)を平坦化する工程を更に含むことが好ましい。
上記の磁気ランダムアクセスメモリの製造方法において、(a)工程は、(a5)配線(18)上にヨーク層(29)の一部を形成する工程を備えることが好ましい。
上記の磁気ランダムアクセスメモリの製造方法において、磁気抵抗効果素子(17)の少なくとも配線(18)側の部分(25、24)は、配線(18)の延伸する方向に直角な方向の幅が、配線(18)の幅と概ね等しいことが好ましい。
上記の磁気ランダムアクセスメモリの製造方法において、(d)工程において、凹部(46)に埋め込まれる軟磁性膜(44)と、配線周りに形成される軟磁性膜(44)とは、磁気的に接合していることが好ましい。
上記の磁気ランダムアクセスメモリの製造方法において、(b)工程において、保護膜(26)のエッチングは、選択エッチングによって行われることが好ましい。
上記課題を解決するために、本発明の磁気ランダムアクセスメモリの製造方法は、(a)磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子(17)と、磁気抵抗効果素子(17)の少なくとも側面を覆う保護膜(26)と、保護膜(26)の外側を覆う絶縁膜(28)とを形成する工程と、(b)保護膜(26)が露出するまで絶縁膜(28)を平坦化する工程と、(c)露出した保護膜(26)をエッチングして凹部(46)を形成する工程と、(d)凹部(46)に高透磁率材料(44c)を埋め込む工程と、(e)少なくとも保護膜(26)の一部を貫通するコンタクト(16)を介して磁気抵抗効果素子(17)と電気的に接続された配線(18)とを形成する工程と、(f)絶縁膜(28)、配線(18)及び高透磁率材料(44c)を覆うように軟磁性膜(44)を成膜する工程と、(g)配線(18)周り及び高透磁率材料(44c)上を除いた部分の軟磁性膜(44)をエッチングし、配線(18)周り及び高透磁率材料(44c)上に軟磁性膜(44)によるヨーク層(29)を形成する工程とを具備する。
上記の磁気ランダムアクセスメモリの製造方法において、高透磁率材料(44c)は、ヨーク層(29)と磁気的に接続されることが好ましい。
上記の磁気ランダムアクセスメモリの製造方法において、高透磁率材料(44c)は、ヨーク層(29)の軟磁性膜(44)の材料に比べて透磁率が高いことが好ましい。
上記の磁気ランダムアクセスメモリの製造方法において、高透磁率材料(44c)は、ヨーク層(29)の軟磁性膜(44)の材料に比べて磁束密度が高いことが好ましい。
上記課題を解決するために、本発明の磁気ランダムアクセスメモリは、磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子(17)と、磁気抵抗効果素子(17)の側面を覆う保護膜(26)と、保護膜(26)の外側を覆う絶縁膜(28)と、磁気抵抗効果素子(17)上部に電気的に接続された配線(18)と、配線(18)の上面及び側面を覆い、かつ側面から磁気抵抗効果素子(17)側へ伸びるように設けられたヨーク層(29)とを具備する。磁気抵抗効果素子(17)の少なくとも配線(18)側の部分は、配線(18)の延伸する方向に直角な方向の幅が、配線(18)の幅と概ね等しい。
本発明により、ヨーク先端部とTMR素子との位置関係を一義的に決定でき、当該位置関係をどの素子についても同じにすることが可能となる。ヨーク先端部を近づける構造を考えた場合、TMR素子へ効率的に磁束を集中することが可能となる。
以下、本発明の磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法の実施の形態に関して、添付図面を参照して説明する。
(第1の実施の形態)
図4は、本発明の磁気ランダムアクセスメモリの第1の実施の形態の主要部分の構成を示す断面図である。この図は、磁気ランダムアクセスメモリの1ビット部分のメモリセルに対応する。メモリセルは、半導体基板(例えばp型シリコン基板、p型ウェル領域等)1上に設けられ、記憶素子部100とアドレス選択用トランジスタ部101とを備える。
図4は、本発明の磁気ランダムアクセスメモリの第1の実施の形態の主要部分の構成を示す断面図である。この図は、磁気ランダムアクセスメモリの1ビット部分のメモリセルに対応する。メモリセルは、半導体基板(例えばp型シリコン基板、p型ウェル領域等)1上に設けられ、記憶素子部100とアドレス選択用トランジスタ部101とを備える。
記憶素子部100は、磁気抵抗効果素子部200とこれに接続された一対のコンタクト層14及びコンタクト層16とを含む。磁気抵抗効果素子部200は、下部電極15と磁気抵抗効果素子17とを含む。磁気抵抗効果素子17は、例えば磁性層/非磁性層/磁性層、或いは、磁性層/絶縁トンネル膜/磁性層のような積層構造を有し、GMR効果やTMR効果などを有する構造であればよい。ここでは、例えば、磁気トンネル接合(Magnetic Tunnel Junction)素子(以下、MTJ素子ともいう)である。磁気抵抗効果素子部200は、互いに直交する書き込みワード線13とビット線18との交点に設置される。ただし、磁気抵抗効果素子部200の下方に離れて設置されている配線が書き込みワード線13である。磁気抵抗効果素子部200の上方に、コンタクト層16を介して磁気抵抗効果素子部200と接続されている配線がビット線18である。
アドレス選択用トランジスタ部101は、読み出し選択スイッチとしてのMOSトランジスタ7(nチャネル型MOSトランジスタ)を含む。MOSトランジスタ7は、STI(Shallow Trench Isolation)構造を有する素子分離絶縁層2により他と絶縁された領域に設けられている。MOSトランジスタ7は、ゲート絶縁層3、ゲート電極4、側壁絶縁層5及び拡散層6a、6bを備える。拡散層6aは、コンタクト層8a、中間層9、コンタクト層11、中間層12及びコンタクト層14を介して磁気抵抗効果素子部200(下部電極15)と接続されている。各コンタクト層としてはタングステンプラグが例示される。各中間層は金属層である。ゲート電極4は、図の紙面に対して垂直な方向に伸びており、読み出し動作時に、読み出しセルを選択するための読み出しワード線(図示されず)として機能する。拡散層6bは、コンタクト層8bを介してソース線10に接続されている。ソース線10は例えば接地線(図示されず)に接続されている。選択用トランジスタ7はゲートに印加される電圧に応じてスイッチング動作をし、磁気抵抗効果素子17と各配線との電流経路の開閉を制御する。
書き込みワード線13は、磁気抵抗効果素子部200側の側面以外の側面をヨーク層19で覆われている。ヨーク層19は、例えばニッケル・鉄(NiFe)などの高透磁率材料である磁性体で形成されている。このヨーク層19は、書き込みワード線13を流れる書き込み電流磁界変換効率を向上させる。ビット線18は、磁気抵抗効果素子部200側の側面以外の側面をヨーク層(29:図示されず)で覆われている。このヨーク層(29)も、同様に、高透磁率材料である磁性体で形成され、ビット線18を流れる書き込み電流磁界変換効率を向上させる。
次に、本発明の磁気ランダムアクセスメモリの第1の実施の形態におけるメモリセル構成について図5及び図6を用いて更に説明する。ここで、図5及び図6は、それぞれ図4における磁気抵抗効果素子及びその近傍の構成を示す斜視図及び断面図である。抵抗効果効果素子17は、下部電極20上に形成された反強磁性層21、固定層22、バリア層23、記録層24及びキャップ層25を備える。この図では、反強磁性層21及び固定層22の面積が相対的に大きく、バリア層23、記録層24及びキャップ層25の面積が相対的に小さい場合を示している。しかし、例えば、反強磁性層21、固定層22及びバリア層23の面積が相対的に大きく、記録層24及びキャップ層25の面積が相対的に小さくても良いし、全ての面積が等しくても良い。
抵抗効果効果素子17は、上下にある磁性層(固定層22、記録層24)の間に絶縁層(バリア層23)が挟まれた構成になっている。そして、一方の磁性層は固定層22として、もう一方の磁性層を記録層24として作用させることで記憶素子としての機能を持たせている。固定層22及び記録層24としては、鉄(Fe)、コバルト(Co)、ニッケル(Ni)或いはこれらのいずれかを含む合金からなる強磁性膜、或いは、コバルト・鉄・ボロン(CoFeB)などの強磁性アモルファス膜やグラニュラー膜が用いられる。
バリア層23は、絶縁膜であり、トンネル磁気抵抗(Tunnel Magneto Resistance)効果を生み出す材料で形成されている。バリア層23としては、例えば、アルミナ酸化膜(AlOx)が用いられる。
反強磁性層21は、固定層22の強磁性膜の保磁力を大きくするために固定層22上に積層される反強磁性膜である。すなわち、反強磁性層21と固定層22とを積層することで、その強磁性膜と反強磁性膜の間に働く交換相互作用により、その強磁性膜に一方向の異方性を発現させることが出来る。それにより、固定層22の磁気モーメントを一方向に固定することが可能となる。反強磁性層21としては、鉄・マンガン(FeMn)、白金・マンガン(PtMn)、ニッケル・マンガン(NiMn)などのマンガン合金などの反強磁性膜、或いは、コバルト酸化物(CoO)、ニッケル酸化物(NiO)などの酸化物の反強磁性膜が用いられる。
また、固定層22は、その保磁力を高めるために、非磁性層を介して二つの強磁性膜を積層させるシンセティック・アンチフェロ・マグネティック(SAF)構造をとることも可能である。この場合、一方の強磁性膜は反強磁性層21に積層され、その磁気モーメントは一方向に固定されている。非磁性層の膜厚を適当に設定することで、その二つの強磁性膜は非磁性層を介してお互いが反強磁性結合するようになり、これによって固定層22の磁気モーメントをより強固に固着することが可能となる。
また、記録層24についても、非磁性層を介して二つの強磁性膜を積層させるSAF構造とすることも可能である。この場合も、非磁性層の膜厚を適当に設定することで、その二つの強磁性膜が互いに反強磁性結合している状態である。これにより、記録層24の熱擾乱耐性が向上し、信頼性が高くなるメリットがある。
さらに、記録層24が非磁性層を介して二つの強磁性膜を積層された構成の場合、非磁性層の膜厚を適当に設定することで、互いの強磁性膜が弱く強磁性結合された状態にして、外部磁界をそれぞれの強磁性膜の磁気モーメントを回転させる方向に印加することで、互いの磁気モーメントを反転させるトグルスイッチ型記録層とすることも可能である。トグルスイッチ型記録層は、その磁化反転時に印加する電流磁界をシーケンシャルに制御することにより、半選択ディスターブに対するマージンを大きく取ることができ、書き込み動作の安定化を図る上で有効な手法である。
下部電極20(下部電極15)は、コンタクト層等(図示されず)を介してMOSトランジスタ(図示されず)に電気的に接続されている。下部電極20は、例えば、タンタル(Ta)、銅(Cu)、ルテニウム(Ru)で形成されている。キャップ層25は、コンタクト層16を介してビット線18に電気的に接続されている。更に、記録層24の保護膜として機能すると共に、ビット線18とのコンタクト層16形成時のエッチングストッパー層の役割もある。キャップ層25は、例えば、タンタル(Ta)、ルテニウム(Ru)、窒化チタン(TiN)で形成されている。
ハードマスク300としての窒化シリコン30(SiNx)及び酸化シリコン31(SiO2)は、キャップ層25上にこの順で積層されている。保護膜26aは、ハードマスク300上に形成されている。保護膜26aは例えば窒化シリコン(SiNx)で形成されている。保護膜26は、ハードマスク300の側面、磁気抵抗効果素子17の側面及び上面を覆うように形成されている。保護膜26は、例えば窒化シリコン(SiNx)で形成されている。絶縁膜27、28は例えば酸化シリコン(SiO2)27で形成されている。絶縁膜27、28は、保護膜26の側面及び上面に積層されている。絶縁膜27、28は、例えば酸化シリコン(SiO2)27で形成されている。
コンタクト層16は、保護膜26a、ハードマスク300(窒化シリコン30及び酸化シリコン31)を貫通してキャップ層25上に形成されている。コンタクト層16は、例えば、シード層のチタン(Ti)又はタンタル(Ta)と、本体のアルミニウム(Al)と、キャップ層のチタン(Ti)、窒化チタン(TiN)又はタンタル(Ta)で形成されている。
ビット線(データ選択線)18は、コンタクト層16上に設けられ、コンタクト層16を介して磁気抵抗効果素子17と電気的に接続されている。ビット線18は、例えば、シード層のチタン(Ti)又はタンタル(Ta)と本体のアルミ(Al)とで形成されている。ビット線18は、磁気抵抗効果素子部200側の表面(下面)を除いた三表面(上面及び二側面)を、高透磁率材料であるヨーク層29で覆われている。ヨーク層29の一部は、本発明により、磁気抵抗効果素子(21、22、23、24)近傍において、上記側面の下方から当該磁気抵抗効果素子側へ伸び、その磁気抵抗効果素子に自己整合的に近づけられている。すなわち、ビット線18の側面のヨーク層28は、ビット線18の下面よりも更に磁気抵抗効果素子側へ伸びている。ヨーク層29は、例えばニッケル・鉄(NiFe)などの磁性材料で形成される。
このヨーク層29の構造により、ビット線18の電流磁界変換効率をより向上することが出来、効率的に磁気抵抗効果素子に磁界を印加することが可能となる。磁気抵抗効果素子と自己整合的に形成されたヨーク層29とその他ビット線18周囲に形成されたヨーク層は同一工程にて成膜してもよいし、別工程にて成膜されてもよい。別工程で成膜する場合は、本発明に開示されているように磁気抵抗効果素子近傍のヨーク層29をニッケル・鉄・コバルト(NiFeCo)等の高磁束密度材料にすることで、さらなる電流磁界変換効率の向上を図ることが出来る。
次に、本発明の磁気ランダムアクセスメモリの製造方法の第1の実施の形態について図7〜図9及び図10〜図11を参照して説明する。図7〜図9は、本発明の磁気ランダムアクセスメモリの製造方法の第1の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。図10〜図11は、本発明の磁気ランダムアクセスメモリの製造方法の第1の実施の形態における磁気抵抗効果素子の平面図を示している。なお、ここでは磁気抵抗効果素子の形成以降の工程について説明する。
図7(a)を参照して、磁気抵抗効果素子部200として下部電極層20、反強磁性層21、固定層22、バリア層23、記録層24及びキャップ層25をスパッタ法などにより成膜する。例えば、下部電極層20はタンタル(Ta)であり、反強磁性層21は鉄・マンガン(FeMn)であり、固定層22は鉄・コバルト(FeCo)であり、バリア層23はアルミナ酸化膜(AlOx)であり、記録層24は鉄・コバルト(FeCo)であり、及びキャップ層25はタンタル(Ta)である。図7(a)では固定層22及び記録層24は1層構成になっているが、多層構造になっていても構わない。
磁気抵抗効果素子部200の成膜後、引き続いて磁気抵抗効果素子部200を所望の形状にパターニングするためのマスクとなる材料を成膜する。通常、マスクとしてはフォトレジストが用いられる。しかし、パターニング後のフォトレジスト除去工程時に磁気抵抗効果素子200が劣化する恐れがある。そのため、ここではハードマスク300として窒化シリコン(SiNx)31及び酸化シリコン(SiO2)32をそれぞれ成膜している。これらハードマスク300の成膜はスパッタ法或いは化学的気相成長(CVD)法によって形成する。
次に、ハードマスク300を形成するために、フォトレジストパターンを形成し、酸化シリコン31を反応性イオンエッチング(RIE)法にてエッチングした後、フォトレジストを除去する。その後、パターニングされた酸化シリコン31をマスクとして、窒化シリコン30、キャップ層25及び記録層24をエッチングする。これらのエッチングはRIE法或いはイオンミリング法によって行われる。以上の工程により、記録層24が所望の形状に形成される(図7(b))。
次に、パターニングされた磁気抵抗効果素子部200上に保護膜26を成膜する。保護膜26は磁気抵抗効果素子200の劣化を防ぐと共に、保護膜26上に形成される絶縁層28に対し選択エッチングが可能な材料にすることで、本発明の提供するヨーク層の形成を可能とする。保護膜26は窒化シリコン(SiNx)を用い、CVD法或いはスパッタ法により成膜する。この保護膜26上に下部電極20をパターニングするためのハードマスクとして酸化シリコン(SiO2)27をスパッタ法或いはCVD法にて成膜する。その後、フォトレジストを形成し、ハードマスクである酸化シリコン(SiO2)27を所望の形状にエッチングする。エッチングはRIEにて行う。その後、フォトレジストを除去する(図7(c))。続いて、ハードマスクである酸化シリコン(SiO2)27をマスクとして、保護膜26及びバリア層23、固定層22、反強磁性層21及び下部電極20をエッチングする。エッチングはRIE法或いはイオンミリング法にて行う。この工程により、下部電極がパターニングされ、磁気抵抗効果素子部200の形成が完成される(図7(d))。
次に、絶縁層28として酸化シリコン(SiO2)を、磁気抵抗効果素子部200を覆うようにスパッタ法或いはCVD法により成膜する(図8(a))。続いて、絶縁層28表面を平らにするために、CMP(Chemical Mechanical Polishing)法にて平坦化する。このとき、CMPにて絶縁膜28である酸化シリコンをエッチングし、磁気抵抗効果素子部200において、先述した保護膜26が表面に出たところでエッチングを止める(図8(b)、図10(a))。このエッチストップについては、CMP条件の最適化により絶縁層28である酸化シリコンと選択比がとれる材料を保護膜26として形成することで再現性よくエッチストップが可能である。またCMP装置において光学的なモニタリングによる自動エッチストップの機構を備えておくことも有効である。ここでは保護膜26として窒化シリコンを用いており、上記CMP条件の最適化を行うことによって、選択比十分確保できる。なお、保護膜26が表面に出る前に、CMPを止めても良い。その場合、保護膜26上に薄膜の酸化シリコン27が残る(図示されず)。
絶縁層28を平坦化した後、磁気抵抗効果素子部200とビット線18とを電気的に接続するためのコンタクトホール16aをRIE法にて形成する。この工程において、磁気抵抗効果素子部200上にある保護膜26及びハードマスク300(窒化シリコン30及び酸化シリコン31)をエッチングし、磁気抵抗効果素子200上に積層されているキャップ層25にて選択的にエッチングをストップさせる。(図8(c)、図10(b))。
次に、ビット線18を形成する。ここでは、ビット線18をアルミニウム(Al)にて形成する方法について述べる。まず、シード層40、ビット線材料であるアルミニウム(Al)膜41、キャップ層42及びヨーク層29aをスパッタリング法にて形成する。例えば、シード層40としてはチタン(Ti)、キャップ層42としてはチタン(Ti)を用いる。さらに、その上に成膜するヨーク層29aは、シード層43a、軟磁性層44a、保護層45aがこの順番で積層される。シード層43aは、ビット線材料と軟磁性層材料の相互拡散防止の目的と、軟磁性層44aの磁気特性を保つためにその結晶性をコントロールする目的で成膜されている。シード層43aは、主にタンタル(Ta)、チタン(Ti)等が用いられる。軟磁性層44aは、ヨーク層29aとして機能する磁性体で構成されており、主にパーマロイ(NiFe)等が用いられる。保護層45aは、軟磁性層44aを酸化等から守る目的で成膜されており、主にタンタル(Ta)、チタン(Ti)、窒化チタン(TiN)等が用いられる。
この後、ビット線パターンを形成するためのハードマスクとして酸化シリコン(SiO2)50を成膜する。ここでも軟磁性膜の酸化を防ぐためにハードマスクによるパターニングを行っている。酸化シリコン50にフォトレジスト(図示せず)を形成し、ビット線パターンに酸化シリコン50をエッチングする。エッチングは反応性イオンエッチング(RIE)を用いる。その後、フォトレジストを除去し、酸化シリコン50をマスクとして、ヨーク層29a以下をエッチングすることでビット線18を形成する。この時点で、ビット線18としてアルミニウム(Al)パターン41が形成され、アルミニウムパターン41上にヨーク層29aが積層された状態となる。それ以外の領域はCMPにて平坦化された絶縁層27、28及び一部保護膜26がむきだしになっている(図8(d)、図10(c))。
次に、剥き出しになった保護膜26である窒化シリコンのみをエッチングする。エッチングはRIEを用い、絶縁層28である酸化シリコンとの選択比の高いエッチング条件にて行う。これにより、図9(a)のように保護膜26のみが窪んだ凹部46が得られる。窪み量は、磁気抵抗効果素子部200とビット線18に形成されるヨーク層29との距離を決める指標となり、この窪み量を深くすることで、両者の距離を近づけることが可能となる。この窪み量はエッチング時間にて任意にコントロールすることができ、容易に磁気抵抗効果素子部200とヨーク層29との距離を所望の値にすることができる。
図11(a)に磁気抵抗効果素子部200を上から見た図を示す。保護膜26がエッチングされるのは図のようにビット線18に覆われてない領域(凹部46)に限られる。それは次の理由による。ビット線18の幅は、磁気抵抗効果素子部200の上部(キャップ層25、記録層24及びバリア層23)とほぼ同じ長さ(幅)で形成されている。加えて、ビット線18は、上から見て、磁気抵抗効果素子部200の上部と概ね同じ位置に形成されている。更に、保護膜26は磁気抵抗効果素子部200を覆うように形成されているので、図のように磁気抵抗効果素子部200より一回り大きい領域に形成される。これらのことから、図のようにビット線18に覆われていない保護膜26の領域(凹部46)ができることになり、この部分が上述した工程にてエッチングされることになる。なお、保護膜26が表面に出る前にCMPを止め、保護膜26上に薄膜の酸化シリコン27が残っている場合、酸化シリコン27をエッチングしてから、凹部46を形成する工程を実行する。
この後、再びヨーク層29bを成膜する。ヨーク層29bの構成は、上述した構成と同じく、シード層43b、軟磁性層44b、保護層45bをこの順番でスパッタリング法にて成膜する(図9(b)、図11(b))。この際、ビット線18のアルミニウムパターン41の側壁部にもヨーク層29bが形成されることが必要であり、そのためにスパッタリング時に基板バイアスを印加して側壁部への付き回りを改善している。また、この成膜時に図9(b)に示すように保護膜26の一部をエッチングした凹部46にも上記ヨーク層29bが形成される。このとき、成膜する軟磁性層44bの膜厚は凹部46の幅より薄いことが望ましい。軟磁性層44bの膜厚が凹部46の幅より大幅に厚い場合、この凹部46内での軟磁性層44bの膜厚が薄くなり、場合によってはヨーク層29としての機能が低下する恐れがある。
次に、先ほど成膜したヨーク層29bのうち、ビット線18の側壁部以外の部分についてエッチングで除去する。エッチングはRIE或いはイオンミリング法にて行う。ビット線18上には先に形成したヨーク層29aの上にハードマスクである酸化シリコン50を介して再度成膜したヨーク層29bが積層されている。ここでは、ビット線18上に再度成膜したヨーク層29bのみをエッチングする。このとき、ビット線18以外の箇所に成膜されたヨーク層29bも同時にエッチングされる(図9(c)、図11(c))。この工程でビット線18の側壁部に形成されたヨーク層29bについてはエッチングされない必要がある。従って、エッチング条件としては、イオンビームが垂直に入射され、横方向のエッチング成分を極力抑えた条件にすることが求められる。イオンミリングでエッチングする場合には、その入射角度をヨーク層の膜厚法線方向に一致させることで実現できる。RIEでエッチングする場合には、基板バイアス電圧を高くしてイオンビームの斜め方向成分を極力少なくすることで実現できる。
以上の工程により作製したビット線構造では、ビット線18周りにヨーク層29が形成されている。そのヨーク層29は、磁気抵抗効果素子部200上の保護膜26がエッチングされた領域(凹部46)のみ磁気抵抗効果素子200に近付いた構造となる。保護膜26は、磁気抵抗効果素子部200上に積層されるため、一部保護膜26をエッチングされた凹部46と磁気抵抗効果素子部200との位置関係は一義的に規定されることになる。さらに、保護膜26のエッチング量をコントロールすることでヨーク層29と磁気抵抗効果素子部200との距離も規定することが出来る。従って、例えば、ビット線18とワード線13の電流磁界変換効率に違いが生じた場合に、この保護膜26のエッチング量を調整し、ビット線18側の電流磁界変換効率を任意に設定することでバランスを調整することも可能である。さらに、磁気抵抗効果素子部200上に積層された保護膜26を一部エッチングすることでヨーク層29と磁気抵抗効果素子部200との距離を近付けることができるため、どのような磁気抵抗効果素子形状に対しても、ビット線18に覆われない保護膜26の領域(46)が存在していれば、その領域で磁気抵抗効果素子部200とヨーク層29との距離を近づけることができる。そのため、例えば、トグルスイッチ型MRAMのようにビット線方向に対して傾いた位置に磁気抵抗効果素子が配置されていても、その磁気抵抗効果素子の対向する位置にヨーク層を近づけて配置することが可能である。
(第2の実施の形態)
第2の実施の形態では、磁気ランダムアクセスメモリの製造方法のみが第1の実施の形態と異なる。従って、以下磁気ランダムアクセスメモリの製造方法について説明する。
第2の実施の形態では、磁気ランダムアクセスメモリの製造方法のみが第1の実施の形態と異なる。従って、以下磁気ランダムアクセスメモリの製造方法について説明する。
本発明の磁気ランダムアクセスメモリの製造方法の第2の実施の形態について図12〜図13及び図14を参照して説明する。図12〜図13は、本発明の磁気ランダムアクセスメモリの製造方法の第2の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。図14は、本発明の磁気ランダムアクセスメモリの製造方法の第2の実施の形態における磁気抵抗効果素子の平面図を示している。なお、ここでは磁気抵抗効果素子の形成以降の工程について説明する。ただし、磁気抵抗効果素子の形成工程(図7(a))からビット線とのコンタクトホール形成工程(図8(c))については、先に述べた第1の実施の形態と基本的に同じであるため省略する。
図12(a)を参照して、次に、ビット線18を形成する。ここでは、ビット線18をアルミニウム(Al)にて形成する方法について述べる。まず、シード層40、ビット線材料であるアルミニウム(Al)膜41、及びキャップ層42をスパッタリング法にて形成する。例えば、シード層40としてはチタン(Ti)、キャップ層42としてはチタン(Ti)を用いる。この後、フォトレジスト(図示されず)にてビット線パターンを形成し、上記シード層40、アルミ膜41及びキャップ層42をRIEにてエッチングする。エッチング後、フォトレジストを除去する(図12(a)、図14(a))。
次に、剥き出しになった保護膜26である窒化シリコンのみをエッチングする。エッチングはRIEを用い、絶縁層28である酸化シリコとの選択比の高いエッチング条件にて行う。これにより、図12(b)のように保護膜26のみが窪んだ凹部46が得られる。窪み量は、磁気抵抗効果素子部200とビット線18に形成されるヨーク層29との距離を決める指標となり、この窪み量を深くすることで、両者の距離を近づけることが可能となる。この窪み量はエッチング時間にて任意にコントロールすることができ、容易に磁気抵抗効果素子部200とヨーク層29の距離を所望の値にすることができる。
図14(b)に磁気抵抗効果素子200部の上から見た図を示す。保護膜26がエッチングされるのは図のようにビット線18に覆われてない領域(凹部46)に限られる。それは次の理由による。ビット線18の幅は磁気抵抗効果素子部200の上部(キャップ層25、記録層24及びバリア層23)とほぼ同じ長さで形成されている。加えて、ビット線18は、上から見て、磁気抵抗効果素子部200の上部と概ね同じ位置に形成されている。更に、保護膜26は磁気抵抗効果素子部200を覆うように形成される。これらのことから、図のように磁気抵抗効果素子部200より一回り大きい領域に形成される。従って、図のようにビット線18に覆われていない保護膜の領域(凹部46)ができることになり、この部分が上述した工程にてエッチングされることになる。
その後、ヨーク層29cをビット線18の周りに形成する(図13(a)、図14(c))。ヨーク層29cは、シード層43、軟磁性層44、保護層45がこの順番で積層される。シード層43は、ビット線材料と軟磁性層材料との相互拡散防止の役割りと、軟磁性層44の磁気特性を保つためにその結晶性をコントロールする役割とを持たせる目的で成膜されている。主にタンタル(Ta)、チタン(Ti)等が用いられる。軟磁性層44はヨーク層として機能する磁性体で構成されており、主にパーマロイ(NiFe)等が用いられる。また保護層45は軟磁性層44を酸化等から守る目的で成膜されており、主にタンタル(Ta)、チタン(Ti)、窒化チタン(TiN)等が用いられる。
このときの成膜条件としては、ビット線18上部及び側壁部の両方に均一にヨーク層29が成膜されることが必要である。図9(b)で述べた基板バイアスを印加した条件では側壁部48への形成はできる。しかし、ビット線18のエッジ部47において成膜されたヨーク層29cがエッチングされることで十分な膜厚が形成できない。一方、基板バイアスがない条件では側壁部48への成膜が十分でない。そこで、この工程での成膜は、始めに基板バイアスがない条件でヨーク層29cを成膜した後、基板バイアスを印加した条件でヨーク層29cを成膜する2段階プロセスにより行った。この方法により、ビット線18上部及び側壁部48並びに保護膜26をエッチングして形成した窪みである凹部46を含めて全体的に均一なヨーク層29cの形成が可能となった。なお、2段階プロセスにおいて、成膜順として基板バイアスを印加した条件を先に行っても差し支えない。
次に、ビット線18及びその周りのヨーク層29cを覆うようにフォトレジスト49を形成する(図13(b))。このレジストパターンは、ビット線パターンとほぼ同じレイアウトでヨーク層29c分だけ幅が広いパターンである。続いて、このフォトレジストに覆われていない領域のヨーク層29cをエッチングにて除去する(図13(c)、図14(d))。エッチングはイオンミリング法或いはRIEによって行う。これによりビット線周りにのみヨーク層29を残すことができる。
以上の工程により作製したビット線構造では、ビット線パターン18周りにヨーク層29が形成されている。ヨーク層29を一回の成膜にて形成することにより、ビット線18に沿って連続的に軟磁性層44を形成できる。これにより、電流磁界変換効率がさらに上昇するので、より効率的に電流磁界を磁気抵抗効果素子200へ印加ができる。その結果、低電流化が実現できる。また、ビット線18周りに形成したヨーク層29が、磁気抵抗効果素子部200上に積層された保護膜26をエッチングされた領域のみ磁気抵抗効果素子200に近づけた構造となる。保護膜26は、磁気抵抗効果素子200上に積層されるため、一部保護膜26をエッチングされた凹部46と磁気抵抗効果素子200との位置関係は一義的に規定されることになる。さらには、保護膜26のエッチング量をコントロールすることでヨーク層29と磁気抵抗効果素子200との距離も規定することが出来るた。従って、例えば、ビット線18とワード線13の電流磁界変換効率に違いが生じた場合に、この保護膜26のエッチング量を調整し、ビット線18側の電流磁界変換効率を任意に設定することでバランスを調整することも可能である。さらには、磁気抵抗効果素子200上に積層された保護膜26を一部エッチングすることでヨーク層29と磁気抵抗効果素子200との距離を近づけることができるため、どのような磁気抵抗効果素子形状に対しても、ビット線18に覆われない保護膜26の領域(46)が存在していれば、その領域で磁気抵抗効果素子200とヨーク層29との距離を近づけることができる。そのため、例えば、トグルスイッチ型MRAMのようにビット線方向に対して傾いた位置に磁気抵抗効果素子が配置されていても、その磁気抵抗効果素子の対向する位置にヨーク層を近づけて配置することが可能である。
(第3の実施の形態)
第3の実施の形態では、磁気ランダムアクセスメモリの構成及び製造方法が一部、第1の実施の形態と異なる。従って、以下磁気ランダムアクセスメモリの製造方法について説明する。
第3の実施の形態では、磁気ランダムアクセスメモリの構成及び製造方法が一部、第1の実施の形態と異なる。従って、以下磁気ランダムアクセスメモリの製造方法について説明する。
図21は、本発明の磁気ランダムアクセスメモリの第3の実施の形態における磁気抵抗効果素子及びその近傍の構成を示す断面図である。本実施の形態は、ビット線18とキャップ層25との間に、コンタクト層16が無く、それに伴い窒化シリコン30、酸化シリコン31及び保護膜26aが無い点で、図6に示す第一の実施の形態と異なる。この場合、ビット線18と磁気抵抗効果素子17との電気的接続のためのコンタクト層16がないので、ビット線18と磁気抵抗効果素子17との電気的接続が確実になされる。加えて、ビット線18を流れる電流により発生する磁界をより強く磁気抵抗効果素子17へ印加することができる。
図22は、本発明の磁気ランダムアクセスメモリの製造方法の第3の実施の形態における途中の工程を示す断面図である。第1の実施の形態の製造方法における図8(b)のCMP工程に対応している。本実施の形態は、そのCMP工程において、磁気抵抗効果素子部200上に形成しているキャップ層25まで露出させる点で、第1の実施の形態と異なる。図により、ビット線18と磁気抵抗効果素子部200の電気的接続のためにコンタクトホール16aを形成する工程が省略できる。
上記以外は、第1の実施の工程と同様にして製造することができる。
上記以外は、第1の実施の工程と同様にして製造することができる。
(第4の実施の形態)
第4の実施の形態では、磁気ランダムアクセスメモリの製造方法のみが第1の実施の形態と異なる。従って、以下磁気ランダムアクセスメモリの製造方法について説明する。ビット線のヨーク層の製造方法に関し、電流磁界変換効率のさらなる上昇を行い、低電流化を実現する。
第4の実施の形態では、磁気ランダムアクセスメモリの製造方法のみが第1の実施の形態と異なる。従って、以下磁気ランダムアクセスメモリの製造方法について説明する。ビット線のヨーク層の製造方法に関し、電流磁界変換効率のさらなる上昇を行い、低電流化を実現する。
本発明の磁気ランダムアクセスメモリの製造方法の第4の実施の形態について図15〜図17及び図18〜図20を参照して説明する。図15〜図17は、本発明の磁気ランダムアクセスメモリの製造方法の第4の実施の形態における磁気抵抗効果素子及びビット線とその周辺の断面図を示す。図18〜図20は、本発明の磁気ランダムアクセスメモリの製造方法の第2の実施の形態における磁気抵抗効果素子の平面図を示している。なお、ここでは磁気抵抗効果素子の形成以降の工程について説明する。ただし、磁気抵抗効果素子の形成工程(図7(a))から絶縁層28の成膜工程(図8(a))については、先に述べた第1の実施の形態と基本的に同じであるため省略する。
続いて、絶縁層28表面を平らにするために、CMP法にて平坦化する。このとき、CMPにて絶縁膜28、酸化シリコン27、及び磁気抵抗効果素子部200の上部の保護膜26をエッチングし、磁気抵抗効果素子部200の側面の保護膜26が表面にでたところでエッチングを止める(図15(a)、図18(a))。
次に、図15(b)では、CMP工程でむき出しになった保護膜26を選択的にエッチングする。エッチングはRIEを用い、絶縁層28である酸化シリコンとの選択比の高いエッチング条件にて行う。これにより、図のように保護膜26のみが窪んだ凹部46が得られる。窪み量は、磁気抵抗効果素子部200とビット線18部に形成されるヨーク層29との距離を決める指標となり、この窪み量を深くすることで、両者の距離を近づけることが可能となる。この窪み量はエッチング時間にて任意にコントロールすることができ、容易に磁気抵抗効果素子部200とヨーク層29の距離を所望の値にすることができる。
この後、ヨーク層29の一部を成膜する(図15(c)、図18(b))。このとき成膜されるヨーク層29cは、保護膜26をエッチングして形成した凹部46にのみ最終的に形成される。ヨーク層29cは、シード層43c、軟磁性層44c、保護層45cがこの順番で積層される。シード層43cはビット線材料と軟磁性層材料との相互拡散防止の役割りと、軟磁性層44cの磁気特性を保つためにその結晶性をコントロールする役割とを持たせる目的で成膜されている。主にタンタル(Ta)、チタン(Ti)等が用いられる。軟磁性層44cはヨーク層29として機能する磁性体で構成されている。ここで成膜される軟磁性材料としてはパーマロイ(NiFe)よりも高磁束密度或いは高透磁率の磁性体を用い、例えばコバルト・ニッケル・鉄(CoNiFe)等を成膜する。このようにヨーク層29の先端部に高飽和磁束密度または高透磁率材料を用いることで、磁気抵抗効果素子近傍により磁束の集中ができ、より高い電流磁界変換効率が得られる。保護層45cは軟磁性層44cを酸化等から守る目的で成膜されており、主にタンタル(Ta)、チタン(Ti)、窒化チタン(TiN)等が用いられる。
次に、成膜したヨーク層29cについて凹部46以外の部分について除去する(図18(c))。除去する方法としては、イオンミリング法或いはRIEにより全面をエッチングする方法、或いは、CMPにより凹部46以外のヨーク層29cをエッチングする方法が挙げられる。この後、このまま次工程へ進めることも可能であるが、凹部46に形成された軟磁性層44cがむき出しになることで酸化されることを極力抑えるために、この時点で表面に酸化防止の目的で例えば窒化シリコン(SiNx)51を成膜する方法もある(図15(d))。
次に、凹部46に残ったヨーク層29cのうち、磁気抵抗効果素子部200上部における、磁気抵抗効果素子部200を挟んでの対向する位置52a、52bにのみヨーク層29cを残す。そのために、ビット線パターンとポジネガ反転したマスクを用いてフォトレジスト53にてマスクパターンを形成する(図18(d))。そして、ビット線18が形成される領域にある凹部46のヨーク層29cをエッチングにて除去する(図19(a))。エッチングは、イオンミリング法或いはRIEによって行う。このとき、先ほど酸化防止で成膜した窒化シリコン(SiN)51がある場合は、フォトレジストにてまず窒化シリコン(SiNx)51をパターニングした後、この窒化シリコン(SiNx)をマスクとして、不要な部分のヨーク層29cをエッチングする。
その後、磁気抵抗効果素子部200とビット線18とを電気的に接続するためのコンタクトホール16aをRIE法にて形成する(図16(a)、図19(b))。この工程において、磁気抵抗効果素子部200上にある窒化シリコン30、酸化シリコン31(及び窒化シリコン51)をエッチングし、磁気抵抗効果素子部200上に積層されているキャップ層25にて選択的にエッチングをストップさせる。
次に、ビット線形成工程を行う。ビット線工程は、上述した第1の実施の形態(図8(d)以降)でも良いし、第2の実施の形態(図12(a)以降)でも良い。ここでは、第2の実施の形態における製造方法に基づいて説明する。
まず、ビット線形成のためのシード層40、アルミニウム膜41及びキャップ層42を成膜する。この後、フォトレジストにてビット線パターンを形成し、上記シード層40、アルミニウム膜41及びキャップ層42をRIEにてエッチングする。エッチング後、フォトレジストを除去する。エッチング工程において、窒化シリコン51が形成されている場合、上記シード層40、アルミ(Al)膜41、キャップ層42と共に窒化シリコン51までエッチングによって除去する(図16(c)、図19(c))。
図19(c)にこの時点での磁気抵抗効果素子部の上から見た図を示す。磁気抵抗効果素子200の対抗する位置52a、52b、すなわちビット線18に覆われていない領域の凹部46には、先の工程で形成されたヨーク層29cが配置されている。ビット線18は、このヨーク層29cの内側領域に形成される。
その後、ヨーク層29dをビット線18の周りに形成する(図16(d)、図20(a))。ヨーク層29dは、シード層43d、軟磁性層44d、保護層45dがこの順番で積層される。シード層43dはビット線材料と軟磁性層材料との相互拡散防止の役割りと、軟磁性層44dの磁気特性を保つためにその結晶性をコントロールする役割とを持たせる目的で成膜されている。主にタンタル(Ta)、チタン(Ti)等が用いられる。軟磁性層44dはヨーク層29として機能する磁性体で構成されており、主にパーマロイ(NiFe)等が用いられる。また保護層45dは軟磁性層44dを酸化等から守る目的で成膜されており、主にタンタル(Ta)、チタン(Ti)、窒化チタン(TiN)等が用いられる。
このときの成膜条件としては、ビット線18上部及び側壁部の両方に均一にヨーク層29dが成膜されることが必要である。図9(b)で述べた基板バイアスを印加した条件では側壁部への形成はできるが、ビット線18のエッジ部47において成膜されたヨーク層がエッチングされることで十分な膜厚が形成できない。また、基板バイアスを印加しない条件では側壁部48への成膜が十分でない。そこで、この工程での成膜は、始めに基板バイアスを印加しない条件でヨーク層29dを成膜した後、基板バイアスを印加した条件でヨーク層29dを成膜する2段階プロセスにより行った。この方法により、ビット線18上部及び側壁部48に均一なヨーク層の形成が可能となった。また、ここで凹部46において、ヨーク層29cとヨーク層29dとが磁気的に接続されることになる。従って、ビット線18が形成される位置は、このヨーク層29cの位置と、ほとんどずれないこと、より好ましくはずれないことが重要である。具体的には、ヨーク層29cの軟磁性膜44cの膜厚の範囲内にズレ量を抑えることで、ヨーク層29cとヨーク層29dとは磁気的に結合する。なお、2段階プロセスにおいて、成膜順として基板バイアスを印加した条件を先に行っても差し支えない。
次に、ビット線18及びその周りののヨーク層29dを覆うようにフォトレジスト54を形成する(図17(a)、図20(b))。このレジストパターンは、ビット線18とほぼ同じレイアウトでヨーク層分だけ幅が広いパターンである。
続いて、このフォトレジスト54に覆われていない領域のヨーク層29dをエッチングにて除去する(図17(b)、図20(c))。エッチングはイオンミリング法或いはRIEによって行う。これによりビット線18周りにのみヨーク層29dを残すことができ、ヨーク層29が完成する。
本実施の形態においても第1の実施の形態と同様の効果を得ることができる。加えて、本実施の形態では、ヨーク層29の先端部(凹部46の部分に相当)に、ヨーク層29の他の部分よりも高磁束密度或いは高透磁率の磁性体材料を用いている。このようにヨーク層29の先端部に高飽和磁束密度または高透磁率材料を用いることで、磁気抵抗効果素子近傍により磁束の集中ができ、より高い電流磁界変換効率が得られる。それにより、より低電流化を実現することができる。
上記各実施の形態において説明したように、本発明による磁気ランダムアクセスメモリによれば、磁気抵抗効果素子近傍における配線周りに自己整合的にヨーク層を形成することができる。すなわち、磁気抵抗効果素子に自己整合的に形成したヨーク層を近づけることができる。それにより、磁気抵抗効果素子への情報書込みの際のビット線電流磁界変換効率を効率的に高め、結果として消費電力を低減することが可能となる。
また、本発明による磁気ランダムアクセスメモリの製造方法によれば、電流磁界変換効率をより高めることが可能なヨーク層を有する磁気ランダムアクセスメモリの製造が可能となる。すなわち、磁気抵抗効果素子上に成膜された保護膜について、ビット線に覆われていない領域を選択的にエッチングすることでヨーク層をこの領域のみ磁気抵抗効果素子に自己整合的に近づけることが出来る。また、ヨーク層の先端部を高磁束密度材料或いは高透磁率材料にすることが可能となり、ビット線電流による磁束をより集中的に磁気抵抗効果素子に印加することができる。その結果、低消費電力化が実現できる磁気ランダムアクセスメモリを提供することができる。
本発明は上記各実施の形態(実施例)に限定されず、本発明の技術思想の範囲内において、各実施の形態(実施例)は適宜変形又は変更され得ることは明らかである。さらに、各実施の形態は、互いに技術的に矛盾が発生しない限り、組み合わせて使用することが可能である。
1:半導体基板
2:素子分離絶縁層
3:ゲート絶縁膜
4:ゲート電極(読み出しワード線)
5:側壁絶縁層
6a、6b:拡散層
7:MOSトランジスタ
8a、8b、11、14、16:コンタクト層
9、12:中間層
10:ソース線
13:書き込みワード線
15:下部電極
16a:コンタクトホール
17:磁気抵抗効果素子
18:ビット線
19、29、29a、29b、29c、29d、129:ヨーク層
20、120:下部電極層
21、121:反強磁性層
22、122:固定層
23、123:バリア層
24、124:記録層
25、125:キャップ層
26、26a:保護膜
27、31:酸化シリコン
28:絶縁層
30、51:窒化シリコン
40:シード層
41:アルミニウム膜
42:キャップ層
43、43a、43b、43c、43d:シード層
44、44a、44b、44c、44d:軟磁性層
45、45a、45b、45c、45d:保護層
46:凹部
52a、52b:位置
47:ビット線エッジ部
48:ビット線側壁部
49、53、54:フォトレジスト
50、300:ハードマスク
100:記憶素子部
101:アドレス選択用トランジスタ部
116:配線
200:磁気抵抗効果素子部
2:素子分離絶縁層
3:ゲート絶縁膜
4:ゲート電極(読み出しワード線)
5:側壁絶縁層
6a、6b:拡散層
7:MOSトランジスタ
8a、8b、11、14、16:コンタクト層
9、12:中間層
10:ソース線
13:書き込みワード線
15:下部電極
16a:コンタクトホール
17:磁気抵抗効果素子
18:ビット線
19、29、29a、29b、29c、29d、129:ヨーク層
20、120:下部電極層
21、121:反強磁性層
22、122:固定層
23、123:バリア層
24、124:記録層
25、125:キャップ層
26、26a:保護膜
27、31:酸化シリコン
28:絶縁層
30、51:窒化シリコン
40:シード層
41:アルミニウム膜
42:キャップ層
43、43a、43b、43c、43d:シード層
44、44a、44b、44c、44d:軟磁性層
45、45a、45b、45c、45d:保護層
46:凹部
52a、52b:位置
47:ビット線エッジ部
48:ビット線側壁部
49、53、54:フォトレジスト
50、300:ハードマスク
100:記憶素子部
101:アドレス選択用トランジスタ部
116:配線
200:磁気抵抗効果素子部
Claims (14)
- (a)磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子と、前記磁気抵抗効果素子の少なくとも側面を覆う保護膜と、前記保護膜の外側を覆う絶縁膜と、少なくとも前記保護膜の一部を貫通するコンタクトを介して前記磁気抵抗効果素子と電気的に接続された配線とを形成する工程と、
(b)前記配線に覆われていない領域に露出した前記保護膜をエッチングして凹部を形成する工程と、
(c)前記絶縁膜、前記配線及び前記凹部を覆うように軟磁性膜を成膜する工程と、
(d)前記配線周り及び前記凹部を除いた部分の前記軟磁性膜をエッチングし、前記配線周り及び前記凹部に前記軟磁性膜によるヨーク層を形成する工程と
を具備する
磁気ランダムアクセスメモリの製造方法。 - 請求項1記載の磁気ランダムアクセスメモリの製造方法において、
前記(b)工程は、
(b1)前記配線に覆われていない領域の前記絶縁膜をエッチングして前記保護膜を露出させる工程を備える
磁気ランダムアクセスメモリの製造方法。 - 請求項1に記載の磁気ランダムアクセスメモリの製造方法において、
前記(a)工程は、
(a1)前記磁気抵抗効果素子を形成する工程と、
(a2)前記磁気抵抗効果素子を覆うように前記保護膜及び前記絶縁膜をこの順に積層する工程と、
(a3)前記絶縁膜を平坦化する工程と、
(a4)前記保護膜及び前記絶縁膜のうちの少なくとも前記磁気抵抗効果素子の直上にある膜を貫通するコンタクトを介して前記配線とを形成する工程と
を備える
磁気ランダムアクセスメモリの製造方法。 - 請求項3に記載の磁気ランダムアクセスメモリの製造方法において、
前記(a3)工程は、
(a31)前記保護膜が露出するまで前記絶縁膜を平坦化する工程を含む
磁気ランダムアクセスメモリの製造方法。 - 請求項4に記載の磁気ランダムアクセスメモリの製造方法において、
前記(a3)工程は、
(a32)前記磁気抵抗効果素子及び前記保護膜が露出するまで前記絶縁膜及び前記保護膜を平坦化する工程を更に含む
磁気ランダムアクセスメモリの製造方法。 - 請求項1乃至5のいずれか一項に記載の磁気ランダムアクセスメモリの製造方法において、
前記(a)工程は、
(a5)前記配線上に前記ヨーク層の一部を形成する工程を備える
磁気ランダムアクセスメモリの製造方法。 - 請求項1乃至6のいずれか一項に記載の磁気ランダムアクセスメモリの製造方法において、
前記磁気抵抗効果素子の少なくとも前記配線側の部分は、前記配線の延伸する方向に直角な方向の幅が、前記配線の幅と概ね等しい
磁気ランダムアクセスメモリの製造方法。 - 請求項1乃至7のいずれか一項に記載の磁気ランダムアクセスメモリの製造方法において、
前記(d)工程において、
前記凹部に埋め込まれる前記軟磁性膜と、前記配線周りに形成される前記軟磁性膜とは、磁気的に接合している
磁気ランダムアクセスメモリの製造方法。 - 請求項1乃至8のいずれか一項に記載の磁気ランダムアクセスメモリの製造方法において、
前記(b)工程において、
前記保護膜のエッチングは、選択エッチングによって行われる
磁気ランダムアクセスメモリの製造方法。 - (a)磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子と、前記磁気抵抗効果素子の少なくとも側面を覆う保護膜と、前記保護膜の外側を覆う絶縁膜とを形成する工程と、
(b)前記保護膜が露出するまで前記絶縁膜を平坦化する工程と、
(c)露出した前記保護膜をエッチングして凹部を形成する工程と、
(d)前記凹部に高透磁率材料を埋め込む工程と、
(e)少なくとも前記保護膜の一部を貫通するコンタクトを介して前記磁気抵抗効果素子と電気的に接続された配線とを形成する工程と、
(f)前記絶縁膜、前記配線及び前記高透磁率材料を覆うように軟磁性膜を成膜する工程と、
(g)前記配線周り及び前記高透磁率材料上を除いた部分の前記軟磁性膜をエッチングし、前記配線周り及び前記前記高透磁率材料上に前記軟磁性膜によるヨーク層を形成する工程と
を具備する
磁気ランダムアクセスメモリの製造方法。 - 請求項10記載の磁気ランダムアクセスメモリの製造方法において、
前記高透磁率材料は、前記ヨーク層と磁気的に接続される
磁気ランダムアクセスメモリの製造方法。 - 請求項10記載の磁気ランダムアクセスメモリの製造方法において、
前記高透磁率材料は、前記ヨーク層の前記軟磁性膜の材料に比べて透磁率が高い
磁気ランダムアクセスメモリの製造方法。 - 請求項10記載の磁気ランダムアクセスメモリの製造方法において、
前記高透磁率材料は、前記ヨーク層の前記軟磁性膜の材料に比べて磁束密度が高い
磁気ランダムアクセスメモリの製造方法。 - 磁気抵抗効果を利用してデータを記憶する磁気抵抗効果素子と、
前記磁気抵抗効果素子の側面を覆う保護膜と、
前記保護膜の外側を覆う絶縁膜と、
前記磁気抵抗効果素子上部に電気的に接続された配線と、
前記配線の上面及び側面を覆い、かつ前記側面から前記磁気抵抗効果素子側へ伸びるように設けられたヨーク層と
を具備し、
前記磁気抵抗効果素子の少なくとも前記配線側の部分は、前記配線の延伸する方向に直角な方向の幅が、前記配線の幅と概ね等しい
磁気ランダムアクセスメモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007023181A JP2008192693A (ja) | 2007-02-01 | 2007-02-01 | 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007023181A JP2008192693A (ja) | 2007-02-01 | 2007-02-01 | 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192693A true JP2008192693A (ja) | 2008-08-21 |
Family
ID=39752536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007023181A Withdrawn JP2008192693A (ja) | 2007-02-01 | 2007-02-01 | 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008192693A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9368716B2 (en) | 2009-02-02 | 2016-06-14 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ |
-
2007
- 2007-02-01 JP JP2007023181A patent/JP2008192693A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9368716B2 (en) | 2009-02-02 | 2016-06-14 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10418548B2 (en) | Magnetic memory device | |
US7247506B2 (en) | Method for producing magnetic memory device | |
US8362581B2 (en) | Magnetic memory element and magnetic memory device | |
JP2007273493A (ja) | 磁気メモリ装置及びその製造方法 | |
JP4373938B2 (ja) | 磁気ランダムアクセスメモリ | |
JP2009252878A (ja) | 磁気記憶装置 | |
JP5686626B2 (ja) | 磁気メモリ及びその製造方法 | |
JP2013232497A (ja) | 磁性体装置及びその製造方法 | |
US8427866B2 (en) | Magnetic storage element and magnetic storage device | |
US7016221B2 (en) | Magnetoresistive effect element, magnetic memory device and method of fabricating the same | |
JP2006278645A (ja) | 磁気メモリ装置 | |
JP2009081390A (ja) | 磁壁移動型mram及びその製造方法 | |
US6958503B2 (en) | Nonvolatile magnetic memory device | |
JP2006196687A (ja) | 磁気メモリ | |
JP2005166896A (ja) | 磁気メモリ | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
JP2006179701A (ja) | 磁気ランダムアクセスメモリ | |
JP2008192693A (ja) | 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法 | |
JP2006279047A (ja) | 磁気メモリ装置及びその製造方法 | |
JP2006173472A (ja) | 磁気記憶装置およびその製造方法 | |
JP2009146995A (ja) | 磁気記憶装置 | |
JP2006156893A (ja) | 磁気メモリ | |
JP4982945B2 (ja) | 磁気メモリ | |
JP2005340715A (ja) | 磁気メモリ装置及びその製造方法 | |
JP2006080387A (ja) | 磁気メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100406 |