JP2005340715A - 磁気メモリ装置及びその製造方法 - Google Patents

磁気メモリ装置及びその製造方法 Download PDF

Info

Publication number
JP2005340715A
JP2005340715A JP2004160824A JP2004160824A JP2005340715A JP 2005340715 A JP2005340715 A JP 2005340715A JP 2004160824 A JP2004160824 A JP 2004160824A JP 2004160824 A JP2004160824 A JP 2004160824A JP 2005340715 A JP2005340715 A JP 2005340715A
Authority
JP
Japan
Prior art keywords
layer
wiring
memory device
magnetic memory
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004160824A
Other languages
English (en)
Inventor
Makoto Motoyoshi
真 元吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004160824A priority Critical patent/JP2005340715A/ja
Publication of JP2005340715A publication Critical patent/JP2005340715A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 高透磁率層による磁束集中効果が有効にＴＭＲ素子の磁化自由層（記憶層）に作用し、その結果、書き込み電流を低減させることができ、ＴＭＲ素子の書き込み特性のばらつきの影響を受けにくい磁気メモリ装置及びその製造方法を提供すること。
【解決手段】 磁化固定層４とトンネルバリア層３と磁化自由層２とが積層されてなるＴＭＲ素子１０Ｂからなるメモリ部を有し、書き込み用ワード線１４が絶縁層６２を介してＴＭＲ素子１０Ｂに対向配置された磁気メモリ装置において、高透磁率層６１を書き込み用ワード線１４の底部に設け、書き込み用ワード線１４の側面からＴＭＲ素子１０Ｂの側面に形成された絶縁体層６３を介して、高透磁率層６４をＴＭＲ素子１０Ｂの側面に磁化自由層２の位置まで設ける。更に、書き込み用ワード線１４を貫通する読み出し用プラグを設け、ＴＭＲ素子１０Ｂの下方に読み出し配線４０を設ける。
【選択図】 図１

Description

本発明は、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、この磁気メモリ素子からなるメモリ部を有する磁気メモリ装置、特に磁気ランダムアクセスメモリ、即ちいわゆる不揮発性メモリであるＭＲＡＭ（Magnetic Random Access Memory）として構成された磁気メモリ装置及びその製造方法に関するものである。
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。
特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブルが生じた場合や、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、個人情報を含めた重要な情報を保護することができる。また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリとを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferroelectric Random Access Memory ）なども挙げられる。
しかしながら、フラッシュメモリは、情報の書き込み時間がμ秒のオーダーであり、書き込み速度が遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14であり、完全にＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）に置き換えるには持久力（Endurance）が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
これらの欠点を有さず、高速、大容量（高集積化）、低消費電力の不揮発性メモリとして注目されているのが、ＭＲＡＭ（Magnetic Random Access Memory）と称される磁気メモリである。
初期のＭＲＡＭは、J.M.Daughton，Thin Solid Films，vol.216, pp.162-168, 1992で報告されているＡＭＲ（Anisotropic Magnetoresistive）効果や、D.D.Tang et al.，IEDM Technical Digest，pp.995-997，1997で報告されているＧＭＲ（Giant Magnetoresistance）効果を使ったスピンバルブをベースにしたものであった。しかし、これらのメモリは、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビットあたりの消費電力が大きく、大容量化が難しいという欠点があった。
一方、トンネル磁気抵抗ＴＭＲ（Tunnel Magnetoresistance）効果は、R.Meservey et al.，Physics Reports，vol.238，pp.214-217，1994で報告されているように、当初は抵抗変化率が室温で１〜２％の材料しかなかったが、T.Miyazaki et al.，J.Magnetism & Magnetic Material，vol.139，(L231)，1995で報告されているように、２０％近くの抵抗変化率を有する材料が得られるようになった。このような近年のＴＭＲ材料の特性向上によって、ＴＭＲ効果を用いたＭＲＡＭに注目が集まるようになってきている。
ＴＭＲ素子は、磁化自由層（記憶層）と磁化固定層との２つの磁性層の間にトンネルバリア層を挟持した構造をもち、２つの磁性層の磁化方向が「平行」であるか、「反平行」であるかを”０”または”１”の情報として記憶し、この相対的な磁化方向の違いによってトンネルバリア層を流れる電流の強度が変化することを利用して、情報の読み出しを行う記憶素子である。
ＴＭＲ型のＭＲＡＭは、マトリクス状に配列されたＴＭＲ素子を有するとともに、所望のＴＭＲ素子に情報を記録するために、行方向および列方向からアクセスするためのビット線とワード線とを有しており、その交差領域に位置するＴＭＲ素子にのみ、後述するアステロイド特性を利用して、選択的に情報の書き込みを行い得るように構成されている。
ＴＭＲ型のＭＲＡＭは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用して情報の読み出しを行い得る半導体磁気メモリであり、外部から電力を供給することなしに記憶を保持できる不揮発性メモリである。しかも、構造が単純であるため、高集積化が容易である。また、磁気モーメントの反転により記録を行うため、書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることがR. Scheuerlein et al.，ISSCC Digest of Technical Papers，pp.12９１29，Feb.2000で報告されている。
以下、ＴＭＲ型のＭＲＡＭについて更に詳細に説明する。
図２５は、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子１０Ａの斜視図である。ＴＭＲ素子１０Ａは、支持基板７の上に設けられ、磁化の方向が比較的容易に反転する磁化自由層（記憶層）２と、磁化の方向が固定されている磁化固定層４とを含んでいる。磁化自由層（記憶層）２と磁化固定層４とには、例えばニッケル、鉄、コバルト、またはこれらの合金を主成分とする強磁性体が用いられる。また、磁化固定層４は、合成反強磁性結合（ＳＡＦ: Synthetic Antiferromagnet）をもつ多層膜（強磁性体／金属／強磁性体の積層膜）であってもよい。ＳＡＦについては、S.S.Parkin et.al.，Physical Review Letters，7，May，pp.2304-2307(1990)で報告されている。
磁化固定層４は反強磁性体層５に接して形成されており、両層間に働く交換相互作用によって、磁化固定層４は強い一方向の磁気異方性を持つことになる。反強磁性体層５の材料としては、例えば、鉄、ニッケル、白金、イリジウムおよびロジウムなどのマンガン合金、あるいはコバルトやニッケルの酸化物などを使用できる。
磁化自由層（記憶層）２は、磁化固定層４の磁化方向と平行な磁化容易軸（強磁性体が容易に磁化される方向軸）を有し、磁化固定層４の磁化方向に対し平行または反平行のいずれかの方向に磁化されやすく、この２つの状態間で比較的容易に磁化方向を反転させ得るように構成されている。従って、磁化自由層（記憶層）２を情報記憶媒体として用いる場合には、磁化固定層４の磁化方向に対し「平行」および「反平行」に磁化した磁化自由層（記憶層）２の２つの状態を、情報の“０”と“１”に対応させる。
また、磁化自由層（記憶層）２と磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物もしくは窒化物等からなる絶縁体によるトンネルバリア層３が形成されており、磁化自由層（記憶層）２と磁化固定層４との磁気的結合を切るとともに、磁化自由層（記憶層）２の磁化方向に応じたトンネル電流を流す役割を担っている。ＴＭＲ素子１０Ａを構成する磁性層および導体層は、主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。
トップコート層１は、ＴＭＲ素子１０Ａと、ＴＭＲ素子１０Ａに接続される配線との相互拡散防止や、接触抵抗低減および磁化自由層（記憶層）２の酸化防止という役割があり、通常は、銅、タンタル、窒化チタンおよびチタン等の材料が使用できる。引き出し電極層６は、ＴＭＲ素子１０Ａと直列に接続される読み出し用トランジスタなどとの接続に用いられる。この引き出し電極層６は反強磁性体層５を兼ねてもよい。
図２６は、ＭＲＡＭのメモリセルの一部を示す拡大斜視図である。ここでは、一例として９個のメモリセルを示しているが、このＭＲＡＭでは、相互に交差するビット線１１と書き込み用ワード線１４とが配され、これらの配線１１と１４が交差する層間に、ＴＭＲ素子１０Ａがマトリックス状に配置されている。
ＭＲＡＭのメモリセルには、主として２種類の形式がある。１つは、ＴＭＲ素子が単独で用いられるクロスポイント型のＭＲＡＭセルである。クロスポイント型のＭＲＡＭは、メモリセルの面積を小さくできるが、アクセス速度が遅くなる。他の１つは、ＴＭＲ素子が読み出し用トランジスタなどの選択素子と共に用いられる型のＭＲＡＭセルで、選択素子１つがＴＭＲ素子１つに配される１Ｔ１Ｊ構造、または、これをコンプリメンタリに配置した、選択用素子２つがＴＭＲ素子２つに配される２Ｔ２Ｊ構造からなるＭＲＡＭセルがある。
図２７および２８は、１Ｔ１Ｊ型のＭＲＡＭの等価回路図を示している。図２７は全体の構成を示し、図２８はその部分拡大図である。図２８では、一例として６個のメモリセルを示しているが、書き込み用ビット線１３と書き込み用ワード線１４とが交差する層間に、ＴＭＲ素子１０Ａがマトリックス状に配置されると共に、情報の読み出しの際に該当するセルのＴＭＲ素子１０Ａを選択するための電界効果トランジスタ１８が配され、ＴＭＲ素子１０Ａに直列に接続されている。
更に、読み出し用ビット線１５、電界効果トランジスタ１８のＯＮ、ＯＦＦを制御する読み出し用ワード線１６、および読み出された情報を出力するセンス線１７が設けられている。そして、周辺回路部において、書き込み用ビット線１３には書き込み用ビット線電流駆動回路１９が接続され、書き込み用ワード線１４には書き込み用ワード線電流駆動回路２０が接続され、読み出し用ビット線１５には読み出し用ビット線駆動回路２１が接続され、読み出し用ワード線１６には読み出し用ワード線駆動回路２２が接続され、センス線１７には読み出された情報を検出するセンスアンプ２３が接続されている。
図２９は、従来の１Ｔ１Ｊ型ＭＲＡＭのメモリセルの一例（比較例１）を示す断面図である。但し、図２９では、見やすくするため、層間絶縁膜５０、５４および５６は、層間絶縁膜間の境界やハッチングを図示省略して示している。
メモリセルの上部には、書き込み用ビット線１３と読み出し用ビット線１５とが層間絶縁膜５４を間に挟んで設けられ、読み出し用ビット線１５に接してその下にＴＭＲ素子１０Ａが配置され、さらにＴＭＲ素子１０Ａの引き出し電極層６の下に絶縁層１６２を挟んで書き込み用ワード線１４が配置されている。
一方、メモリセルの下部には、例えばｐ型シリコン半導体基板３０内に形成されたｐ型ウエル領域３１に、ドレイン電極３３、ドレイン領域３４、ゲート電極１６、ゲート絶縁膜３５、ソース領域３６、およびソース電極３７よりなるｎ型のＭＯＳ型電界効果トランジスタ１８が設けられている。トランジスタ１８のゲート電極１６は、セル間をつないで帯状に形成され、読み出し用ワード線１６を兼ねている。また、ドレイン電極３３は、引き出し配線１０６と、読み出し用接続プラグ１４１、１４３、および読み出し用ランディングパッド１４２、１４４（以下の図中では、接続プラグはプラグ、ランディングパッドはランドと略記する。）からなる読み出し配線１４０とを介してＴＭＲ素子１０Ａの引き出し電極層６に接続されており、ソース電極３７はセンス線１７に接続されている。
このように構成されたメモリセルにおいて、ＴＭＲ素子１０Ａへの情報の書き込みは、書き込み用ビット線１３および書き込み用ワード線１４に電流を流し、これらから発生する磁界の合成磁界によって磁化自由層（記憶層）２の磁化方向を、磁化固定層４の磁化方向に対して「平行」または「反平行」に定めることによって行う。
ＴＭＲ素子１０Ａの磁化自由層（記憶層）２における磁界は、通常、磁化容易軸方向の磁界ＨEAが書き込み用ビット線１３を流れる書き込み電流によって印加され、磁化困難軸方向の磁界ＨHAが書き込み用ワード線１４を流れる書き込み電流によって印加され、これらの磁界ＨEAとＨHAとのベクトル合成による合成磁界が作用する。
ＭＲＡＭでは、それぞれ一方のみでは磁化反転が起こらない強さの磁界ＨEA（＜一方向反転磁界Ｈk）およびＨHA（＜Ｈk）を印加し、アステロイド磁化反転特性を利用して、電流を流している書き込み用ビット線１３と書き込み用ワード線１４との交差点にあり、ＨEAとＨHAの両磁界が共に作用するメモリセルにだけ磁性スピンの反転を起こさせ、書き込みを行うことが一般的である。以下、この原理を詳述する（米国特許 第６０８１４４５号明細書参照。）。
図３０は、情報書き込み動作時における、ＴＭＲ素子の磁化自由層（記憶層）２の磁界応答特性を示すアステロイド曲線のグラフである。アステロイド曲線は、エネルギー最小の条件から、次式
ＨEA 2/3 ＋ ＨHA 2/3 ＝ Ｈs 2/3
で与えられ、ＴＭＲ素子の書き込み条件、すなわち印加された磁界によって磁化自由層（記憶層）２の磁化方向が反転可能となるしきい値を表している。
図３０に示すように、磁化容易軸方向に印加された磁界ＨEAをＨx（＜Ｈk）とし、磁化困難軸方向に印加された磁界ＨHAをＨy（＜Ｈk）とすると、ＨxとＨyとのベクトル和である合成磁界Ｈが磁化自由層（記憶層）２に作用し、この合成磁界Ｈがアステロイド曲線上の点Ｃに対応するしきい値Ｈcより大きく、アステロイド曲線の外部の領域１５１または１５２に達する大きさであるとき、磁化自由層（記憶層）２の磁化方向を反転させることが可能となる。他方、ベクトル和がアステロイド曲線の内部の領域１５０にとどまる合成磁界Ｈは、磁化自由層（記憶層）２の磁化方向を反転させることができない。
上述の磁化方向反転特性は、磁化容易軸方向磁界ＨEAと磁化困難軸方向磁界ＨHAとが共に存在する場合には、磁化方向を反転させるのに必要な磁界の大きさが、それぞれが単独で作用する場合に比べて低減されると共に、書き込み用ビット線１３と線１４の２本の書き込み線を用いることにより、両者の交差点にあるメモリセルのＴＭＲ素子１０Ａにだけ選択的に情報を書き込むことが可能になる原理を示している。
即ち、書き込み用ビット線１３を流れる書き込み電流によって、その書き込み用ビット線１３の下方に配置されたすべてのＴＭＲ素子１０Ａに、磁化容易軸方向磁界ＨEAであるＨxが印加され、また、書き込み用ワード線１４を流れる書き込み電流によって、その書き込み用ワード線１４の上方に配置されたすべてのＴＭＲ素子１０Ａに、磁化困難軸方向磁界ＨHAであるＨｙが印加される。しかし、磁化容易軸方向又は磁化困難軸方向に単独の磁界が作用する場合、磁化反転に必要になる磁界のしきい値は、上記のアステロイド曲線の磁化容易軸（ｘ軸）または磁化困難軸（ｙ軸）上での値、一方向反転磁界Ｈkである。従って、Ｈkより小さいＨxやＨyを作用させても、それぞれ単独では磁化自由層（記憶層）２の磁化方向を反転させることはできない。しかしながら、書き込み電流が流れる書き込み用ビット線１３と書き込み用ワード線１４との交点にあり、ＨxとＨｙとが共に作用するメモリセルでは、その合成磁界Ｈがアステロイド曲線上のしきい値Ｈcをこえてアステロイド曲線の外部の領域１５１（Ａ）に達し、磁化自由層（記憶層）２の磁化方向を反転させることが可能である。
なお、ＨxまたはＨｙが一方向反転磁界Ｈkより大きいと、それが印加されるすべてのメモリセルに情報が書き込まれてしまう不都合が生じるから、ＨxおよびＨｙはＨk未満でなければならず、領域１５２は不適当である。従って、情報の書き込みのために磁化自由層（記憶層）２に印加する合成磁界として適切な領域は、図３０に灰色で示した領域１５１（Ａ）である。
図３１は、ＴＭＲ素子１０Ａにおける情報の読み出し動作を説明するための概略断面図である。ここでは、ＴＭＲ素子１０Ａの層構成を概略図示しており、トップコート層１、反強磁性体層５および引き出し電極層６は図示を省略している。
ＴＭＲ素子１０Ａに記録された情報の読み出しは、磁気抵抗効果の１種であるＴＭＲ効果を利用して行う。ＴＭＲ効果とは、トンネルバリア層を挟んで対向している２つの磁性層間を流れるトンネル電流に対する抵抗が、２つの磁性層の磁性スピンの向きが「平行」であれば小さくなり、「反平行」であれば大きくなる現象である。
具体的には、図３１に示すように、書き込み用ビット線１３から磁化自由層（記憶層）２、トンネルバリア層３および磁化固定層４を貫いて流れるトンネル電流を供給し、上記の抵抗の大小に対応した読み出し電流を取り出し、この大小によって磁化自由層（記憶層）２の磁性スピンの向きを検出する。
即ち、図３１の左図に示すように、磁化自由層（記憶層）２と磁化固定層４との磁化の方向が「平行」で、磁性スピンが揃っている場合には、これら２つの層の間の抵抗は小さく、大きな読み出し電流がトンネルバリア層３を貫いて流れる。他方、図３１の右図に示すように、磁化自由層（記憶層）２と磁化固定層４との磁化の方向が「反平行」で、磁性スピンが逆向きの場合には、これら２つの層の間の抵抗は大きく、トンネルバリア層３を貫いて流れる読み出し電流は小さい。
図２９に示したように、ＴＭＲ素子１０Ａの引き出し電極層６は、引き出し配線１０６と読み出し配線１４０とによって読み出し用トランジスタ１８のドレイン電極３３へ接続され、読み出し用トランジスタ１８のソース電極３７はセンス線１７へ接続されている。従って、ＭＲＡＭの読み出し動作時には、駆動電圧が印加された読み出し用ビット線１５に接続されているＴＭＲ素子１０Ａのうち、ゲート電極（読み出し用ワード線）１６への制御信号の印加によって選択されたＴＭＲ素子１０Ａの読み出し電流のみが、読み出し用電界効果トランジスタ１８を介してセンス線１７へ出力される。このようにして電界効果トランジスタ１８は、ＴＭＲ素子１０Ａに記憶されている情報を選択的に読み出すためのスイッチング素子として機能する。
なお、トランジスタ１８は、ｎ型またはｐ型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）等、各種のスイッチング素子を用いることができる。
以上に説明したように、図２９に示した１Ｔ１Ｊ型のＭＲＡＭは、書き込み用ビット線１３およびワード線１４と、読み出し用ビット線１５およびワード線１６とが独立に設けられているため、ほぼ同時に書き込み動作と読み出し動作とを行うことが可能である（M.Durlam et.al., International Electron Devices Meeting Technical Digest，pp.995-997 (2003) 参照。）。この場合、書き込み用ビット線１３およびワード線１４と、読み出し用ビット線１５およびワード線１６とは、電気的に絶縁されていなければならない。
また、後述の特許文献１など、従来多くの試作結果が報告されているＭＲＡＭがそうであるように、書き込み用ビット線１３と読み出し用ビット線１５とを一本のビット線で兼用することもできる。この場合も、書き込み用ワード線１４と読み出し用ワード線１６とは電気的に絶縁されていなければならない。
いずれの場合でも、図２９に示したように、書き込み用ワード線１４は、これを流れる電流によって発生する磁場がＴＭＲ素子１０Ａに有効に作用するように、引き出し電極層６にできるだけ接近して、その真下に設けられる。そして、引き出し電極層６から読み出し用ワード線１６までの配線は、書き込み用ワード線１４との接触を避けるために、引き出し配線１０６を設けてＴＭＲ素子１０Ａの下方からオフセットした位置に導き、この位置で、読み出し用トランジスタ１８と接続するための読み出し用接続プラグ１４１、１４３および読み出し用ランディングパッド１４２、１４４などの読み出し配線１４０を形成するのが通常である。
先述したように、高速で高集積化が容易という長所を有するＭＲＡＭではあるが、現在のところ、書き込みのために必要な電流は他のメモリデバイスに比べて大きい。ＴＭＲ素子の磁化自由層（記臆層）の反転磁界は２０〜２００Ｏｅ程度であり、磁化方向の反転に必要な電流は数ｍＡから数十ｍＡになる。これはＭＲＡＭを携帯機器において電池駆動で用いる場合、大きな問題になる。
また、高集積化という面からは、書き込み用ビット線と書き込み用ワード線の線幅は、リソグラフィ技術から定まる最小線幅に近い線幅とすることが求められる。例えば、ビット線幅およびワード線幅を０．３μｍとし、配線の膜厚を５００ｎｍとし、１０ｍＡの電流を流した場合、電流密度は６×１０6Ａ／ｃｍ2となり、実用電流密度が０．５〜１×１０6Ａ／ｃｍ2である銅配線を使った場合でも、エレクトロマイグレーションに対する寿命が大きな問題になる。高集積化をさらに進めると、微細化したＴＭＲ素子の磁化自由層の反転磁界は増加し、他方、配線の線幅は縮小しなければならないため、配線の信頼性はより大きな問題となる。
また、大電流駆動用の駆動回路を書き込み用ビット線と書き込み用ワード線に設けるため、駆動回路の占有面積が大きくなり、集積度の向上を阻害する原因になる。
更に、ＴＭＲ素子の微細化により、磁束の漏れによって隣接ビットにまで磁界が発生し、正常な動作を妨害するという問題が発生する。
これらの問題点に対する対策として、後述の特許文献１では、書き込み用ワード線の、ＴＭＲ素子に対向している部分以外の周囲を高透磁率材料からなる層で取り囲み、書き込み用ワード線を流れる電流によって生じる磁束を、ＴＭＲ素子の磁化自由層（記憶層）に集中させる構造が提案されている。この高透磁率層は、書き込み用ビット線にも設けることができる。
図３２は、特許文献１に開示されているのと同様の高透磁率層１６１を、図２９に示したＭＲＡＭの書き込み用ワード線に設けた例（比較例２）を示す断面図である。高透磁率材料としては、パーマロイをはじめとするコバルト鉄合金ＣoＦeやニッケル鉄合金ＮiＦe等の軟磁性材料が用いられる。
米国特許 第５９４０３１９号明細書（第２−４頁、図１−１３）
しかしながら、図３２に示す構造のＭＲＡＭでは、書き込み用ワード線１４の周囲に設けられた高透磁率層１６１と、ＴＭＲ素子１０Ａの磁化自由層（記憶層）２とが離れ過ぎているため、ＴＭＲ素子１０Ａに対して高透磁率層１６１の磁束集中効果が十分作用せず、書き込み電流の低下が十分ではないという問題がある。
図３３は、図２９に示した、書き込み用ワード線１４に高透磁率層を設けていない比較例１と、図３２に示した、高透磁率層１６１を設けた比較例２とについて、ＭＲＡＭの書き込み用ワード線１４とその周囲における磁束分布を、解析ソフトウェアである「マイクロマグ（商品名）」を用いたシミュレーションで求めた計算結果を示す説明図である。
図３３によると、高透磁率層１６１を設けていない比較例１では、磁束は書き込み用ワード線１４の周囲の空間にほぼ一様に分布している。それに対し、高透磁率層１６１を設けた比較例２では、磁束は、主として、高透磁率層１６１で覆われた領域ではその内部を伝わり、高透磁率層１６１の両端部間で空間を伝わる閉ループを形成する。このため、空間を伝わる磁束は、コの字形に設けられた高透磁率層１６１の先端部とその間に集中しており、高透磁率層１６１による磁束集中効果が有望であることが示されている。しかしながら、磁束集中効果が特に著しい領域は、ＴＭＲ素子１０Ａの磁化自由層２が置かれた位置をはずれており、比較例２では、高透磁率層１６１の磁束集中効果がＴＭＲ素子１０Ａに対して有効に生かされていないことがわかる。
また、ＴＭＲ素子１０Ａと書き込み用ワード線１４は異なるマスクステップで作られる。この際、メモリセルのサイズをできるだけ小さくするためには、ＴＭＲ素子１０Ａの幅を書き込み用ワード線１４の線幅と等しいか、それ以下にする必要がある。この結果、マスク合わせのずれが生じ、アステロイド特性が非対称になって書き込み特性のばらつきが大きくなる可能性がある。
本発明は、上記のような事情に鑑みてなされたものであって、その目的は、高透磁率層による磁束集中効果が有効にＴＭＲ素子の磁化自由層（記憶層）に作用し、その結果、書き込み電流を低減させることができ、ＴＭＲ素子の書き込み特性のばらつきの影響を受けにくい磁気メモリ装置及びその製造方法を提供することにある。
即ち、本発明は、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層とがこの順に積層された積層体からなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁化自由層の側に配置された第１配線と、前記磁化固定層の側で絶縁層を介して前記トンネル磁気抵抗効果素子に対向配置された第２配線とを用いて前記トンネル磁気抵抗効果素子へ書き込みを行うように構成され、前記第２配線の周囲のうち、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部に高透磁率層が設けられている磁気メモリ装置であって、前記高透磁率層が前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に延設されている、第１の磁気メモリ装置に係わり、また、前記第１の磁気メモリ装置の製造方法であって、前記第２配線を形成する工程と、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部において前記第２配線の周囲に高透磁率層を設け、この際、前記高透磁率層を前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に延設する工程を有する、第１の磁気メモリ装置の製造方法に係わるものである。
また、本発明は、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層とがこの順に積層された積層体からなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁化自由層の側に配置された第１配線と、前記磁化固定層の側で絶縁層を介して前記トンネル磁気抵抗効果素子に対向配置された第２配線とを用いて前記トンネル磁気抵抗効果素子へ書き込みを行うように構成され、前記第２配線の周囲のうち、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部に高透磁率層が設けられている磁気メモリ装置であって、更に第２の高透磁率層が前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に設けられ、前記高透磁率層と前記第２の高透磁率層とが前記第２配線の周囲に磁束の閉ループを形成する、第２の磁気メモリ装置に係わり、また、前記第２の磁気メモリ装置の製造方法であって、前記第２配線を形成する工程と、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部において前記第２配線の周囲に前記高透磁率層を設ける工程と、前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に前記第２の高透磁率層を設ける工程とを有する、第２の磁気メモリ装置の製造方法に係わるものである。
なお、本発明において、高透磁率層とは、透磁率μが１００以上、より好ましくは１０００以上の高透磁率材料からなる層を意味するものとする。
従来、前記第２配線の周囲に配設される前記高透磁率層が、前記トンネル磁気抵抗効果素子に対向する前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に設けられることはなかった。それに対し、本発明の第１の磁気メモリ装置によれば、前記高透磁率層が前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に延設されているので、磁束集中効果が特に著しい前記高透磁率層の両先端部とその間に挟まれる領域を、前記トンネル磁気抵抗効果素子に接近させて配置することができ、より有効に前記磁束集中効果を前記トンネル磁気抵抗効果素子に作用させることができる。
また、本発明の第２の磁気メモリ装置によれば、第２の高透磁率層が前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に設けられ、前記高透磁率層と前記第２の高透磁率層とが前記第２配線の周囲に磁束の閉ループを形成するので、前記第２の高透磁率層と前記高透磁率層とは連接して設けられていないものの、磁気的には連結しており、これら２つの高透磁率層が全体として、前記第１の磁気メモリ装置の前記高透磁率層と同様に機能し、前記２つの高透磁率層による磁束集中効果を前記トンネル磁気抵抗効果素子に有効に作用させることができる。
このため、より少ない書き込み電流によって書き込みを行うことができる。この結果、前述したエレクトロマイグレーションに対する寿命などの配線の信頼性が向上する。また、書き込み電流を供給する駆動回路を小型化することができ、駆動回路の占有面積を小さくして、集積度を向上させることができる。
また、確実に書き込みを行うことのできる書き込み電流の範囲が広がるため、前記トンネル磁気抵抗効果素子と前記第２配線との位置ずれなどによって前記トンネル磁気抵抗効果素子の書き込み特性のばらつきが生じた場合でも、その影響を受けにくくなる。また、磁束の漏れを抑制するので、隣接ビットに磁界が作用して隣接ビットの正常な動作を妨害することを防止することができる。
前記対向面の位置よりも前記トンネル磁気抵抗効果素子側には、前記絶縁層や前記トンネル磁気抵抗効果素子を構成する各層が存在するから、この位置に前記高透磁率層又は前記第２の高透磁率層を設けるには、従来の磁気メモリ装置の製造方法にはなかった工程が必要になる。本発明の第１の磁気メモリ装置の製造方法によれば、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部において前記第２配線の周囲に前記高透磁率層を設け、この際、前記高透磁率層を前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に延設する工程を有するので、前記第１の磁気メモリ装置を首尾よく製造することができる。また、本発明の第２の磁気メモリ装置の製造方法によれば、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部において前記第２配線の周囲に前記高透磁率層を設ける工程と、前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に前記第２の高透磁率層を設ける工程とを有するので、前記第２の磁気メモリ装置を首尾よく製造することができる。
なお、前記対向面以外の面に前記高透磁率層が形成された前記第２配線の前記対向面を化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法により研磨すると、ディッシングとして知られているように、削り残された前記高透磁率層が前記対向面より突出することがある。このようなディッシングによる前記高透磁率層の突出部は、偶然に任されて再現性なく形成されるものであって、確実にばらつき少なく延設して設けられた本発明の前記高透磁率層とは本質的に異なるものである。
本発明の第１の磁気メモリ装置において、前記高透磁率層が、前記絶縁層よりも前記トンネル磁気抵抗効果素子側へ突設されているのがよい。これは、前記高透磁率層による前記磁化自由層への磁束集中効果は、前記高透磁率層の先端部が前記磁化自由層に近いほど高まるからである。但し、前記高透磁率層を前記絶縁層よりも前記トンネル磁気抵抗効果素子側に設けるには、前記トンネル磁気抵抗効果素子との電気的な接触を防止するために、例えば、後述する絶縁体層を設ける等の工夫が必要になる。
より望ましくは、前記高透磁率層が前記絶縁体層を介して前記積層体の側面に設けられ、前記磁化自由層の位置まで延設されているのがよい。前記高透磁率層が前記積層体の前記磁化自由層の位置まで延設されている場合には、前記磁束集中効果が高まるばかりでなく、前記磁化自由層における磁束分布が、主として、前記絶縁体層を介して前記磁化自由層に対して位置整合的に設けられた前記高透磁率層の位置と形状によって決まるようになり、前記第２配線の位置ずれによる前記書き込み特性のばらつきが生じにくくなる効果もある。
この際、前記高透磁率層の先端部が前記磁化自由層の側に湾曲して形成されているのがよい。このようにすると、前記高透磁率層の中を伝わってきた磁束がスムーズに前記磁化自由層に向かうようにすることができ、磁束集中効果がより高められる。
前記積層体の側面に前記高透磁率層を設ける具体的な方式としては、前記絶縁体層が前記積層体の前記側面から前記第２配線の側面にまで連設されていて、それに前記高透磁率層が積層されているのがよい。或いは、前記絶縁体層は前記積層体の前記側面にのみ設けられ、前記第２配線の側面には設けられないものの、前記第２配線の露出した側面から前記積層体の側面に設けられた前記絶縁体層までを包み込むように、前記高透磁率層が連続的に設けられているのでもよい。
更に、側面ばかりでなく、前記高透磁率層が前記側面と前記第２配線の底面とに亘って設けられているのがよい。磁束集中効果を高めるには、連続的に前記トンネル磁気抵抗効果素子に対する前記対向面以外のできるだけ多くの部分を包み込むように前記高透磁率層を設けることが重要である。
また、前記トンネル磁気抵抗効果素子の前記磁化固定層の側で、前記トンネル磁気抵抗効果素子に電気的に接続されている読み出し用の第３配線が、前記第２配線のエリア内を貫通して、この第２配線とは電気的に絶縁された状態で形成された接続孔内に設けられているのがよい。この際、前記接続孔の側壁に絶縁層が形成され、この絶縁層の内側に前記第３配線が埋設されているのがよい。このようにすると、前記第３配線を前記第２配線および前記高透磁率層と電気的に絶縁された状態で前記トンネル磁気抵抗効果素子の真下に引き出し、この位置に下部配線への接続線を設けることができる。この結果、前記第２配線のエリアを迂回し、前記トンネル磁気抵抗効果素子の真下をオフセットした位置に読み出し用の配線を設けていた従来の磁気メモリ装置に比べ、メモリセルの面積を従来より小さく抑えることができ、メモリセルの集積度を向上させることができる。
また、前記第２配線と前記積層体とが、前記第２配線の幅方向においてほぼ同一パターンに形成され、このパターンの少なくとも側面に前記高透磁率層が設けられているのがよい。このようにすると、前記磁化自由層に対して位置整合的に前記第２配線を設けることができ、前記磁化自由層と前記第２配線との位置ずれによる前記書き込み特性のばらつきを最小限に抑えることができる。
本発明の第２の磁気メモリ装置において、前記第２の高透磁率層が絶縁体層を介して前記積層体の側面に、少なくとも前記磁化固定層の位置から前記磁化自由層の位置まで設けられているのがよい。前記第２の高透磁率層が前記磁化固定層の位置から前記磁化自由層の位置まで設けられている場合には、磁束集中効果が高まるばかりでなく、前記磁化自由層における磁束分布が、主として、前記絶縁体層を介して前記磁化自由層に対して位置整合的に設けられた前記第２の高透磁率層の位置と形状によって決まるようになり、前記第２配線の位置ずれによる前記書き込み特性のばらつきが生じにくくなる効果もある。
この際、前記第２の高透磁率層の先端部が前記磁化自由層の側に湾曲して形成されているのがよい。このようにすると、前記第２の高透磁率層の中を伝わってきた磁束がスムーズに前記磁化自由層に向かうようにすることができ、磁束集中効果がより高められる。
本発明の第１および第２の磁気メモリ装置において、また、前記トンネル磁気抵抗効果素子の前記磁化自由層の側で、前記第１配線が前記トンネル磁気抵抗効果素子とは電気的に絶縁された書き込み用の第４配線と、前記トンネル磁気抵抗効果素子に電気的に接続された読み出し用の第５配線とからなるのがよい。或いは、前記第１配線が、前記読み出し用の配線と書き込み用の配線とを兼ねているのがよい。また、前記第１配線と前記第２配線とが交差して配置され、その交差点に前記トンネル磁気抵抗効果素子が配置されているのがよい。そして、前記磁化固定層と前記磁化自由層との間に前記トンネルバリア層が挟持され、前記第１又は前記第４配線と前記第２配線とにそれぞれ電流を流すことによって誘起される磁界で前記磁化自由層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成されているのがよい。これらは、ＭＲＡＭの機能を最もよく発揮させる標準的な構成である。
本発明の第１の磁気メモリ装置の製造方法において、前記高透磁率層を前記絶縁層よりも前記トンネル磁気抵抗効果素子側へ突出させて設けるのがよい。より望ましくは、前記積層体の側面に絶縁体層を形成する工程と、前記高透磁率層をこの絶縁体層に積層して前記磁化自由層の位置まで設ける工程を有するのがよい。
より具体的には、前記絶縁体層を前記積層体の前記側面から前記第２配線の側面にまで形成するのがよい。或いは、前記絶縁体層を前記積層体の前記側面にのみ設け、前記第２配線の側面には形成しないものの、前記第２配線の露出した側面から前記積層体の側面に設けられた前記絶縁体層までを包み込むように、前記高透磁率層を連続して設けるのがよい。
この際、前記積層体の側面を前記磁化自由層の位置まで被覆する第１絶縁体層を形成する工程と、前記磁化自由層の位置を被覆しない第２絶縁体層を前記第１絶縁体層に積層する工程とを有し、前記第１及び前記第２絶縁体層に積層して、先端部が前記磁化自由層の側に湾曲した前記磁性体層を形成するのがよい。
更に、前記高透磁率層を前記側面と前記第２配線の底面とに亘って設けるのがよい。
また、前記第２配線の幅方向における前記第２配線と前記積層体とをほぼ同一パターンに自己整合的に形成する工程と、このパターンの少なくとも側面に前記高透磁率層を位置整合的に形成する工程とを有するのがよい。或いは、前記積層体の側面に形成された前記絶縁体層をマスクに用いて、前記第２配線の幅方向の形状をパターニングするのがよい。
また、前記第２配線のエリア内の少なくとも一部を貫通して前記接続孔を形成する工程と、前記接続孔内に前記第２配線とは電気的に絶縁された前記第３配線を形成する工程とを経て、請求項９〜１１のいずれか１項に記載した磁気メモリ装置を製造するのがよい。
本発明の第２の磁気メモリ装置の製造方法において、前記積層体の側面に絶縁体層を形成する工程と、前記第２の高透磁率層をこの絶縁体層に積層して少なくとも前記磁化固定層の位置から前記磁化自由層の位置まで設ける工程を有するのがよい。
この際、前記積層体の側面を前記磁化自由層の位置まで被覆する第１絶縁体層を形成する工程と、前記磁化自由層の位置を被覆しない第２絶縁体層を前記第１絶縁体層に積層する工程とを有し、前記第１及び前記第２絶縁体層に積層して、先端部が前記磁化自由層の側に湾曲した前記第２の高透磁率層を形成するのがよい。
以上に述べた第１及び第２の磁気メモリ装置の製造方法によれば、前記第１及び前記第２の磁気メモリ装置を、それぞれ首尾よく製造することができる。
以下、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
実施の形態１
図１は、実施の形態１に基づくＭＲＡＭの要部断面図であり、図２は、そのＭＲＡＭを有する１Ｔ１Ｊ型のＭＲＡＭのメモリ部に配置されるメモリセルの１つを示す断面図である。但し、図２では、見やすくするため、層間絶縁膜５０は層間絶縁膜の全体を示すのみで、各層間絶縁膜間の境界やハッチングは図示省略し、図１でも、層間絶縁膜のハッチングは図示を省略している（以下、同様。）。
図２に示すように、メモリセルの上部には、前記第４配線である書き込み用ビット線１３と、前記第５配線である読み出し用ビット線１５とが、層間絶縁膜５４を間に挟んで設けられて前記第１配線を構成し、読み出し用ビット線１５に接してその下に、ＴＭＲ素子１０Ｂと、前記第２配線である書き込み用ワード線１４と、高透磁率層６１および６４などからなる複合体２６が配置されている。
一方、メモリセルの下部には、例えばｐ型シリコン半導体基板３０内に形成されたｐ型ウエル領域３１に、ドレイン電極３３、ドレイン領域３４、ゲート電極１６、ゲート絶縁膜３５、ソース領域３６、およびソース電極３７よりなるｎ型の読み出し用ＭＯＳ型電界効果トランジスタ１８が設けられている。トランジスタ１８のゲート電極１６は、セル間をつないで帯状に形成され、読み出し用ワード線１６を兼ねている。また、ソース電極３７はセンス線１７に接続されている。
本実施の形態に基づくＭＲＡＭが、図２９または図３２に示した従来のＭＲＡＭと異なる点の１つは、従来、ＴＭＲ素子１０Ａの引き出し電極層６を引き出し配線１０６によって書き込み用ワード線１４を迂回して引き出し、読み出し用トランジスタ１８のドレイン電極３３へ接続する読み出し配線１４０を、ＴＭＲ素子１０Ａの直下からオフセットした位置に設けていたのに対し、本実施の形態では、書き込み用ワード線１４を貫通する接続孔２５を形成し、読み出し用トランジスタ１８へ接続する読み出し配線４０をＴＭＲ素子１０Ｂの直下の位置に設けていることである。
即ち、接続孔２５内に設けられた読み出し用接続プラグ４１は、一方の端部でＴＭＲ素子１０Ｂのバリア層８に接続されるとともに、読み出し用ランディングパッド４３と４５、および読み出し用接続プラグ４４と共に読み出し配線４０を形成し、ＴＭＲ素子１０Ｂを読み出し用トランジスタ１８のドレイン電極３３に電気的に接続して、ＴＭＲ素子１０Ｂの読み出し電流をセンス線１７に導く働きをする。なお、以下の図中では、接続プラグはプラグ、ランディングパッドはランドと略記する。
このため、従来、ビット線の長さ方向におけるメモリセルの寸法が、オフセットした位置に読み出し配線１４０を設ける分だけ大きくなっていたのに対し、本実施の形態では、この加算分を無くし、メモリセルを小型化して、メモリセルの集積度を向上させることができる。
本実施の形態に基づくＭＲＡＭが従来のＭＲＡＭと異なる、より重要な相違点は、ＴＭＲ素子１０Ｂが、書き込み用ワード線１４や高透磁率層６１、６４と一体化された複合体６０として設けられていることである。図１は、複合体６０とその周辺の構造を示す要部断面図である。
ＴＭＲ素子１０Ｂの基本構造は、図２５に示した従来のＴＭＲ素子１０Ａと同様である。即ち、ＴＭＲ素子１０Ｂは、磁化の方向が比較的容易に反転する磁化自由層（記憶層）２と、磁化の方向が固定されている磁化固定層４とを含んでいる。磁化自由層（記憶層）２と磁化固定層４とには、例えばニッケル、鉄、コバルト、またはこれらの合金を主成分とする強磁性体が用いられる。また、磁化固定層４は、合成反強磁性結合（ＳＡＦ）をもつ多層膜（強磁性体／金属／強磁性体の積層膜）であってもよい。
磁化固定層４は反強磁性体層５に接して形成されており、両層間に働く交換相互作用によって、磁化固定層４は強い一方向の磁気異方性を持つことになる。反強磁性体層５の材料としては、例えば、鉄、ニッケル、白金、イリジウムおよびロジウムなどのマンガン合金、あるいはコバルトやニッケルの酸化物などを使用できる。
磁化自由層（記憶層）２は、磁化固定層４の磁化方向と平行な磁化容易軸（強磁性体が容易に磁化される方向軸）を有し、磁化固定層４の磁化方向に対し平行または反平行のいずれかの方向に磁化されやすく、この２つの状態間で比較的容易に磁化方向を反転させ得るように構成されている。この磁化固定層４の磁化方向に対し「平行」および「反平行」に磁化した磁化自由層（記憶層）２の２つの状態を情報の“０”と“１”に対応させ、磁化自由層（記憶層）２を情報記憶媒体として用いる。
また、磁化自由層（記憶層）２と磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物もしくは窒化物等からなる絶縁体によるトンネルバリア層３が形成されており、磁化自由層（記憶層）２と磁化固定層４との磁気的結合を切るとともに、磁化自由層（記憶層）２の磁化方向に応じたトンネル電流を流す役割を担っている。ＴＭＲ素子１０Ｂを構成する磁性層および導体層は、主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。
トップコート層１は、ＴＭＲ素子１０Ｂと、ＴＭＲ素子１０Ｂに接続される配線との相互拡散防止や、接触抵抗低減および磁化自由層（記憶層）２の酸化防止という役割があり、通常は、銅、タンタル、窒化チタンおよびチタン等の材料が使用できる。
以上に加えて、ＴＭＲ素子１０Ｂでは、トップコート層１の上部にビット線接続層９が設けられている。ビット線接続層９は、読み出し用ビット線１５と電気的に接続するための導電体層で、通常、タングステンまたは窒化チタンが用いられる。
また、反強磁性体層５の下部には、従来のＴＭＲ素子１０Ａに設けられていた引き出し電極６の代わりに、読み出し配線４０と接続するためのバリア層８が設けられている。バリア層８には、ＴＭＲ素子１０Ｂと、ＴＭＲ素子１０Ｂに接続される配線との相互拡散を防止する役割や、接触抵抗を低減させる役割があり、通常は、銅、タンタル、窒化チタンおよびチタン等の材料が使用できる。
バリア層８の下部には、絶縁層６２を介して書き込み用ワード線１４が対向配置されている。絶縁層６２は、例えば、厚さ５０ｎｍの酸化アルミニウム（アルミナ）膜である。書き込み用ワード線１４は、アルミニウム−銅合金からなり、銅を用いてもよい。書き込み用ワード線１４の底部には、高透磁率層６１が設けられている。高透磁率層６１は、例えば、ニッケル鉄合金、コバルト鉄合金やアモルファス磁性体材料などの高透磁率材料からなる。
そして、絶縁層６２、書き込み用ワード線１４および高透磁率層６１を貫通して接続孔２５が設けられている。この接続孔２５内に、例えばタングステンを埋設することによって読み出し用接続プラグ４１が形成され、絶縁性側壁４２によって書き込み用ワード線１４から電気的に絶縁されている。絶縁性側壁４２は、例えば、酸化シリコンや酸化アルミニウムや窒化シリコン等の絶縁体である。先述したように、読み出し用接続プラグ４１は、一方の端部でＴＭＲ素子１０Ｂのバリア層８に接続され、他方の端部で読み出し用ランディングパッド４３に接続され、ＴＭＲ素子１０Ｂと書き込み用ワード線１４の直下に読み出し配線４０を形成することを可能にする。
更に、高透磁率層６４が、前記積層体である磁化自由層（記憶層）２とトンネルバリア層３と磁化固定層４との積層体の側面に、絶縁体層６３を介して磁化自由層２の位置まで設けられている。絶縁体層６３は、少なくとも前記積層体の側面から書き込み用ワード線１４の側面にまで連設されていて、例えば、酸化アルミニウムや酸化シリコンや窒化シリコン等の絶縁体からなる。高透磁率層６４は、絶縁体層６３に積層して形成され、高透磁率層６１と同様、例えば、ニッケル鉄合金、コバルト鉄合金やアモルファス磁性体材料などの高透磁率材料からなる。
図３を用いて後に説明するように、磁化自由層２における磁束分布は、主として、高透磁率層６４の先端部の位置と形状によって決まる。上記のように、絶縁体層６３を介して積層体２〜４の側面に高透磁率層６４を形成すると、高透磁率層６４の先端部は、常に磁化自由層２の外周から絶縁体層６３の厚み分だけ離れた位置に形成され、高透磁率層６４の先端部と磁化自由層２との位置ずれはほとんど生じないため、磁化自由層２における磁束分布のばらつきが小さくなる利点がある。
このように構成されたメモリセルにおいて、ＴＭＲ素子１０Ｂへの情報の書き込みは、書き込み用ビット線１３および書き込み用ワード線１４に電流を流し、これらから発生する磁界の合成磁界によって磁化自由層（記憶層）２の磁化方向を、磁化固定層４の磁化方向に対して「平行」または「反平行」に定めることによって行い、この向きを情報の“０”と“１”に対応させる。
磁化自由層（記憶層）２における磁界は、磁化容易軸方向の磁界ＨEAが書き込み用ビット線１３を流れる書き込み電流によって印加され、磁化困難軸方向の磁界ＨHAが書き込み用ワード線１４を流れる書き込み電流によって印加され、これらの磁界ＨEAとＨHAとのベクトル合成による合成磁界が作用する。
図３０は、ＭＲＡＭの書き込み条件を示すアステロイド曲線であり、印加された磁界ＨEAおよびＨHAによって磁化自由層（記憶層）２の磁化方向の反転が起こるしきい値を示している。このアステロイド曲線の外部に相当する合成磁界が発生すると、磁化反転が可能になるが、アステロイド曲線の内部の合成磁界では、磁化自由層（記憶層）２の磁化方向を一方から他方へ反転させることはできない。ＭＲＡＭでは、磁界ＨEAおよびＨHAの一方のみでは磁化反転が起こらない磁界ＨEAおよびＨHAを印加し、アステロイド磁化反転特性を利用して、指定されたメモリセルだけに磁性スピンの反転を起こさせ、書き込みを行う。
但し、電流を流している書き込み用ビット線１３および書き込み用ワード線１４の交点以外のセルにおいても、書き込み用ビット線１３または書き込み用ワード線１４単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK以上の場合は、交点以外のセルの磁化方向も反転してしまう。このため、書き込み用ビット線１３または書き込み用ワード線１４単独で発生する磁界では磁化自由層（記憶層）２の磁化方向の反転が起こらないように、書き込み用ビット線１３および書き込み用ワード線１４に流す電流の大きさなどを、合成磁界が図中の灰色の領域１５１（Ａ）におさまるように調整する。
情報の読み出しは、磁気抵抗効果を応用したＴＭＲ効果を利用して行い、トンネルバリア層２を挟んだ磁化自由層（記憶層）２と磁気固定層４との間に読み出しビット線１５から電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力電流を、読み出し用電界効果トランジスタ１８を介してセンス線１７に取り出すことによって行う。
図３は、実施の形態１に基づくＭＲＡＭにおける磁束分布の計算結果を示す説明図であり、先述した図３３と同様、書き込み用ワード線とその周囲における磁束分布を、解析ソフトウェア「マイクロマグ（商品名）」を用いたシミュレーションで求めた結果である。
図３３（ｂ）に示した比較例２と同様に、書き込み用ワード線１４を高透磁率層６１と６４で包み込んでいるため、磁束は、コの字形に設けられた高透磁率材料層の端部とその間に集中している。しかも、比較例２とは異なり、磁束集中効果が特に高い領域とＴＭＲ素子１０Ｂの磁化自由層２が設けられている位置とが一致しており、ＴＭＲ素子１０Ｂに対して磁束集中効果が有効に作用することがわかる。
また、図３からわかるように、磁化自由層２における磁束分布は、高透磁率層６４の先端部の位置と形状の影響を強く受ける。本実施の形態では、先述したように、高透磁率層６４が磁化自由層２の外周から絶縁体層６３の厚み分だけ離れた位置に位置整合的に形成されるため、磁化自由層２における磁束分布のばらつきが小さくなる。このため、書き込み用ワード線１４が磁化自由層２に対して位置ずれして形成されたとしても、その影響は小さく、書き込み用ワード線１４の位置ずれによるＴＭＲ素子１０Ｂの書き込み特性のばらつきが生じにくくなる。
図４は、実施の形態１に基づくＭＲＡＭおよび比較例１および２のＭＲＡＭにおいて、磁化方向を反転させるのに必要な電流値を示すグラフである。図４によると、書き込み用ワード線に高透磁率層を設けていない比較例１のＭＲＡＭでは、書き込み用ワード線に流す電流による磁界が磁化自由層に有効に作用しないため、書き込み用ワード線に流す電流を増加させても、書き込み用ビット線に流す電流値の減少は緩慢である。それに比べて、書き込み用ワード線に高透磁率層を設けた比較例２および本実施の形態のＭＲＡＭでは、書き込み用ワード線に流す電流による磁界が磁化自由層に有効に作用するため、書き込み用ワード線に流す電流を増加させると、書き込み用ビット線に流す必要のある電流値を四分の一から五分の一程度に減少させることができる。特に、書き込み用ワード線に流す電流が小さい領域で比べると、書き込み用ワード線に流す電流によって書き込み用ビット線に流す必要のある電流値を低減させる効果は、本実施の形態の方が比較例２に比べてはるかに優っており、これは前述したように、高透磁率層による磁束集中効果が磁化自由層に有効に作用した結果である。
次に、図１および図２に示したＭＲＡＭの作製工程のフローを、図５〜図７の概略断面図により説明する。但し、下層配線を形成する工程までの工程は従来と同じであるから、これについては、要点のみを説明する。
まず、公知の半導体技術によって、例えば、シリコン基板３０のｐ型ウエル領域３１に読み出し用ＭＯＳ電界効果トランジスタ１８と、その間を分離するＳＴＩ（Shallow Trench Isolation）などの酸化膜３２を形成する。
次に、その上に積層した絶縁膜に下部配線を形成する。例えば、銅配線であれば、ＣＶＤ（Chemical Vapor Deposition）法により層間絶縁膜として酸化シリコン膜を堆積させ、フォトリソグラフィ技術とドライエッチングにより層間絶縁膜をパターニングした後、バリア層としてタンタルまたは窒化タンタルの薄膜を層間絶縁膜の全面にスパッタ法によって形成し、ＣＶＤ法やメッキ法により配線溝と開口部に銅を埋め込み、ＣＭＰ法により表面を平坦化する。また、アルミニウム配線であれば、スパッタ法や蒸着法によりアルミニウム薄膜を形成し、フォトリソグラフィ技術とドライエッチングによりパターニングする。
上記のようにして形成した下部構造の上にＴＭＲ素子１０Ｂなどの上部構造を作製する。但し、図５〜図７では、簡略化のため、タングステンからなる読み出し用接続プラグ４４が形成されている層間絶縁膜５１より上部のみを示し、ＴＭＲ素子１０Ｂ付近の要部の断面のみを示す。また、読み出し用接続プラグ４４の上には、読み出し用ランディングパッド４３が既に形成されているものとする。なお、図５〜図７では、見やすくするため、層間絶縁膜は、ハッチングを図示省略して示している（以下、同様。）。
まず、図５（ａ）に示すように、高密度プラズマＣＶＤ法による酸化シリコン膜を１０００ｎｍの厚さに堆積する。その後、ＣＭＰにより平坦化し、読み出し用ランディングパッド４３の上に厚さ５００ｎｍの酸化シリコン膜が残るように、層間絶縁膜５２を形成する。
次に、図５（ｂ）に示すように、チタン(２０ｎｍ)、高透磁率材料（２０ｎｍ）、窒化チタン(２０ｎｍ)、アルミニウム−銅合金(３００ｎｍ)、チタン(１０ｎｍ)、そして窒化チタン(１００ｎｍ)を順次堆積させ、高透磁率層６１と書き込み用ワード線１４となる各層を形成する。ここで、アルミニウム−銅合金の代わりに、銅を用いてもよい。また、高透磁率材料としては、例えば、ニッケル鉄合金、コバルト鉄合金やアモルファス磁性体材料を用いる。なお、図を簡略化するため、上記の層は、すべてを示す代わりに、機能面に注目して、高透磁率層６１と書き込み用ワード線１４として図示している。
次に、図５（ｃ）に示すように、全面に酸化アルミニウム（アルミナ）からなる絶縁層６２を５０ｎｍの厚さに堆積させた後、その上にフォトレジスト層を形成し、このフォトレジスト層をパターニングして、開口部８２を有するフォトレジスト８１を形成する。更に、フォトレジスト８１を２００〜３００℃で熱処理し、フォトレジスト８１をリフローさせ、開口部８２の直径を縮小させ、開口部８４を有するフォトレジスト８３を形成する。実線がフォトレジスト８１の断面形状であり、点線がリフロー後のフォトレジスト８３の断面形状である。フォトレジストの開口部の縮小方法は、この他に例えば、T.Toyoshima et al.，IEDM，333-336（1998）に報告されている側壁形成による方法を用いてもよい。また、実施の形態２で後述するように、中間層まで接続孔２５を開口させた後、この接続孔２５の側壁に絶縁体層を形成し、この側壁をマスクとして用いたエッチングによって残りの接続孔２５を形成してもよい。
次に、図５（ｄ）に示すように、開口部８４の直径を縮小させたフォトレジスト８３をマスクとするエッチングによって、絶縁層（アルミナ膜）６２、書き込み用ワード線１４、高透磁率層６１および層間絶縁膜（酸化シリコン膜）５２を順次エッチングし、読み出し用ランディングパッド４３に達する接続孔２５を形成する。この後、フォトレジスト８３をアッシングにより除去する。
次に、図６（ｅ）に示すように、プラズマＣＶＤ法による酸化シリコン膜を２０ｎｍの厚さに堆積させた後、エッチバックして、接続孔２５に酸化シリコン膜からなる絶縁性側壁４２を形成する。絶縁性側壁４２を形成する材料としては、ＡＬＤ（Atomic Layer Deposition）法やスパッタ法等で堆積させた酸化アルミニウムや窒化シリコン等の絶縁体でもかまわない。
次に、図６（ｆ）に示すように、絶縁性側壁４２が形成された接続孔２５にタングステン層をＣＶＤ法で埋設した後、ＣＭＰにより表面を平坦化して、読み出し用接続プラグ４１を形成する。また、タングステンの代わりに、３１５℃程度の低温で形成できるルテニウムＲu等の金属を埋設してもよい。
次に、図６（ｇ）に示すように、ＴＭＲ素子１０Ｂを構成するバリア層８、反強磁性体層５、磁化固定層４、トンネルバリア層３、磁化自由層２、そしてトップコート層１を、順次ＰＶＤ（Physical Vapor Deposition：物理的気相成長法）法で堆積させる。ここでバリア層８としては、窒化チタン、タンタルまたは窒化タンタルが用いられる。反強磁性体層５としては、例えば、鉄−マンガン、ニッケル−マンガン、白金−マンガン、イリジウム−マンガン等の合金を用いる。磁化固定層４としては、ニッケル、鉄、及び／又はコバルトの合金材料を用いる。磁化固定層４は、反強磁性体層５との交換結合によって磁化の方向がピニング（ｐｉｎｎｉｎｇ：固定）される。トンネルバリア層３としては、通常、酸化アルミニウム（アルミナ）が用いられる。このアルミナ膜は、０．５〜５ｎｍと非常に薄いため、ＡＬＤ法、またはアルミニウムをスパッタリングによって堆積させた後、プラズマ酸化するといった方法で形成する。磁化自由層２としても、磁化固定層４と同様、ニッケル、鉄、及び／又はコバルトの合金材料を用いる。この層は、外部磁場の印加によって、磁化方向を磁化固定層４の磁化方向に対して平行または反平行にすることができる。トップコート層１は、バリア層８と同一材料で形成する。次に、ＣＶＤ法によりタングステンまたは窒化チタンからなるビット線接続層９を５０ｎｍの厚さに堆積させる。
次に、図６（ｈ）に示すように、図示を省略したフォトレジストをマスクにして、多層膜９、１〜５、８、６２、１４、および６１を同一マスクでエッチングして、ＴＭＲ素子１０Ｂの各層、絶縁層６２、書き込み用ワード線１４および高透磁率層６１を書き込み用ワード線１４の形状にパターニングする。この結果、磁化自由層２と書き込み用ワード線１４とがほとんど位置ずれなく位置整合的に形成され、ＴＭＲ素子１０Ｂの書き込み特性のばらつきが生じにくくなる。
次に、図７（ｉ）に示すように、酸化アルミニウム膜を全面にスパッタ法によって堆積させた後、エッチバックによって多層膜の側面に絶縁体層６３を形成する。絶縁体層６３の材料として、酸化アルミニウムの代わりに、ＣＶＤ法やＡＬＤ法で形成した酸化シリコン、酸化窒化シリコンまたは窒化シリコン等の絶縁体を用いてもよい。次に、ニッケル鉄合金ＮiＦeまたはコバルト鉄合金ＣoＦe等の高透磁率材料をスパッタ法によって堆積させた後、エッチバックにより側面にのみ高透磁率材料を残し、高透磁率層６４を形成する。この際、高透磁率層６４の先端部が磁化自由層２の位置にくるようにエッチング量を調整する。この後、フォトリソグラフィ技術とドライエッチングにより、ＴＭＲ素子１０Ｂを構成するビット線接続層９、トップコート層１、磁化自由層２、トンネルバリア層３、磁化固定層４、反強磁性体層５およびバリア層８のみをＴＭＲ素子の形状にパターニングしてＴＭＲ素子１０Ｂを形成する。
次に、図７（ｊ）に示すように、プラズマＣＶＤ法によって酸化シリコンからなる層間絶縁膜５３を１００ｎｍの厚さに堆積した後、ＣＭＰにより表面を平坦化して、タングステンまたは窒化チタンからなるビット線接続層９を露出させる。
次に、図７（ｋ）に示すように、標準的な配線形成技術によって、読み出し用ビット線１５を形成する。読み出し用ビット線１５の材料としては、アルミニウム合金、銅または窒化チタンを用いることができる。次に、層間絶縁膜５４を堆積させた後、標準的な配線形成技術によって、書き込み用ビット線１３や、周辺回路の配線（図示省略）や、ボンディングパッド領域（図示省略）を形成する。更に、全面にプラズＣＶＤ法により窒化シリコン膜からなる絶縁膜５５を堆積させ、ボンディングパッド部（図示省略）を開口して、ＭＲＡＭ製造のウェーハプロセス工程を完了させる。
以上に詳述したように、本実施の形態に基づくＭＲＡＭの構造と製造方法によれば、ＴＭＲ素子１０Ｂの磁化自由層２と書き込み用ワード線１４および高透磁率層６４とが自己整合的に位置決めして形成され、さらに書き込み用ワード線１４の底部にも高透磁率層６１が配設されているため、図３と４に示したシミュレーション結果のように、ＴＭＲ素子１０Ｂの磁化自由層２に効率よく磁束を集中させ、書き込み電流を低減させることができるとともに、アライメントずれをなくし、ＴＭＲ素子１０Ｂの書き込み特性のばらつきを小さく抑えることができる。
また、書き込み用ワード線１４を貫通して読み出し用接続プラグ４１を形成しているので、ＴＭＲ素子１０Ｂの直下に読み出し配線４０を設けることができ、メモリセルを小型化して、メモリセルの集積度を向上させることができる。
図８は、実施の形態１の変形例であるＭＲＡＭのメモリセルを示す断面図である。図２に示したＭＲＡＭと異なる点は、前記第１配線であるビット線１２が書き込み用ビット線と読み出し用ビット線とを兼ねていることである。このようにすると配線を簡略化できる利点がある。一方、図２に示したＭＲＡＭのように、書き込み用ビット線１３と読み出し用ビット線１５とを別々に設けると、ほぼ同時に書き込み動作と読み出し動作とを行うことが可能である利点がある（M.Durlam et.al., International Electron Devices Meeting Technical Digest，pp.995-997 (2003) 参照。）。このようにすると、米国特許第６５４３９０６号明細書に開示されているトグルモードで磁気メモリ素子に書き込みを行うのに好都合である。トグルモードによる書き込みでは、書き込み電流の方向を反転させる必要がないので、駆動回路を簡素化および高速化することができる。
実施の形態２
図９と図１０は、実施の形態１のＭＲＡＭと本質的に同等の構造を有するＭＲＡＭを、実施の形態２に基づく方法で作製する工程を示す断面図とである。これらは、実施の形態１の図５（ｂ）と同じ状態から始まり、図６（ｆ）に相当する状態を形成するところまでを示している。この後の工程は、実施の形態１と同様であるので、説明を省略する。
本実施の形態では、一気に読み出し用ランド４３に達する接続孔を形成するのではなく、例えば、書き込み用ワード線１４を貫通するところまで接続孔を形成し、この状態で絶縁性の側壁を形成した後、この側壁をマスクにしてエッチングして読み出し用ランド４３に達する接続孔を形成する。
まず、図９（ａ）に示すように、チタン(２０ｎｍ)、高透磁率材料（２０ｎｍ）、窒化チタン(２０ｎｍ)、アルミニウム−銅合金(３００ｎｍ)、チタン(１０ｎｍ)、そして窒化チタン(１００ｎｍ)を順次堆積させ、高透磁率層６１と書き込み用ワード線１４となる各層を形成する。ここで、アルミニウム−銅合金の代わりに、銅を用いてもよい。また、高透磁率材料としては、例えば、ニッケル鉄合金、コバルト鉄合金やアモルファス磁性体材料を用いる。なお、これらの層は、機能面に注目して、高透磁率層６１と書き込み用ワード線１４として図示している。
次に、図９（ｂ）に示すように、全面に酸化アルミニウム（アルミナ）からなる絶縁層６２を５０ｎｍの厚さに堆積させた後、その上にフォトレジスト層を形成し、このフォトレジスト層をパターニングして、開口部９２を有するフォトレジスト９１を形成する。開口部９２の内径は、接続孔の内径と同じとする。
次に、図９（ｃ）に示すように、フォトレジスト９１をマスクとするエッチングによって、絶縁層（アルミナ膜）６２と書き込み用ワード線１４と高透磁率層６１とを順次エッチングし、層間絶縁膜５２に達する接続孔２６を形成する。この後、フォトレジスト９１をアッシングにより除去する。
次に、図１０（ｄ）に示すように、プラズマＣＶＤ法による窒化シリコン膜を２０ｎｍの厚さに堆積した後、エッチバックして、接続孔２６に窒化シリコン膜からなる絶縁性側壁４６を形成する。
次に、図１０（ｅ）に示すように、絶縁層（アルミナ膜）６２と窒化シリコン膜からなる側壁４６をマスクとして用いて、層間絶縁膜５２をエッチングし、読み出し用ランディングパッド４３に達する接続孔２７を形成する。
次に、図１０（ｆ）に示すように、接続孔２７にタングステン層をＣＶＤ法で埋設した後、ＣＭＰにより表面を平坦化して、読み出し用接続プラグ４１を形成する。
以上のように、本実施の形態によれば、側壁を形成する接続孔２６の深さが実施の形態１の接続孔２５の深さの半分以下になり、側壁を形成する工程が容易になる。その他は本質的に実施の形態１と同等であるから、実施の形態１と同等の作用効果が得られるのは言うまでもない。
実施の形態３
図１１は、実施の形態３に基づくＭＲＡＭの要部断面図である。本実施の形態に基づくＭＲＡＭが実施の形態１に基づくＭＲＡＭと異なる点は、高透磁率層６６の先端部が湾曲して磁化自由層２の側に突き出た凸形に形成されていることである。このようにすると、高透磁率層６６の中を伝わってきた磁束がスムーズにより効率よく磁化自由層２に向かうようにすることができ、磁束集中効果が高められる。
図１２は、実施の形態３に基づくＭＲＡＭにおける書き込み用ワード線とその周囲での磁束分布を、先述したのと同様、解析ソフトウェアである「マイクロマグ（商品名）」を用いたシミュレーションで求めた計算結果である。
図３に示した実施の形態１に比べると、高透磁率材料層６６の先端部における磁束の密度が増加しており、高透磁率層による磁束集中効果がより有効に作用していることがわかる。
図１３は、実施の形態３に基づくＭＲＡＭおよび比較例１および２のＭＲＡＭにおいて、磁化方向を反転させるのに必要な電流値を示すグラフである。図４に示した比較例１と２のＭＲＡＭおよび実施の形態１に基づくＭＲＡＭにおける値も併記した。書き込み用ワード線に流す電流によって書き込み用ビット線に流す必要のある電流値を低減させる効果は、実施の形態１に基づくＭＲＡＭに比べてさらに改善されており、これは前述したように、高透磁率層による磁束集中効果が向上した結果である。
図１４は、図１１に示したＭＲＡＭを作製する工程を示す断面図である。これらは、実施の形態１の図６（ｈ）と同じ状態から始まり、図７（ｊ）に相当する状態を形成するところまでを示している。この後の工程は、実施の形態１と同様であるので、説明を省略する。
まず、図１４（ａ）に示すように、層間絶縁膜５２の上に形成されたビット線接続層９、トップコート層１、磁化自由層２、トンネルバリア層３、磁化固定層４、反強磁性体層５、バリア層８、絶縁層６２、書き込み用ワード線１４および高透磁率層６１を同一マスクでエッチングして、書き込み用ワード線１４の形状にパターニングする。
次に、図１４（ｂ）に示すように、酸化アルミニウム膜を全面にスパッタ法によって堆積させた後、エッチバックによって多層膜の側面に絶縁体層６３を形成する。続いて、酸化シリコン膜を全面にＣＶＤ法によって堆積させた後、エッチバックによって多層膜の側面に絶縁体層６５を形成する。この際、絶縁体層６５の上端部がＴＭＲ素子１０Ｂの磁化自由層２の位置より下になるようにエッチング量を調整する。絶縁体層６３および絶縁体層６５の材料としては、酸化アルミニウムや酸化シリコンの代わりに、ＣＶＤ法やＡＬＤ法で形成した酸化窒化シリコンまたは窒化シリコン等の絶縁体であってよく、エッチバックでの互いの選択比が大きな材料であればよい。
さらに、ニッケル鉄合金ＮiＦeまたはコバルト鉄合金ＣoＦe等の高透磁率材料をスパッタ法によって堆積させた後、エッチバックにより側面にのみ高透磁率材料を残し、高透磁率層６４を形成する。この際、高透磁率層６４の先端部が磁化自由層２の位置にくるようにエッチング量を調整する。これにより、高透磁率層６４の先端部が湾曲し、磁化自由層２の側に絶縁体層６５の厚さ分だけ突き出た形状が形成される。
この後、フォトリソグラフィ技術とドライエッチングにより、ＴＭＲ素子１０Ｂを構成するビット線接続層９、トップコート層１、磁化自由層２、トンネルバリア層３、磁化固定層４、反強磁性体層５およびバリア層８のみをＴＭＲ素子の形状にパターニングしてＴＭＲ素子１０Ｂを形成する。
次に、図１４（ｃ）に示すように、プラズマＣＶＤ法によって酸化シリコンからなる層間絶縁膜５３を１００ｎｍの厚さに堆積した後、ＣＭＰにより表面を平坦化して、タングステンまたは窒化チタンからなるビット線接続層９を露出させる。
以上のように、本実施の形態によれば、高透磁率層６６の先端部が湾曲して磁化自由層２の側に突き出た形状に形成されているため、実施の形態１より高い磁束集中効果が得られる。その他は本質的に実施の形態１と同等であるから、実施の形態１と同等の作用効果が得られるのは言うまでもない。
即ち、ＴＭＲ素子１０Ｂの磁化自由層２と書き込み用ワード線１４および高透磁率層６６とが自己整合的に位置決めして形成され、さらに書き込み用ワード線１４の底部にも高透磁率層６１が配設されているため、ＴＭＲ素子１０Ｂの磁化自由層２に効率よく磁束を集中させ、書き込み電流を低減させることができるとともに、アライメントずれがなく、ＴＭＲ素子１０Ｂの書き込み特性のばらつきも少なくなる。
また、書き込み用ワード線１４を貫通して読み出し用接続プラグ４１を形成しているので、ＴＭＲ素子１０Ｂの直下に読み出し配線４０を設けることができ、メモリセルを小型化して、メモリセルの集積度を向上させることができる。
実施の形態４
図１５は、実施の形態４に基づくＭＲＡＭの要部断面図である。本実施の形態に基づくＭＲＡＭが実施の形態１に基づくＭＲＡＭと異なる点は、書き込み用ワード線１４の底部に設けられる高透磁率層６１と書き込み用ワード線１４の側部に設けられる高透磁率層６８とが接合して設けられていることである。このようにすると、高透磁率層６１の中を伝わる磁束と高透磁率層６８の中を伝わる磁束とが切れ目なく磁気的に接続されるため、高透磁率層による磁束集中効果がより高められる。
上記の構造を実現するために、本実施の形態では、絶縁体層６７はＴＭＲ素子１０Ｂの側面にのみ設け、書き込み用ワード線１４の側面には設けない。そして、高透磁率層６８を高透磁率層６１の側部から磁化自由層２の側部の位置まで連続的に形成する。
図１６と図１７は、図１５に示したＭＲＡＭを作製する工程を示す断面図である。これらは、実施の形態１の図６（ｇ）と同じ状態から始まり、図７（ｊ）に相当する状態を形成するところまでを示している。この後の工程は、実施の形態１と同様であるので、説明を省略する。
まず、図１６（ａ）に示すように、読み出し用接続プラグ４１が形成された高透磁率層６１、書き込み用ワード線１４および絶縁層６２が積層された多層膜の上に、ＴＭＲ素子１０Ｂを構成するバリア層８、反強磁性体層５、磁化固定層４、トンネルバリア層３、磁化自由層２、そしてトップコート層１の各層を順次ＰＶＤ法で堆積させる。次に、ＣＶＤ法によりタングステンまたは窒化チタンからなるビット線接続層９を５０ｎｍの厚さに堆積させる。さらに、プラズマＣＶＤ法により窒化シリコン膜９３を５０ｎｍの厚さに堆積させる。
次に、図１６（ｂ）に示すように、図示を省略したフォトレジストをマスクにして多層膜９３、９、１〜５および８をエッチングし、窒化シリコン膜９３およびＴＭＲ素子１０Ｂの各層を、絶縁体層６７の厚さ分だけ書き込み用ワード線１４より幅狭のラインパターンにパターニングする。
次に、図１６（ｃ）に示すように、プラズマＣＶＤ法により全面に窒化シリコン膜を３０ｎｍの厚さに堆積させた後、エッチバックによって多層膜の側面に絶縁体層６７を形成する。
次に、図１７（ｄ）に示すように、窒化シリコン膜９３と絶縁体層６７とをマスクにして、絶縁層６２、書き込み用ワード線１４および高透磁率層６１をエッチングして、書き込み用ワード線１４の形状にパターニングする。この結果、磁化自由層２と書き込み用ワード線１４とがほとんど位置ずれなく位置整合的に形成され、ＴＭＲ素子１０Ｂの書き込み特性のばらつきが生じにくくなる。
次に、図１７（ｅ）に示すように、ニッケル鉄合金ＮiＦeまたはコバルト鉄合金ＣoＦe等の高透磁率材料をスパッタ法によって堆積させた後、エッチバックにより側面にのみ高透磁率材料を残し、高透磁率層６８を形成する。この際、高透磁率層６８の先端部が磁化自由層２の位置にくるようにエッチング量を調整する。この後、フォトリソグラフィ技術とドライエッチングにより、窒化シリコン膜９３とＴＭＲ素子１０Ｂを構成するビット線接続層９、トップコート層１、磁化自由層２、トンネルバリア層３、磁化固定層４、反強磁性体層５およびバリア層８の各層のみをＴＭＲ素子の形状にパターニングしてＴＭＲ素子１０Ｂを形成する。
次に、図１７（ｆ）に示すように、プラズマＣＶＤ法によって酸化シリコンからなる層間絶縁膜５３を１００ｎｍの厚さに堆積した後、ＣＭＰにより表面を平坦化して、タングステンまたは窒化チタンからなるビット線接続層９を露出させる。
以上のように、本実施の形態によれば、書き込み用ワード線１４の底部に設けられる高透磁率層６１と側部に設けられる高透磁率層６８とが接合して設けられているので、高透磁率層による磁束集中効果がより高められる。その他は本質的に実施の形態１と同等であるから、実施の形態１と同等の作用効果が得られるのは言うまでもない。
即ち、ＴＭＲ素子１０Ｂの磁化自由層２と、書き込み用ワード線１４および高透磁率層６８とが自己整合的に位置決めして形成され、さらに書き込み用ワード線１４の底部にも高透磁率層６１が配設されているため、ＴＭＲ素子１０Ｂの磁化自由層２に効率よく磁束を集中させ、書き込み電流を低減させることができるとともに、アライメントずれがなく、ＴＭＲ素子１０Ｂの書き込み特性のばらつきも少なくなる。
また、書き込み用ワード線１４を貫通して読み出し用接続プラグ４１を形成しているので、ＴＭＲ素子１０Ｂの直下に読み出し配線４０を設けることができ、メモリセルを小型化して、メモリセルの集積度を向上させることができる。
実施の形態５
図１８は、実施の形態５に基づくＭＲＡＭの要部断面図である。本実施の形態に基づくＭＲＡＭは、実施の形態３のＭＲＡＭと実施の形態４のＭＲＡＭとの特徴をあわせもつようにしたもので、高透磁率層６６の先端部が湾曲して磁化自由層２の側に突き出た凸形に形成されていること、および、書き込み用ワード線１４の底部に設けられる高透磁率層６１と側部に設けられる高透磁率層６８とが接合して設けられていることにより、高透磁率層による磁束集中効果がより高められる。
上記の構造を実現するために、本実施の形態では、絶縁体層６７はＴＭＲ素子１０Ｂの側面にのみ絶縁体層６７と絶縁体層６９とを二重に設け、高透磁率層７０を高透磁率層６１の側部から磁化自由層２の側部の位置まで連続的に形成する。
図１９と図２０は、図１８に示したＭＲＡＭを作製する工程を示す断面図である。これらは、実施の形態４の図１６（ｃ）と同じ状態から始まり、図１７（ｆ）に相当する状態を形成するところまでを示している。この後の工程は、実施の形態１の図７（ｊ）の後の工程と同様であるので、説明を省略する。
まず、図１９（ａ）に示すように、読み出し用接続プラグ４１が形成された高透磁率層６１、書き込み用ワード線１４および絶縁層６２が積層された多層膜の上に形成され、絶縁体層６７と絶縁体層６９との厚さ分だけ書き込み用ワード線１４より幅狭のラインパターンにパターニングされた、窒化シリコン膜９３、ビット線接続層９、トップコート層１、磁化自由層２、トンネルバリア層３、磁化固定層４、反強磁性体層５およびバリア層８からなる多層膜の側面に、プラズマＣＶＤ法により窒化シリコン膜の堆積とその後のエッチバックによって絶縁体層６７を形成する。
次に、図１９（ｂ）に示すように、窒化シリコン膜９３と絶縁体層６７とをマスクにして、絶縁層６２をエッチングする。
次に、図１９（ｃ）に示すように、酸化アルミニウム膜を全面にスパッタ法によって堆積させた後、エッチバックによって絶縁体層６７に絶縁体層６９を積層する。この際、絶縁体層６５の上端部がＴＭＲ素子１０Ｂの磁化自由層２の位置より下になるようにエッチング量を調整する。
次に、図２０（ｄ）に示すように、窒化シリコン膜９３と、絶縁体層６７および絶縁体層６９をマスクにして、絶縁層６２をエッチングする。書き込み用ワード線１４および高透磁率層６１をエッチングして、書き込み用ワード線１４の形状にパターニングする。この結果、磁化自由層２と書き込み用ワード線１４とがほとんど位置ずれなく位置整合的に形成され、ＴＭＲ素子１０Ｂの書き込み特性のばらつきが生じにくくなる。
次に、図２０（ｅ）に示すように、ニッケル鉄合金ＮiＦeまたはコバルト鉄合金ＣoＦe等の高透磁率材料をスパッタ法によって堆積させた後、エッチバックにより側面にのみ高透磁率材料を残し、高透磁率層７０を形成する。この際、高透磁率層７０の先端部が磁化自由層２の位置にくるようにエッチング量を調整する。この後、フォトリソグラフィ技術とドライエッチングにより、窒化シリコン膜９３とＴＭＲ素子１０Ｂを構成するビット線接続層９、トップコート層１、磁化自由層２、トンネルバリア層３、磁化固定層４、反強磁性体層５およびバリア層８の各層のみをＴＭＲ素子の形状にパターニングしてＴＭＲ素子１０Ｂを形成する。
次に、図２０（ｆ）に示すように、プラズマＣＶＤ法によって酸化シリコンからなる層間絶縁膜５３を１００ｎｍの厚さに堆積した後、ＣＭＰにより表面を平坦化して、タングステンまたは窒化チタンからなるビット線接続層９を露出させる。
以上のように、本実施の形態に基づくＭＲＡＭは、実施の形態３と実施の形態４の特徴を兼ね備えたＭＲＡＭであり、実施の形態３、実施の形態４および実施の形態１と同様の作用効果が得られるのは言うまでもない。
実施の形態６
図２１は、実施の形態６に基づくＭＲＡＭの要部平面図（ａ）と、平面図（ａ）に２１Ａ−２１Ａ線で示した位置における要部断面図（ｂ）とである。実施の形態１〜５では、書き込み用ワード線１４を貫通する読み出し用接続プラグ４１を設ける例を示したが、図２９に示したように、引き出し配線１０６を設け、ＴＭＲ素子の直下からオフセットした位置に読み出し配線１４０を設けるＭＲＡＭにも、本発明を適用することができる。実施の形態６はそのような例である。
図２１に示したＭＲＡＭでは、図３２に示した従来例と同様、ＴＭＲ素子１０Ｃに対向する面以外の面において、書き込み用ワード線１４が高透磁率層１６１で被覆されている。しかし、更に、前記第２の高透磁率層である高透磁率層１６４が、絶縁体層１６２（更には引き出し配線１０６）の上方において、ＴＭＲ素子１０Ｃの側面に形成された絶縁体層１６３に積層され、磁化固定層４の位置から磁化自由層２の位置まで設けられている。
以下、各部についてより詳しく説明する。但し、ＴＭＲ素子１０Ｃの基本構造は、前記第２の高透磁率層である高透磁率層１６４を設けたこと以外は、図２５に示した従来のＴＭＲ素子１０Ａとほぼ同じであり、ＭＲＡＭの配線構造も図２９および図３２に示した従来例と同じであるので、要点のみを記す。
メモリセルの上部には、前記第４配線である書き込み用ビット線１３と、前記第５配線である読み出し用ビット線１５とが、層間絶縁膜５４を間に挟んで設けられて前記第１配線を構成し、読み出し用ビット線１５に接してその下に、ＴＭＲ素子１０Ｃと前記第２配線である書き込み用ワード線１４などが配置されている。
ＴＭＲ素子１０Ｃは、磁化の方向が比較的容易に反転する磁化自由層（記憶層）２と、磁化の方向が固定されている磁化固定層４とを含んでいる。磁化固定層４は反強磁性体層５に接して形成されており、両層間に働く交換相互作用によって、磁化固定層４は強い一方向の磁気異方性を持つ。磁化自由層（記憶層）２は、磁化固定層４の磁化方向と平行な磁化容易軸を有し、磁化固定層４の磁化方向に対し平行または反平行に磁化された２つの状態間で比較的容易に磁化方向を反転させ得るように構成されており、この２つの状態を情報の“０”と“１”に対応させて情報を記憶する。
磁化自由層（記憶層）２と磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物もしくは窒化物等からなる絶縁体によるトンネルバリア層３が形成されており、磁化自由層（記憶層）２と磁化固定層４との磁気的結合を切るとともに、磁化自由層（記憶層）２の磁化方向に応じたトンネル電流を流す役割を担っている。
トップコート層１は、ＴＭＲ素子１０Ｃと、ＴＭＲ素子１０Ｃに接続される配線との相互拡散防止や、接触抵抗低減および磁化自由層（記憶層）２の酸化防止という役割があり、通常は、銅、タンタル、窒化チタンおよびチタン等の材料が使用できる。
以上に加えて、ＴＭＲ素子１０Ｃでは、トップコート層１の上部にビット線接続層９が設けられている。ビット線接続層９は、読み出し用ビット線１５と電気的に接続するための導電体層で、通常、タングステンまたは窒化チタンが用いられる。
また、反強磁性体層５の下部にはバリア層８が設けられている。バリア層８には、ＴＭＲ素子１０Ｃと、ＴＭＲ素子１０Ｃに接続される配線との相互拡散を防止する役割や、接触抵抗を低減させる役割があり、通常は、銅、タンタル、窒化チタンおよびチタン等の材料が使用できる。
反強磁性体層５は、図２５に示した引き出し電極６を兼ねており、さらに、その一部は、バリア層８とともに引き出し配線１０６を形成するようにパターニングされている。引き出し配線１０６の下部の、ＴＭＲ素子１０Ｃの直下からオフセットした位置には、読み出し用ランディングパッド１４２および１４４や、読み出し用接続プラグ１４３が設けられ、ＴＭＲ素子１０Ｃの読み出し電流を、図示省略した読み出し用電界効果トランジスタのドレイン電極３３に伝達する読み出し配線１４０を構成している。
バリア層８の下部の、ＴＭＲ素子１０Ｃの直下の位置には、絶縁層１６２を介して書き込み用ワード線１４が対向配置されている。絶縁層１６２は、例えば、厚さ５０ｎｍの酸化アルミニウム（アルミナ）膜である。書き込み用ワード線１４は、例えば銅からなり、ＴＭＲ素子１０Ｃに対向する面以外の面に高透磁率層１６１が設けられている。高透磁率層１６１は、例えば、ニッケル鉄合金、コバルト鉄合金やアモルファス磁性体材料などの高透磁率材料からなる。
さらに、高透磁率層１６４が、前記積層体である磁化自由層（記憶層）２とトンネルバリア層３と磁化固定層４との積層体の側面に、絶縁体層１６３を介して磁化固定層４の位置から磁化自由層２の位置まで設けられている。絶縁体層１６３は、例えば、酸化アルミニウムや酸化シリコンや窒化シリコン等の絶縁体からなる。高透磁率層１６４は、絶縁体層１６３に積層して形成され、高透磁率層１６１と同様、例えば、ニッケル鉄合金、コバルト鉄合金やアモルファス磁性体材料などの高透磁率材料からなる。
高透磁率層１６４と高透磁率層１６１とは連続して形成されていないものの、磁気的には連結しており、全体として書き込み用ワード線１４をコの字形に包み込む高透磁率層を構成する。このため、書き込み用ワード線１４を流れる電流によって形成される磁束は、主として、高透磁率層１６４と高透磁率層１６１とによって覆われた領域ではその内部を伝わり、高透磁率層の両端部間で空間を伝わる閉ループを形成し、空間を伝わる磁束は、全体としてコの字形をなすように設けられた高透磁率層の先端部とその間に集中する。この場合、上記高透磁率層の先端部に相当するのは磁化自由層（記憶層）２の位置に設けられた高透磁率層１６４の端部であるから、実施の形態１と同様の磁束集中効果が磁化自由層（記憶層）２に対し有効に作用する。
この際、実施の形態１において先述したように、ＴＭＲ素子１０Ｃの磁化自由層２における磁束分布は、主として、高透磁率層１６４の先端部の位置と形状によって決まる。上記のように、絶縁体層１６３を介して磁化自由層２の側面に高透磁率層１６４を形成すると、実施の形態１と同様、高透磁率層１６４の先端部が磁化自由層２の外周から絶縁体層１６３の厚み分だけ離れた位置に位置整合的に形成されるため、磁化自由層２における磁束分布のばらつきが小さくなる。このため、書き込み用ワード線１４が磁化自由層２に対して位置ずれして形成されたとしても、その影響は小さくなり、書き込み用ワード線１４の位置ずれによるＴＭＲ素子１０Ｃの書き込み特性のばらつきが生じにくくなる利点もある。
なお、ＴＭＲ素子１０Ｃの平面形状は楕円形であるのがよい。これは、長軸方向端部が滑らかな曲線形状を有する形状とすることで、末端の不連続領域に高磁場や磁極（magnetic pole）が形成されるのを防止して、スムーズな磁化の反転を可能にする磁気メモリ素子からなる磁気メモリ装置を提供することができる。
次に、図２１に示したＭＲＡＭの作製工程のフローを、図２２〜２４の要部断面図によって説明する。但し、下部構造を形成する工程は実施の形態１と同様であるから、これについては省略し、既に読み出し用ランディングパッド１４４の上に読み出し用接続プラグ１４３が形成されているものとする。また、図２２〜２４は、簡略化のため層間絶縁膜５０より上部のみを示し、ＴＭＲ素子１０Ｃ付近の要部の断面のみを示す。
まず、読み出し用接続プラグ１４３の上部にＣＶＤ法により層間絶縁膜として酸化シリコン膜を堆積させた後、フォトリソグラフィとドライエッチングによりパターニングし、配線溝と開口部とを形成する。次に、表面全体にバリア層であるタンタルまたは窒化タンタルの薄膜（図示省略）と高透磁率層１６１とをスパッタ法により積層して形成する。高透磁率層１６１の材料としては、ニッケル鉄合金、コバルト鉄合金やアモルファス磁性体材料などの高透磁率材料を用いる。次に、全面に配線材料層である銅層をメッキ法により成膜し、配線溝と開口部に銅を埋め込む。銅層はＣＶＤ法で形成してもよい。続いて、ＣＭＰ法により、初めに銅層を研磨し、次に磁性体層１６１およびバリア層を研磨して、表面を平坦化するとともに、配線溝と接続孔以外に付着した銅層、高透磁率層１６１およびバリア層を除去し、図２２（ａ）に示すように、表面以外の面が高透磁率層１６１で被覆され、クラッド構造を有する書き込み用ワード線１４と読み出し用ランディングパッド１４２を得る。
次に、図２２（ｂ）に示すように、全面にスパッタ法によって酸化アルミニウム（アルミナ）からなる絶縁層１６２を例えば５０ｎｍの厚さに堆積させた後、フォトリソグラフィ技術とドライエッチングによりパターニングして、読み出し用接続孔１４５を形成する。
次に、図２２（ｃ）に示すように、ＴＭＲ素子１０Ｃを構成するバリア層８、反強磁性体層５、磁化固定層４、トンネルバリア層３、磁化自由層２、そしてトップコート層１を、順次ＰＶＤ法で堆積させる。ここでバリア層８としては、窒化チタン、タンタルまたは窒化タンタルが用いられる。反強磁性体層５としては、例えば、鉄−マンガン、ニッケル−マンガン、白金−マンガン、イリジウム−マンガン等の合金を用いる。磁化固定層４としては、ニッケル、鉄、及び／又はコバルトの合金材料を用いる。磁化固定層４は、反強磁性体層５との交換結合によって磁化の方向がピニング（ｐｉｎｎｉｎｇ：固定）される。トンネルバリア層３としては、通常、酸化アルミニウム（アルミナ）が用いられる。このアルミナ膜は、０．５〜５ｎｍと非常に薄いため、ＡＬＤ法、またはアルミニウムをスパッタリングによって堆積させた後、プラズマ酸化するといった方法で形成する。磁化自由層２としても、磁化固定層４と同様、ニッケル、鉄、及び／又はコバルトの合金材料を用いる。この層は、外部磁場の印加によって、磁化方向を磁化固定層４の磁化方向に対して平行または反平行にすることができる。トップコート層１は、バリア層８と同一材料で形成する。次に、ＣＶＤ法によりタングステンまたは窒化チタンからなるビット線接続層９を５０ｎｍの厚さに堆積させる。さらに、ＣＶＤ法により窒化シリコン膜１０１を堆積させる。
次に、図２３（ｄ）に示すように、図示を省略したフォトレジストをマスクにして、多層膜１０１、９および１〜４をエッチングして、ＴＭＲ素子１０Ｃの楕円形状にパターニングする。
次に、図２３（ｅ）に示すように、酸化アルミニウム膜を全面にスパッタ法によって堆積させた後、エッチバックによって上記多層膜１０１、９および１〜４の側面に絶縁体層１６３を形成する。絶縁体層１６３の材料として、酸化アルミニウムの代わりに、ＣＶＤ法やＡＬＤ法で形成した酸化シリコン、酸化窒化シリコンまたは窒化シリコン等の絶縁体を用いてもよい。
次に、図２３（ｆ）に示すように、ニッケル鉄合金ＮiＦeまたはコバルト鉄合金ＣoＦe等の高透磁率材料をスパッタ法によって堆積させた後、エッチバックにより側面にのみ高透磁率材料を残し、高透磁率層１６４を形成する。この際、高透磁率層１６４の先端部が磁化自由層２の位置にくるようにエッチング量を調整する。
次に、図２４（ｇ）に示すように、フォトリソグラフィ技術によって引き出し配線１０６の形状にパターニングされたフォトレジスト１０２を形成し、これをマスクにしてエッチングして、反強磁性体層５、バリア層８および絶縁層１６２を引き出し配線１０６の形状にパターニングする。この際、同じマスクを用いてエッチングして、絶縁体層１６３および高透磁率層１６４の平面形状を、図２１（ａ）に示した形状にパターニングする。あるいは、引き出し配線１０６の形成とは別にマスクを設け、これを用いたエッチングにより、絶縁体層１６３および高透磁率層１６４の平面形状を所望の形状にパターニングしてもよい。
次に、図２４（ｈ）に示すように、プラズマＣＶＤ法によって酸化シリコンからなる層間絶縁膜５６を堆積させた後、ＣＭＰにより表面を平坦化して、タングステンまたは窒化チタンからなるビット線接続層９を露出させる。
図示は省略するが、この後、標準的な配線形成技術によって、読み出し用ビット線１５を形成する。読み出し用ビット線１５の材料としては、アルミニウム合金、銅または窒化チタンを用いることができる。次に、層間絶縁膜５４を堆積させた後、標準的な配線形成技術によって、書き込み用ビット線１３や周辺回路の配線やボンディングパッド領域を形成する。更に、全面にプラズＣＶＤ法により窒化シリコン膜からなる絶縁膜を堆積させ、ボンディングパッド部を開口して、ＭＲＡＭ製造のウェーハプロセス工程を完了させる。
図示は省略するが、実施の形態３と同様にして、高透磁率層１６４を、先端部が湾曲して磁化自由層２の側に凸形に突き出た形状に形成してもよい。このようにすると、高透磁率層１６４の中を伝わってきた磁束がスムーズに効率よく磁化自由層２に向かうようにすることができ、磁束集中効果が高められる。
以上に説明したように、本実施の形態に基づくＭＲＡＭの構造と製造方法によれば、ＴＭＲ素子１０Ｃの磁化自由層２と高透磁率層１６４とが自己整合的に位置決めして形成され、さらに書き込み用ワード線１４にも高透磁率層１６１が配設されているため、ＴＭＲ素子１０Ｃの磁化自由層２に効率よく磁束を集中させ、書き込み電流を低減させることができるとともに、アライメントずれを減らし、ＴＭＲ素子１０Ｃの書き込み特性のばらつきを抑えることができる。
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。本発明は、高透磁率層が、書き込み用ワード線１４の周囲のうち、ＴＭＲ素子に対向する対向面以外の面の少なくとも一部に、対向面の位置よりもＴＭＲ素子側に、ＴＭＲ素子に対して直接または間接に設けられている以外には、その位置や形状は問わない。
ＭＲＡＭは、高速かつ不揮発性の大容量メモリとしてユビキタス時代に必要不可欠なものであると考えられており、あらゆる電子装置、とりわけ、高速化、低消費電力化、高集積化などの、一層の高性能化が要求されている情報通信機器、特に携帯端末などの個人用小型機器に好適である。
本発明の実施の形態１に基づくＭＲＡＭの要部断面図である。 同、１Ｔ１Ｊ型のＭＲＡＭのメモリセルの断面図である。 同、ＭＲＡＭの書き込み用ワード線とその周囲における磁束分布の計算結果を示す説明図である。 同、ＭＲＡＭおよび比較例１と２のＭＲＡＭにおいて、磁化方向を反転させるのに必要な電流値を示すグラフである。 同、ＭＲＡＭの作製工程を示す要部断面図である。 同、ＭＲＡＭの作製工程を示す要部断面図である。 同、ＭＲＡＭの作製工程を示す要部断面図である。 同、変形例の１Ｔ１Ｊ型のＭＲＡＭのメモリセルの断面図である。 本発明の実施の形態２に基づくＭＲＡＭの作製工程の一部を示す要部断面図である。 同、ＭＲＡＭの作製工程の一部を示す要部断面図である。 本発明の実施の形態３に基づくＭＲＡＭの要部断面図である。 同、ＭＲＡＭの書き込み用ワード線とその周囲における磁束分布の計算結果を示す説明図である。 同、ＭＲＡＭにおいて、磁化方向を反転させるのに必要な電流値を示すグラフである。 同、ＭＲＡＭの作製工程の一部を示す要部断面図である。 本発明の実施の形態４に基づくＭＲＡＭの要部断面図である。 同、ＭＲＡＭの作製工程の一部を示す要部断面図である。 同、ＭＲＡＭの作製工程の一部を示す要部断面図である。 本発明の実施の形態５に基づくＭＲＡＭの要部断面図である。 同、ＭＲＡＭの作製工程の一部を示す要部断面図である。 同、ＭＲＡＭの作製工程の一部を示す要部断面図である。 本発明の実施の形態６に基づくＭＲＡＭの要部平面図（ａ）と要部断面図（ｂ）とである。 同、ＭＲＡＭの作製工程の一部を示す要部断面図である。 同、ＭＲＡＭの作製工程の一部を示す要部断面図である。 同、ＭＲＡＭの作製工程の一部を示す要部断面図である。 ＭＲＡＭのＴＭＲ素子の概略斜視図である。 ＭＲＡＭのメモリ部の一部を示す拡大斜視図である。 １Ｔ１Ｊ型のＭＲＡＭの等価回路図である。 １Ｔ１Ｊ型のＭＲＡＭの等価回路図である。 従来の１Ｔ１Ｊ型のＭＲＡＭのメモリセルの一例（比較例１）を示す断面図である。 ＭＲＡＭの書き込み時の磁界応答特性図である。 ＭＲＡＭの読み出し動作を示す原理図である。 特許文献１に開示されているのと同様の高透磁率層を、図２９に示したＭＲＡＭの書き込み用ワード線に設けた例（比較例２）を示す断面図である。 比較例１と２のＭＲＡＭの書き込み用ワード線とその周囲とにおける磁束分布の計算結果を示す説明図である。
符号の説明
１…トップコート層、２…磁化自由層（記憶層）、３…トンネルバリア層、
４…磁化固定層、５…反強磁性体層、６…引き出し電極層、７…支持基板、
８…バリア層、９…ビット線接続層、１０Ａ、１０Ｂ、１０Ｃ…ＴＭＲ素子、
１１…ビット線、１３…書き込み用ビット線、１４…書き込み用ワード線、
１５…読み出し用ビット線、１６…読み出し用ワード線（ゲート電極）、
１７…センス線、１８…読み出し用電界効果トランジスタ（選択用トランジスタ）、
１９…書き込み用ビット線電流駆動回路、２０…書き込み用ワード線電流駆動回路、
２１…読み出し用ビット線駆動回路、２２…読み出し用ワード線駆動回路、
２３…センスアンプ、２５、２６、２７…接続孔、３０…シリコン基板、
３１…ウエル領域、３２…酸化シリコン膜（例えばＳＴＩ）、３３…ドレイン電極、
３４…ドレイン領域、３５…ゲート絶縁膜、３６…ソース領域、３７…ソース電極、
４０…読み出し配線、４１、４４…読み出し用接続プラグ、４２…絶縁性側壁、
４３、４５…読み出し用ランディングパッド、４６…絶縁性側壁、
５０〜５４…層間絶縁膜、５５…絶縁膜、５６…層間絶縁膜、６０…複合体、
６１…高透磁率層、６２…絶縁層、６３…絶縁体層、６４…高透磁率層、
６５…絶縁体層、６６…高透磁率層、６７…絶縁体層、６８…高透磁率層、
８１、８３…フォトレジスト、８２、８４…開口部、９１…フォトレジスト、
９２…開口部、９３…窒化シリコン膜、１０１…窒化シリコン膜、
１０２…フォトレジスト、１０６…引き出し配線、１４０…読み出し配線、
１４１、１４３…読み出し用接続プラグ、
１４２、１４４…読み出し用ランディングパッド、１４５…読み出し用接続孔、
１６１…高透磁率層、１６２…絶縁層、１６３…絶縁体層、１６４…高透磁率層

Claims (31)

  1. 磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層とがこの順に積層された積層体からなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁化自由層の側に配置された第１配線と、前記磁化固定層の側で絶縁層を介して前記トンネル磁気抵抗効果素子に対向配置された第２配線とを用いて前記トンネル磁気抵抗効果素子へ書き込みを行うように構成され、前記第２配線の周囲のうち、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部に高透磁率層が設けられている磁気メモリ装置であって、前記高透磁率層が前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に延設されている、磁気メモリ装置。
  2. 前記高透磁率層が前記絶縁層よりも前記トンネル磁気抵抗効果素子側へ突設されている、請求項１に記載した磁気メモリ装置。
  3. 前記高透磁率層が絶縁体層を介して前記積層体の側面に設けられ、前記磁化自由層の位置まで延設されている、請求項１に記載した磁気メモリ装置。
  4. 前記絶縁体層が前記積層体の前記側面から前記第２配線の側面にまで連設されている、請求項３に記載した磁気メモリ装置。
  5. 前記絶縁体層が前記第２配線の側面には存在せず、露出したこの側面にも前記高透磁率層が設けられている、請求項３に記載した磁気メモリ装置。
  6. 前記高透磁率層が前記側面と前記第２配線の底面とに亘って設けられている、請求項４又は５に記載した磁気メモリ装置。
  7. 前記高透磁率層の先端部が前記磁化自由層の側に湾曲して形成されている、請求項３に記載した磁気メモリ装置。
  8. 前記第２配線と前記積層体とが、前記第２配線の幅方向においてほぼ同一パターンに形成され、このパターンの少なくとも側面に前記高透磁率層が設けられている、請求項３に記載した磁気メモリ装置。
  9. 前記トンネル磁気抵抗効果素子の前記磁化固定層の側で、前記トンネル磁気抵抗効果素子に電気的に接続されている読み出し用の第３配線が、前記第２配線のエリア内の少なくとも一部を貫通して、この第２配線とは電気的に絶縁された状態で形成された接続孔内に設けられている、請求項３に記載した磁気メモリ装置。
  10. 前記接続孔の側壁に絶縁層が形成され、この絶縁層の内側に前記第３配線が埋設されている、請求項９に記載した磁気メモリ装置。
  11. 前記接続孔が前記第２配線のエリア内を貫通している、請求項９に記載した磁気メモリ装置。
  12. 磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層とがこの順に積層された積層体からなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、前記磁化自由層の側に配置された第１配線と、前記磁化固定層の側で絶縁層を介して前記トンネル磁気抵抗効果素子に対向配置された第２配線とを用いて前記トンネル磁気抵抗効果素子へ書き込みを行うように構成され、前記第２配線の周囲のうち、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部に高透磁率層が設けられている磁気メモリ装置であって、更に第２の高透磁率層が前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に設けられ、前記高透磁率層と前記第２の高透磁率層とが前記第２配線の周囲に磁束の閉ループを形成する、磁気メモリ装置。
  13. 前記第２の高透磁率層が絶縁体層を介して前記積層体の側面に、少なくとも前記磁化固定層の位置から前記磁化自由層の位置まで設けられている、請求項１２に記載した磁気メモリ装置。
  14. 前記高透磁率層の先端部が前記磁化自由層の側に湾曲して形成されている、請求項１３に記載した磁気メモリ装置。
  15. 前記トンネル磁気抵抗効果素子の前記磁化自由層の側で、前記第１配線が前記トンネル磁気抵抗効果素子とは電気的に絶縁された書き込み用の第４配線と、前記トンネル磁気抵抗効果素子に電気的に接続された読み出し用の第５配線とからなる、請求項１又は１２に記載した磁気メモリ装置。
  16. 前記第１配線が、前記読み出し用の配線と書き込み用の配線とを兼ねている、請求項１又は１２に記載した磁気メモリ装置。
  17. 前記第１配線と前記第２配線とが交差して配置され、その交差点に前記トンネル磁気抵抗効果素子が配置されている、請求項１又は１２に記載した磁気メモリ装置。
  18. 前記磁化固定層と前記磁化自由層との間に前記トンネルバリア層が挟持され、前記第１又は前記第４配線と前記第２配線とにそれぞれ電流を流すことによって誘起される磁界で前記磁化自由層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成された、請求項１、１２及び１５のいずれか１項に記載した磁気メモリ装置。
  19. 請求項１に記載した磁気メモリ装置の製造方法であって、前記第２配線を形成する工程と、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部において前記第２配線の周囲に高透磁率層を設け、この際、前記高透磁率層を前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に延設する工程を有する、磁気メモリ装置の製造方法。
  20. 前記高透磁率層を前記絶縁層よりも前記トンネル磁気抵抗効果素子側へ突出させて設ける、請求項１９に記載した磁気メモリ装置の製造方法。
  21. 前記積層体の側面に絶縁体層を形成する工程と、前記高透磁率層をこの絶縁体層に積層して前記磁化自由層の位置まで設ける工程を有する、請求項１９に記載した磁気メモリ装置の製造方法。
  22. 前記絶縁体層を前記積層体の前記側面から前記第２配線の側面にまで形成する、請求項２１に記載した磁気メモリ装置の製造方法。
  23. 前記絶縁体層を前記第２配線の側面には形成せず、前記高透磁率層を前記絶縁体層から前記第２配線の露出した側面にまで連続して設ける、請求項２１に記載した磁気メモリ装置の製造方法。
  24. 前記高透磁率層を前記側面と前記第２配線の底面とに亘って設ける、請求項２２又は２３に記載した磁気メモリ装置の製造方法。
  25. 前記積層体の側面を前記磁化自由層の位置まで被覆する第１絶縁体層を形成する工程と、前記磁化自由層の位置を被覆しない第２絶縁体層を前記第１絶縁体層に積層する工程とを有し、前記第１及び前記第２絶縁体層に積層して、先端部が前記磁化自由層の側に湾曲した前記高透磁率層を形成する、請求項２１に記載した磁気メモリ装置の製造方法。
  26. 前記第２配線の幅方向における前記第２配線と前記積層体とをほぼ同一パターンに自己整合的に形成する工程と、このパターンの少なくとも側面に前記高透磁率層を位置整合的に形成する工程とを有する、請求項２１に記載した磁気メモリ装置の製造方法。
  27. 前記積層体の側面に形成された前記絶縁体層をマスクに用いて、前記第２配線の幅方向の形状をパターニングする、請求項２６に記載した磁気メモリ装置の製造方法。
  28. 前記第２配線のエリア内の少なくとも一部を貫通して前記接続孔を形成する工程と、前記接続孔内に前記第２配線とは電気的に絶縁された前記第３配線を形成する工程とを経て、請求項９〜１１のいずれか１項に記載した磁気メモリ装置を製造する、請求項１９に記載した磁気メモリ装置の製造方法。
  29. 請求項１２に記載した磁気メモリ装置の製造方法であって、前記第２配線を形成する工程と、前記トンネル磁気抵抗効果素子に対向する対向面以外の面の少なくとも一部において前記第２配線の周囲に前記高透磁率層を設ける工程と、前記対向面の位置よりも前記トンネル磁気抵抗効果素子側に前記第２の高透磁率層を設ける工程とを有する、磁気メモリ装置の製造方法。
  30. 前記積層体の側面に絶縁体層を形成する工程と、前記第２の高透磁率層をこの絶縁体層に積層して少なくとも前記磁化固定層の位置から前記磁化自由層の位置まで設ける工程を有する、請求項２９に記載した磁気メモリ装置の製造方法。
  31. 前記積層体の側面を前記磁化自由層の位置まで被覆する第１絶縁体層を形成する工程と、前記磁化自由層の位置を被覆しない第２絶縁体層を前記第１絶縁体層に積層する工程とを有し、前記第１及び前記第２絶縁体層に積層して、先端部が前記磁化自由層の側に湾曲した前記第２の高透磁率層を形成する、請求項３０に記載した磁気メモリ装置の製造方法。
JP2004160824A 2004-05-31 2004-05-31 磁気メモリ装置及びその製造方法 Pending JP2005340715A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004160824A JP2005340715A (ja) 2004-05-31 2004-05-31 磁気メモリ装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004160824A JP2005340715A (ja) 2004-05-31 2004-05-31 磁気メモリ装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005340715A true JP2005340715A (ja) 2005-12-08

Family

ID=35493894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160824A Pending JP2005340715A (ja) 2004-05-31 2004-05-31 磁気メモリ装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005340715A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227880B2 (en) 2009-09-04 2012-07-24 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2014518015A (ja) * 2011-05-16 2014-07-24 マイクロン テクノロジー， インク． スピントルクトランスファーメモリセル構造および方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227880B2 (en) 2009-09-04 2012-07-24 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2014518015A (ja) * 2011-05-16 2014-07-24 マイクロン テクノロジー， インク． スピントルクトランスファーメモリセル構造および方法
US9165627B2 (en) 2011-05-16 2015-10-20 Micron Technology, Inc. Spin torque transfer memory cell structures and methods

Similar Documents

Publication Publication Date Title
JP4952725B2 (ja) 不揮発性磁気メモリ装置
JP4384196B2 (ja) スピンｆｅｔ、磁気抵抗効果素子及びスピンメモリ
JP3863484B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP5460606B2 (ja) 分離ｃｐｐアシスト書込を行うスピン注入ｍｒａｍデバイス
JP4080982B2 (ja) 磁気メモリ
KR101154468B1 (ko) 고체 메모리 장치와 고체 메모리 셀의 배열 방법
US20050270828A1 (en) Magnetic memory device and manufacturing method thereof
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
JP2007081280A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2005050907A (ja) 磁気抵抗効果素子および磁気メモリ
JP2006278645A (ja) 磁気メモリ装置
US6958503B2 (en) Nonvolatile magnetic memory device
JP2012209358A (ja) 磁気記憶素子および磁気記憶装置
JP2007281247A (ja) スピンメモリ
JP4341355B2 (ja) 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法
JP5277629B2 (ja) 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置
JP3596536B2 (ja) 磁気メモリ装置およびその製造方法
US7683446B2 (en) Magnetic memory using spin injection flux reversal
JP2003282837A (ja) 磁気メモリ装置およびその製造方法
JP2009224477A (ja) 半導体記憶装置及びその製造方法
JP5327293B2 (ja) 不揮発性磁気メモリ装置
JP2005303231A (ja) 磁気メモリ装置
JP2005340715A (ja) 磁気メモリ装置及びその製造方法
JP2006173472A (ja) 磁気記憶装置およびその製造方法
JP2005175374A (ja) 磁気メモリ装置及びその製造方法

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125