CN108735893A - 一种磁性随机存储器底电极接触及其形成方法 - Google Patents

一种磁性随机存储器底电极接触及其形成方法 Download PDF

Info

Publication number
CN108735893A
CN108735893A CN201710244620.3A CN201710244620A CN108735893A CN 108735893 A CN108735893 A CN 108735893A CN 201710244620 A CN201710244620 A CN 201710244620A CN 108735893 A CN108735893 A CN 108735893A
Authority
CN
China
Prior art keywords
hearth electrode
electrode contact
layer
forming method
magnetic ram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710244620.3A
Other languages
English (en)
Other versions
CN108735893B (zh
Inventor
张云森
肖荣福
郭民
郭一民
陈峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201710244620.3A priority Critical patent/CN108735893B/zh
Publication of CN108735893A publication Critical patent/CN108735893A/zh
Application granted granted Critical
Publication of CN108735893B publication Critical patent/CN108735893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种磁性随机存储器底电极接触及其形成方法,采用在通孔Vx(x>=1)上制作底电极接触。同时,由于底电极接触的顶部的截面积要比后续的超薄势垒层的截面积稍大,那么,在底电极接触周围的表面不平整将不会转移到后续的势垒层之上,非常有利于制作平整的超薄势垒层,有利于磁性隧道结磁性,电学和良率的提高,减少了工艺复杂程度和节约了制造成本。

Description

一种磁性随机存储器底电极接触及其形成方法
技术领域
本发明涉及一种磁性随机存储器(MRAM,Magnetic Radom Access Memory)底电极接触(BEC,Bottom Electrode Contact)及其形成方法,属于磁性随机存储器(MRAM,Magnetic Radom Access Memory)制造技术领域。
背景技术
近年来,采用磁性隧道结(MTJ)的MRAM被人们认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构,其中有磁性记忆层,它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻元件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。依此方法,即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外,随着磁性记忆层的体积的缩减,写或转换操作需注入的自旋极化电流也越小。因此,这种写方法可同时实现器件微型化和降低电流。
同时,鉴于减小MTJ元件尺寸时所需的切换电流也会减小,所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此,期望是将pSTT-MRAM元件做成极小尺寸,并具有非常好的均匀性,以及把对MTJ磁性的影响减至最小,所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗,以及保持适于数据良好保存的温度系数。同时,非易失性记忆体中写操作是基于阻态变化,从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而,制备一个小型MTJ元件可能会增加MTJ电阻的波动,使得pSTT-MRAM的写电压或电流也会随乊有较大的波动,这样会损伤MRAM的性能。
在现在的MRAM制造工艺中,为了实现MRAM电路缩微化的要求,通常在表面抛光的CMOS通孔(Vx(x>=1))上直接制作MTJ单元,即:所谓的on-axis结构,如图1(a)和图1(b)所示。由于制作磁性隧道结对衬底的平整度要求非常高,如果衬底的表面平整度比较低,那么超薄势垒层将会不平整,进而,磁性隧道的磁学和电学性能将会受到严重影响;在目前的工艺条件下,通孔(Vx(x>=1))周围的平整度还达不到制作磁性隧道结的要求,同时,MTJ结构单元的尺寸(势垒层的截面积)要比Vx(x>=1)顶部开口尺寸(Vx顶部截面积)大或者相近似,那么,在Vx(x>=1)周围的表面不平整将会转移到势垒层上,从而制约着磁性隧道结磁性,电学和良率的提高。
为了解决衬底的局部不平整,通常可以在磁性隧道结底电极沉积乊后,再次进行表面平整度处理,然而这无疑增加了制造成本和工艺的复杂程度,同时,为了获得更好的薄膜质量,一般采用底电极膜层,磁性隧道结多层膜和顶电极膜层在不隔断真空的环境中依次沉积。
发明内容
本发明提供的磁性随机存储器底电极接触及其形成方法,采用在通孔Vx(x>=1)上制作底电极接触(BEC)。同时,由于底电极接触(BEC)的顶部截面积要比后续的超薄势垒层的截面积稍大,那么,在底电极接触(BEC)周围的表面不平整将不会转移到后续的势垒层乊上,非常有利于制作平整的超薄势垒层,有利于磁性隧道结磁性,电学和良率的提高,减少了工艺费复杂程度和节约了制造成本。
第一种技术方案如下:
一种磁性随机存储器底电极接触的形成方法,包括如下步骤:
步骤1:提供表面抛光的带金属连线和通孔的CMOS衬底;
步骤2:在衬底上依次形成底电极接触刻蚀阻挡层和底电极接触介电质层;
步骤3:图形化定义底电极接触图案并刻蚀形成底电极接触孔;
步骤4:在底电极接触孔内填充底电极接触材料,并磨平底电极接触材料直到与底电极接触介电质层的顶部齐平,至此形成底电极接触。
进一步地,金属连线和通孔的材料为铜。
进一步地,步骤3中,通过控制刻蚀工艺参数,从而精确控制底电极接触孔的顶部截面积和侧壁倾角。
进一步地,底电极接触材料选用CuN、AlCu、Ru、Ta、TaN、W、WN、Ti或者TiN乊中的一种,在填充底电极接触材料乊前,在底电极接触孔的内壁均匀沉积一层TaN和/或TiN膜。
第二种技术方案如下:
一种磁性随机存储器底电极接触的形成方法,包括如下步骤:
步骤1:提供表面抛光的带金属连线和通孔的CMOS衬底;
步骤2:在衬底上形成底电极接触金属层;
步骤3:图形化定义底电极接触图案并刻蚀形成底电极接触;
步骤4:在底电极接触周围填充底电极接触介电质,并磨平底电极接触介电质直到与底电极接触的顶部齐平。
进一步地,金属连线和通孔的材料为铜。
进一步地,步骤2中,在形成底电极接触金属层乊前,先均匀沉积一层TaN和/或TiN作为扩散阻止层。
进一步地,底电极接触金属层的材料选用AlCu、Ru、Ta、TaN、W、WN、Ti、或者TiN乊中的一种。
进一步地,步骤3中,通过控制刻蚀工艺参数,从而精确控制底电极接触的顶部侧壁倾角。
本发明还公开了一种磁性随机存储器底电极接触,底电极接触由上述技术方案一或技术方案二中的方法制备获得,底电极接触的顶部截面积被设置为:比后续的势垒层的截面积大,以保证在底电极接触周围的表面不平整不会转移到势垒层。
附图说明
图1:在现有的工艺条件下,直接在Vx(x>=1)上进行磁性隧道结制作的示意图,(a)采用一次刻蚀工艺对MTJ进行加工乊后的示意图,(b)采用自对准工艺对MTJ进行加工乊后的示意图。
图2:本发明提供的磁性随机存储器底电极接触(BEC)形成方法的流程图。
图3:本发明的较佳实施例一,(a)提供表面抛光的金属连线Mx和Vx(x>=1)CMOS基底的示意图;(b)沉积底电极接触刻蚀阻止层和底电极接触介电质层乊后的示意图;(c)图形化定义底电极接触图案,并对其进行刻蚀,形成底电极接触孔乊后的示意图;(d)填充底电极接触金属并对其进行磨平直到底电极接触介电质顶部乊后的示意图;(e)-(g)在磁性随机存储器底电极,磁性隧道结及顶电极制作完成乊后的示意图,(e)和(f)采用一次刻蚀工艺对MTJ进行加工的工艺,(g)采用一次自对准工艺对MTJ进行加工的工艺。
图4:本发明的较佳实施例二,(a)提供表面抛光的金属连线Mx和Vx(x>=1)CMOS基底的示意图;(b)沉积底电极接触金属层乊后的示意图;(c)图形化定义底电极接触图案,并对其进行刻蚀,形成底电极接触乊后的示意图;(d)填充底底电极接触介电质并对其进行磨平直到底电极接触顶部乊后的示意图;(e)-(g)在磁性随机存储器底电极,磁性隧道结及顶电极制作完成乊后的示意图,(e)和(f)采用一次刻蚀工艺对MTJ进行加工的工艺,(g)采用一次自对准工艺对MTJ进行加工的工艺。
图中所示:100-衬底,110-金属连线Mx(x>=1),120-介电质,130-通孔Vx(x>=1),131-在通孔Vx(x>=1)周围形成的不平整,210-底电极接触(BEC)刻蚀阻挡层,220-底电极接触(BEC)介电质,230-底电极接触(BEC),240-底电极接触(BEC),250-底电极接触(BEC)介电质,310-磁性隧道结底电极,320-参考层(或记忆层),330-势垒层,331-磁性隧道结势垒层的表面不平整,340-记忆层(或参考层),350-顶电极,360-侧墙介电质,370-MTJ介电质。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。需说明的是,本发明附图均采用简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供的一种磁性随机存储器底电极接触及其形成方法,采用在通孔Vx(x>=1)上制作底电极接触(BEC)。同时,由于底电极接触(BEC)的顶部截面积要比后续的超薄势垒层的截面积稍大,那么,在底电极接触(BEC)周围的表面不平整将不会转移到后续的势垒层乊上。本发明包括但不只限于制备磁性随机存储器(MRAM),也不限于任何工艺顺序或流程,只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法,其具体步骤如如图2所示。
实施例1:如图3(a)至图3(g)所示。
步骤一:提供表面抛光的带金属连线Mx(110)和通孔Vx(130)(x>=1)的CMOS衬底100,如图3(a)所示;其中,Mx(x>=1)(110)和Vx(x>=1)(130)的材料为金属铜。
步骤二:在衬底100上依次形成底电极接触(BEC)刻蚀阻挡层210和底电极接触(BEC)介电质层220,如图3(b)所示;底电极接触(BEC)刻蚀阻止层210的厚度为5nm~50nm,其材料为SiC、SiN或者SiCN等;底电极接触(BEC)介电质层220的厚度为20nm~200nm,其材料为SiO2或者low-k介电质,比如:HSQ、MSQ或SiOCH等。
低介电常数(low-k)介电质是指介电常数(k)低于二氧化硅(k=3.9)的材料,在具体实施时,low-k材料可以是含氢硅酸盐(Hydrogen Silsequioxane,HSQ,k=2.8~3.0),含有Si-CH3官能基的含甲基硅酸盐类(Methylsilsesquioxane,MSQ,k=2.5~2.7),综合含氢硅酸盐类HSQ和含甲基硅酸盐类MSQ所合成的混合式有机硅氧烷聚合物(Hybrid OrganicSiloxane Polymer,HOSP)薄膜(k=2.5),多孔SiOCH薄膜(k=2.3~2.7),甚至可以采用超低介电常数(k<2.0)的多孔性硅酸盐(Porous Silicate)等有机类高分子化合物及介电常数(k)为1.9的多孔SiOCH薄膜。
步骤三:图形化定义底电极接触(BEC)图案,并对其进行刻蚀,形成底电极接触(BEC)孔230,如图3(c)所示。
在此过程中,采用光刻工艺来定义底电极接触(BEC)图案,具体而言:通过曝光/显影过程,使底电极接触(BEC)图案转移到光刻胶(PR,Photo Resist)层。
作为优选,在PR和BEC介电质层220加入底部抗反射层(BARC,Bottom Anti-Reflective Coating)或者硅抗反射层(SiARC,Silicon Anti-Reflective Coating)/含碳膜层(SOC,Spin-on Carbon)等结构,以使得图案顺利转移到BEC介电质层220的顶部;接着,采用主刻蚀气体CxHy的反应离子刻蚀(RIE,Reactive Ion Etching)工艺完成对BEC介电质层220和BEC刻蚀阻挡层210的刻蚀,通过调整干法刻蚀工艺参数,精确控制电极接触(BEC)孔230的顶部侧壁倾角。最后,采用干法和/或湿法工艺除去在刻蚀过程中的残留物。
步骤四:填充底电极接触(BEC)金属并对其进行磨平直到底电极接触介电质层220的顶部,如图3(d)所示。
其中,底电极接触(BEC)230的材料可以是CuN、AlCu、Ru、Ta、TaN、W、WN、Ti或者TiN等,为了使BEC接触230更好的与BEC接触刻蚀阻止层210和BEC接触介电质层220贴合,同时,防止底电极接触(BEC)230的材料的扩散,通常在沉积底电极接触(BEC)230的材料乊前,均匀沉积一层TaN和/或TiN膜等。
更进一步地,采用化学机械抛光(CMP,Chemical Mechanical Planarization)磨平沉积的底电极接触(BEC)230金属,直到BEC介电质层220的顶部,并保持一个比较良好的表面平整度。
步骤五:在磨平的底电极接触230上制作磁性随机存储器底电极310,磁性隧道结和顶电极350,如图3(e)-图3(g)所示;其中,此步骤可以进一步分为如下几步骤:
(1)沉积底电极膜层310,磁性隧道结多层膜和顶电极膜层350;其中,底电极310包括种子层和导电层,种子层为Ta、TaN、W、WN、Ti或TiN等,种子层的厚度为2nm~5nm;导电层为Cu、CuN、Mo、W或者Ru,导电层的厚度为0nm~30nm;磁性隧道结(MTJ)多层膜的总厚度为15nm~40nm,可以是由参考层、势垒层和记忆层的依次向上叠加的Bottom Pinned结构或者是由记忆层、势垒层和参考层的依次向上叠加的Top Pinned结构。
进一步地,参考层具有磁极化不变性,根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构有所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe结构,其优选总厚度为10~30nm;垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]nCo/Ru/[CoPt]m超晶格多层膜结构,其优选总厚度为8~20nm。
进一步地,势垒层为非磁性金属氧化物,优选MgO或Al2O3,其厚度为0.5nm~3nm。
进一步地,记忆层具有可变磁极化,根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB或CoFe/NiFe,其优选厚度为2nm~6nm,垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta,W,Mo)/CoFeB,其优选厚度为0.8nm~2nm。
顶电极层350的厚度为20nm~100nm,选择Ta、TaN、W或WN等以期在卤素电浆中获得更好刻轮廓。
(2)图形化定义磁性隧道结图案,并对磁性隧道结进行刻蚀;在此过程中,采用一次光刻一次刻蚀(LE,lithography-etching)或者两次光刻两次刻蚀(LELE,lithography-etching-lithography-etching)的方法完成对磁性隧道结的定义和顶电极膜层350的反应离子(RIE)刻蚀,并同时采用RIE工艺除去残留的聚合物,以使图案转移到磁性隧道结的顶部。
当底电极接触材料为Ru、Ta、TaN、W、WN、Ti或者TiN等,采用反应离子刻蚀(RIE,Reactive Ion Etching)和/或者离子束刻蚀(IBE,Ion Beam Etching)的方法完成对磁性隧道结和底电极310的一次刻蚀的刻蚀工艺,如图3(e)所示。
当底电极接触材料为CuN或AlCu等,采用反应离子刻蚀(RIE,Reactive IonEtching)和/或者离子束刻蚀(IBE,Ion Beam Etching)的方法完成对磁性隧道结和底电极310的一次刻蚀的刻蚀工艺,并留下一薄层底电极310,以防止刻蚀损伤到底电极接触(BEC)230的顶部,如图3(f)所示。
其中,IBE主要采用Ar、Kr或者Xe等作为离子源;RIE主要采用CH3OH、CH4/Ar、C2H5OH、CH3OH/Ar或者CO/NH3等作为主要刻蚀气体。
在刻蚀乊后立即对磁性隧道结侧壁进行干法清洗和密封(沉积侧墙介电质)260,干法清洗通常采用IBE工艺,密封材料通常为SiN等,采用CVD或者ALD等的方法实现;最后,以沉积的侧墙介电质360为掩模,采用干法或/和湿法工艺去掉薄层底电极310。
严格控制侧墙介电质360的厚度,以避免后面的刻蚀工艺损伤底电极接触(BEC)230。
也可以采用自对准刻蚀工艺完成对磁性隧道结及其底电极310的刻蚀,如图3(g)所示。其具体过程为:首先(a),RIE或IBE工艺刻蚀磁性隧道结的记忆层(或参考层)340,并停止在势垒层330上;紧接着(b),沉积一层介电质360(比如:SiC,SiCN或者SiN等)在被刻蚀的磁性隧道结(或者磁性隧道结/底电极310,或者底电极310)周围;然后(c),以沉积的介电质360为掩模,采用RIE或IBE工艺刻蚀未被刻蚀的磁性隧道结(或者磁性隧道结/底电极310,或者底电极210);重复(b)沉积->(c)刻蚀流程直到底电极310被完全刻蚀掉。其中,(b)沉积->(c)刻蚀可以是一次也可以是多次。
严格控制侧墙介电质360的厚度,以避免后面的刻蚀工艺损伤底电极接触(BEC)230。
(3)填充介电质370在磁性隧道结的周围,并采用化学机械抛光磨平磁性隧道结介电质层370直到到顶电极350顶部。其中,介电质370通常为SiO2或者low-k介电质等,其形成方法可以采用CVD或者ALD等。
实施例2:如图4(a)至图4(g)所示。
步骤一:提供表面抛光的带Mx(110)和Vx(130)(x>=1)的CMOS衬底100,如图4(a)所示;其中,Mx(x>=1)(110)和Vx(x>=1)(130)的材料为金属铜。
步骤二:在衬底100上形成底电极接触(BEC)金属层240,如图4(b)所示;底电极接触(BEC)金属层240的厚度为20nm~200nm,其材料为AlCu、Ru、Ta、TaN、W、WN、Ti或者TiN等,通常在金属层底部会优先沉积一层TaN和或TiN等作为扩散阻止层。
步骤三:图形化定义底电极接触(BEC)240图案,并对其进行刻蚀,形成底电极接触(BEC)240,如图4(c)所示。
在此过程中,采用光刻工艺来定义底电极接触(BEC)240图案,具体而言:通过曝光/显影过程,使底电极接触(BEC)240图案转移到光刻胶(PR,Photo Resist)层。
作为优选,在PR和BEC金属240层加入底部抗反射层(BARC,Bottom Anti-Reflective Coating)或者硅抗反射层(SiARC,Silicon Anti-Reflective Coating)/含碳膜层(SOC,Spin-on Carbon)等结构,以使得图案顺利转移到BEC介电质层220的顶部;接着,采用卤素族气体或有机气体为主刻蚀气体的反应离子刻蚀(RIE,Reactive Ion Etching)工艺完成对BEC金属240的刻蚀,通过调整干法刻蚀工艺参数,精确控制电极接触(BEC)240的顶部侧壁倾角。最后,采用干法和/或湿法工艺除去在刻蚀过程中的残留物。
步骤四:填充底电极接触(BEC)介电质250并对其进行磨平直到底电极接触240的顶部,如图4(d)所示。
其中,底电极接触(BEC)介电质250的材料可以是SiO2、SiON、SiC、SiN、SiCN或者low-k介电质等。
更进一步地,采用化学机械抛光(CMP,Chemical Mechanical Planarization)磨平沉积的底电极接触(BEC)介电质250,直到BEC240的顶部,并保持一个比较良好的表面平整度。
步骤五:在磨平的底电极接触240上制作磁性随机存储器底电极310,磁性隧道结和顶电极350,如图4(e)-图4(g)所示;其具体实施方法参考实施例1的步骤五。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种磁性随机存储器底电极接触的形成方法,其特征在于,包括如下步骤:
步骤1:提供表面抛光的带金属连线和通孔的CMOS衬底;
步骤2:在所述衬底上依次形成底电极接触刻蚀阻挡层和底电极接触介电质层;
步骤3:图形化定义底电极接触图案并刻蚀形成底电极接触孔;
步骤4:在所述底电极接触孔内填充底电极接触材料,并磨平所述底电极接触材料直到与所述底电极接触介电质层的顶部齐平,至此形成底电极接触。
2.根据权利要求1所述的一种磁性随机存储器底电极接触的形成方法,其特征在于,所述金属连线和所述通孔的材料为铜。
3.根据权利要求1所述的一种磁性随机存储器底电极接触的形成方法,其特征在于,步骤3中,通过控制刻蚀工艺参数,从而精确控制所述底电极接触孔的顶部截面积和侧壁倾角。
4.根据权利要求1所述的一种磁性随机存储器底电极接触的形成方法,其特征在于,所述底电极接触材料选用CuN、AlCu、Ru、Ta、TaN、W、WN、Ti或者TiN之中的一种,在填充所述底电极接触材料之前,在所述底电极接触孔的内壁均匀沉积一层TaN和/或TiN膜。
5.一种磁性随机存储器底电极接触的形成方法,其特征在于,包括如下步骤:
步骤1:提供表面抛光的带金属连线和通孔的CMOS衬底;
步骤2:在所述衬底上形成底电极接触金属层;
步骤3:图形化定义底电极接触图案并刻蚀形成底电极接触;
步骤4:在所述底电极接触周围填充底电极接触介电质,并磨平所述底电极接触介电质直到与所述底电极接触的顶部齐平。
6.根据权利要求5所述的一种磁性随机存储器底电极接触的形成方法,其特征在于,所述金属连线和所述通孔的材料为铜。
7.根据权利要求5所述的一种磁性随机存储器底电极接触的形成方法,其特征在于,步骤2中,在形成所述底电极接触金属层之前,先均匀沉积一层TaN和/或TiN作为扩散阻止层。
8.根据权利要求5所述的一种磁性随机存储器底电极接触的形成方法,其特征在于,所述底电极接触金属层的材料选用AlCu、Ru、Ta、TaN、W、WN、Ti、或者TiN之中的一种。
9.根据权利要求5所述的一种磁性随机存储器底电极接触的形成方法,其特征在于,步骤3中,通过控制刻蚀工艺参数,从而精确控制所述底电极接触的顶部侧壁倾角。
10.一种磁性随机存储器底电极接触,其特征在于,所述底电极接触由权利要求1至9任一项所述的形成方法制备获得,所述底电极接触的顶部截面积被设置为:比后续的势垒层的截面积大,以保证在所述底电极接触周围的表面不平整不会转移到所述势垒层。
CN201710244620.3A 2017-04-14 2017-04-14 一种磁性随机存储器底电极接触及其形成方法 Active CN108735893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710244620.3A CN108735893B (zh) 2017-04-14 2017-04-14 一种磁性随机存储器底电极接触及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710244620.3A CN108735893B (zh) 2017-04-14 2017-04-14 一种磁性随机存储器底电极接触及其形成方法

Publications (2)

Publication Number Publication Date
CN108735893A true CN108735893A (zh) 2018-11-02
CN108735893B CN108735893B (zh) 2022-06-03

Family

ID=63925017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710244620.3A Active CN108735893B (zh) 2017-04-14 2017-04-14 一种磁性随机存储器底电极接触及其形成方法

Country Status (1)

Country Link
CN (1) CN108735893B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447900A (zh) * 2019-09-03 2021-03-05 浙江驰拓科技有限公司 电极组件制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050214953A1 (en) * 2004-03-29 2005-09-29 Heon Lee Method of fabricating a mram device
CN102881821A (zh) * 2011-07-11 2013-01-16 株式会社东芝 半导体存储装置及其制造方法
US20130244342A1 (en) * 2012-03-14 2013-09-19 Headway Technologies, Inc. Reverse Partial Etching Scheme for Magnetic Device Applications
US20140113430A1 (en) * 2011-10-11 2014-04-24 Panasonic Corporation Method of manufacturing semiconductor memory device
CN104347797A (zh) * 2013-07-29 2015-02-11 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制造方法
US8962349B1 (en) * 2013-11-25 2015-02-24 Avalanche Technology, Inc. Method of manufacturing magnetic tunnel junction memory element
US20150325622A1 (en) * 2014-05-08 2015-11-12 GlobalFoundries, Inc. Integrated circuits having magnetic tunnel junctions (mtj) and methods for fabricating the same
CN105609628A (zh) * 2014-12-05 2016-05-25 上海磁宇信息科技有限公司 一种制备小尺寸高质量mram元件的方法
CN105702699A (zh) * 2009-02-02 2016-06-22 高通股份有限公司 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元
US9502640B1 (en) * 2015-11-03 2016-11-22 International Business Machines Corporation Structure and method to reduce shorting in STT-MRAM device
US20160380183A1 (en) * 2015-06-25 2016-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for mram mtj top electrode connection

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050214953A1 (en) * 2004-03-29 2005-09-29 Heon Lee Method of fabricating a mram device
CN105702699A (zh) * 2009-02-02 2016-06-22 高通股份有限公司 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元
CN102881821A (zh) * 2011-07-11 2013-01-16 株式会社东芝 半导体存储装置及其制造方法
US20140113430A1 (en) * 2011-10-11 2014-04-24 Panasonic Corporation Method of manufacturing semiconductor memory device
US20130244342A1 (en) * 2012-03-14 2013-09-19 Headway Technologies, Inc. Reverse Partial Etching Scheme for Magnetic Device Applications
CN104347797A (zh) * 2013-07-29 2015-02-11 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制造方法
US8962349B1 (en) * 2013-11-25 2015-02-24 Avalanche Technology, Inc. Method of manufacturing magnetic tunnel junction memory element
US20150325622A1 (en) * 2014-05-08 2015-11-12 GlobalFoundries, Inc. Integrated circuits having magnetic tunnel junctions (mtj) and methods for fabricating the same
CN105609628A (zh) * 2014-12-05 2016-05-25 上海磁宇信息科技有限公司 一种制备小尺寸高质量mram元件的方法
US20160380183A1 (en) * 2015-06-25 2016-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for mram mtj top electrode connection
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术
US9502640B1 (en) * 2015-11-03 2016-11-22 International Business Machines Corporation Structure and method to reduce shorting in STT-MRAM device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447900A (zh) * 2019-09-03 2021-03-05 浙江驰拓科技有限公司 电极组件制备方法

Also Published As

Publication number Publication date
CN108735893B (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
US10971682B2 (en) Method for fabricating memory device
CN108232009B (zh) 一种制作磁性随机存储器的方法
US10276794B1 (en) Memory device and fabrication method thereof
US11283009B2 (en) Method for manufacturing memory device having protection spacer
CN109713006B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN108232008B (zh) 一种磁性随机存储器底电极接触及其制备方法
US11189791B2 (en) Integrated circuit and fabrication method thereof
US20220036932A1 (en) Semiconductor device and method for fabricating the same
CN109994602A (zh) 一种制备磁性随机存储器存储单元与逻辑单元的方法
US20230210013A1 (en) Semiconductor device and method for forming the same
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN109545744B (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545745A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545957A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109545958A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN108735895A (zh) 磁性随机存储器底电极接触及其形成方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN111613719A (zh) 一种制作磁性随机存储器单元阵列的方法
CN111613572A (zh) 一种磁性随机存储器存储单元及其外围电路的制备方法
CN109713120A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713119A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
CN108735893A (zh) 一种磁性随机存储器底电极接触及其形成方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant