CN105609628A - 一种制备小尺寸高质量mram元件的方法 - Google Patents

一种制备小尺寸高质量mram元件的方法 Download PDF

Info

Publication number
CN105609628A
CN105609628A CN201510542242.8A CN201510542242A CN105609628A CN 105609628 A CN105609628 A CN 105609628A CN 201510542242 A CN201510542242 A CN 201510542242A CN 105609628 A CN105609628 A CN 105609628A
Authority
CN
China
Prior art keywords
layer
prepare
magnetic
sublayer
mtj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510542242.8A
Other languages
English (en)
Other versions
CN105609628B (zh
Inventor
肖荣福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Publication of CN105609628A publication Critical patent/CN105609628A/zh
Application granted granted Critical
Publication of CN105609628B publication Critical patent/CN105609628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明是一种制备小尺寸MRAM元件的方法，其在半导体晶片上构建尽可能靠近相关通孔的MTJ，该通孔连接相关电路。本发明提供了一种在膜沉积过程中底电极表面平坦化的工艺方案，确保获得原子级平滑度而非粗糙的MTJ多层膜沉积，该MTJ多层膜尽可能靠近相关通孔。该平坦化方案首先在底电极沉积的中间沉积薄的非晶态导电层，并立即用低能量离子束轰击此非晶态层，从而为表面原子扩散提供动能，使其从高点移动到低扭折。通过此平坦化方案，不仅MRAM器件可以做得非常小，并且也大大提高了器件的性能与磁稳定性。

Description

一种制备小尺寸高质量MRAM元件的方法
技术领域
本发明涉及一种制备小尺寸高质量的磁性随机存储器(MRAM，MagneticRandomAccessMemory)元件的方法，以生产高密度和高良莠率的MRAM芯片。
背景技术
近年来，采用磁性隧道结(MTJ，MagneticTunnelJunction)的磁电阻效应的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。当磁性记忆层与磁性参考层之间的磁化强度矢量方向平行或反平行时，磁记忆元件的电阻态相应为低阻态或高阻态。因此，测量磁电阻元件的电阻即可得到存储在其中的信息。
一般通过不同的写操作方法来对MRAM器件进行分类。传统的MRAM为磁场切换型MRAM，其在写操作时，采用两条交叉的电流线的交汇处产生的磁场，来改变磁电阻元件中的磁性记忆层的磁化强度方向。自旋转移力矩(STT，SpinTransferTorque)MRAM则采用完全不同的写操作，它利用的是电子的自旋角动量转移。具体是将自旋极化的电子的角动量转移给作为磁性记忆层的磁性材料中的电子。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。磁性记忆层的体积越小，写操作需注入的自旋极化电流也越小。
此外，在所谓的垂直式自旋转移力矩磁性随机存储器(pSTT-MRAM，perpendicularSpin-transferTorqueMagneticRandomAccessMemory)中，由于两个磁性层的磁晶各向异性比较强(不考虑形状各向异性)，使得其易磁化方向都垂直于层表面，为此在同样的条件下，该器件的尺寸可以做得比面内型器件更小。
相关的控制电路产生的写电流流过磁元件的堆叠方向，从而达到记录信息或改变电阻态(以下称为“垂直自旋转移法”)。通过电阻的改变完成存储器件信息记录时，通常采用恒定电压进行写操作。在pSTT-MRAM中，电压主要作用在约10埃米厚的薄氧化物层(即隧道势垒层)上，如果电压过大，隧道势垒层会被击穿。即使在正常电压工作下，如果隧道势垒层从原子级来看是粗糙的，则某些点位的势垒也会变的更薄，此时隧道势垒层仍可能被击穿。再者，即使隧道势垒层不会立即被击穿，如果重复进行写操作的话，会使得电阻值产生变化，读操作错误增多，磁电阻元件也会失效，无法再记录数据。另外，写操作需要有足够的电压或自旋电流。所以在隧道势垒被击穿前也会出现记录不完全的问题。
同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。制备小尺寸MRAM单元(如图1)，较好的方法是在通孔(100)之上直接建立MTJ元件(130)，通孔(以下称为VIA)与半导体晶片内的相关电路相连接，MTJ元件位于底电极(120)与顶电极(140)之间。然后，由于导电材料，如铜的存在，VIA的顶部表面往往比较粗糙，继而导致粗糙的MgO势垒层(135)以及性能较差的磁隧穿。为了避免由于VIA产生的形貌缺陷，通常使MTJ单元不直接位于VIA之上(如图2)，不过这样的代价就是使得MRAM单元的尺寸增大，阻碍了记忆体密度的提高。
发明内容
本发明通过在CMOSVIA之上直接建立MTJ的方法，来制备小尺寸的MRAM元件。本发明提供了在膜沉积过程中平坦化底电极表面的工艺方案，确保获得原子级平滑度而非粗糙的MTJ多层膜沉积，MTJ多层膜直接建立在CMOSVIA之上。此平坦化方案首先在底电极(BE，BottomElectrode)沉积的中间沉积薄的非晶态导电层，以破坏导电金属的晶粒生长，并立即用低能量离子来轰击该非晶态层，从而为表面原子扩散提供动能，使其从高点移动到低扭折。通过此平坦化方案，不仅MRAM器件可以做得非常小，并且也大大提高了器件的性能与磁稳定性。
可采用两种工艺方法，各有其优点。第一种方法，BE与MTJ在同一真空环境中沉积形成，首先形成MTJ图案，然后再形成BE图案。采用该方法，沉积变得更加干净(由于BE与MTJ沉积之间一直保持真空)和快速。第二种方法，先对BE进行沉积与图案化，再对MTJ沉积与图案化。这样可以独立调控BE工艺。特别是在MTJ沉积之前对BE表面采用化学机械抛光(CMP，ChemicalMechanicalPolishing)以进一步平坦化BE表面。
附图说明
图1是一种MRAM元件，MTJ直接生长在粗糙的VIA之上；
图2是一种MRAM元件，MTJ不直接生长在粗糙的VIA之上；
图3是工艺流程图：(1)先光刻和刻蚀形成MTJ图案，再加工BE；(2)先光刻和刻蚀形成BE图案，再加工MTJ；
图4A是器件晶片，其VIA表面粗糙；
图4B是在部分BE上沉积非晶态金属薄层；
图4C是采用低能量离子轰击来平坦化由于粗糙VIA导致的粗糙表面；
图4D是低能量轰击后形成的平滑BE表面；
图4E是沉积完整的MTJ多层膜；
图4F是在BE层中加入表面平坦的多层；
图4G是光刻与刻蚀后形成的MTJ单元；
图4H是在MTJ单元中填充电介质；
图4I是已完成光刻和刻蚀的BE；
图4J是在BE被刻蚀掉的区域中填充介电质，再沉积顶电极；
图5A是表面平坦层插入在BE中，形成平坦的BE；
图5B是已完成光刻图案形成、刻蚀与电介质填充的BE；
图5C是在已图案化的BE层上形成MTJ多层膜；
图5D是完成对MTJ的光刻、刻蚀与电介质填充；
图5E是在已图案化的MTJ上形成顶电极。
具体实施方式
工艺流程见图3，有两种不同的制备MRAM单元的流程。以下结合附图，对实施例做详细说明。附图为原理图或者概念图，各部分厚度与宽度之间的关系，以及各部分之间的比例关系等等，与其实际值并非完全一致。
如图4A所示，初始晶片中已包含CMOS控制电路(图中未示出)，并预设有VIA，准备进行膜沉积。虽然周边的电介质材料(310)可能比较平滑，但VIA中的导电体(300)的表面常常比较粗糙，比如铜。
如图4B所示，首先沉积BE种子层，如Ta或TaN(图中未示出)，厚度为然后再沉积主导电层的一部分如Ru、Cu或CuN(320)，以及一表面平滑材料(322)的薄层该薄层是Ta、W、Zr、NiCr或CoFeB的非晶态层，用以破坏主导电材料的晶粒生长，从而使后续沉积的膜表面平滑。为了进一步平滑膜表面，采用低能量的离子轰击或等离子溅射，以激发原子使其在膜表面移动以填充表面纽折，如图4C所示。轰击离子优选与表面具有大(入射)角度，这样可以使高突处的原子更易移至低谷处，如图4D所示。然后继续沉积主导电层的剩余部分(Ru、Cu或CuN)，如图4E所示，其中还示出了MTJ膜(330)以及隧道势垒层(335)。为了提高表面平滑效果，上述的沉积与离子轰击可以重复进行，如图4F所示。最后，沉积BE覆盖层或BE刻蚀阻止层Ta或TaN。进一步的工艺在其后的实施例一与实施例二中详述，它们采用了不同的工艺方法。第一种方法，BE与MTJ的所有膜层在同一真空环境中沉积，先做MTJ的图案化，再做BE的图案化。第二种方法，先形成BE(沉积与图案化)，再形成MTJ。详细说明请分别参见实施例一和二。
实施例一
在上述BE沉积工艺后，维持真空，紧接着继续进行MTJ薄膜沉积。MTJ薄膜沉积顺序为：种子层、磁性参考层、隧道势垒层、磁性记忆层、覆盖层，以及最后的硬掩模层。
对于pSTT-MRAM，磁性参考层材料为TbCoFe、CoX或[Co/X]n这样的超晶格材料，其中X可为Pt、Pd或Ni，n的范围为5～20，此层材料具有垂直于膜表面的单轴磁各向异性，并具有较大的矫顽力(不变)，即此层具有磁极化不变性。为了进一步强化它的磁极化不变性，磁性参考层的材料可以为Y/Ru/CoFe、Y/Ru/CoFe/CoFeB这样的复合层材料，其中Y可为TbCoFe、CoX、TbCoFe/CoFe或CoX/CoFe，Ru的厚度为它的第二振荡峰或第一振荡峰
对于面内STT-MRAM，磁性参考层为多层结构，可为MnZ/Ru/CoFe或MnZ/CoFe/Ru/CoFe/CoFeB，其中Z可为Pt、Pd或Ir，Ru的厚度为它的第二振荡峰或第一振荡峰
隧道势垒层为薄金属氧化物材料，如MgO、ZnO或MgZnO，厚度为
礠性记忆层为CoFeB、CoFe/CoFeB或CoFe/CoFeB/CoFe，它具有面内或垂直于表面的可变磁极化。
覆盖层为Ti、Mg、Ru或它们的氧化物TiO、MgO、RuO。硬掩模层为Ta或TaN，或双层材料Ta/SiO2、Ta/SiN、TaN/SiO2或TaN/SiN。
MTJ结构中的磁性参考层与磁性记忆层的位置也可以互换，互换后各层顺序即为种子层、磁性记忆层、隧道势垒层、磁性参考层和覆盖层。
膜沉积之后，进行退火处理，可以附加磁场，也可不附加磁场(针对pSTT-MRAM)，退火温度在250℃至350℃，退火时间在10分钟至5小时之间。
退火之后，通过光刻图案化以形成MTJ单元。然后，采用反应离子刻蚀(RIE，ReactiveIonEtch)或离子束刻蚀(IBE，IonBeamEtch)来刻蚀去除暴露区域，从而形成独立的MTJ单元，如图4G所示。为了使MRAM单元具有小尺寸，MTJ单元应与下层的VIA在垂直于晶片表面的方向上对齐。然后用电介质(338)(SiO2或SiN)填充以覆盖刻蚀区域，并且可采用CMP来平坦化顶部表面，如图4H所示。
然后再通过光刻图案化以形成BE，采用RIE或IBE来形成独立的MTJ单元，如图4I所示。再用电介质(348)(SiO2或SiO2或SiO2/SiN)填充以覆盖刻蚀区域，并且可选地采用CMP来平坦化顶部表面。最后，进行顶电极(TE，TopElectrode)层(340)的沉积与图案化，如图4J所示。
实施例二
在BE沉积与表面平坦化处理之后，完整的BE形成在CMOSVIA(400)和周边的电介质材料(410)上，如图5A所示，与图4E类似，包括主导电层的一部分如Ru、Cu或CuN(420)；一表面平滑材料(425)的薄层该薄层是Ta、W、Zr、NiCr或CoFeB的非晶态层；以及主导电层的剩余部分。光刻与刻蚀以形成独立的BE。然后用电介质(428)(SiO2或SiN)填充以覆盖刻蚀区域，并且可采用CMP来进一步使BE表面平坦化，如图5B所示。
将晶片转移到高真空物理气相沉积(PVD，PhysicalVaporDeposition)腔室中。BE表面进行溅射预处理，然后在已图案化的BE上沉积MTJ膜(430)，如图5C所示。MTJ膜(430)的沉积顺序为：种子层、磁性参考层、隧道势垒层(435)、磁性记忆层、覆盖层，以及最后的硬掩模层。
对于pSTT-MRAM，磁性参考层材料为TbCoFe、CoX或[Co/X]n这样的超晶格材料，其中X可为Pt、Pd或Ni，n的范围为5～30，此层材料具有垂直于膜表面的单轴磁各向异性，并具有较大的矫顽力(不变)，即此层具有磁极化不变性。为了进一步强化它的强极化不变性，磁性参考层的材料可以为多层结构，如Y/Ru/CoFe、Y/Ru/CoFe/CoFeB这样的复合层材料，其中Y可为TbCoFe、CoX、TbCoFe/CoFe或CoX/CoFe，Ru的厚度为它的第二振荡峰或第一振荡峰
对于面内STT-MRAM，磁参考层为多层结构，可为MnZ/CoFe/Ru/CoFe或MnZ/CoFe/Ru/CoFe/CoFeB，其中Z可为Pt、Pd或Ir，Ru的厚度为它的第二振荡峰或第一振荡峰
隧道势垒层为薄金属氧化物材料，如MgO、ZnO或MgZnO，厚度为
礠性记忆层为CoFeB、CoFe/CoFeB或CoFe/CoFeB/CoFe，它具有面内或垂直于表面的可变磁极化。
覆盖层为Ti、Mg、Ru或它们的氧化物TiO、MgO、RuO。硬掩模层为Ta或TaN，或双层材料Ta/SiO2、Ta/SiN、TaN/SiO2或TaN/SiN。
薄膜沉积之后，进行退火处理，可以附加磁场，也可不附加磁场(针对pSTT-MRAM)，退火温度在250℃至350℃，退火时间在10分钟至5小时之间。
退火之后，图案化以形成MTJ单元。然后，采用RIE或IBE来刻蚀去除暴露区域，从而形成独立的MTJ单元。为了使MRAM单元具有小尺寸，MTJ单元应与下层的VIA在垂直于晶片表面的方向上对齐。然后用电介质(438)(SiO2或SiN)填充以覆盖刻蚀区域，并且可采用CMP来平坦化顶部表面，如图5D所示。最后，进行TE层(440)的沉积与图案化，如图5E所示。
以上详细描述了本发明的较佳具体实施例，这些实施例仅是示例性的演示，其不旨在于限制本发明的保护范围。例如，每个实施例中的垂直式MTJ元件的各层顺序也可以互换。实施例中的方法也可用于面内STT-MRAM制造或磁场驱动型MRAM。事实上，上述实施例也可以通过多种其它方式实现；此外，本领域人员所做出的各种省略、替代和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (13)

1.一种制备MRAM元件的方法，其特征在于，在半导体晶片中的通孔上制备底电极层，所述通孔连接读/写/控制电路，并在所述底电极层上制备磁性隧道结。
2.如权利要求1所述的方法，其特征在于，制备所述底电极层和所述磁性隧道结包括以下步骤：
步骤一、制备所述底电极层；
步骤二、制备所述磁性隧道结。
3.如权利要求1所述的方法，其特征在于，制备所述底电极层和所述磁性隧道结包括以下步骤：
步骤一、制备所述底电极层；
步骤二、采用化学机械抛光对所述底电极层的顶部表面进行抛光；
步骤三、制备所述磁性隧道结。
4.如权利要求1所述的方法，其特征在于，制备所述底电极层包括以下步骤：
步骤一、在所述晶片上制备种子层；
步骤二、在所述种子层上制备导电层子层一；
步骤三、在所述导电层子层一上制备非晶态的导电层子层二，以破坏所述导电层子层一的晶粒生长；
步骤四、对所述非晶态的导电层子层二进行平坦化；
步骤五、在所述非晶态的导电层子层二上制备导电层子层一；
步骤六、重复N次所述步骤三至所述步骤五，N为自然数。
5.如权利要求1所述的方法，其特征在于，制备所述磁性隧道结包括以下步骤：
步骤一、在所述底电极层上制备种子层；
步骤二、在所述种子层上制备磁性参考层，所述磁性参考层具有固定磁化方向的磁各向异性；
步骤三、在所述磁性参考层上制备隧道势垒层；
步骤四、在所述隧道势垒层上制备磁性记忆层，所述磁性记忆层具有可变磁化方向的磁各向异性；
步骤五、在所述磁性记忆层上制备覆盖层。
6.如权利要求1所述的方法，其特征在于，制备所述磁性隧道结包括以下步骤：
步骤一、在所述底电极层上制备种子层；
步骤二、在所述种子层上制备磁性记忆层，所述磁性记忆层具有可变磁化方向的磁各向异性；
步骤三、在所述磁性记忆层上制备隧道势垒层；
步骤四、在所述隧道势垒层上制备磁性参考层，所述磁性参考层具有固定磁化方向的磁各向异性；
步骤五、在所述磁性参考层上制备覆盖层。
7.如权利要求4所述的方法，其特征在于，所述种子层为Ta或TaN，厚度为
8.如权利要求4所述的方法，其特征在于，所述导电层子层一为Ru、Cu或CuN，厚度为
9.如权利要求4所述的方法，其特征在于，所述非晶态的导电层子层二为Ta、W、Zr、NiCr或CoFeB，厚度为
10.如权利要求4所述的方法，其特征在于，对所述非晶态的导电层子层二进行平坦化包括对所述非晶态的导电层子层二的顶部使用低功率等离子束溅射工艺。
11.如权利要求4所述的方法，其特征在于，对所述非晶态的导电层子层二进行平坦化包括使用低能量离子束工艺轰击所述非晶态的导电层子层二的表面。
12.如权利要求11所述的方法，其特征在于，轰击的离子束具有大入射角，使材料由粗糙凸起移至低谷。
13.如权利要求2或3所述的方法，其特征在于，所述磁性隧道结和所述底电极层分别与所述通孔在垂直于晶片表面的方向上对齐。
CN201510542242.8A 2014-12-05 2015-08-28 一种制备小尺寸高质量mram元件的方法 Active CN105609628B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/562,660 US9437811B2 (en) 2014-12-05 2014-12-05 Method for making a magnetic random access memory element with small dimension and high quality
USUS14/562660 2014-12-05

Publications (2)

Publication Number Publication Date
CN105609628A true CN105609628A (zh) 2016-05-25
CN105609628B CN105609628B (zh) 2018-10-12

Family

ID=55989384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510542242.8A Active CN105609628B (zh) 2014-12-05 2015-08-28 一种制备小尺寸高质量mram元件的方法

Country Status (2)

Country Link
US (2) US9437811B2 (zh)
CN (1) CN105609628B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527993A (zh) * 2016-06-20 2017-12-29 上海磁宇信息科技有限公司 一种磁性隧道结接触电极及其形成方法
CN108232010A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束平坦化磁性隧道结底电极的方法
CN108242504A (zh) * 2016-12-27 2018-07-03 上海磁宇信息科技有限公司 一种磁性隧道结的修剪方法及其制备方法
CN108695431A (zh) * 2017-04-07 2018-10-23 上海磁宇信息科技有限公司 一种磁性隧道结的平坦化方法
CN108735893A (zh) * 2017-04-14 2018-11-02 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其形成方法
CN108807664A (zh) * 2017-05-05 2018-11-13 上海磁宇信息科技有限公司 一种制作小尺寸磁性随机存储器结构单元的方法
CN109216540A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mtj器件与其制作方法
CN110061029A (zh) * 2018-01-19 2019-07-26 上海磁宇信息科技有限公司 一种磁性随机存储器记忆单元及其制造方法
CN110197873A (zh) * 2018-02-27 2019-09-03 上海磁宇信息科技有限公司 一种制备小尺寸高质量mram元件的方法
CN111816760A (zh) * 2019-04-11 2020-10-23 上海磁宇信息科技有限公司 一种磁性随机存储器磁性存储单元及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160276580A1 (en) * 2015-03-20 2016-09-22 Globalfoundries Singapore Pte. Ltd. Bottom electrode for magnetic memory to increase tmr and thermal budget
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
CN107658324A (zh) * 2016-07-25 2018-02-02 上海磁宇信息科技有限公司 一种磁性隧道结的对准和形成方法
JP2018056392A (ja) * 2016-09-29 2018-04-05 Tdk株式会社 磁気抵抗効果デバイス
JP2018056391A (ja) * 2016-09-29 2018-04-05 Tdk株式会社 磁気抵抗効果素子
CN109545958A (zh) * 2017-09-21 2019-03-29 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713119A (zh) * 2017-10-25 2019-05-03 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN111816763B (zh) * 2019-04-11 2024-04-23 上海磁宇信息科技有限公司 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN111816224B (zh) * 2019-04-11 2024-03-12 上海磁宇信息科技有限公司 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN111863865B (zh) * 2019-04-24 2024-04-12 上海磁宇信息科技有限公司 一种赝磁性隧道结单元
CN112186097B (zh) * 2019-07-01 2023-10-27 上海磁宇信息科技有限公司 一种优化磁性随机存储器写性能的结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4576851A (en) * 1981-07-02 1986-03-18 Kabushiki Kaisha Suwa Seikosha Semiconductor substrate
US20060002184A1 (en) * 2004-06-30 2006-01-05 Headway Technologies, Inc. Novel underlayer for high performance magnetic tunneling junction MRAM
CN101048851A (zh) * 2004-10-27 2007-10-03 飞思卡尔半导体公司 磁阻随机存取存储器器件结构以及用于制造该结构的方法
US7358100B2 (en) * 2005-08-30 2008-04-15 Magic Technologies, Inc. Bottom conductor for integrated MRAM
CN101960630A (zh) * 2008-03-04 2011-01-26 高通股份有限公司 形成磁隧道结结构的方法
CN103354952A (zh) * 2010-12-17 2013-10-16 艾沃思宾技术公司 具有改善的尺寸的磁随机存取存储器集成

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750421B2 (en) * 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
US8609262B2 (en) * 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US9406875B2 (en) * 2013-12-17 2016-08-02 Qualcomm Incorporated MRAM integration techniques for technology scaling

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4576851A (en) * 1981-07-02 1986-03-18 Kabushiki Kaisha Suwa Seikosha Semiconductor substrate
US20060002184A1 (en) * 2004-06-30 2006-01-05 Headway Technologies, Inc. Novel underlayer for high performance magnetic tunneling junction MRAM
CN101048851A (zh) * 2004-10-27 2007-10-03 飞思卡尔半导体公司 磁阻随机存取存储器器件结构以及用于制造该结构的方法
US7358100B2 (en) * 2005-08-30 2008-04-15 Magic Technologies, Inc. Bottom conductor for integrated MRAM
CN101960630A (zh) * 2008-03-04 2011-01-26 高通股份有限公司 形成磁隧道结结构的方法
CN103354952A (zh) * 2010-12-17 2013-10-16 艾沃思宾技术公司 具有改善的尺寸的磁随机存取存储器集成

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527993B (zh) * 2016-06-20 2020-05-26 上海磁宇信息科技有限公司 一种磁性隧道结接触电极及其形成方法
CN107527993A (zh) * 2016-06-20 2017-12-29 上海磁宇信息科技有限公司 一种磁性隧道结接触电极及其形成方法
CN108232010B (zh) * 2016-12-21 2021-03-30 上海磁宇信息科技有限公司 一种气体团簇离子束平坦化磁性隧道结底电极的方法
CN108232010A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束平坦化磁性隧道结底电极的方法
CN108242504A (zh) * 2016-12-27 2018-07-03 上海磁宇信息科技有限公司 一种磁性隧道结的修剪方法及其制备方法
CN108695431A (zh) * 2017-04-07 2018-10-23 上海磁宇信息科技有限公司 一种磁性隧道结的平坦化方法
CN108695431B (zh) * 2017-04-07 2022-09-20 上海磁宇信息科技有限公司 一种磁性隧道结的平坦化方法
CN108735893A (zh) * 2017-04-14 2018-11-02 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其形成方法
CN108735893B (zh) * 2017-04-14 2022-06-03 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其形成方法
CN108807664A (zh) * 2017-05-05 2018-11-13 上海磁宇信息科技有限公司 一种制作小尺寸磁性随机存储器结构单元的方法
CN109216540A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mtj器件与其制作方法
CN110061029B (zh) * 2018-01-19 2021-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器记忆单元及其制造方法
CN110061029A (zh) * 2018-01-19 2019-07-26 上海磁宇信息科技有限公司 一种磁性随机存储器记忆单元及其制造方法
CN110197873A (zh) * 2018-02-27 2019-09-03 上海磁宇信息科技有限公司 一种制备小尺寸高质量mram元件的方法
CN110197873B (zh) * 2018-02-27 2023-04-25 上海磁宇信息科技有限公司 一种制备小尺寸高质量mram元件的方法
CN111816760A (zh) * 2019-04-11 2020-10-23 上海磁宇信息科技有限公司 一种磁性随机存储器磁性存储单元及其形成方法
CN111816760B (zh) * 2019-04-11 2023-07-14 上海磁宇信息科技有限公司 一种磁性随机存储器磁性存储单元及其形成方法

Also Published As

Publication number Publication date
US9437811B2 (en) 2016-09-06
US20160211445A1 (en) 2016-07-21
US11094877B2 (en) 2021-08-17
US20160163970A1 (en) 2016-06-09
CN105609628B (zh) 2018-10-12

Similar Documents

Publication Publication Date Title
CN105609628A (zh) 一种制备小尺寸高质量mram元件的方法
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
EP2987190B1 (en) Magnetic tunnel junction comprising a fully compensated synthetic antiferromagnet for spintronics applications
CN101711408B (zh) 改进的高容量低成本多态磁存储器
JP6251130B2 (ja) 磁気メモリ素子
EP2705518B1 (en) Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
EP2673807B1 (en) Magnetic element with improved out-of-plane anisotropy for spintronic applications
US10833254B2 (en) Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
US9461243B2 (en) STT-MRAM and method of manufacturing the same
US20160163974A1 (en) Electric field assisted perpendicular stt-mram
CN105470275A (zh) 交叉矩阵列式磁性随机存储器制造工艺
CN109994602A (zh) 一种制备磁性随机存储器存储单元与逻辑单元的方法
CN110061029A (zh) 一种磁性随机存储器记忆单元及其制造方法
CN110061126B (zh) 一种磁性随机存储器记忆单元及其制造方法
CN104701453B (zh) 一种通过缓冲层调控的多比特单元磁存储器件
CN111373475B (zh) 制造磁性随机存取存储器(mram)的初始化工艺
JP2012015212A (ja) 記憶装置及び記憶装置の製造方法
CN109935684B (zh) 一种制作超小型高密度磁性随机存储器单元阵列的方法
CN107735875A (zh) 存储器件
CN110197873B (zh) 一种制备小尺寸高质量mram元件的方法
CN107452868B (zh) 一种垂直型磁电阻元件及其制造工艺
CN107492518A (zh) 一种磁性隧道结顶电极连接孔的形成方法
CN107527993A (zh) 一种磁性隧道结接触电极及其形成方法
WO2021158250A1 (en) Magnetic device including multiferroic regions and methods of forming the same
CN112951979A (zh) 一种磁性随机存储器自对准顶电极的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant