JP2012015212A - 記憶装置及び記憶装置の製造方法 - Google Patents
記憶装置及び記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2012015212A JP2012015212A JP2010148218A JP2010148218A JP2012015212A JP 2012015212 A JP2012015212 A JP 2012015212A JP 2010148218 A JP2010148218 A JP 2010148218A JP 2010148218 A JP2010148218 A JP 2010148218A JP 2012015212 A JP2012015212 A JP 2012015212A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- magnetization fixed
- antiferromagnetic
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】上部の反強磁性層の加工の際に生じる堆積物の量を低減することができる記憶装置を提供する。
【解決手段】記憶層１５に対して、トンネル絶縁層１４を介して下層に設けられた第１の磁化固定層１３と、トンネル絶縁層１６を介して上層に設けられた第２の磁化固定層１７と、第１の磁化固定層１３の磁化の向きを固定する第１の反強磁性層１２とを含む。そして、第２の磁化固定層１７の磁化の向きを固定し、第１の反強磁性層１２よりも厚さが薄い第２の反強磁性層１８を含み、各層の積層方向に電流を流すことにより情報の記録が行われる記憶素子１０と、記憶素子１０の各層の積層方向に流す電流を記憶素子１０に供給する配線を含む、記憶装置を構成する。
【選択図】図１
【解決手段】記憶層１５に対して、トンネル絶縁層１４を介して下層に設けられた第１の磁化固定層１３と、トンネル絶縁層１６を介して上層に設けられた第２の磁化固定層１７と、第１の磁化固定層１３の磁化の向きを固定する第１の反強磁性層１２とを含む。そして、第２の磁化固定層１７の磁化の向きを固定し、第１の反強磁性層１２よりも厚さが薄い第２の反強磁性層１８を含み、各層の積層方向に電流を流すことにより情報の記録が行われる記憶素子１０と、記憶素子１０の各層の積層方向に流す電流を記憶素子１０に供給する配線を含む、記憶装置を構成する。
【選択図】図１
Description
本発明は、記憶装置（メモリ）及び記憶装置の製造方法に係わる。
大容量サーバからモバイル端末に至るまで、各種情報機器の飛躍的な発展に伴い、これを構成するメモリやロジックなどの素子においても高集積化、高速化、低消費電力化等、さらなる高性能化が追求されている。
特に、半導体不揮発性メモリの進歩は著しく、集中大容量ファイルメモリとしてのフラッシュメモリはハードディスクドライブを駆逐する勢いで普及が進んでいる。
特に、半導体不揮発性メモリの進歩は著しく、集中大容量ファイルメモリとしてのフラッシュメモリはハードディスクドライブを駆逐する勢いで普及が進んでいる。
一方、コードストレージ用、さらにはワーキングメモリへの展開を睨み、現在一般に用いられているＮＯＲフラッシュメモリ、ＤＲＡＭ等を置き換えるべく、半導体不揮発性メモリの開発が進められている。例えば、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、ＰＣＲＡＭ（相変化ＲＡＭ）等が挙げられる。これらのうち、一部はすでに実用化されている。
これらの不揮発性メモリの中でも、ＭＲＡＭは、磁性体の磁化方向によりデータ記憶を行うために、高速の書き換え、かつ、ほぼ無限（１０１５回以上）の書き換えが可能であり、既に産業オートメーションや航空機等の分野で使用されている。
ＭＲＡＭはその高速動作と信頼性から、今後、コードストレージやワーキングメモリへの展開が期待されている。
ＭＲＡＭはその高速動作と信頼性から、今後、コードストレージやワーキングメモリへの展開が期待されている。
しかしながら、ＭＲＡＭは、低消費電力化や大容量化に課題を有している。
これは、ＭＲＡＭの記録原理、即ち、配線から発生する電流磁界によって磁化を反転させる、という方式に起因する本質的な課題である。
これは、ＭＲＡＭの記録原理、即ち、配線から発生する電流磁界によって磁化を反転させる、という方式に起因する本質的な課題である。
この問題を解決するための一つの方法として、電流磁界によらない記録（即ち、磁化反転）方式が検討されており、中でもスピントルク磁化反転に関する研究は活発である。
スピントルク磁化反転の記憶素子は、ＭＲＡＭと同じく、ＭＴＪ（Magnetic Tunnel Junction）により構成されている。
そして、ある方向に固定された磁性層を通過するスピン偏極電子が、他の自由な（方向を固定されない）磁性層に進入する際に、その磁性層にトルクを与えることを利用したもので、ある閾値以上の電流を流せば、自由磁性層の磁化の向きが反転する。
０／１の書き換えは、記憶素子に流す電流の極性を変えることにより行う。
そして、ある方向に固定された磁性層を通過するスピン偏極電子が、他の自由な（方向を固定されない）磁性層に進入する際に、その磁性層にトルクを与えることを利用したもので、ある閾値以上の電流を流せば、自由磁性層の磁化の向きが反転する。
０／１の書き換えは、記憶素子に流す電流の極性を変えることにより行う。
自由磁性層の磁化の向きの反転のための電流の絶対値は、０．１μｍ程度のスケールの記憶素子で１ｍＡ以下である。しかも、この電流値は、記憶素子の体積に比例して減少するため、スケーリングが可能である。
さらにまた、ＭＲＡＭで必要であった記録用電流磁界を発生させるためのワード線が不要であるため、セル構造が単純になるという利点もある。
さらにまた、ＭＲＡＭで必要であった記録用電流磁界を発生させるためのワード線が不要であるため、セル構造が単純になるという利点もある。
以下、スピントルク磁化反転を利用したＭＲＡＭを、ＳＴ−ＭＲＡＭ（Spin Torque − Magnetic Random Access Memory）と呼ぶことにする。
高速かつ書き換え回数がほぼ無限大である、というＭＲＡＭの利点を保ったまま、低消費電力化や大容量化を可能とする不揮発メモリとして、ＳＴ−ＭＲＡＭに大きな期待が寄せられている。
高速かつ書き換え回数がほぼ無限大である、というＭＲＡＭの利点を保ったまま、低消費電力化や大容量化を可能とする不揮発メモリとして、ＳＴ−ＭＲＡＭに大きな期待が寄せられている。
ＳＴ−ＭＲＡＭに用いるＭＴＪとして、様々なＭＴＪ構造が検討されている。
通常のＳＴ−ＭＲＡＭでは、ＭＴＪ構造内の酸化金属バリア（ＭｇＯ等）が一つである、Ｓｉｎｇｌｅ−ＭＴＪ構造となっている。
これに対して、スピン注入効率の改善や、スイッチング電流の均一化のために、磁化自由層に対して、二つの酸化金属バリアと二つの磁化固定層を用いた、Ｄｕａｌ−ＭＴＪ構造が提案されている（例えば、非特許文献１参照。）。
なお、Ｄｕａｌ−ＭＴＪ構造の特徴は、磁化自由層の上下にそれぞれ酸化金属バリア及び磁化固定層が存在し、かつ、２つの磁化固定層の磁化の向きが反平行になっていることである。
通常のＳＴ−ＭＲＡＭでは、ＭＴＪ構造内の酸化金属バリア（ＭｇＯ等）が一つである、Ｓｉｎｇｌｅ−ＭＴＪ構造となっている。
これに対して、スピン注入効率の改善や、スイッチング電流の均一化のために、磁化自由層に対して、二つの酸化金属バリアと二つの磁化固定層を用いた、Ｄｕａｌ−ＭＴＪ構造が提案されている（例えば、非特許文献１参照。）。
なお、Ｄｕａｌ−ＭＴＪ構造の特徴は、磁化自由層の上下にそれぞれ酸化金属バリア及び磁化固定層が存在し、かつ、２つの磁化固定層の磁化の向きが反平行になっていることである。
Ｄｕａｌ−ＭＴＪ構造のＳＴ−ＭＲＡＭにおいても、Ｓｉｎｇｌｅ−ＭＴＪ構造のＳＴ−ＭＲＡＭと同様に、情報の記録は、一軸異方性を有する磁化自由層（記憶層）の磁化の向きによって行われる。
書き込み時には、素子の各層の膜面に垂直な方向に電流を流して、記憶層にスピントルク磁化反転を発生させる。
書き込み時には、素子の各層の膜面に垂直な方向に電流を流して、記憶層にスピントルク磁化反転を発生させる。
APPLIED PHYSICS LETTERS 90, 132508 (2007)
Ｄｕａｌ−ＭＴＪ構造の磁化固定層の磁化の固定方法には、保磁力差や反強磁性体による交換結合を利用したもの等、いくつか種類があるが、磁化の固着強度や素子の漏れ磁界の観点より、反強磁性体と積層フェリ構造とを用いた方式が有利である。
以下、磁化自由層（記憶層）の上側に形成された、磁化固定層及び反強磁性層を、上部磁化固定層及び上部反強磁性層と呼ぶこととする。
以下、磁化自由層（記憶層）の上側に形成された、磁化固定層及び反強磁性層を、上部磁化固定層及び上部反強磁性層と呼ぶこととする。
ここで、反強磁性層により強磁性層に一方向の異方性を作用させるための条件を、下記の式（１）に示す。
Ｋｕ×ｔ（ＡＦ）＞ Ｊｉｎｔ (１)
ただし、Ｋｕ：反強磁性層の異方性定数、ｔ（ＡＦ）：反強磁性層ＡＦの膜厚、Ｊｉｎｔ：強磁性層との界面結合定数、である。
反強磁性体による交換結合を利用するためには、式（１）に示した、反強磁性層の膜厚を増加させることによる一方向異方性の増大が必要であり、例えば、ＰｔＭｎでは１０〜３０ｎｍ程度の膜厚が必要である。
Ｋｕ×ｔ（ＡＦ）＞ Ｊｉｎｔ (１)
ただし、Ｋｕ：反強磁性層の異方性定数、ｔ（ＡＦ）：反強磁性層ＡＦの膜厚、Ｊｉｎｔ：強磁性層との界面結合定数、である。
反強磁性体による交換結合を利用するためには、式（１）に示した、反強磁性層の膜厚を増加させることによる一方向異方性の増大が必要であり、例えば、ＰｔＭｎでは１０〜３０ｎｍ程度の膜厚が必要である。
しかしながら、Ｄｕａｌ−ＭＴＪ構造の上部反強磁性層を厚くすることは、ＳＴ−ＭＲＡＭ素子をメモリセル毎にサブミクロンサイズに加工する際には好ましくない。
これは、反強磁性層の膜厚の増大により、加工の際のエッチング・ミリング時に削った物質が、素子の側面やレジストへ堆積する量も増大して、素子の加工サイズが設定値から変化したり、金属を含む堆積物によってショート等が発生したりするからである。
このような加工サイズの変化やショートが生じると、素子の動作に支障をきたす。
これは、反強磁性層の膜厚の増大により、加工の際のエッチング・ミリング時に削った物質が、素子の側面やレジストへ堆積する量も増大して、素子の加工サイズが設定値から変化したり、金属を含む堆積物によってショート等が発生したりするからである。
このような加工サイズの変化やショートが生じると、素子の動作に支障をきたす。
上述した問題を回避するには、上部反強磁性層を薄くすることが考えられる。
しかしながら、下層側の下部反強磁性層と異なり、上部反強磁性層は、膜厚を薄くすると、充分な交換結合が機能しなくなり、磁化固定層の磁化の向きの固定が不十分となる。
反強磁性層による交換結合が強い場合には、磁化曲線における上部磁化固定層の磁化方向は、ある程度の磁界までは保持される。
しかし、反強磁性層による交換結合が弱い場合には、すぐさま磁化方向が変化してしまう。また、磁化自由層（記憶層）に対応する磁化曲線も角型性を失ってしまうので、好ましくない。
しかしながら、下層側の下部反強磁性層と異なり、上部反強磁性層は、膜厚を薄くすると、充分な交換結合が機能しなくなり、磁化固定層の磁化の向きの固定が不十分となる。
反強磁性層による交換結合が強い場合には、磁化曲線における上部磁化固定層の磁化方向は、ある程度の磁界までは保持される。
しかし、反強磁性層による交換結合が弱い場合には、すぐさま磁化方向が変化してしまう。また、磁化自由層（記憶層）に対応する磁化曲線も角型性を失ってしまうので、好ましくない。
上述した問題の解決のために、本発明においては、上部の反強磁性層の加工の際に生じる堆積物の量を低減することができると共に、記憶素子の磁化固定層の磁化の向きの固定を充分に行うことを可能にする記憶装置を提供するものである。また、この記憶装置を製造する方法を提供するものである。
本発明の記憶装置は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対してトンネル絶縁層を介して下層に設けられ、磁化の向きが固定された第１の磁化固定層とを含む。また、記憶層に対して、トンネル絶縁層を介して上層に設けられ、磁化の向きが固定された第２の磁化固定層と、第１の磁化固定層の下に設けられ、第１の磁化固定層の磁化の向きを固定する第１の反強磁性層とを含む。
そして、第２の磁化固定層の上に設けられ、第２の磁化固定層の磁化の向きを固定し、第１の反強磁性層よりも厚さが薄い第２の反強磁性層とを含み、各層の積層方向に電流を流すことにより情報の記録が行われる記憶素子を含む。さらに、記憶素子の各層の積層方向に流す電流を記憶素子に供給する配線を含むものである。
そして、第２の磁化固定層の上に設けられ、第２の磁化固定層の磁化の向きを固定し、第１の反強磁性層よりも厚さが薄い第２の反強磁性層とを含み、各層の積層方向に電流を流すことにより情報の記録が行われる記憶素子を含む。さらに、記憶素子の各層の積層方向に流す電流を記憶素子に供給する配線を含むものである。
本発明の記憶装置の製造方法は、記憶素子と、前記記憶素子の各層の積層方向に流す電流を前記記憶素子に供給する配線とを含む記憶装置を製造する方法である。
この製造方法によって製造する記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に対してトンネル絶縁層を介して設けられ、磁化の向きが固定された第１の磁化固定層及び第２の磁化固定層とを含む構成とする。さらに、第１の磁化固定層及び前記第２の磁化固定層のそれぞれの磁化の向きを固定する第１の反強磁性層及び第２の反強磁性層を含む構成とする。
そして、下層側から、第１の反強磁性層、第１の磁化固定層、トンネル絶縁層、記憶層、トンネル絶縁層、第２の磁化固定層を、順次積層形成する工程と、第２の磁化固定層を形成した後に、真空中で加熱して、第２の磁化固定層の表面を平坦化する工程とを含む。
さらに、第２の磁化固定層の表面を平坦化する工程の後に、第２の磁化固定層の上に、第１の反強磁性層よりも厚さが薄い、第２の反強磁性層を形成する工程とを含んで、記憶素子を構成する各層を形成し、この各層をパターニングする加工を行う。
この製造方法によって製造する記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に対してトンネル絶縁層を介して設けられ、磁化の向きが固定された第１の磁化固定層及び第２の磁化固定層とを含む構成とする。さらに、第１の磁化固定層及び前記第２の磁化固定層のそれぞれの磁化の向きを固定する第１の反強磁性層及び第２の反強磁性層を含む構成とする。
そして、下層側から、第１の反強磁性層、第１の磁化固定層、トンネル絶縁層、記憶層、トンネル絶縁層、第２の磁化固定層を、順次積層形成する工程と、第２の磁化固定層を形成した後に、真空中で加熱して、第２の磁化固定層の表面を平坦化する工程とを含む。
さらに、第２の磁化固定層の表面を平坦化する工程の後に、第２の磁化固定層の上に、第１の反強磁性層よりも厚さが薄い、第２の反強磁性層を形成する工程とを含んで、記憶素子を構成する各層を形成し、この各層をパターニングする加工を行う。
上述の本発明の記憶装置の構成によれば、記憶層に対して、それぞれトンネル絶縁層を介して、下層に第１の磁化固定層を、上層に第２の磁化固定層を設けている。これにより、記憶素子がＤｕａｌ−ＭＴＪ構造となっているので、前述したように、スピン注入効率の改善やスイッチング電流の均一化を図ることができる。
また、記憶素子の各層の積層方向に流す電流を記憶素子に供給する配線を含むので、この配線から電流を供給して記憶素子の各層の積層方向に電流を流すことにより、スピン注入によって記憶層の磁化の向きを反転させて情報の記録を行うことができる。
さらに、上層側の第２の反強磁性層が、第１の反強磁性層よりも薄く形成されているので、この記憶装置を製造する際に、記憶素子の第２の反強磁性層をパターニングする加工で生じる、堆積物の量を低減することが可能になる。
また、記憶素子の各層の積層方向に流す電流を記憶素子に供給する配線を含むので、この配線から電流を供給して記憶素子の各層の積層方向に電流を流すことにより、スピン注入によって記憶層の磁化の向きを反転させて情報の記録を行うことができる。
さらに、上層側の第２の反強磁性層が、第１の反強磁性層よりも薄く形成されているので、この記憶装置を製造する際に、記憶素子の第２の反強磁性層をパターニングする加工で生じる、堆積物の量を低減することが可能になる。
上述の本発明の記憶装置の製造方法によれば、第２の磁化固定層を形成した後に、真空中で加熱して、第２の磁化固定層の表面を平坦化する工程を行うことにより、第２の磁化固定層の表面を充分に平坦化することができる。
そして、この工程の後に、第２の磁化固定層の上に、第１の反強磁性層よりも厚さが薄い、第２の反強磁性層を形成する工程を行うので、充分に平坦化された第２の磁化固定層の表面上に第２の反強磁性層を形成することができる。これにより、第２の反強磁性層と第２の磁化固定層とが充分に交換結合するので、第２の磁化固定層の磁化の向きを安定して固着させることが可能になる。
また、第２の反強磁性層を第１の反強磁性層よりも薄く形成して、記憶素子を構成する各層を形成し、この各層をパターニングする加工を行うので、第２の反強磁性層をパターニングする加工の際に生じる、堆積物の量を低減することが可能になる。
そして、この工程の後に、第２の磁化固定層の上に、第１の反強磁性層よりも厚さが薄い、第２の反強磁性層を形成する工程を行うので、充分に平坦化された第２の磁化固定層の表面上に第２の反強磁性層を形成することができる。これにより、第２の反強磁性層と第２の磁化固定層とが充分に交換結合するので、第２の磁化固定層の磁化の向きを安定して固着させることが可能になる。
また、第２の反強磁性層を第１の反強磁性層よりも薄く形成して、記憶素子を構成する各層を形成し、この各層をパターニングする加工を行うので、第２の反強磁性層をパターニングする加工の際に生じる、堆積物の量を低減することが可能になる。
上述の本発明の記憶装置の構成により、記憶装置を製造する際の、第２の反強磁性層をパターニングする加工で生じる、堆積物の量を低減することが可能になる。
従って、記憶装置を構成する各記憶素子の特性のばらつきを抑制することや、記憶装置の製造歩留まりを向上することが可能になる。
また、堆積物による問題の発生を抑制することができるので、記憶素子の各層をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
従って、記憶装置を構成する各記憶素子の特性のばらつきを抑制することや、記憶装置の製造歩留まりを向上することが可能になる。
また、堆積物による問題の発生を抑制することができるので、記憶素子の各層をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
上述の本発明の記憶装置の製造方法によれば、第２の反強磁性層をパターニングする加工の際に生じる、堆積物の量を低減することが可能になる。これにより、記憶装置を構成する各記憶素子の特性のばらつきを抑制することや、記憶装置の製造歩留まりを向上することが可能になる。
また、堆積物による問題の発生を抑制することができるので、記憶素子の各層をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
さらに、第２の磁化固定層の磁化の向きを安定して固着させることが可能になることから、安定して動作する記憶装置を製造することができる。
また、堆積物による問題の発生を抑制することができるので、記憶素子の各層をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
さらに、第２の磁化固定層の磁化の向きを安定して固着させることが可能になることから、安定して動作する記憶装置を製造することができる。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．本発明の概要
２．第１の実施の形態
３．第２の実施の形態
４．実験例
なお、説明は以下の順序で行う。
１．本発明の概要
２．第１の実施の形態
３．第２の実施の形態
４．実験例
＜１．本発明の概要＞
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
Ｄｕａｌ−ＭＴＪ構造のＳＴ−ＭＲＡＭにおいて、上部反強磁性層の厚さを変えて、それぞれの厚さで、印加する外部磁界の大きさを変えていったときの磁化曲線を測定した。
具体的には、上部反強磁性層のＰｔＭｎ層の厚さを２０ｎｍ以上とした場合と、上部反強磁性層のＰｔＭｎ層の厚さを２０ｎｍ未満とした場合とで、それぞれ磁化曲線を測定した。
測定結果として、それぞれの磁化曲線を重ねて、図９Ａ及び図９Ｂに示す。図９Ａは、外部磁界の大きさが−１０００［Ｏｅ］〜＋６０［Ｏｅ］の範囲の磁化曲線を示しており、図９Ｂは、−１００［Ｏｅ］〜＋６０［Ｏｅ］の範囲の磁化曲線を拡大して示している。また、図９Ａでは、磁化曲線の脇に、上部磁化固定層の磁化Ｍｐと磁化自由層（記憶層）の磁化Ｍｆのそれぞれの向きを示している。
具体的には、上部反強磁性層のＰｔＭｎ層の厚さを２０ｎｍ以上とした場合と、上部反強磁性層のＰｔＭｎ層の厚さを２０ｎｍ未満とした場合とで、それぞれ磁化曲線を測定した。
測定結果として、それぞれの磁化曲線を重ねて、図９Ａ及び図９Ｂに示す。図９Ａは、外部磁界の大きさが−１０００［Ｏｅ］〜＋６０［Ｏｅ］の範囲の磁化曲線を示しており、図９Ｂは、−１００［Ｏｅ］〜＋６０［Ｏｅ］の範囲の磁化曲線を拡大して示している。また、図９Ａでは、磁化曲線の脇に、上部磁化固定層の磁化Ｍｐと磁化自由層（記憶層）の磁化Ｍｆのそれぞれの向きを示している。
図９Ａからわかるように、上部反強磁性層の厚さが２０ｎｍ以上の場合には、上部磁化固定層の磁化Ｍｐの向きは−５００［Ｏｅ］程度では、まだ元の右向きに保持されている。そして、外部磁界をさらに大きくすると、上部磁化固定層の磁化Ｍｐの向きは左向きに変化する。これに対して、上部反強磁性層の厚さが２０ｎｍ未満の場合には、−４００［Ｏｅ］の外部磁界でも、上部磁化固定層の磁化Ｍｐの向きが左向きに変化してしまう。
また、図９Ｂからわかるように、上部反強磁性層の厚さが２０ｎｍ未満の場合には、０に近い比較的小さい外部磁界で、磁化が変化して、磁化曲線の角型性が低下することがわかる。
また、図９Ｂからわかるように、上部反強磁性層の厚さが２０ｎｍ未満の場合には、０に近い比較的小さい外部磁界で、磁化が変化して、磁化曲線の角型性が低下することがわかる。
Ｓｉｎｇｌｅ−ＭＴＪ構造のＳＴ−ＭＲＡＭ及びＤｕａｌ−ＭＴＪ構造のＳＴ−ＭＲＡＭにおいて、磁化自由層（記憶層）の磁化の向きを反転させるために必要となる、素子に流す電流（所謂、反転電流）Ｉｃは、下記の式（２）で表される。
Ｉｃ＝（Ａ・α・Ｍｓ・Ｖ／η／Ｐ）（Ｈｋ＋２πＭｓ） （２）
ただし、Ａは定数、αはダンピング定数、Ｍｓは飽和磁化、Ｖは素子の体積、ηはスピントルクの注入効率、Ｐは磁性体のスピン分極率、Ｈｋは磁気異方性である。
Ｉｃ＝（Ａ・α・Ｍｓ・Ｖ／η／Ｐ）（Ｈｋ＋２πＭｓ） （２）
ただし、Ａは定数、αはダンピング定数、Ｍｓは飽和磁化、Ｖは素子の体積、ηはスピントルクの注入効率、Ｐは磁性体のスピン分極率、Ｈｋは磁気異方性である。
スピントルクの注入効率を示すηは、Ｓｉｎｇｌｅ−ＭＴＪ構造の場合、
平行→反平行：η＝（Ｐ／２）／（１＋Ｐ＾２ｃｏｓ［０］）
反平行→平行：η＝（Ｐ／２）／（１＋Ｐ＾２ｃｏｓ［π］）
となる。
なお、この場合の「平行」は下部磁化固定層と記憶層の磁化方向がそろっていることを指し、「反平行」は記憶層の磁化方向が１８０°回転して並ぶことを指す。
平行→反平行：η＝（Ｐ／２）／（１＋Ｐ＾２ｃｏｓ［０］）
反平行→平行：η＝（Ｐ／２）／（１＋Ｐ＾２ｃｏｓ［π］）
となる。
なお、この場合の「平行」は下部磁化固定層と記憶層の磁化方向がそろっていることを指し、「反平行」は記憶層の磁化方向が１８０°回転して並ぶことを指す。
一方、Ｄｕａｌ−ＭＴＪ構造の場合のスピンの注入効率ηは、
平行→反平行：η＝Ｐ／（１−Ｐ＾４ｃｏｓ［０］＾２）
反平行→平行：η＝Ｐ／（１−Ｐ＾４ｃｏｓ［π］＾２）
となる。
平行→反平行：η＝Ｐ／（１−Ｐ＾４ｃｏｓ［０］＾２）
反平行→平行：η＝Ｐ／（１−Ｐ＾４ｃｏｓ［π］＾２）
となる。
ここで、スピン注入効率ηのトンネル磁気抵抗変化率（ＴＭＲ）への依存性を、計算により求めた。計算結果を、図１０Ａ及び図１０Ｂに示す。図１０Ａは、Ｓｉｎｇｌｅ−ＭＴＪ構造のＳＴ−ＭＲＡＭの結果を示し、図１０Ｂは、Ｄｕａｌ−ＭＴＪ構造のＳＴ−ＭＲＡＭの結果を示す。
図１０Ａより、Ｓｉｎｇｌｅ−ＭＴＪ構造のＳＴ−ＭＲＡＭでは、記憶層の磁化の向きによって、スピントルクの注入効率ηが異なり、非対称となっている。
これに対して、図１０Ｂより、Ｄｕａｌ−ＭＴＪ構造のＳＴ−ＭＲＡＭでは、平行及び反平行の各場合のスピントルクの注入効率ηが一致する。
即ち、Ｄｕａｌ−ＭＴＪ構造を用いることにより、スピン注入効率ηの磁化方向による非対称を解消し、効率の値を増大させることが可能である。
図１０Ａより、Ｓｉｎｇｌｅ−ＭＴＪ構造のＳＴ−ＭＲＡＭでは、記憶層の磁化の向きによって、スピントルクの注入効率ηが異なり、非対称となっている。
これに対して、図１０Ｂより、Ｄｕａｌ−ＭＴＪ構造のＳＴ−ＭＲＡＭでは、平行及び反平行の各場合のスピントルクの注入効率ηが一致する。
即ち、Ｄｕａｌ−ＭＴＪ構造を用いることにより、スピン注入効率ηの磁化方向による非対称を解消し、効率の値を増大させることが可能である。
Ｄｕａｌ−ＭＴＪ構造では、磁化自由層に対する磁化参照層として使用される下部磁化固定層の磁化及び上部磁化固定層の磁化が、両方とも十分に固定されていなければならない。
一般に、反強磁性層を用いて強磁性層の磁化の向きを固着するためには、十分な界面平坦性が必要とされる。
一般に、反強磁性層を用いて強磁性層の磁化の向きを固着するためには、十分な界面平坦性が必要とされる。
そこで、検討を行った結果、上部磁化固定層を成膜した後に、真空中で加熱を行うことにより、十分な界面平坦性が得られ、上部反強磁性層が薄い場合においても、上部磁化固定層と上部反強磁性層とが十分に交換結合することを見出した。
例えば、ＰｔＭｎ層による反強磁性層の厚さが２０ｎｍ以下であっても、上部磁化固定層と上部反強磁性層とが十分に交換結合する。
例えば、ＰｔＭｎ層による反強磁性層の厚さが２０ｎｍ以下であっても、上部磁化固定層と上部反強磁性層とが十分に交換結合する。
本発明の記憶装置においては、記憶素子の記憶層の上部の第２の反強磁性層を、記憶層の下部の第１の反強磁性層よりも薄く形成する。これにより、第２の反強磁性層をパターニングする加工で生じる、堆積物の量を低減することが可能になる。
従って、記憶装置を構成する各記憶素子の特性のばらつきを抑制することや、記憶装置の製造歩留まりを向上することが可能になる。
また、堆積物による問題の発生を抑制することができるので、記憶素子の各層をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
従って、記憶装置を構成する各記憶素子の特性のばらつきを抑制することや、記憶装置の製造歩留まりを向上することが可能になる。
また、堆積物による問題の発生を抑制することができるので、記憶素子の各層をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
本発明の記憶装置において、さらに好ましくは、第２の反強磁性層の下の第２の磁化固定層の表面が、真空中の加熱によって平坦化されている構成とする。これにより、第２の反強磁性層と第２の磁化固定層とが充分に交換結合するので、第２の磁化固定層の磁化の向きを安定して固着させることが可能になる。
本発明の記憶装置の製造方法においては、第２の磁化固定層までの各層を順次積層形成した後に、真空中で加熱して第２の磁化固定層の表面を平坦化する工程を行って、この工程の後に第２の反強磁性層を、第１の反強磁性層よりも薄く形成する。そして、記憶素子の各層を形成して、この各層をパターニングする加工を行う。
これにより、充分に平坦化された第２の磁化固定層の表面上に第２の反強磁性層を形成することができ、第２の反強磁性層と第２の磁化固定層とが充分に交換結合するので、第２の磁化固定層の磁化の向きを安定して固着させることが可能になる。また、第２の反強磁性層をパターニングする加工の際に生じる、堆積物の量を低減することが可能になる。
堆積物の量を低減することができるので、記憶素子の各層をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
さらに、第２の磁化固定層の磁化の向きを安定して固着させることが可能になることから、安定して動作する記憶装置を製造することができる。
これにより、充分に平坦化された第２の磁化固定層の表面上に第２の反強磁性層を形成することができ、第２の反強磁性層と第２の磁化固定層とが充分に交換結合するので、第２の磁化固定層の磁化の向きを安定して固着させることが可能になる。また、第２の反強磁性層をパターニングする加工の際に生じる、堆積物の量を低減することが可能になる。
堆積物の量を低減することができるので、記憶素子の各層をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
さらに、第２の磁化固定層の磁化の向きを安定して固着させることが可能になることから、安定して動作する記憶装置を製造することができる。
＜２．第１の実施の形態＞
続いて、本発明の具体的な実施の形態を説明する。
本発明の第１の実施の形態の記憶装置を構成する記憶素子の概略構成図（断面図）を、図１に示す。
図１に示す記憶素子１０は、下地層１１の上に、下層から、第１の反強磁性層１２、第１の磁化固定層１３、トンネル絶縁層１４、記憶層１５、トンネル絶縁層１６、第２の磁化固定層１７、第２の反強磁性層１８、キャップ層１９の順に積層されている。
続いて、本発明の具体的な実施の形態を説明する。
本発明の第１の実施の形態の記憶装置を構成する記憶素子の概略構成図（断面図）を、図１に示す。
図１に示す記憶素子１０は、下地層１１の上に、下層から、第１の反強磁性層１２、第１の磁化固定層１３、トンネル絶縁層１４、記憶層１５、トンネル絶縁層１６、第２の磁化固定層１７、第２の反強磁性層１８、キャップ層１９の順に積層されている。
下層の第１の磁化固定層１３は、第１の反強磁性層１２の作用により、磁化Ｍ１３の向きが右向きに固定されている。
上層の第２の磁化固定層１７は、第２の反強磁性層１８の作用により、磁化Ｍ１７の向きが左向きに固定されている。
記憶層１５は、磁化Ｍ１の向きを反転させることが可能な構成であり、記憶層１５の磁化Ｍ１の向きにより、記憶素子１０の記憶層１５に情報を記録することができる。
上層の第２の磁化固定層１７は、第２の反強磁性層１８の作用により、磁化Ｍ１７の向きが左向きに固定されている。
記憶層１５は、磁化Ｍ１の向きを反転させることが可能な構成であり、記憶層１５の磁化Ｍ１の向きにより、記憶素子１０の記憶層１５に情報を記録することができる。
トンネル絶縁層１４，１６の材料としては、ＭｇＯ，ＡｌＯｘ，ＴｉＯｘ等、各種の酸化物を使用することができる。
磁化固定層１３，１７を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。積層フェリ構造を形成する非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ、又はこれらの合金等を用いることができる。
反強磁性層１２，１８の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ、Ｆｅ２Ｏ３等の磁性体を挙げることができる。また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加して、磁気特性を調整してもよい。また、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整してもよい。反強磁性層１２，１８の厚さは、例えば１ｎｍ〜４０ｎｍとする。
記憶層１５は、主としてＣｏ，Ｆｅ，Ｎｉ，Ｇｄ等の強磁性材料から構成され、これら２種以上の合金を一つの層として、一層又は二層以上の積層状態で形成される。各強磁性層には、飽和磁化量等の磁気特性や、結晶構造（結晶質、微結晶構造、アモルファス構造）の制御のために合金元素が添加してもよい。例えば、ＣｏＦｅ合金、ＣｏＦｅＢ合金、Ｆｅ合金或いはＮｉＦｅ合金を主成分として、Ｇｄ等の磁性元素や、他の元素として、Ｂ，Ｃ，Ｎ，Ｓｉ，Ｐ，Ａｌ，Ｔｉ，Ｔａ，Ｍｏ，Ｃｒ，Ｎｂ，Ｃｕ，Ｚｒ，Ｗ，Ｖ，Ｈｆ，Ｇｄ，Ｍｎ，Ｐｄが１種或いは複数添加された材料を用いることができる。また、例えば、ＣｏにＺｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉから選ばれる１種類以上の元素を添加したアモルファス材料、ＣｏＭｎＳｉ，ＣｏＭｎＡｌやＣｏＣｒＦｅＡｌ等のホイスラー材料を用いることができる。記憶層１５の厚さは、２ｎｍ〜８ｎｍの範囲であれば記憶素子の動作に支障はない。
キャップ層１９は、例えば、Ｌｉ，Ｂｅ，Ｎａ，Ｍｇ，Ｎｂ，Ｔｉ，Ｖ，Ｔａ及びＢａのうち１つ以上の元素、若しくは、これら元素を含む酸化物、又は、Ｔｉ及びＶのうち１つ以上の元素の窒化物から構成される。
また、下地層１１は、例えば、Ｍｇ，Ｃａ，Ｖ，Ｎｂ，Ｍｎ，Ｆｅ，Ｃｏ及びＮｉのうちの少なくとも１つ以上の元素、若しくは、これら元素を含む酸化物から構成される。下地層１１は、厚すぎると平滑性が低下し、薄すぎると機能しないため、厚さ３〜３０ｎｍで形成する。
記憶層１５と磁化固定層１３，１７との間のトンネル絶縁層１４，１６の材料には、酸化マグネシウム（ＭｇＯ）を用いることができる。また、酸化マグネシウムの他にも、例えば、酸化アルミニウム、窒化アルミニウム、ＳｉＯ２，Ｂｉ２Ｏ３，ＭｇＦ２，ＣａＦ，ＳｒＴｉＯ２，ＡｌＬａＯ３，Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。記憶素子１０において大きな読み出し信号を与える高磁気抵抗変化率を実現するためには、トンネル絶縁層１４，１６として、（００１）方向に結晶配向したＭｇＯ層を用いることが好ましい。
磁化固定層１３，１７を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。積層フェリ構造を形成する非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ、又はこれらの合金等を用いることができる。
反強磁性層１２，１８の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ、Ｆｅ２Ｏ３等の磁性体を挙げることができる。また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加して、磁気特性を調整してもよい。また、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整してもよい。反強磁性層１２，１８の厚さは、例えば１ｎｍ〜４０ｎｍとする。
記憶層１５は、主としてＣｏ，Ｆｅ，Ｎｉ，Ｇｄ等の強磁性材料から構成され、これら２種以上の合金を一つの層として、一層又は二層以上の積層状態で形成される。各強磁性層には、飽和磁化量等の磁気特性や、結晶構造（結晶質、微結晶構造、アモルファス構造）の制御のために合金元素が添加してもよい。例えば、ＣｏＦｅ合金、ＣｏＦｅＢ合金、Ｆｅ合金或いはＮｉＦｅ合金を主成分として、Ｇｄ等の磁性元素や、他の元素として、Ｂ，Ｃ，Ｎ，Ｓｉ，Ｐ，Ａｌ，Ｔｉ，Ｔａ，Ｍｏ，Ｃｒ，Ｎｂ，Ｃｕ，Ｚｒ，Ｗ，Ｖ，Ｈｆ，Ｇｄ，Ｍｎ，Ｐｄが１種或いは複数添加された材料を用いることができる。また、例えば、ＣｏにＺｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉから選ばれる１種類以上の元素を添加したアモルファス材料、ＣｏＭｎＳｉ，ＣｏＭｎＡｌやＣｏＣｒＦｅＡｌ等のホイスラー材料を用いることができる。記憶層１５の厚さは、２ｎｍ〜８ｎｍの範囲であれば記憶素子の動作に支障はない。
キャップ層１９は、例えば、Ｌｉ，Ｂｅ，Ｎａ，Ｍｇ，Ｎｂ，Ｔｉ，Ｖ，Ｔａ及びＢａのうち１つ以上の元素、若しくは、これら元素を含む酸化物、又は、Ｔｉ及びＶのうち１つ以上の元素の窒化物から構成される。
また、下地層１１は、例えば、Ｍｇ，Ｃａ，Ｖ，Ｎｂ，Ｍｎ，Ｆｅ，Ｃｏ及びＮｉのうちの少なくとも１つ以上の元素、若しくは、これら元素を含む酸化物から構成される。下地層１１は、厚すぎると平滑性が低下し、薄すぎると機能しないため、厚さ３〜３０ｎｍで形成する。
記憶層１５と磁化固定層１３，１７との間のトンネル絶縁層１４，１６の材料には、酸化マグネシウム（ＭｇＯ）を用いることができる。また、酸化マグネシウムの他にも、例えば、酸化アルミニウム、窒化アルミニウム、ＳｉＯ２，Ｂｉ２Ｏ３，ＭｇＦ２，ＣａＦ，ＳｒＴｉＯ２，ＡｌＬａＯ３，Ａｌ−Ｎ−Ｏ等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。記憶素子１０において大きな読み出し信号を与える高磁気抵抗変化率を実現するためには、トンネル絶縁層１４，１６として、（００１）方向に結晶配向したＭｇＯ層を用いることが好ましい。
第１の磁化固定層１３の磁化Ｍ１３と、第２の磁化固定層１７の磁化Ｍ１７とは、互いに逆向きになっている。これにより、記憶層１５と磁化固定層１３，１７との磁気抵抗効果による抵抗変化が、第１の磁化固定層１３側と第２の磁化固定層１７側とで打ち消し合わないようにすることができる。
そして、記憶素子１０の下地層１１の側と、キャップ層１９の側に、それぞれ配線を電気的に接続して、配線から電流を供給することにより、記憶素子１０の各層１１〜１９の積層方向に電流を流すことができる。この電流によってスピン注入を行い、記憶層１５の磁化Ｍ１の向きを反転させることにより、記憶素子１０に情報の記録を行うことができる。
本実施の形態に係る記憶素子１０では、特に、上層の第２の反強磁性層１８の厚さｔ１８が、下層の第１の反強磁性層１２の厚さｔ１２よりも薄くなっている。即ち、ｔ１８＜ｔ１２となっている。
これにより、上層の第２の反強磁性層１８を薄くして、この第２の反強磁性層１８をパターニングする際の、削った物質の再堆積による、素子のサイズの設計値からのずれやショート等を抑制することができる。
これにより、上層の第２の反強磁性層１８を薄くして、この第２の反強磁性層１８をパターニングする際の、削った物質の再堆積による、素子のサイズの設計値からのずれやショート等を抑制することができる。
また、第２の磁化固定層１７の第２の反強磁性層１８側の界面（即ち、表面）１７Ａが、真空中での加熱（以下、「真空加熱」と呼ぶこととする）によって平坦化されて、充分に平坦性を有する構成となっている。
これにより、第２の反強磁性層１８を薄くした場合の、第２の磁化固定層１７の磁化Ｍ１７の向きの固着が不十分となる問題を回避することができる。
これにより、第２の反強磁性層１８を薄くした場合の、第２の磁化固定層１７の磁化Ｍ１７の向きの固着が不十分となる問題を回避することができる。
第２の磁化固定層１７に対する真空加熱の温度は、室温以上３００℃以下とすることが好ましい。さらに好ましくは、５０℃〜２５０℃の範囲内とする。
真空加熱によって第２の磁化固定層の表面１７Ａを平坦化する工程は、記憶素子１０の各層を順次形成していく間の、第２の磁化固定層１７を形成する工程の後で、かつ、第２の反強磁性層１８を形成する工程の前に、行うようにする。
第２の反強磁性層１８を形成した後に、さらにキャップ層１９を形成して記憶素子１０の各層を形成した後に、記憶素子１０の各層を、エッチング等により所定の平面パターンに加工する。
第２の反強磁性層１８を形成した後に、さらにキャップ層１９を形成して記憶素子１０の各層を形成した後に、記憶素子１０の各層を、エッチング等により所定の平面パターンに加工する。
より好ましくは、第２の磁化固定層１７を成膜した成膜装置内で、引き続き、真空加熱を行うようにする。
これにより、第２の磁化固定層１７の表面１７Ａが酸化等の変化を起こすことがなく、第２の磁化固定層１７の表面１７Ａを平坦化することができる。
これにより、第２の磁化固定層１７の表面１７Ａが酸化等の変化を起こすことがなく、第２の磁化固定層１７の表面１７Ａを平坦化することができる。
次に、図１に示した記憶素子１０を用いた、本発明の第１の実施の形態の記憶装置（メモリ）の概略構成図（平面図）を、図２に示す。
この記憶装置（メモリ）２０は、図２に示すように、マトリクス状に直交配置させたそれぞれ多数の第１の配線（例えばビット線）２１及び第２の配線（例えばワード線）２２の交点に、記憶素子１０を配置して構成されている。
記憶素子１０は、平面形状が楕円形状とされ、図１に示した断面構造を有する。
また、記憶素子１０は、図１に示したように、下層の第１の反強磁性層１２よりも上層の第２の反強磁性層１８が薄くなっており、第１の磁化固定層１７の第１の反強磁性層１８との界面１７Ａが真空加熱により充分に平坦化されている。
そして、各記憶素子１０によって、記憶装置２０のメモリセルが構成される。
この記憶装置（メモリ）２０は、図２に示すように、マトリクス状に直交配置させたそれぞれ多数の第１の配線（例えばビット線）２１及び第２の配線（例えばワード線）２２の交点に、記憶素子１０を配置して構成されている。
記憶素子１０は、平面形状が楕円形状とされ、図１に示した断面構造を有する。
また、記憶素子１０は、図１に示したように、下層の第１の反強磁性層１２よりも上層の第２の反強磁性層１８が薄くなっており、第１の磁化固定層１７の第１の反強磁性層１８との界面１７Ａが真空加熱により充分に平坦化されている。
そして、各記憶素子１０によって、記憶装置２０のメモリセルが構成される。
第１の配線２１及び第２の配線２２は、図示しないが、それぞれ記憶素子１０に電気的に接続され、これらの配線２１，２２を通じて、記憶素子１０に記憶素子１０の各層の積層方向（上下方向）の電流を流すことができる。
そして、この電流を記憶素子１０に流すことにより、記憶層１５の磁化Ｍ１の向きを反転させて、情報の記録を行うことができる。具体的には、従来のＳＴ−ＭＲＡＭと同様に、記憶素子１０に流す電流の極性（電流の方向）を変えることにより、記憶層１５の磁化Ｍ１の向きを反転させて、情報の記録を行う。
そして、この電流を記憶素子１０に流すことにより、記憶層１５の磁化Ｍ１の向きを反転させて、情報の記録を行うことができる。具体的には、従来のＳＴ−ＭＲＡＭと同様に、記憶素子１０に流す電流の極性（電流の方向）を変えることにより、記憶層１５の磁化Ｍ１の向きを反転させて、情報の記録を行う。
上述の本実施の形態の記憶装置２０の構成によれば、記憶素子１０の記憶層１５の上部の第２の反強磁性層１８を、記憶層１５の下部の第１の反強磁性層１２よりも薄く形成している。これにより、第２の反強磁性層１８をパターニングする加工で生じる、堆積物の量を低減することが可能になる。
従って、記憶装置２０を構成する各記憶素子１０の特性のばらつきを抑制することや、記憶装置２０の製造歩留まりを向上することが可能になる。
また、堆積物による問題の発生を抑制することができるので、記憶素子１０の各層をパターニングして得られるメモリセルのサイズを縮小化しても、堆積物による問題の発生を抑制することが可能になる。そして、メモリセルのサイズを縮小化することにより、記憶装置２０の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
従って、記憶装置２０を構成する各記憶素子１０の特性のばらつきを抑制することや、記憶装置２０の製造歩留まりを向上することが可能になる。
また、堆積物による問題の発生を抑制することができるので、記憶素子１０の各層をパターニングして得られるメモリセルのサイズを縮小化しても、堆積物による問題の発生を抑制することが可能になる。そして、メモリセルのサイズを縮小化することにより、記憶装置２０の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
また、第２の反強磁性層１８の下の第２の磁化固定層１７の表面１７Ａが、真空中の加熱によって充分に平坦化されている構成となっている。これにより、第２の反強磁性層１８と第２の磁化固定層１７とが充分に交換結合するので、第２の磁化固定層１７の磁化Ｍ１７の向きを安定して固着させることが可能になる。
記憶装置２０を製造する際には、第２の磁化固定層１７までの各層を順次積層形成した後に、真空中で加熱して第２の磁化固定層１７の表面１７Ａを平坦化する工程を行う。そして、この工程の後に第２の反強磁性層１８を第１の反強磁性層１２よりも薄く形成する。さらに、記憶素子１０の各層１１〜１９を形成して、この各層１１〜１９をパターニングする加工を行う。
これにより、充分に平坦化された第２の磁化固定層１７の表面１７Ａ上に第２の反強磁性層１８を形成することができ、第２の反強磁性層１８と第２の磁化固定層１７とが充分に交換結合する。このため、第２の磁化固定層１７の磁化Ｍ１７の向きを安定して固着させることが可能になる。
また、第２の反強磁性層１８をパターニングする加工の際に生じる、堆積物の量を低減することが可能になる。堆積物の量を低減することができるので、記憶素子１０の各層１１〜１９をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置２０の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
さらに、第２の磁化固定層１７の磁化Ｍ１７の向きを安定して固着させることが可能になることから、安定して動作する記憶装置２０を製造することができる。
これにより、充分に平坦化された第２の磁化固定層１７の表面１７Ａ上に第２の反強磁性層１８を形成することができ、第２の反強磁性層１８と第２の磁化固定層１７とが充分に交換結合する。このため、第２の磁化固定層１７の磁化Ｍ１７の向きを安定して固着させることが可能になる。
また、第２の反強磁性層１８をパターニングする加工の際に生じる、堆積物の量を低減することが可能になる。堆積物の量を低減することができるので、記憶素子１０の各層１１〜１９をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置２０の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
さらに、第２の磁化固定層１７の磁化Ｍ１７の向きを安定して固着させることが可能になることから、安定して動作する記憶装置２０を製造することができる。
＜３．第２の実施の形態＞
本発明の第２の実施の形態の記憶装置を構成する記憶素子の概略構成図（断面図）を、図３に示す。
図３に示す記憶素子３０では、下層の第１の磁化固定層１３が、非磁性層３２，３４を介して積層された３層の強磁性層３１，３３，３５により構成されている。また、上層の第２の磁化固定層１７が、非磁性層３７を介して積層された２層の強磁性層３６，３８により構成されている。
即ち、第１の磁化固定層１３及び第２の磁化固定層１７が、非磁性層を介して複数層の強磁性層が積層された、所謂積層フェリ構造となっている。
本発明の第２の実施の形態の記憶装置を構成する記憶素子の概略構成図（断面図）を、図３に示す。
図３に示す記憶素子３０では、下層の第１の磁化固定層１３が、非磁性層３２，３４を介して積層された３層の強磁性層３１，３３，３５により構成されている。また、上層の第２の磁化固定層１７が、非磁性層３７を介して積層された２層の強磁性層３６，３８により構成されている。
即ち、第１の磁化固定層１３及び第２の磁化固定層１７が、非磁性層を介して複数層の強磁性層が積層された、所謂積層フェリ構造となっている。
磁化固定層１３，１７及び記憶層１５の強磁性層３１，３３，３５，３６，３８の材料としては、従来からスピン注入方式による記憶素子に使われていた、各種の強磁性材料を使用することができる。例えば、ＣｏＦｅ，ＣｏＦｅＢ，ＮｉＦｅ等が挙げられる。
また、非磁性層３２，３４，３７の材料としては、従来から積層フェリ構造の非磁性層に用いられている非磁性材料を使用することができる。例えば、Ｒｕ等が挙げられる。
また、非磁性層３２，３４，３７の材料としては、従来から積層フェリ構造の非磁性層に用いられている非磁性材料を使用することができる。例えば、Ｒｕ等が挙げられる。
そして、第１の磁化固定層１３の最も記憶層１５側の強磁性層３５の磁化Ｍ３５は右向きであり、第２の磁化固定層１７の最も記憶層１５側の強磁性層３６の磁化Ｍ３６は左向きである。
即ち、記憶層１５に対向する強磁性層３５，３６の磁化Ｍ３５，Ｍ３６が互いに逆向きとなっている。これにより、記憶層１５と磁化固定層１３，１７との磁気抵抗効果による抵抗変化が、第１の磁化固定層１３側と第２の磁化固定層１７側とで打ち消し合わないようにすることができる。
即ち、記憶層１５に対向する強磁性層３５，３６の磁化Ｍ３５，Ｍ３６が互いに逆向きとなっている。これにより、記憶層１５と磁化固定層１３，１７との磁気抵抗効果による抵抗変化が、第１の磁化固定層１３側と第２の磁化固定層１７側とで打ち消し合わないようにすることができる。
一方、第１の磁化固定層１３の最も第１の反強磁性層１２側の強磁性層３１の磁化Ｍ３１は右向きであり、第２の磁化固定層１７の最も第２の反強磁性層１８側の強磁性層３８の磁化Ｍ３８も右向きである。
即ち、第１の磁化固定層１３及び第２の磁化固定層１７の最も反強磁性層１２，１８に近い側の強磁性層３１，３８の磁化Ｍ３１，Ｍ３８が同じ向きとなっている。
これにより、記憶素子３０を作製する際に、右向きの磁場中で加熱を行うことにより、第１の反強磁性層１２及び第２の反強磁性層１８に対して、同時に着磁することができる、という利点がある。
即ち、第１の磁化固定層１３及び第２の磁化固定層１７の最も反強磁性層１２，１８に近い側の強磁性層３１，３８の磁化Ｍ３１，Ｍ３８が同じ向きとなっている。
これにより、記憶素子３０を作製する際に、右向きの磁場中で加熱を行うことにより、第１の反強磁性層１２及び第２の反強磁性層１８に対して、同時に着磁することができる、という利点がある。
そして、記憶素子３０の下地層１１の側と、キャップ層１９の側に、それぞれ配線を電気的に接続して、配線から電流を供給することにより、記憶素子３０の各層１１〜１９の積層方向に電流を流すことができる。この電流によってスピン注入を行い、記憶層１５の磁化Ｍ１の向きを反転させることにより、記憶素子３０に情報の記録を行うことができる。
本実施の形態に係る記憶素子３０では、特に、第１の実施の形態の記憶素子１０と同様に、上層の第２の反強磁性層１８の厚さｔ１８が、下層の第１の反強磁性層１２の厚さｔ１２よりも薄くなっている。即ち、ｔ１８＜ｔ１２となっている。
これにより、上層の第２の反強磁性層１８を薄くして、この第２の反強磁性層１８をパターニングする際の、削った物質の再堆積による、素子のサイズの設計値からのずれやショート等を抑制することができる。
これにより、上層の第２の反強磁性層１８を薄くして、この第２の反強磁性層１８をパターニングする際の、削った物質の再堆積による、素子のサイズの設計値からのずれやショート等を抑制することができる。
また、第２の磁化固定層１７の表面１７Ａが、真空加熱によって平坦化されて、充分に平坦性を有する構成となっている。
これにより、第２の反強磁性層１８を薄くした場合の、第２の磁化固定層１７の磁化Ｍ１７の向きの固着が不十分となる問題を回避することができる。
これにより、第２の反強磁性層１８を薄くした場合の、第２の磁化固定層１７の磁化Ｍ１７の向きの固着が不十分となる問題を回避することができる。
第２の磁化固定層１７に対する真空加熱の温度は、室温以上３００℃以下とすることが好ましい。さらに好ましくは、５０℃〜２５０℃の範囲内とする。
真空加熱によって第２の磁化固定層の表面１７Ａを平坦化する工程は、記憶素子３０の各層を順次形成していく間の、第２の磁化固定層１７を形成する工程の後で、かつ、第２の反強磁性層１８を形成する工程の前に、行うようにする。
第２の反強磁性層１８を形成した後に、さらにキャップ層１９を形成して記憶素子３０の各層を形成した後に、記憶素子３０の各層を、エッチング等により所定の平面パターンに加工する。
第２の反強磁性層１８を形成した後に、さらにキャップ層１９を形成して記憶素子３０の各層を形成した後に、記憶素子３０の各層を、エッチング等により所定の平面パターンに加工する。
より好ましくは、第２の磁化固定層１７を成膜した成膜装置内で、引き続き、真空加熱を行うようにする。
これにより、第２の磁化固定層１７の表面が酸化等の変化を起こすことがなく、第２の磁化固定層１７の表面１７Ａを平坦化することができる。
これにより、第２の磁化固定層１７の表面が酸化等の変化を起こすことがなく、第２の磁化固定層１７の表面１７Ａを平坦化することができる。
なお、第２の実施の形態の記憶素子３０のその他の構成は、第１の実施の形態の記憶素子１０と同様である。
次に、図３に示した記憶素子３０を用いた、本発明の第２の実施の形態の記憶装置（メモリ）の概略構成図（平面図）を、図４に示す。
この記憶装置（メモリ）４０は、図４に示すように、マトリクス状に直交配置させたそれぞれ多数の第１の配線（例えばビット線）２１及び第２の配線（例えばワード線）２２の交点に、記憶素子３０を配置して構成されている。
記憶素子３０は、平面形状が楕円形状とされ、図３に示した断面構造を有する。
また、記憶素子３０は、図３に示したように、下層の第１の反強磁性層１２よりも上層の第２の反強磁性層１８が薄くなっており、第１の磁化固定層１７の第１の反強磁性層１８との界面１７Ａが真空加熱により充分に平坦化されている。
そして、各記憶素子３０によって、記憶装置４０のメモリセルが構成される。
この記憶装置（メモリ）４０は、図４に示すように、マトリクス状に直交配置させたそれぞれ多数の第１の配線（例えばビット線）２１及び第２の配線（例えばワード線）２２の交点に、記憶素子３０を配置して構成されている。
記憶素子３０は、平面形状が楕円形状とされ、図３に示した断面構造を有する。
また、記憶素子３０は、図３に示したように、下層の第１の反強磁性層１２よりも上層の第２の反強磁性層１８が薄くなっており、第１の磁化固定層１７の第１の反強磁性層１８との界面１７Ａが真空加熱により充分に平坦化されている。
そして、各記憶素子３０によって、記憶装置４０のメモリセルが構成される。
第１の配線２１及び第２の配線２２は、図示しないが、それぞれ記憶素子３０に電気的に接続され、これらの配線２１，２２を通じて、記憶素子３０に記憶素子３０の各層の積層方向（上下方向）の電流を流すことができる。
そして、この電流を記憶素子３０に流すことにより、記憶層１５の磁化Ｍ１の向きを反転させて、情報の記録を行うことができる。具体的には、従来のＳＴ−ＭＲＡＭと同様に、記憶素子３０に流す電流の極性（電流の方向）を変えることにより、記憶層１５の磁化Ｍ１の向きを反転させて、情報の記録を行う。
そして、この電流を記憶素子３０に流すことにより、記憶層１５の磁化Ｍ１の向きを反転させて、情報の記録を行うことができる。具体的には、従来のＳＴ−ＭＲＡＭと同様に、記憶素子３０に流す電流の極性（電流の方向）を変えることにより、記憶層１５の磁化Ｍ１の向きを反転させて、情報の記録を行う。
上述の本実施の形態の記憶装置４０の構成によれば、記憶素子３０の記憶層１５の上部の第２の反強磁性層１８を、記憶層１５の下部の第１の反強磁性層１２よりも薄く形成している。これにより、第２の反強磁性層１８をパターニングする加工で生じる、堆積物の量を低減することが可能になる。
従って、記憶装置４０を構成する各記憶素子３０の特性のばらつきを抑制することや、記憶装置４０の製造歩留まりを向上することが可能になる。
また、堆積物による問題の発生を抑制することができるので、記憶素子３０の各層をパターニングして得られるメモリセルのサイズを縮小化しても、堆積物による問題の発生を抑制することが可能になる。そして、メモリセルのサイズを縮小化することにより、記憶装置４０の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
従って、記憶装置４０を構成する各記憶素子３０の特性のばらつきを抑制することや、記憶装置４０の製造歩留まりを向上することが可能になる。
また、堆積物による問題の発生を抑制することができるので、記憶素子３０の各層をパターニングして得られるメモリセルのサイズを縮小化しても、堆積物による問題の発生を抑制することが可能になる。そして、メモリセルのサイズを縮小化することにより、記憶装置４０の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
また、第２の反強磁性層１８の下の第２の磁化固定層１７の表面１７Ａが、真空中の加熱によって充分に平坦化されている構成となっている。これにより、第２の反強磁性層１８と第２の磁化固定層１７とが充分に交換結合するので、第２の磁化固定層１７の強磁性層３６，３８の磁化Ｍ３６，Ｍ３８の向きを安定して固着させることが可能になる。
記憶装置４０を製造する際には、第２の磁化固定層１７（３６，３７，３８）までの各層を順次積層形成した後に、真空中で加熱して第２の磁化固定層１７の表面１７Ａを平坦化する工程を行う。そして、この工程の後に第２の反強磁性層１８を第１の反強磁性層１２よりも薄く形成する。さらに、記憶素子３０の各層１１〜１９を形成して、この各層１１〜１９をパターニングする加工を行う。
これにより、充分に平坦化された第２の磁化固定層１７の表面１７Ａ上に第２の反強磁性層１８を形成することができ、第２の反強磁性層１８と第２の磁化固定層１７とが充分に交換結合する。このため、第２の磁化固定層１７の強磁性層３６，３８の磁化Ｍ３６，Ｍ３８の向きを安定して固着させることが可能になる。
また、第２の反強磁性層１８をパターニングする加工の際に生じる、堆積物の量を低減することが可能になる。堆積物の量を低減することができるので、記憶素子３０の各層１１〜１９をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置４０の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
さらに、第２の磁化固定層１７の強磁性層３６，３８の磁化Ｍ３６，Ｍ３８の向きを安定して固着させることが可能になることから、安定して動作する記憶装置４０を製造することができる。
これにより、充分に平坦化された第２の磁化固定層１７の表面１７Ａ上に第２の反強磁性層１８を形成することができ、第２の反強磁性層１８と第２の磁化固定層１７とが充分に交換結合する。このため、第２の磁化固定層１７の強磁性層３６，３８の磁化Ｍ３６，Ｍ３８の向きを安定して固着させることが可能になる。
また、第２の反強磁性層１８をパターニングする加工の際に生じる、堆積物の量を低減することが可能になる。堆積物の量を低減することができるので、記憶素子３０の各層１１〜１９をパターニングして得られるメモリセルのサイズを縮小化して、記憶装置４０の記憶容量を増大させることや、情報の記録に必要な電流量を低減して消費電力を低減することが可能になる。
さらに、第２の磁化固定層１７の強磁性層３６，３８の磁化Ｍ３６，Ｍ３８の向きを安定して固着させることが可能になることから、安定して動作する記憶装置４０を製造することができる。
上述の第２の実施の形態では、第１の磁化固定層１３が非磁性層を介して積層された３層の強磁性層で構成され、第２の磁化固定層１７が非磁性層を介して積層された２層の強磁性層で構成されていた。
本発明において、下部及び上部のそれぞれの磁化固定層を構成する強磁性層の層数は、第２の実施の形態の構成や、第１の実施の形態の１層ずつの構成には限定されず、その他の数としてもよい。
下部と上部の反強磁性層への磁場中熱処理による着磁を同時に行って、かつ、記憶層側の強磁性層の磁化の向きを反対向きにするには、非磁性層を介して積層された強磁性層の数を、一方の磁化固定層は奇数、他方の磁化固定層は偶数、とするのが良い。
本発明において、下部及び上部のそれぞれの磁化固定層を構成する強磁性層の層数は、第２の実施の形態の構成や、第１の実施の形態の１層ずつの構成には限定されず、その他の数としてもよい。
下部と上部の反強磁性層への磁場中熱処理による着磁を同時に行って、かつ、記憶層側の強磁性層の磁化の向きを反対向きにするには、非磁性層を介して積層された強磁性層の数を、一方の磁化固定層は奇数、他方の磁化固定層は偶数、とするのが良い。
＜４．実験例＞
本発明に係る記憶素子を簡易的に作製して、特性を調べた。
本発明に係る記憶素子を簡易的に作製して、特性を調べた。
（記憶素子の作製方法）
以下に説明するようにして、図３に示した記憶素子３０と同様の積層構造を有する記憶素子を作製した。
まず、表面に熱酸化膜が形成されたシリコン基板の上に、下地層１１として、Ｔａ膜を膜厚３ｎｍで成膜した。
次に、第１の反強磁性層１２として、ＰｔＭｎ膜を膜厚２０ｎｍで成膜した。
次に、第１の磁化固定層１３を形成した。即ち、強磁性層３１のＣｏＦｅ膜を膜厚２ｎｍで、非磁性層３２のＲｕ膜を膜厚０．８ｎｍで、強磁性層３３のＣｏＦｅ膜を膜厚４ｎｍで、非磁性層３４のＲｕ膜を膜厚０．８ｎｍで、強磁性層３５のＣｏＦｅＢ膜を膜厚２ｎｍで、それぞれ成膜した。
次に、下部のトンネル絶縁層１４として、ＭｇＯ膜を膜厚０．７ｎｍで成膜し、記憶層１５として、ＣｏＦｅＢ膜を膜厚３ｎｍで成膜し、上部のトンネル絶縁層１６として、ＭｇＯ膜を０．６ｎｍで成膜した。
さらに、第２の磁化固定層１７を形成した。即ち、強磁性層３６として、膜厚１ｎｍのＣｏＦｅＢ膜とその上の膜厚２ｎｍのＣｏＦｅ膜の積層膜を形成し、非磁性層３７のＲｕ膜を膜厚０．９ｎｍで成膜し、強磁性層３８のＣｏＦｅ膜を膜厚２ｎｍで成膜した。
ここで、スパッタリング装置内にて２００℃に加熱し、１分間保持の後すぐに降温した。
続いて、第２の反強磁性層１８として、ＰｔＭｎ膜を成膜した。
次に、保護層１９として、Ｔａ膜を膜厚５ｎｍで成膜した。
さらに、３２０℃で磁場中熱処理を行った。
このようにして、熱酸化膜が形成されたシリコン基板の上に、図３に示した記憶素子３０と同様の積層構造を有する記憶素子を作製した。
以下に説明するようにして、図３に示した記憶素子３０と同様の積層構造を有する記憶素子を作製した。
まず、表面に熱酸化膜が形成されたシリコン基板の上に、下地層１１として、Ｔａ膜を膜厚３ｎｍで成膜した。
次に、第１の反強磁性層１２として、ＰｔＭｎ膜を膜厚２０ｎｍで成膜した。
次に、第１の磁化固定層１３を形成した。即ち、強磁性層３１のＣｏＦｅ膜を膜厚２ｎｍで、非磁性層３２のＲｕ膜を膜厚０．８ｎｍで、強磁性層３３のＣｏＦｅ膜を膜厚４ｎｍで、非磁性層３４のＲｕ膜を膜厚０．８ｎｍで、強磁性層３５のＣｏＦｅＢ膜を膜厚２ｎｍで、それぞれ成膜した。
次に、下部のトンネル絶縁層１４として、ＭｇＯ膜を膜厚０．７ｎｍで成膜し、記憶層１５として、ＣｏＦｅＢ膜を膜厚３ｎｍで成膜し、上部のトンネル絶縁層１６として、ＭｇＯ膜を０．６ｎｍで成膜した。
さらに、第２の磁化固定層１７を形成した。即ち、強磁性層３６として、膜厚１ｎｍのＣｏＦｅＢ膜とその上の膜厚２ｎｍのＣｏＦｅ膜の積層膜を形成し、非磁性層３７のＲｕ膜を膜厚０．９ｎｍで成膜し、強磁性層３８のＣｏＦｅ膜を膜厚２ｎｍで成膜した。
ここで、スパッタリング装置内にて２００℃に加熱し、１分間保持の後すぐに降温した。
続いて、第２の反強磁性層１８として、ＰｔＭｎ膜を成膜した。
次に、保護層１９として、Ｔａ膜を膜厚５ｎｍで成膜した。
さらに、３２０℃で磁場中熱処理を行った。
このようにして、熱酸化膜が形成されたシリコン基板の上に、図３に示した記憶素子３０と同様の積層構造を有する記憶素子を作製した。
（試料１〜試料３）
第２の反強磁性層１８のＰｔＭｎ膜の膜厚を、２０ｎｍ、１５ｎｍ、１０ｎｍとして、それぞれ記憶素子の試料を作製し、試料１（膜厚２０ｎｍ）、試料２（膜厚１５ｎｍ）、試料３（膜厚１０ｎｍ）とした。
第２の反強磁性層１８のＰｔＭｎ膜の膜厚を、２０ｎｍ、１５ｎｍ、１０ｎｍとして、それぞれ記憶素子の試料を作製し、試料１（膜厚２０ｎｍ）、試料２（膜厚１５ｎｍ）、試料３（膜厚１０ｎｍ）とした。
（試料４〜試料６；比較例）
比較対照のための比較例として、上部の第２の磁化固定層１７の成膜後に真空中で加熱をしない記憶素子の試料を作製した。そして、第２の反強磁性層１８のＰｔＭｎ膜の膜厚を、２０ｎｍ、１５ｎｍ、１０ｎｍとして、それぞれ記憶素子の試料を作製し、試料４（膜厚２０ｎｍ）、試料５（膜厚１５ｎｍ）、試料６（膜厚１０ｎｍ）とした。
比較対照のための比較例として、上部の第２の磁化固定層１７の成膜後に真空中で加熱をしない記憶素子の試料を作製した。そして、第２の反強磁性層１８のＰｔＭｎ膜の膜厚を、２０ｎｍ、１５ｎｍ、１０ｎｍとして、それぞれ記憶素子の試料を作製し、試料４（膜厚２０ｎｍ）、試料５（膜厚１５ｎｍ）、試料６（膜厚１０ｎｍ）とした。
（磁化曲線）
各試料の記憶素子において、記憶素子に印加する外部磁場Ｈの大きさを変化させて、記憶層１５の磁化の大きさを測定して、磁化曲線を求めた。
各試料の磁化曲線を、図５Ａ〜図５Ｃ及び図６Ａ〜図６Ｃに示す。図５Ａ〜図５Ｃは真空加熱を行った試料の結果であり、図５Ａが試料１の磁化曲線を示し、図５Ｂが試料２の磁化曲線を示し、図５Ｃが試料３の磁化曲線を示している。図６Ａ〜図６Ｃは真空加熱を行っていない試料の結果であり、図６Ａが試料１の磁化曲線を示し、図６Ｂが試料２の磁化曲線を示し、図６Ｃが試料３の磁化曲線を示している。
各試料の記憶素子において、記憶素子に印加する外部磁場Ｈの大きさを変化させて、記憶層１５の磁化の大きさを測定して、磁化曲線を求めた。
各試料の磁化曲線を、図５Ａ〜図５Ｃ及び図６Ａ〜図６Ｃに示す。図５Ａ〜図５Ｃは真空加熱を行った試料の結果であり、図５Ａが試料１の磁化曲線を示し、図５Ｂが試料２の磁化曲線を示し、図５Ｃが試料３の磁化曲線を示している。図６Ａ〜図６Ｃは真空加熱を行っていない試料の結果であり、図６Ａが試料１の磁化曲線を示し、図６Ｂが試料２の磁化曲線を示し、図６Ｃが試料３の磁化曲線を示している。
図６Ａ〜図６Ｃからわかるように、真空加熱を行っていない試料４〜試料６では、第２の反強磁性層１８のＰｔＭｎ層の厚さが２０ｎｍ以下になると、記憶層（磁化自由層）１５に対応する磁化曲線の形状が変化してしまう。
一方、図５Ａ〜図５Ｃからわかるように、真空加熱を行った試料１〜試料３では、第２の反強磁性層１８のＰｔＭｎ層の厚さを１０ｎｍまで薄膜化しても、厚さ２０ｎｍと同様の形状を維持している。
一方、図５Ａ〜図５Ｃからわかるように、真空加熱を行った試料１〜試料３では、第２の反強磁性層１８のＰｔＭｎ層の厚さを１０ｎｍまで薄膜化しても、厚さ２０ｎｍと同様の形状を維持している。
（第２の磁化固定層の磁化の保持特性）
次に、ＰｔＭｎ層の厚さを１０ｎｍとした試料３及び試料６について、比較的大きい外部磁場Ｈを印加して、外部磁場Ｈの大きさを変化させて、上層の第２の磁化固定層１７の磁化の大きさを測定した。
測定結果として、外部磁場Ｈの大きさと第２の磁化固定層１７の磁化の大きさとの関係を、図７に示す。図７において、実線は真空加熱を行った試料３の場合を示し、破線は真空加熱を行っていない試料６の場合を示している。
次に、ＰｔＭｎ層の厚さを１０ｎｍとした試料３及び試料６について、比較的大きい外部磁場Ｈを印加して、外部磁場Ｈの大きさを変化させて、上層の第２の磁化固定層１７の磁化の大きさを測定した。
測定結果として、外部磁場Ｈの大きさと第２の磁化固定層１７の磁化の大きさとの関係を、図７に示す。図７において、実線は真空加熱を行った試料３の場合を示し、破線は真空加熱を行っていない試料６の場合を示している。
図７より、真空加熱を行った試料３において、真空加熱を行っていない試料６と比較して、第２の磁化固定層１７の磁化の保持特性が向上していることがわかる。
（真空加熱の温度）
試料３及び試料６と同様に、第２の反強磁性層１８のＰｔＭｎ層の厚さを１０ｎｍとして、真空加熱の温度を変えて記憶素子の試料を作製した。そして、図７に示したと同様に、印加する外部磁場の大きさを変えて、第２の磁化固定層１７の磁化の向きが変化する磁界強度を求めた。
結果として、真空加熱の温度と、第２の磁化固定層１７の磁化の向きが変化する磁界強度（任意単位）との関係を、図８に示す。図８において、真空加熱を行っていない試料（試料６）の結果を０℃の所にプロットしている。
試料３及び試料６と同様に、第２の反強磁性層１８のＰｔＭｎ層の厚さを１０ｎｍとして、真空加熱の温度を変えて記憶素子の試料を作製した。そして、図７に示したと同様に、印加する外部磁場の大きさを変えて、第２の磁化固定層１７の磁化の向きが変化する磁界強度を求めた。
結果として、真空加熱の温度と、第２の磁化固定層１７の磁化の向きが変化する磁界強度（任意単位）との関係を、図８に示す。図８において、真空加熱を行っていない試料（試料６）の結果を０℃の所にプロットしている。
図８より、真空加熱の加熱温度の範囲としては、室温以上かつ３００℃までが適切であることがわかる。そして、真空加熱の温度が３００℃を超えると、第２の磁化固定層１７の磁化の向きの保持特性が急激に低下するので、加熱温度が高すぎるのは望ましくないことがわかる。
また、ＰｔＭｎ層の厚さが１０ｎｍの条件において、加熱を行わない場合よりも充分な効果が得られる温度領域としては、図８の破線よりも上の、５０℃〜２５０℃の範囲内が望ましいことがわかる。
また、ＰｔＭｎ層の厚さが１０ｎｍの条件において、加熱を行わない場合よりも充分な効果が得られる温度領域としては、図８の破線よりも上の、５０℃〜２５０℃の範囲内が望ましいことがわかる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１０，３０ 記憶素子、１１ 下地層、１２ 第１の反強磁性層、１３ 第１の磁化固定層、１４，１６ トンネル絶縁層、１５ 記憶層、１７ 第２の磁化固定層、１８ 第２の反強磁性層、１９ キャップ層、２０，４０ 記憶装置（メモリ）、２１ 第１の配線、２２ 第２の配線、３１，３３，３５，３６，３８ 強磁性層、３２，３４，３７ 非磁性層
Claims (5)
- 情報を磁性体の磁化状態により保持する記憶層と、
前記記憶層に対して、トンネル絶縁層を介して下層に設けられ、磁化の向きが固定された第１の磁化固定層と、
前記記憶層に対して、トンネル絶縁層を介して上層に設けられ、磁化の向きが固定された第２の磁化固定層と、
前記第１の磁化固定層の下に設けられ、前記第１の磁化固定層の磁化の向きを固定する第１の反強磁性層と、
前記第２の磁化固定層の上に設けられ、前記第２の磁化固定層の磁化の向きを固定し、前記第１の反強磁性層よりも厚さが薄い第２の反強磁性層とを含み、各層の積層方向に電流を流すことにより情報の記録が行われる記憶素子と、
前記記憶素子の各層の積層方向に流す電流を、前記記憶素子に供給する配線とを含む
記憶装置。 - 前記記憶素子の前記第２の磁化固定層の前記第２の反強磁性層側の界面が、真空中の加熱により平坦化されている、請求項１に記載の記憶装置。
- 情報を磁性体の磁化状態により保持する記憶層と、前記記憶層に対して、トンネル絶縁層を介して設けられ、磁化の向きが固定された第１の磁化固定層及び第２の磁化固定層と、前記第１の磁化固定層及び前記第２の磁化固定層のそれぞれの磁化の向きを固定する第１の反強磁性層及び第２の反強磁性層とを含む記憶素子と、前記記憶素子の各層の積層方向に流す電流を前記記憶素子に供給する配線とを含む記憶装置を製造する方法であって、
下層側から、前記第１の反強磁性層、前記第１の磁化固定層、前記トンネル絶縁層、前記記憶層、前記トンネル絶縁層、前記第２の磁化固定層を、順次積層形成する工程と、
前記第２の磁化固定層を形成した後に、真空中で加熱して、前記第２の磁化固定層の表面を平坦化する工程と、
前記第２の磁化固定層の表面を平坦化する工程の後に、前記第２の磁化固定層の上に、前記第１の反強磁性層よりも厚さが薄い、前記第２の反強磁性層を形成する工程とを含んで、前記記憶素子を構成する各層を形成し、前記記憶素子を構成する各層をパターニングする加工を行う
記憶装置の製造方法。 - 前記真空中で加熱して、前記第２の磁化固定層の表面を平坦化する工程を、３００℃以下の温度で行う、請求項３に記載の記憶装置の製造方法。
- 前記真空中で加熱して、前記第２の磁化固定層の表面を平坦化する工程を、５０℃〜２５０℃の範囲内の温度で行う、請求項３に記載の記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010148218A JP2012015212A (ja) | 2010-06-29 | 2010-06-29 | 記憶装置及び記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010148218A JP2012015212A (ja) | 2010-06-29 | 2010-06-29 | 記憶装置及び記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012015212A true JP2012015212A (ja) | 2012-01-19 |
Family
ID=45601324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010148218A Pending JP2012015212A (ja) | 2010-06-29 | 2010-06-29 | 記憶装置及び記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012015212A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170044337A (ko) * | 2015-10-15 | 2017-04-25 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
| CN109390369A (zh) * | 2017-08-08 | 2019-02-26 | 三星电子株式会社 | 半导体存储器件及半导体存储器制造装置 |
| US11937513B2 (en) * | 2017-12-25 | 2024-03-19 | Institute Of Physics, Chinese Academy Of Sciences | Magnon spin valve, magnon sensor, magnon field effect transistor, magnon tunnel junction and magnon memory |
-
2010
- 2010-06-29 JP JP2010148218A patent/JP2012015212A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170044337A (ko) * | 2015-10-15 | 2017-04-25 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
| KR102482372B1 (ko) * | 2015-10-15 | 2022-12-29 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
| CN109390369A (zh) * | 2017-08-08 | 2019-02-26 | 三星电子株式会社 | 半导体存储器件及半导体存储器制造装置 |
| CN109390369B (zh) * | 2017-08-08 | 2023-08-15 | 三星电子株式会社 | 半导体存储器件及半导体存储器制造装置 |
| US11937513B2 (en) * | 2017-12-25 | 2024-03-19 | Institute Of Physics, Chinese Academy Of Sciences | Magnon spin valve, magnon sensor, magnon field effect transistor, magnon tunnel junction and magnon memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20170139072A (ko) | 자기 랜덤 액세스 메모리용의 높은 어닐링 온도의 수직 자기 이방성 구조물 | |
| JP2012064625A (ja) | 記憶素子、メモリ装置 | |
| JP2009027177A (ja) | Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法 | |
| JP2012059906A (ja) | 記憶素子、メモリ装置 | |
| US10128435B2 (en) | Memory element and memory device | |
| JP2012015213A (ja) | 記憶素子、記憶素子の製造方法、及び、メモリ | |
| JP2012059808A (ja) | 記憶素子、メモリ装置 | |
| WO2009110119A1 (ja) | 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法 | |
| JP2012235015A (ja) | 記憶素子及び記憶装置 | |
| TWI473088B (zh) | Memory elements and memory devices | |
| JP5987613B2 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
| WO2014050379A1 (ja) | 記憶素子、記憶装置、磁気ヘッド | |
| JP5504704B2 (ja) | 記憶素子及びメモリ | |
| JP2007305882A (ja) | 記憶素子及びメモリ | |
| WO2013080436A1 (ja) | 記憶素子、記憶装置 | |
| JP2013033881A (ja) | 記憶素子及び記憶装置 | |
| JP2012160681A (ja) | 記憶素子、メモリ装置 | |
| JP2013115400A (ja) | 記憶素子、記憶装置 | |
| KR20150015602A (ko) | 메모리 소자 | |
| JP2008153527A (ja) | 記憶素子及びメモリ | |
| US9299916B2 (en) | Memory element and memory device | |
| JP2012059878A (ja) | 記憶素子、メモリ装置 | |
| JP5742142B2 (ja) | 記憶素子、メモリ装置 | |
| JP5724256B2 (ja) | 記憶素子、メモリ装置 | |
| JP2012015212A (ja) | 記憶装置及び記憶装置の製造方法 |