TWI501225B - 複合硬光罩架構及用於創造自旋轉矩驅動之磁性穿隧接面之非均一電流路徑的方法 - Google Patents

複合硬光罩架構及用於創造自旋轉矩驅動之磁性穿隧接面之非均一電流路徑的方法 Download PDF

Info

Publication number
TWI501225B
TWI501225B TW100101493A TW100101493A TWI501225B TW I501225 B TWI501225 B TW I501225B TW 100101493 A TW100101493 A TW 100101493A TW 100101493 A TW100101493 A TW 100101493A TW I501225 B TWI501225 B TW I501225B
Authority
TW
Taiwan
Prior art keywords
top electrode
mtj
inner top
layer
free layer
Prior art date
Application number
TW100101493A
Other languages
English (en)
Other versions
TW201140580A (en
Inventor
Wei Chuan Chen
Seung H Kang
Xiaochun Zhu
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201140580A publication Critical patent/TW201140580A/zh
Application granted granted Critical
Publication of TWI501225B publication Critical patent/TWI501225B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

複合硬光罩架構及用於創造自旋轉矩驅動之磁性穿隧接面之非均一電流路徑的方法
所揭示之實施例係關於磁性穿隧接面(MTJ)儲存元件中之複合硬光罩架構及用於創造自旋轉矩驅動之MTJ之非均一電流路徑的方法。
磁阻式隨機存取記憶體(MRAM)為使用磁性元件之非揮發性記憶體技術。舉例而言，自旋轉移轉矩磁阻隨機存取記憶體(STT-MRAM)使用當電子傳遞通過薄膜(自旋濾波器)時變得自旋極化之電子。STT-MRAM亦稱為自旋轉移轉矩RAM(STT-RAM)、自旋轉矩轉移磁化切換RAM(自旋RAM)及自旋動量轉移(SMT-RAM)。
圖1說明一習知STT-MRAM位元晶胞100。STT-MRAM位元晶胞100包括磁性穿隧接面(MTJ)儲存元件105、電晶體101、位元線102及字線103。MTJ儲存元件(例如)由藉由薄的非磁性絕緣層(穿隧障壁)所分開之至少兩個鐵磁性層(釘紮層及自由層)形成，該至少兩鐵磁性層中之每一者可保持磁場或極化。歸因於在施加至鐵磁性層之偏壓電壓下之穿隧效應，來自兩鐵磁性層之電子可穿透通過該穿隧障壁。穿隧通過至自由層之自旋極化電子可將其轉矩或角動量轉移至自由層之磁性元件，從而影響自由層之磁性極化。
可使自由層之磁性極化反向以使得釘紮層與自由層之極性實質上對準(平行)或相反(反平行)。通過MTJ之電路徑 之電阻將取決於釘紮層及自由層之極化之對準而變化。可使用此電阻變化來程式化並讀取位元晶胞100。STT-MRAM位元晶胞100亦包括源極線104、感測放大器108、讀取/寫入電路106及位元線基準107。
舉例而言，可程式化位元晶胞100，使得二元值「1」與自由層之極性與釘紮層之極性平行的操作狀態相關聯。相應地，二元值「0」可與兩鐵磁性層之間的反平行定向相關聯。因此，可藉由改變自由層之極化而將二元值寫入至該位元晶胞。需要由流過穿隧障壁之電子產生之足夠電流密度(通常以安培/公分2 進行量測)來改變自由層之極化。切換自由層之極化所需要之電流密度亦稱為切換電流密度。降低切換電流密度之值導致有益地降低MTJ晶胞之功率消耗。另外，較低切換電流密度能夠實現STT-MRAM積體電路中之較小器件尺寸及MTJ晶胞之相應較高密度。
切換電流密度取決於流過穿隧障壁之電子有效地將其自旋轉矩轉移至自由層之磁性元件的能力。引入由電子流動創造之電流路徑中之非均一性可有利地導致自旋轉矩之更有效轉移，藉此導致更有效之切換行為及較低切換電流密度。然而，習知MTJ架構促進跨越MTJ位元晶胞之均一電流路徑。因此，需要可促進跨越MTJ位元晶胞之非均一電流路徑的架構。
本發明之例示性實施例係針對與磁性穿隧接面(MTJ)及自旋轉移轉矩磁阻隨機存取記憶體(STT-MRAM)晶胞相關 之裝置以及係針對用於形成該MTJ及該STT-MRAM之方法。更特定言之，實施例係關於一STT-MRAM晶胞之一磁性穿隧接面(MTJ)儲存元件中之一複合硬光罩架構以及用於創造自旋轉矩驅動之MTJ之非均一電流路徑的方法。
舉例而言，一例示性實施例包括：一MTJ儲存元件，該MTJ儲存元件包含一釘紮層、一障壁層及一自由層；及一頂部電極，該頂部電極形成於該自由層之頂部上，其中該頂部電極經組態以提供一通過該MTJ儲存元件之非均一電流路徑。在一例示性實施例中，一調諧層視情況散佈於該自由層與該頂部電極之間。
另一例示性實施例係針對一種形成一MTJ儲存元件之方法，該方法包含：形成一MTJ，該MTJ包含一釘紮層、一障壁層及一自由層；在該自由層上形成一內部頂部電極；使用微影及蝕刻來圖案化該內部頂部電極；及在該內部頂部電極上形成一外部頂部電極，從而囊封該內部頂部電極；蝕刻該外部頂部電極；及將該外部頂部電極及該內部頂部電極用作一光罩而蝕刻該MTJ。
另一例示性實施例係針對一種磁性穿隧接面(MTJ)儲存元件，其包含：一底部導電構件，該底部導電構件用於電耦接該MTJ儲存元件，一第一磁性構件，該第一磁性構件用於保持一第一極化，第一絕緣構件，該第一絕緣構件用以有助於穿隧電流之流動，及一第二磁性構件，該第二磁性構件用於保持一第二極化，其中該第二極化係可逆的；阻尼構件，該阻尼構件用於降低該第二磁性構件之一阻尼 常數且形成於該第二磁性構件之頂部上；內部頂部導電構件，該內部頂部導電構件用於電耦接該MTJ儲存元件，該內部頂部導電構件與該阻尼構件鄰近；及一外部頂部導電構件，該外部頂部導電構件用於電耦接該MTJ儲存元件，該外部頂部導電構件定位於該第一頂部導電構件外部且與該內部頂部導電構件電平行。
另一例示性實施例係針對一種形成一磁性穿隧接面(MTJ)儲存元件之方法，該方法包含：用於形成一MTJ之步驟，該MTJ包含一釘紮層、一障壁層及一自由層；用於在該自由層上形成一內部頂部電極之步驟；用於使用微影及蝕刻來圖案化該內部頂部電極之步驟；及用於在該內部頂部電極上形成一外部頂部電極從而囊封該內部頂部電極之步驟；用於蝕刻該外部頂部電極之步驟；及用於將該外部頂部電極及該內部頂部電極用作一光罩而蝕刻該MTJ之步驟。
呈現隨附圖式以協助描述本發明之實施例，且提供該等圖式僅用於說明實施例而非對其加以限制。
本發明之態樣揭示於以下描述及針對本發明之特定實施例之相關圖式中。在不脫離本發明之範疇的情況下可設計出替代實施例。另外，將不詳細描述本發明的眾所熟知之元件或將其省略以便不混淆本發明之相關細節。
詞語「例示性」在本文中用以意謂「充當實例、例子或說明」。未必將本文中描述為「例示性」之任何實施例解 釋為比其他實施例較佳或有利。同樣，術語「本發明之實施例」並不要求本發明之所有實施例包括所論述之特徵、優點或操作模式。本文中所使用之術語僅為了描述特定實施例，且並不欲限制本發明之實施例。
如本文中所使用，單數形式「一」及「該」意欲亦包括複數形式，除非上下文另外清楚地指示。應進一步理解，術語「包含」及/或「包括」在本文中使用時指定所陳述之特徵、整數、步驟、操作、元件及/或組件之存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。
所揭示之實施例認識到，跨越MTJ位元晶胞之非均一電流路徑可有利地導致較低切換電流密度。此認識源自以下事實：將大量自旋極化電子集中於在自由層內之局部區域中導致在局部區域中之較高「切換活動」。此處，切換活動指代自旋極化電子轉移其自旋轉矩以極化鐵磁性自由層之磁性元件的過程。局部區域內之較高切換活動將動量轉移至自由層內之周圍區域，因此使得能夠在較少量自旋極化電子之影響下進行切換。相應地，供應至自由層之局部區域之受限高密度電流路徑促進自由層中之有效切換活動。
圖2展示具有跨越MTJ位元晶胞之均一電流之習知MTJ架構的橫截面圖。此項技術中眾所熟知，電流方向指示為與電子流動之方向相反。在圖2中說明均一電流，該均一電流自金屬層或位元線102，通過頂部電極或硬光罩層216， 朝向自由層214。自由層214可包括單一層，且可由多層堆疊形成。圖2亦說明底部電極202(MTJ位元晶胞形成於該底部電極202上)、一反鐵磁性層204、一包含底部釘紮層206、分隔層208及頂部釘紮層210之釘紮層，以及穿隧障壁212。層間介電質218輔助隔離MTJ位元晶胞。
在圖3中說明根據本文中所揭示之教示的併有優於習知MTJ架構之改良的例示性實施例。如圖3中所說明，MTJ晶胞300之頂部電極可包括低電阻電極304及高電阻電極306。低電阻電極304可在高電阻電極306周圍形成一周圍區域，如圖3所示。亦可在自由層214上形成可選調諧層302，以防止自由層214遭受與製程相關之缺陷且最佳化自由層214之性質。由具有低阻尼常數之材料形成之調諧層302可輔助自由層214之切換活動。如圖3所示意，在一例示性實施例中，可形成調諧層302以使得其與低電阻電極304、高電阻電極306及自由層214接觸。或者，可形成調諧層302以使得其僅與高電阻電極306及自由層214接觸。其餘層可包括先前關於圖2所描述且將不在本文中進一步描述之習知配置及材料。在本發明之後續章節中將提供用於製造例示性實施例之過程步驟。
圖4A至圖4C說明例示性MTJ晶胞之相關截面之橫截面圖及三維投影圖(俯視圖)。低電阻電極304形成圍繞高電阻電極306之同心外殼或層。如先前所描述，自由層214與釘紮層210之間的反平行對準可表示儲存於MTJ位元晶胞300中之二元值「0」。圖4A說明整個自由層214之極化與頂部釘 紮層210之極化反平行。為達成此說明之目的，假定圖4A表示在時間「t0」的初始條件，此時字線103撤銷啟動且二元值「0」儲存於MTJ位元晶胞300中。
相應地，圖4B說明在時間「t1」MTJ晶胞300之操作，此時字線103啟動，位元線102為高態啟動且源極線103為低態啟動。在時間t1，因此「選擇」MTJ位元晶胞300，且起始用以寫入二元值「1」之操作。自旋極化電子自底部電極朝向自由層流動，或換言之，電流自位元線102，通過低電阻電極304及高電阻電極306，通過可選調諧層302，朝向自由層214流動。由於電極304及306顯得與電流平行，故流過低電阻路徑304之電流量值大於流過高電阻路徑306之電流量值。
在圖4A中，自低電阻/高電流密度路徑304汲取電流的自由層之截面標記為304a，且自高電阻/低電流密度路徑306汲取電流的自由層之截面標記為306a。高電流密度使304a中之磁性元件在時間t1切換(如在圖4B中所說明，圖4B展示使304a中之磁性元件之極化反向)。此反向將來自304a中之自旋極化電子之轉矩轉移至306a中之磁性元件。隨後，在時間「t2」(>t1)，在自304a耦合與自高電阻路徑306流入306a中之較低密度電流的相互作用下，使306a中之磁性元件之極化反向。圖4C說明整個自由層214，其中其極性藉由上文所描述之兩步驟過程而反向。在時間t2，二元值「1」被認為寫入至MTJ位元晶胞300。
一般熟習此項技術者將瞭解，具有如上文所描述之跨越 MTJ位元晶胞之非均一電流的多步驟切換過程相較於具有均一電流之習知單步驟切換過程導致自由層中之較有效切換活動。涉及受限高密度電流路徑(304)及低密度電流路徑(306)之組合的多步驟切換過程使用由切換活動之第一步驟朝向切換活動之後一步驟產生的動量。單步驟切換過程並不利用由自由層214內之切換活動所產生之動量，從而有益地改良切換活動之效率。
圖5A說明低電阻電極502形成複合電極結構之內截面且高電阻電極504形成一外部周圍區域的例示性實施例。與圖4A至圖4C中之實施例類似，低電阻/高電流密度路徑502將電流供應至自由層214中標記為502a之內部區域，且高電阻/低電流密度路徑504將電流供應至自由層214中標記為504a之外部區域。歸因於高電流密度而引起內部區域502a中之磁性元件首先切換。為了進一步將動量提供至504a中之磁性元件，流過電流路徑502之高電流亦導致在區域502a之外部周邊中創造一奧斯特(Oersted)場506，如圖5B所說明。由奧斯特場效應創造之磁場進一步幫助切換較低電流密度區域504a中之磁性元件。圖5C說明整個自由層214，其中其極性藉由上文所描述之兩步驟過程而反向。
儘管奧斯特場之效應存在於圖4A至圖4C及圖5A至圖5C之例示性實施例中，但歸因於通過內部電極502之高電流密度路徑，所以該等效應在圖5A至圖5C中所說明之實施例中更顯著。
下文描述用於製造具有有益複合硬光罩架構之MTJ位元 晶胞之例示性實施例的方法。圖6說明用於製造圖4A至圖4C中所說明之具有內部高電阻電極306及外部高低電阻電極304之例示性實施例的製程流程。使用習知技術形成包含底部電極202、AFM層204、釘紮層206、208及210、障壁層212及自由層214的MTJ。調諧層302視情況形成於自由層214之頂部上，如圖6A所示。如先前所描述，調諧層302之作用係保護自由層214免受與製程相關之損壞且亦降低自由層之阻尼常數。較低阻尼常數導致切換電流密度之降低。調諧層可由諸如Ru、Mg、Hf、Pt、Ir、Al、Zr、V、Cu、Au、Ag、PtMn之金屬或諸如薄MgO之低電阻化合物形成。如此項技術中眾所熟知，自由層214可為由鐵磁性材料形成之單一層，或可包括多層堆疊。
高電阻電極306形成於可選調諧層302之頂部上(或若不存在調諧層，則直接形成於自由層214之頂部上)。高電阻電極306可由諸如TaOx或TiOx之介電材料或高電阻化合物形成。光阻602形成於高電阻電極306之頂部上。器件接著經受諸如CF4 蝕刻之蝕刻製程以圖案化高電阻電極306。緊接著，使用可涉及氧灰化之製程來移除光阻602，如圖6B所示。調諧層302(若存在)保護自由層214在蝕刻及氧灰化期間免受損壞。
緊接著，可使用諸如CH3 OH蝕刻之蝕刻製程來蝕刻調諧層302(若存在)，如圖6C所示。若不存在調諧層，則該製程進行至下一步驟，該下一步驟涉及沈積低電阻電極304，如圖6D所示。低電阻電極304可由諸如Ta或Ti之金屬 或諸如TaNx或TiNx之低電阻化合物形成。
緊接著，MTJ堆疊600經受諸如CF4 蝕刻之蝕刻製程以圖案化該低電阻電極，如圖7A所示。亦可在此階段蝕刻調諧層302(若存在)。或者，可能不蝕刻調諧層302(若存在)，且調諧層302可因此繼續在自由層214之整個頂部部分上形成保護層，如圖7A中所說明。緊接著，使用諸如CH3 OH蝕刻、CO/NH3 蝕刻或用基於氯氣之氣體之蝕刻的蝕刻製程來向下圖案化MTJ堆疊600至底部電極202，如圖7B所示。緊接著，沈積一介電層，如圖7C所示。接著平坦化並回蝕該介電層，且使用金屬化製程來沈積一金屬層。金屬層或位元線102與低電阻電極304及高電阻電極306接觸，如圖7D所示。
儘管上文所描述之過程步驟係關於形成根據圖4A至圖4C所描繪實施例之MTJ位元晶胞，但一般熟習此項技術者應認識到，可使用具有微小修改之類似過程步驟來製造圖5A至圖5C所描繪之具有外部高電阻電極504及內部低電阻電極502之實施例。詳言之，在圖6A中所說明之步驟中，可沈積高電阻電極504而非高電阻電極306。類似地，在圖6D中所說明之步驟中，可沈積低電阻電極502而非低電阻電極304。其餘過程步驟可仍保持實質上相同。
圖8為說明用於形成具有一磁性穿隧接面(MTJ)儲存元件之記憶體器件的例示性方法的流程圖。在802中，可形成包含釘紮層、障壁層及自由層之MTJ。在804中，可在自由層上形成可選調諧層。在806中，在自由層或可選調諧 層上形成一內部頂部電極。在808中，使用微影及蝕刻來圖案化該內部頂部電極。在810中，在內部頂部電極上形成一外部頂部電極，從而囊封該內部頂部電極。在812中蝕刻該外部頂部電極。在814中，將外部頂部電極及內部頂部電極用作一光罩而蝕刻MTJ堆疊。應瞭解，流程圖不欲限制各種實施例，且僅被提供以輔助詳細說明及論述該等步驟。
根據該等例示性方法，可藉由如本文中所揭示之複合頂部電極結構來製造MTJ儲存元件。該等例示性實施例有益地促進通過MTJ位元晶胞之非均一電流路徑，該非均一電流路徑導致改良之切換行為及較低切換電流密度。
應瞭解，包括本文中所描述之MTJ儲存元件之記憶體器件可包括於以下各者中：行動電話、攜帶型電腦、手持式個人通信系統(PCS)單元、諸如個人資料助理(PDA)之攜帶型資料單元、具備GPS功能之器件、導航器件、機上盒、音樂播放器、視訊播放器、娛樂單元、諸如儀錶讀取設備之固定位置資料單元，或儲存或擷取資料或電腦指令之任何其他器件，或其任何組合。因此，實施例可適當用於包括主動積體電路之任何器件中，該主動積體電路包括具有如本文中所揭示之MTJ儲存元件之記憶體。
以上所揭示器件及方法可經設計為且可經組態於儲存於電腦可讀媒體上之GDSII及GERBER電腦檔案中。此等檔案又被提供至基於此等檔案製造器件之製造處置器。所得產品為半導體晶圓，該等半導體晶圓接著經切割成半導體 晶粒且經封裝成半導體晶片。接著在上文所描述之器件中使用該等晶片。
因此，實施例可包括體現指令的機器可讀媒體或電腦可讀媒體，該等指令在由一處理器執行時將該處理器及任何其他協作元件轉變為一用於執行如由該等指令提供之本文中所描述之功能性的機器。
儘管前述揭示內容展示說明性實施例，但應注意，可在不脫離如由附加申請專利範圍所界定的本發明之範疇的情況下對本文進行各種改變及修改。無需以任何特定次序執行根據本文中所描述之實施例之方法請求項的功能、步驟及/或動作。此外，儘管可能以單數形式描述或主張實施例之元件，但除非明確陳述限於單數形式，否則亦預期複數形式。
100‧‧‧自旋轉移轉矩磁阻隨機存取記憶體(STT-MRAM)位元晶胞
101‧‧‧電晶體
102‧‧‧位元線
103‧‧‧字線
104‧‧‧源極線
105‧‧‧磁性穿隧接面(MTJ)儲存元件
106‧‧‧讀取/寫入電路
107‧‧‧位元線基準
108‧‧‧感測放大器
202‧‧‧底部電極
204‧‧‧反鐵磁性層
206‧‧‧底部釘紮層
208‧‧‧分隔層
210‧‧‧頂部釘紮層
212‧‧‧穿隧障壁
214‧‧‧自由層
216‧‧‧頂部電極或硬光罩層
218‧‧‧層間介電質
300‧‧‧磁性穿隧接面(MTJ)位元晶胞
302‧‧‧調諧層
304‧‧‧低電阻電極、低電阻/高電流密度路徑
304a‧‧‧自由層之截面
306‧‧‧高電阻電極、高電阻/低電流密度路徑
306a‧‧‧自由層之截面
502‧‧‧內部低電阻電極、低電阻/高電流密度路徑
502a‧‧‧內部區域
504‧‧‧高電阻電極、高電阻/低電流密度路徑
504a‧‧‧外部區域
506‧‧‧奧斯特場
600‧‧‧磁性穿隧接面(MTJ)堆疊
602‧‧‧光阻
圖1為一習知自旋轉移轉矩磁阻隨機存取記憶體(STT-MRAM)晶胞陣列的說明。
圖2為習知MTJ位元晶胞之橫截面圖。
圖3為具有複合頂部電極架構及可選調諧層之例示性MTJ位元晶胞的橫截面圖。
圖4(包含圖4A至圖4C)展示根據圖3之例示性MTJ位元晶胞之截面的橫截面及投影圖。圖4說明通過複合頂部電極之不同截面之電流的量值。圖4亦說明在根據一例示性實施例之MTJ位元晶胞之自由層內的切換活動。
圖5(包含圖5A至圖5C)為具有複合頂部電極之不同架構 的例示性MTJ位元晶胞提供與圖4類似之資訊。
圖6(包含圖6A至圖6D)及圖7(包含圖7A至圖7D)為在製造之各階段期間MTJ位元晶胞的橫截面示意圖。
圖8提供用於形成具有磁性穿隧接面(MTJ)儲存元件之記憶體器件的例示性流程圖。
202‧‧‧底部電極
204‧‧‧反鐵磁性層
206‧‧‧底部釘紮層
208‧‧‧分隔層
210‧‧‧頂部釘紮層
212‧‧‧穿隧障壁
214‧‧‧自由層
300‧‧‧磁性穿隧接面(MTJ)位元晶胞
302‧‧‧調諧層
304‧‧‧低電阻電極、低電阻/高電流密度路徑
306‧‧‧高電阻電極、高電阻/低電流密度路徑

Claims (35)

  1. 一種磁性穿隧接面(MTJ)儲存元件，其包含：一釘紮層、一障壁層及一自由層；一頂部電極，該頂部電極形成於該自由層之頂部上，其中該頂部電極經組態以提供一通過該MTJ儲存元件之非均一電流路徑，及其中該頂部電極進一步包含一內部頂部電極及一外部頂部電極；一調諧層，該調諧層形成於該自由層之頂部上，其中該調諧層係插入於該內部頂部電極與該自由層之間，使得該外部頂部電極與該調諧層之一側壁部分及該自由層之一上部分接觸，從而囊封該調諧層。
  2. 如請求項1之MTJ儲存元件，其中該頂部電極進一步包含一內部頂部電極及一外部頂部電極。
  3. 如請求項2之MTJ儲存元件，其中該內部頂部電極之電阻小於該外部頂部電極之電阻。
  4. 如請求項2之MTJ儲存元件，其中該內部頂部電極之電阻大於該外部頂部電極之電阻。
  5. 如請求項1之MTJ儲存元件，其中該自由層包含複數個磁性層。
  6. 如請求項1之MTJ儲存元件，其中該MTJ儲存元件整合至一選自由以下各者組成之群的電子器件中：一機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、行動電話、攜帶型電腦、手持式個人通信系統(PCS)單元、通信器件、個人數位助理(PDA)、固定位置資料單元及 一電腦。
  7. 如請求項1之MTJ儲存元件，其中該MTJ儲存元件整合至一記憶體器件中。
  8. 如請求項7之MTJ儲存元件，其中該記憶體器件為一自旋轉移轉矩磁阻隨機存取記憶體(STT-MRAM)器件，且其中該STT-MRAM整合於至少一半導體晶粒中。
  9. 如請求項1之MTJ儲存元件，其中該內部頂部電極之電阻小於該外部頂部電極之電阻。
  10. 如請求項1之MTJ儲存元件，其中該內部頂部電極之電阻大於該外部頂部電極之電阻。
  11. 如請求項1之MTJ儲存元件，其中該調諧層由一金屬材料、一低電阻化合物或一高電阻化合物中之至少一者形成。
  12. 如請求項1之MTJ儲存元件，其中該MTJ儲存元件整合至一選自由以下各者組成之群的電子器件中：一機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、行動電話、攜帶型電腦、手持式個人通信系統(PCS)單元、通信器件、個人數位助理(PDA)、固定位置資料單元及一電腦。
  13. 如請求項1之MTJ儲存元件，其中該MTJ儲存元件為自旋轉移轉矩磁阻隨機存取記憶體(STT-MRAM)之一部分。
  14. 如請求項1之MTJ儲存元件，其中該頂部電極係耦接至一位元線，使得該頂部電極係經組態以將來自該位元線之均一電流轉變為非均一電流。
  15. 一種用於形成一磁性穿隧接面(MTJ)儲存元件之方法，該方法包含：形成一MTJ，該MTJ包含一釘紮層、一障壁層及一自由層；在該自由層上形成一內部頂部電極；使用微影及蝕刻來圖案化該內部頂部電極；在該內部頂部電極上形成一外部頂部電極，從而囊封該內部頂部電極；蝕刻該外部頂部電極；及將該外部頂部電極及該內部頂部電極用作一光罩來蝕刻該MTJ。
  16. 如請求項15之方法，其中由一低電阻材料形成該內部頂部電極，且由一高電阻材料形成該外部頂部電極。
  17. 如請求項15之方法，其中由一高電阻材料形成該內部頂部電極，且由一低電阻材料形成該外部頂部電極。
  18. 如請求項15之方法，其中將該記憶體器件整合至一選自由以下各者組成之群的電子器件中：一機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、行動電話、攜帶型電腦、手持式個人通信系統(PCS)單元、通信器件、個人數位助理(PDA)、固定位置資料單元及一電腦。
  19. 如請求項15之方法，其中該記憶體器件為一自旋轉移轉矩磁阻隨機存取記憶體(STT-MRAM)。
  20. 如請求項15之方法，其進一步包含： 在該自由層上形成一調諧層，其中該調諧層插入於該自由層與該內部頂部電極之間。
  21. 如請求項20之方法，其中由一低電阻材料形成該內部頂部電極，且由一高電阻材料形成該外部頂部電極。
  22. 如請求項20之方法，其中由一高電阻材料形成該內部頂部電極，且由一低電阻材料形成該外部頂部電極。
  23. 如請求項20之方法，其中由一金屬材料、一低電阻化合物或一高電阻化合物中之至少一者形成該調諧層。
  24. 一種磁性穿隧接面(MTJ)儲存元件件，其包含：一垂直堆疊，其包含一底部導電構件，該底部導電構件用於電耦接該MTJ儲存元件，一第一磁性構件，該第一磁性構件用於保持一第一極化，第一絕緣構件，該第一絕緣構件用以有助於穿隧電流之流動，及一第二磁性構件，該第二磁性構件用於保持一第二極化，其中該第二極化係可逆的；一頂部導電構件，其形成於該第二磁性構件之頂部上，其中該頂部導電構件係經組態以提供一通過該MTJ儲存元件之非均一電流路徑，及其中該頂部導電構件進一步包含一內部頂部導電構件及一外部頂部導電構件；及一阻尼構件，該阻尼構件用於降低該第二磁性構件之一阻尼常數且形成於該第二磁性構件之頂部上，其中該阻尼構件係插入於該內部頂部導電構件與該第二磁性構件之間，使得該外部頂部導電構件與該阻尼構件之一側 壁部分及該第二磁性構件之一上部分接觸，從而囊封該阻尼構件。
  25. 如請求項24之MTJ儲存元件，其中該內部頂部導電構件之一電阻大於該外部頂部導電構件之一電阻。
  26. 如請求項24之MTJ儲存元件，其中該外部頂部導電構件之一電阻大於該內部頂部導電構件之一電阻。
  27. 如請求項24之MTJ儲存元件，其中該記憶體器件整合至一選自由以下各者組成之群的電子器件中：一機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、行動電話、攜帶型電腦、手持式個人通信系統(PCS)單元、通信器件、個人數位助理(PDA)、固定位置資料單元及一電腦。
  28. 如請求項24之MTJ儲存元件，其中該記憶體器件為一自旋轉移轉矩磁阻隨機存取記憶體(STT-MRAM)。
  29. 如請求項24之MTJ儲存元件，其中該內部頂部導電構件及該外部頂部導電構件係耦接至一位元線，來自該位元線之均一電流轉變為非均一電流以通過該內部頂部導電構件及該外部頂部導電構件之電平行配置。
  30. 一種形成具有一磁性穿隧接面(MTJ)儲存元件之一記憶體器件的方法，該方法包含：用於形成一MTJ之步驟，該MTJ包含一釘紮層、一障壁層及一自由層；用於在該自由層上形成一內部頂部電極之步驟；用於使用微影及蝕刻圖案化該內部頂部電極之步驟； 用於在該內部頂部電極上形成一外部頂部電極從而囊封該內部頂部電極之步驟；用於蝕刻該外部頂部電極之步驟；及用於將該外部頂部電極及該內部頂部電極用作一光罩來蝕刻該MTJ之步驟。
  31. 如請求項30之方法，其中由一低電阻材料形成該內部頂部電極，且由一高電阻材料形成該外部頂部電極。
  32. 如請求項30之方法，其中由一高電阻材料形成該內部頂部電極，且由一低電阻材料形成該外部頂部電極。
  33. 如請求項30之方法，其中將該記憶體器件整合至一選自由以下各者組成之群的電子器件中：一機上盒、音樂播放器、視訊播放器、娛樂單元、導航器件、行動電話、攜帶型電腦、手持式個人通信系統(PCS)單元、通信器件、個人數位助理(PDA)、固定位置資料單元及一電腦。
  34. 如請求項30之方法，其中該記憶體器件為一自旋轉移轉矩磁阻隨機存取記憶體(STT-MRAM)。
  35. 如請求項30之方法，其進一步包含：用於在該自由層上形成一調諧層之步驟，其中該調諧層插入於該自由層與該內部頂部電極之間。
TW100101493A 2010-01-14 2011-01-14 複合硬光罩架構及用於創造自旋轉矩驅動之磁性穿隧接面之非均一電流路徑的方法 TWI501225B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/687,426 US8513749B2 (en) 2010-01-14 2010-01-14 Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction

Publications (2)

Publication Number Publication Date
TW201140580A TW201140580A (en) 2011-11-16
TWI501225B true TWI501225B (zh) 2015-09-21

Family

ID=43857643

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100101493A TWI501225B (zh) 2010-01-14 2011-01-14 複合硬光罩架構及用於創造自旋轉矩驅動之磁性穿隧接面之非均一電流路徑的方法

Country Status (9)

Country Link
US (1) US8513749B2 (zh)
EP (2) EP2524396B1 (zh)
JP (1) JP5697271B2 (zh)
KR (1) KR101382521B1 (zh)
CN (1) CN102754210B (zh)
BR (1) BR112012017265B1 (zh)
ES (1) ES2842966T3 (zh)
TW (1) TWI501225B (zh)
WO (1) WO2011088375A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US9024398B2 (en) * 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
US8557610B2 (en) 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
US9793467B2 (en) 2011-12-20 2017-10-17 Intel Corporation Method for reducing size and center positioning of magnetic memory element contacts
US8748197B2 (en) * 2012-03-14 2014-06-10 Headway Technologies, Inc. Reverse partial etching scheme for magnetic device applications
US9166146B2 (en) * 2013-03-01 2015-10-20 Avalanche Technology, Inc. Electric field assisted MRAM and method for using the same
JP5865858B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
JP6182993B2 (ja) * 2013-06-17 2017-08-23 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
EP3123536B1 (en) * 2014-03-26 2019-03-13 Intel Corporation Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts
US9882121B2 (en) * 2014-03-28 2018-01-30 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
CN108292703B (zh) 2015-11-27 2022-03-29 Tdk株式会社 自旋流磁化反转元件、磁阻效应元件及磁存储器
CN106229004B (zh) * 2016-07-11 2018-08-28 北京航空航天大学 一种光写入的非易失性磁存储器
CN110024148A (zh) * 2016-12-30 2019-07-16 英特尔公司 具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM)器件及其形成方法
WO2018125204A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Perpendicular spin transfer torque memory (psttm) devices with enhanced stability and method to form same
US10056430B1 (en) * 2017-10-25 2018-08-21 Sandisk Technologies Llc MRAM with voltage dependent in-plane magnetic anisotropy
CN111816224B (zh) * 2019-04-11 2024-03-12 上海磁宇信息科技有限公司 一种磁性隧道结存储阵列单元及其外围电路的制备方法
US10891999B1 (en) * 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
US11428758B2 (en) * 2019-08-27 2022-08-30 Western Digital Technologies, Inc. High sensitivity TMR magnetic sensor
US11385305B2 (en) * 2019-08-27 2022-07-12 Western Digital Technologies, Inc. Magnetic sensor array with dual TMR film
US11493573B2 (en) * 2019-08-27 2022-11-08 Western Digital Technologies, Inc. Magnetic sensor with dual TMR films and the method of making the same
KR102632986B1 (ko) * 2019-10-01 2024-02-05 에스케이하이닉스 주식회사 전자 장치
US11087811B1 (en) 2020-05-28 2021-08-10 International Business Machines Corporation NVM synaptic element with gradual reset capability

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417561B1 (en) * 2001-02-28 2002-07-09 Micron Technology, Inc. Keepers for MRAM electrodes
US20050254287A1 (en) * 2004-05-11 2005-11-17 Thierry Valet Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US20070171694A1 (en) * 2005-12-23 2007-07-26 Yiming Huai Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
US20080180991A1 (en) * 2006-11-01 2008-07-31 Yadav Technology Current-Confined Effect of Magnetic Nano-Current-Channel (NCC) for Magnetic Random Access Memory (MRAM)
US20080191251A1 (en) * 2007-02-12 2008-08-14 Yadav Technology Non-Volatile Magnetic Memory with Low Switching Current and High Thermal Stability
WO2008109772A1 (en) * 2007-03-06 2008-09-12 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US20080225585A1 (en) * 2007-02-12 2008-09-18 Yadav Technology Low Cost Multi-State Magnetic Memory
US20090261435A1 (en) * 2008-04-22 2009-10-22 Renesas Technology Corp. Magnetic memory element and magnetic memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3657875B2 (ja) * 2000-11-27 2005-06-08 Ｔｄｋ株式会社 トンネル磁気抵抗効果素子
JP3934881B2 (ja) * 2001-02-01 2007-06-20 株式会社東芝 垂直通電型磁気抵抗効果素子、垂直通電型磁気抵抗効果ヘッドおよび磁気記録再生装置
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US20050205952A1 (en) * 2004-03-19 2005-09-22 Jae-Hyun Park Magnetic random access memory cells having split sub-digit lines having cladding layers thereon and methods of fabricating the same
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
TWI252559B (en) * 2004-12-31 2006-04-01 Ind Tech Res Inst Method for connecting magnetoelectronic element with conductive line
JP2008130807A (ja) * 2006-11-21 2008-06-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US7989224B2 (en) * 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417561B1 (en) * 2001-02-28 2002-07-09 Micron Technology, Inc. Keepers for MRAM electrodes
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
US20050254287A1 (en) * 2004-05-11 2005-11-17 Thierry Valet Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US20070171694A1 (en) * 2005-12-23 2007-07-26 Yiming Huai Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US20080180991A1 (en) * 2006-11-01 2008-07-31 Yadav Technology Current-Confined Effect of Magnetic Nano-Current-Channel (NCC) for Magnetic Random Access Memory (MRAM)
US20080191251A1 (en) * 2007-02-12 2008-08-14 Yadav Technology Non-Volatile Magnetic Memory with Low Switching Current and High Thermal Stability
US20080225585A1 (en) * 2007-02-12 2008-09-18 Yadav Technology Low Cost Multi-State Magnetic Memory
WO2008109772A1 (en) * 2007-03-06 2008-09-12 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US20090261435A1 (en) * 2008-04-22 2009-10-22 Renesas Technology Corp. Magnetic memory element and magnetic memory device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chung N. L. et al., "Effects of capping layer on the spin accumulation and spin torque in magnetic multilayers; Effects of capping layer", Journal of Physics D. Applied Physics, IOP Publishing, Bristol, GB, vol. 42, No. 19, Oct. 7, 2009, Chih-Liang Wang, et al., "Reduction in Critical Current Density by Tuning Damping Constants of CoFeB for Spin-Torque-Transfer Switching", Journal of Physics D. Applied Physics, IOP Publishing, Bristol, GB, vol. 42, No. 11, Jun. 7, 2009, Sun J. Z. et al., "Magnetoresistance and spin-transfer torque in magnetic tunnel junctions", Journal of Magnetism and Magnetic Materials, Elsevier Science Publishers, Amsterdam, NL, vol. 320, No. 7, Jan. 14, 2008, Yang T et al.,"Roles of spin-polarized current and spin accumulation in the current-induced magnetization switching", Journal of Magnetism and Magnetic Materials, Elsevier Science Publishers, Amsterdam,NL, vol. 301, No. 2, Jun. 1, 2006 *

Also Published As

Publication number Publication date
BR112012017265A2 (pt) 2017-10-10
KR101382521B1 (ko) 2014-04-07
WO2011088375A3 (en) 2011-09-22
KR20120127452A (ko) 2012-11-21
CN102754210B (zh) 2017-05-03
CN102754210A (zh) 2012-10-24
EP2524396B1 (en) 2020-10-14
JP2013517630A (ja) 2013-05-16
EP3048647A1 (en) 2016-07-27
TW201140580A (en) 2011-11-16
ES2842966T3 (es) 2021-07-15
US8513749B2 (en) 2013-08-20
WO2011088375A2 (en) 2011-07-21
EP2524396A2 (en) 2012-11-21
JP5697271B2 (ja) 2015-04-08
US20110169112A1 (en) 2011-07-14
BR112012017265B1 (pt) 2020-10-13

Similar Documents

Publication Publication Date Title
TWI501225B (zh) 複合硬光罩架構及用於創造自旋轉矩驅動之磁性穿隧接面之非均一電流路徑的方法
TWI514638B (zh) 製造一磁性穿隧接面儲存元件
US9269893B2 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
CN104425706B (zh) 反转的mtj堆叠件
KR101726525B1 (ko) 전계 강화된 스핀 전달 토크 메모리(ｓｔｔｍ) 디바이스
US9461243B2 (en) STT-MRAM and method of manufacturing the same
US20130119494A1 (en) Mtj structure and integration scheme
JP6043478B2 (ja) 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法
US9087983B2 (en) Self-aligned process for fabricating voltage-gated MRAM
US9741929B2 (en) Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM)
TWI503819B (zh) 具有對稱切換及單一方向程式化之自旋轉矩轉移記憶體單元結構
JP2008282940A (ja) 磁気記憶装置の製造方法
US10608047B1 (en) Magnetic memory element with voltage controlled magnetic anistropy