ES2842966T3 - Procedimiento de formación de unión túnel magnética impulsada por par de espín con máscara dura compuesta - Google Patents

Procedimiento de formación de unión túnel magnética impulsada por par de espín con máscara dura compuesta Download PDF

Info

Publication number
ES2842966T3
ES2842966T3 ES11702313T ES11702313T ES2842966T3 ES 2842966 T3 ES2842966 T3 ES 2842966T3 ES 11702313 T ES11702313 T ES 11702313T ES 11702313 T ES11702313 T ES 11702313T ES 2842966 T3 ES2842966 T3 ES 2842966T3
Authority
ES
Spain
Prior art keywords
electrode
layer
mtj
free layer
inner electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES11702313T
Other languages
English (en)
Inventor
Wei-Chuan Chen
Seung H Kang
Xiaochun Zhu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2842966T3 publication Critical patent/ES2842966T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Un procedimiento de formación de un elemento de almacenamiento de unión túnel magnética, MTJ, comprendiendo el procedimiento: formar una MTJ, que comprende una capa fija, una capa de barrera y una capa libre (802); caracterizado por que el procedimiento comprende además: formar un electrodo superior interno sobre la capa libre (806); modelar el electrodo superior interno utilizando litografía y grabado (808); formar un electrodo superior externo sobre el electrodo superior interno, que encapsula el electrodo superior interno (810); grabar el electrodo superior externo (812); y grabar la MTJ utilizando el electrodo superior externo y el electrodo superior interno como una máscara (814).

Description

DESCRIPCIÓN
Procedimiento de formación de unión túnel magnética impulsada por par de espín con máscara dura compuesta
Campo de divulgación
[0001] Los modos de realización divulgados se refieren a una arquitectura de máscara dura compuesta en un elemento de almacenamiento de unión túnel magnética (MTJ) y a unos procedimientos para crear rutas de corriente no uniformes para MTJ impulsadas por par de espín.
Antecedentes
[0002] La memoria de acceso aleatorio magnetorresistiva (MRAM) es una tecnología de memoria no volátil que usa elementos magnéticos. Por ejemplo, la memoria de acceso aleatorio magnetorresistiva de par de transferencia de espín (STT-MRAM) usa electrones que se polarizan por espín cuando los electrones pasan a través de una película delgada (filtro de espín). La STT-MRAM también se conoce como RAM de par de transferencia de espín (STT-RAM), RAM de conmutación de magnetización de transferencia de par de espín (RAM de espín) y RAM de transferencia de momento de espín (SMT-RAM).
[0003] La figura 1 ilustra una celda de bits de STT-MRAM 100 convencional. La celda de bits de STT-MRAM 100 incluye un elemento de almacenamiento de unión túnel magnética (MTJ) 105, un transistor 101, una línea de bits 102 y una línea de palabras 103. El elemento de almacenamiento de MTJ se forma, por ejemplo, a partir de al menos dos capas ferromagnéticas (una capa fija y una capa libre), cada una de las cuales puede mantener un campo o una polarización magnética, separadas por una capa aislante no magnética delgada (barrera de túnel). Los electrones de las dos capas ferromagnéticas pueden penetrar a través de la barrera de túnel debido a un efecto túnel bajo una tensión de polarización aplicada a las capas ferromagnéticas. La tunelización de los electrones polarizados por espín hacia la capa libre puede transferir su par de torsión o momento angular a los elementos magnéticos de la capa libre, afectando por tanto a la polarización magnética de la capa libre.
[0004] La polarización magnética de la capa libre se puede invertir de modo que la polaridad de la capa fija y la capa libre estén sustancialmente alineadas (paralelas) u opuestas (antiparalelas). La resistencia de la ruta eléctrica a través de la MTJ variará dependiendo de la alineación de las polarizaciones de las capas fijas y libres. Esta variación en la resistencia se puede usar para programar y leer la celda de bits 100. La celda de bits de STT-MRAM 100 también incluye una línea de fuentes 104, un amplificador de detección 108, unos circuitos de lectura/escritura 106 y una referencia de línea de bits 107.
[0005] Por ejemplo, la celda de bits 100 se puede programar de modo que un valor binario "1" está asociado con un estado operativo en el que la polaridad de la capa libre es paralela a la polaridad de la capa fija. Correspondientemente, un valor binario "0" se puede asociar con una orientación antiparalela entre las dos capas ferromagnéticas. Por tanto, un valor binario se puede escribir en la celda de bits cambiando la polarización de la capa libre. Se requiere una densidad de corriente suficiente (típicamente medida en amperios/centímetros2) generada por los electrones que fluyen a través de la barrera de túnel para cambiar la polarización de la capa libre. La densidad de corriente necesaria para conmutar la polarización de la capa libre también se denomina densidad de corriente de conmutación. Disminuir el valor de la densidad de corriente de conmutación da lugar a una reducción beneficiosa del consumo de energía de las celdas de MTJ. Adicionalmente, una densidad de corriente de conmutación más baja permite dimensiones de dispositivo más pequeñas y una densidad correspondientemente más alta de celdas de MTJ en un circuito integrado de STT-MrAm . El documento de YANG T ETAL.: "Roles of spin-polarized current and spin accumulation in the current-induced magnetization switching", JOURNAL OF MAGNETISM AND MAGNETIC MATERIALS, ELSEVIER SCIENCE PUBLISHERS, AMSTERDAM, NL, vol. 301, n.° 2, 1 de junio de 2006 (1-6-2006), páginas 389-397, XP024984403 investiga los efectos de un tamaño de electrodo superior de un nanopilar magnético tanto teórica como experimentalmente. El documento US 6 417 561 B1 divulga un dispositivo de memoria magnética y un procedimiento para formar el mismo, en el que una región de bits sensible a los campos magnéticos está localizada entre un electrodo superior con una armadura magnética y un electrodo inferior con una armadura magnética.
[0006] La densidad de la corriente de conmutación depende de la capacidad de los electrones que fluyen a través de la barrera de túnel para transferir su par de espín eficazmente a los elementos magnéticos de la capa libre. Las arquitecturas de MTJ convencionales propician una ruta de corriente uniforme a través de la celda de bits de MTJ.
BREVE EXPLICACIÓN
[0007] De acuerdo con la invención, se proporciona un procedimiento de formación de un elemento de almacenamiento de MTJ de acuerdo con la reivindicación 1. Se especifican otros modos de realización preferentes en las reivindicaciones dependientes.
BREVE DESCRIPCIÓN DE LOS DIBUJOS
[0008] Los dibujos adjuntos se presentan para ayudar a describir los modos de realización de la invención y se proporcionan únicamente para la ilustración de los modos de realización y no para la limitación de los mismos.
La FIG. 1 es una ilustración de una matriz de celdas de memoria de acceso aleatorio magnetorresistiva de par de transferencia de espín (STT-MRAM) convencional.
La FIG. 2 es una vista en sección transversal de una celda de bits de MTJ convencional.
La FIG. 3 es una vista en sección transversal de una celda de bits de MTJ ejemplar con una arquitectura de electrodo superior compuesto y una capa de ajuste opcional.
La FIG. 4 muestra vistas en sección transversal y de proyección de secciones de una celda de bits de MTJ ejemplar de acuerdo con la FIG. 3. La FIG. 4 ilustra la magnitud del flujo de corriente a través de diferentes secciones del electrodo superior compuesto. La FIG. 4 también ilustra la actividad de conmutación dentro de la capa libre de la celda de bits de m Tj .
La FIG. 5 proporciona información similar a la de la FIG. 4 para una celda de bits de MTJ ejemplar con una arquitectura diferente del electrodo superior compuesto.
La FIG. 6 y la FIG. 7 son vistas en sección transversal esquemáticas de una celda de bits de MTJ durante diversas fases de fabricación.
La FIG. 8 proporciona un diagrama de flujo ejemplar para formar un dispositivo de memoria que tiene un elemento de almacenamiento de unión túnel magnética (MTJ).
DESCRIPCIÓN DETALLADA
[0009] En la siguiente descripción y los dibujos relacionados dirigidos a modos de realización específicos de la invención, se divulgan unos aspectos de la invención. Se pueden concebir modos de realización alternativos sin apartarse del alcance de la invención. Adicionalmente, los elementos bien conocidos de la invención no se describirán con detalle o se omitirán para no ofuscar los detalles pertinentes de la invención.
[0010] El término "ejemplar" se usa en el presente documento en el sentido de "que sirve de ejemplo, caso o ilustración". No se ha de interpretar necesariamente que cualquier modo de realización descrito en el presente documento como "ejemplar" sea preferente o ventajoso con respecto a otros modos de realización. Asimismo, el término "modos de realización de la invención" no requiere que todos los modos de realización de la invención incluyan la característica, la ventaja o el modo de funcionamiento analizados. La terminología usada en el presente documento tiene por propósito describir modos de realización particulares y no pretende limitar los modos de realización de la invención.
[0011] Como se usa en el presente documento, las formas en singular "un", "una", "el" y "la" pretenden incluir también las formas en plural, a menos que el contexto indique claramente lo contrario. Se entenderá además que los términos "comprende", "comprendiendo", "incluye" y/o "incluyendo", cuando se usan en el presente documento, especifican la presencia de características, enteros, etapas, operaciones, elementos y/o componentes indicados, pero no excluyen la presencia o adición de una o más de otras características, enteros, etapas, operaciones, elementos, componentes y/o grupos de los mismos.
[0012] Los modos de realización divulgados reconocen que una ruta de corriente no uniforme a través de la celda de bits de MTJ puede dar lugar de forma ventajosa a una densidad de corriente de conmutación más baja. Este reconocimiento se deriva del hecho de que enfocar un gran número de electrones polarizados por espín en una región localizada dentro de la capa libre da lugar a una mayor "actividad de conmutación" en la región localizada. Aquí, la actividad de conmutación se refiere al proceso en el que los electrones polarizados por espín transfieren su par de espín para polarizar los elementos magnéticos de la capa libre ferromagnética. La mayor actividad de conmutación dentro de la región localizada transfiere el momento a las regiones circundantes dentro de la capa libre, que por tanto pueden conmutar bajo la influencia de un número menor de electrones polarizados por espín. Correspondientemente, una ruta de corriente de alta densidad confinada suministrada a una región localizada de la capa libre propicia una actividad de conmutación eficaz en la capa libre.
[0013] La FIG. 2 muestra la vista en sección transversal de una arquitectura de MTJ convencional con un flujo de corriente uniforme a través de la celda de bits de MTJ. Es bien conocido en la técnica que la dirección de la corriente se denota como opuesta a la dirección del flujo de electrones. En la FIG. 2 se ilustra un flujo de corriente uniforme desde la capa metálica o línea de bits 102 hacia la capa libre 214, a través del electrodo superior o la capa de máscara dura 216. La capa libre 214 puede incluir una sola capa o se puede formar a partir de una pila de múltiples capas. La FIG. 2 también ilustra el electrodo inferior 202 sobre el que se forma la celda de bits de MTJ, una capa antiferromagnética 204, una capa fija que comprende una capa fija inferior 206, una capa espaciadora 208 y una capa fija superior 210 y la barrera de túnel 212. El dieléctrico de capa intermedia 218 ayuda a aislar las celdas de bits de MTJ.
[0014] En la FIG. 3 se ilustra una mejora con respecto a la arquitectura de MTJ convencional de acuerdo con las enseñanzas divulgadas en el presente documento. Como se ilustra en la FIG. 3, el electrodo superior de la celda de MTJ 300 puede incluir un electrodo de baja resistencia 304 y un electrodo de alta resistencia 306. El electrodo de baja resistencia 304 puede formar una región circundante alrededor del electrodo de alta resistencia 306 como se muestra en la FIG. 3. También se puede formar una capa de ajuste 302 opcional sobre la capa libre 214 para proteger la capa libre 214 contra defectos relacionados con el proceso, y para optimizar las propiedades de la capa libre 214. Una capa de ajuste 302 formada con un material con una constante de amortiguación baja puede ayudar en la actividad de conmutación de la capa libre 214. Como se indica en la FIG. 3, la capa de ajuste 302 se puede formar de modo que esté en contacto con el electrodo de baja resistencia 304, el electrodo de alta resistencia 306 y la capa libre 214. De forma alternativa, la capa de ajuste 302 se puede formar de modo que solo esté en contacto con el electrodo de alta resistencia 306 y la capa libre 214. Las capas restantes pueden incluir disposiciones y materiales convencionales como se describe previamente en relación con la FIG. 2 y no se describirán con más detalle en el presente documento. Las etapas de proceso para fabricar de acuerdo con el procedimiento reivindicado se proporcionarán en secciones posteriores de esta divulgación.
[0015] Las FIGS. 4A-4C ilustran vistas en sección transversal y vistas de proyección tridimensional (vista superior) de secciones pertinentes de una celda de MTJ ejemplar. El electrodo de baja resistencia 304 forma una cubierta o capa concéntrica que rodea el electrodo de alta resistencia 306. Como se describe previamente, una alineación antiparalela entre la capa libre 214 y la capa fija 210 puede representar un valor binario "0" almacenado en la celda de bits de MTJ 300. En la FIG. 4A, la polarización de toda la capa libre 214 que se ilustra es antiparalela a la polarización de la capa fija superior 210. Para los propósitos de esta ilustración, se supone que la FIG. 4A representa las condiciones iniciales en, por ejemplo, el tiempo "t0", cuando la línea de palabras 103 está desactivada y se almacena un valor binario "0" en la celda de bits de MTJ 300.
[0016] Correspondientemente, la FIG. 4B ilustra el funcionamiento de la celda de MTJ 300 en el tiempo "t1" cuando la línea de palabras 103 está activada, la línea de bits 102 está activa alta y la línea fuente 103 está activa baja. En el tiempo t1, la celda de bits de MTJ 300 por tanto se "selecciona" y se inicia una operación para escribir un valor binario "1". Los electrones polarizados por espín fluyen desde el electrodo inferior hacia la capa libre, o en otras palabras, la corriente fluye desde la línea de bits 102 a través del electrodo de baja resistencia 304 y el electrodo de alta resistencia 306, a través de la capa de ajuste opcional 302 hacia la capa libre 214. Dado que los electrodos 304 y 306 aparecen en paralelo al flujo de corriente, hay una magnitud de corriente que fluye a través de la ruta de baja resistencia 304 más grande que la de la ruta de alta resistencia 306.
[0017] En la FIG. 4A, la sección de la capa libre que extrae corriente de la ruta de baja resistencia/alta densidad de corriente 304 está marcada como 304a, y la sección de la capa libre que extrae corriente de la ruta de alta resistencia/baja densidad de corriente 306 está etiquetada como 306a. La alta densidad de corriente hace que los elementos magnéticos en 304a conmuten en el tiempo t1 (como se ilustra en la FIG. 4B, que muestra que la polarización de los elementos magnéticos en 304a está invertida). Esta inversión transfiere el par de torsión de los electrones polarizados por espín en 304a a los elementos magnéticos en 306a. Posteriormente, en un tiempo "t2" (>t1), la polarización de los elementos magnéticos en 306a se invierte bajo la interacción del acoplamiento de 304a y la corriente de menor densidad que fluye hacia 306a desde la ruta de alta resistencia 306. La FIG. 4C ilustra toda la capa libre 214 con su polaridad invertida por el proceso de dos etapas descrito anteriormente. Se dice que un valor binario "1" se escribe en la celda de bits de MTJ 300 en el tiempo t2.
[0018] Un experto en la técnica apreciará que el proceso de conmutación de múltiples etapas con un flujo de corriente no uniforme a través de la celda de bits de MTJ, como se describe anteriormente, da lugar a una actividad de conmutación más eficaz en la capa libre que un proceso de conmutación de una sola etapa convencional con un flujo de corriente uniforme. Un proceso de conmutación de múltiples etapas, que implica una combinación de una ruta de corriente de alta densidad confinada (304) y una ruta de corriente de baja densidad (306), utiliza el momento generado por una primera etapa de la actividad de conmutación hacia una etapa posterior de la actividad de conmutación. Un proceso de conmutación de una sola etapa no aprovecha el momento generado por la actividad de conmutación dentro de la capa libre 214 para mejorar beneficiosamente la eficacia de la actividad de conmutación.
[0019] La FIG. 5A ilustra una MTJ en la que el electrodo de baja resistencia 502 forma la sección interna de la estructura del electrodo compuesto, y el electrodo de alta resistencia 504 forma una región circundante externa. De forma análoga a la MTJ de las FIGS. 4A-C, una ruta de baja resistencia/alta densidad de corriente 502 suministra corriente a una región interna marcada como 502a en la capa libre 214, y una ruta de alta resistencia/baja densidad de corriente 504 suministra corriente a una región externa marcada como 504a en la capa libre 214. Se hace que los elementos magnéticos de la región interna 502a conmuten en primer lugar gracias a la alta densidad de corriente. Además de proporcionar un momento a los elementos magnéticos en 504a, la alta corriente que fluye a través de la ruta de corriente 502 también da lugar a la creación de un campo de Oersted 506 en la periferia externa de la región 502a como se muestra en la FIG. 5B. El campo magnético creado por el efecto de campo de Oersted ayuda aún más a conmutar los elementos magnéticos en la región de menor densidad de corriente 504a. La FIG. 5C ilustra toda la capa libre 214 con su polaridad invertida por el proceso de dos etapas descrito anteriormente.
[0020] Aunque los efectos de campo de Oersted están presentes tanto en las FIGS. 4A-C como en las FIGS. 5A-C, los efectos son más pronunciados en la MTJ ilustrada en las FIGS. 5A-C debido a la ruta de alta densidad de corriente a través del electrodo interno 502.
[0021] A continuación, se describen unos procedimientos para fabricar modos de realización ejemplares de celdas de bits de MTJ con arquitecturas de máscara dura compuestas beneficiosas. La FIG. 6 ilustra el flujo de proceso para fabricar modos de realización ejemplares ilustrados en las FIGS. 4A-C con un electrodo interno de alta resistencia 306 y un electrodo externo de alta resistencia 304. Una MTJ que comprende un electrodo inferior 202, una capa AFM 204, unas capas fijas 206, 208 y 210, una capa de barrera 212 y una capa libre 214 se forma usando técnicas convencionales. Opcionalmente, se forma una capa de ajuste 302 encima de la capa libre 214 como se muestra en la FIG. 6A. El papel de la capa de ajuste 302, como se describe previamente, es proteger la capa libre 214 contra el daño relacionado con el proceso y también reducir la constante de amortiguación de la capa libre. Una constante de amortiguación más baja da como resultado la reducción de la densidad de corriente de conmutación. La capa de ajuste se puede formar con un metal tal como Ru, Mg, Hf, Pt, Ir, Al, Zr, V, Cu, Au, Ag, PtMn o un compuesto de baja resistencia tal como MgO fino. La capa libre 214 puede ser una sola capa formada a partir de un material ferromagnético, o puede incluir una pila de múltiples capas, como es bien conocido en la técnica.
[0022] Se forma un electrodo de alta resistencia 306 encima de la capa de ajuste opcional 302 (o directamente encima de la capa libre 214 si no hay una capa de ajuste presente). El electrodo de alta resistencia 306 se puede formar a partir de un material dieléctrico tal como TaOx o TiOx, o de un compuesto de alta resistencia. Se forma un fotorresistente 602 encima del electrodo de alta resistencia 306. El dispositivo se somete a continuación a un proceso de grabado, tal como grabado con CF4, para modelar el electrodo de alta resistencia 306. A continuación, el fotorresistente 602 se retira usando un proceso que puede implicar incineración por oxígeno, como se muestra en la FIG. 6B. La capa de ajuste 302, si está presente, protege la capa libre 214 de daños durante el grabado y la incineración por oxígeno.
[0023] A continuación, la capa de ajuste 302, si está presente, se puede grabar usando un proceso de grabado tal como grabado con CH3OH, como se muestra en la FIG. 6C. Si no hay una capa de ajuste presente, el proceso avanza hasta la siguiente etapa, que implica la deposición de un electrodo de baja resistencia 304 tal como se muestra en la FIG. 6D. El electrodo de baja resistencia 304 se puede formar a partir de un metal tal como Ta o Ti, o un compuesto de baja resistencia tal como TaNx o TiNx.
[0024] A continuación, la pila de MTJ 600 se somete a un proceso de grabado, tal como de grabado con CF4, para modelar el electrodo de baja resistencia, como se muestra en la FIG. 7A. La capa de ajuste 302, si está presente, también se puede grabar en esta fase. De forma alternativa, la capa de ajuste 302, si está presente, puede no grabarse y, por tanto, puede continuar formando una capa protectora sobre toda la parte superior de la capa libre 214 como se ilustra en la FIG. 7A. A continuación, la pila de MTJ 600 se modela hasta el electrodo inferior 202, usando un proceso de grabado tal como grabado con CH3OH, grabado con CO/NH3 o grabado con un gas a base de cloro, como se muestra en la FIG. 7B. A continuación, se deposita una capa dieléctrica como se muestra en la FIG. 7C. La capa dieléctrica se planariza, a continuación, y se vuelve a grabar, y se deposita una capa metálica usando un proceso de metalización. La capa metálica o línea de bits 102 está en contacto con el electrodo de baja resistencia 304 y el electrodo de alta resistencia 306 como se muestra en la FIG. 7D.
[0025] Aunque las etapas de proceso descritas anteriormente se refieren a la formación de una celda de bits de MTJ de acuerdo con los modos de realización representados en las FIGS. 4A-C, un experto en la técnica reconocerá que los modos de realización representados en las FIGS. 5A-C, con un electrodo externo de alta resistencia 504 y un electrodo interno de baja resistencia 502, se pueden fabricar usando etapas de proceso similares con modificaciones menores. En particular, se puede depositar un electrodo 504 de baja resistencia en lugar del electrodo de alta resistencia 306 en la etapa ilustrada en la FIG. 6A. De forma similar, se puede depositar un electrodo de alta resistencia 502 en lugar de la capa de electrodo de baja resistencia 304 en la etapa ilustrada en la FIG. 6D. Las etapas de proceso restantes se pueden mantener sustancialmente iguales.
[0026] La FIG. 8 es un diagrama de flujo que ilustra un procedimiento ejemplar para formar un dispositivo de memoria que tiene un elemento de almacenamiento de unión túnel magnética (MTJ). En 802 se puede formar una MTJ que comprende una capa fija, una capa de barrera y una capa libre. En 804 se puede formar una capa de ajuste opcional sobre la capa libre. Se forma un electrodo superior interno sobre la capa libre o la capa de ajuste opcional en 806. El electrodo superior interno se modela utilizando litografía y grabado en 808. Se forma un electrodo superior externo sobre el electrodo superior interno, que encapsula el electrodo superior interno en 810. El electrodo superior externo se graba en 812. La pila de MTJ se graba utilizando el electrodo superior externo y el electrodo superior interno como máscara en 814.
[0027] De acuerdo con los procedimientos ejemplares, se puede fabricar un elemento de almacenamiento de MTJ con una estructura de electrodo superior compuesto como se divulga en el presente documento. Los modos de realización ejemplares propician de manera beneficiosa una ruta de corriente no uniforme a través de la celda de bits de MTJ, lo que da lugar a un comportamiento de conmutación mejorado y una densidad de corriente de conmutación más baja.
[0028] Se apreciará que los dispositivos de memoria que incluyen los elementos de almacenamiento de MTJ descritos en el presente documento pueden estar incluidos dentro de un teléfono móvil, un ordenador portátil, una unidad de sistema de comunicación personal (PCS) portátil, unas unidades de datos portátiles tales como asistentes personales de datos (PDA), dispositivos habilitados para GPS, dispositivos de navegación, receptores de televisor, reproductores de música, reproductores de vídeo, unidades recreativas, unidades de datos de ubicación fija, tales como equipos de lectura de contadores o cualquier otro tipo de dispositivo que almacene o recupere datos o instrucciones de ordenador, o cualquier combinación de los mismos. En consecuencia, los modos de realización se pueden emplear de forma adecuada en cualquier dispositivo que incluye circuitos integrados activos que incluyen una memoria que tiene elementos de almacenamiento de MTJ como se divulga en el presente documento.
[0029] Los dispositivos y procedimientos divulgados anteriormente se pueden diseñar y configurar como archivos de ordenador GDSII y GERBER, almacenados en unos medios legibles por ordenador. Estos archivos se proporcionan a su vez a los profesionales de fabricación que fabrican los dispositivos en base a estos archivos. Los productos resultantes son obleas semiconductoras que, a continuación, se cortan como una microplaqueta semiconductora y se presentan como un chip semiconductor. Los chips se emplean a continuación en los dispositivos descritos anteriormente.
[0030] En consecuencia, unos medios legibles por máquina o unos medios legibles por ordenador pueden incorporar instrucciones que al ejecutarse mediante un procesador transforman el procesador y cualquier otro elemento cooperador en una máquina para desempeñar las funciones descritas en el presente documento conforme a lo dispuesto por las instrucciones.
[0031] Aunque la divulgación anterior representa unos modos de realización ilustrativos, se debe observar que se pueden realizar diversos cambios y modificaciones en estos sin apartarse del alcance de la invención definido en las reivindicaciones adjuntas. No es necesario que las funciones, etapas y/o acciones de las reivindicaciones de procedimiento de acuerdo con los modos de realización descritos en el presente documento se realicen en ningún orden particular. Además, aunque los elementos de los modos de realización se pueden describir o reivindicar en su forma singular, se contempla su forma plural a menos que se indique explícitamente la limitación al singular.

Claims (6)

REIVINDICACIONES
1. Un procedimiento de formación de un elemento de almacenamiento de unión túnel magnética, MTJ, comprendiendo el procedimiento:
formar una MTJ, que comprende una capa fija, una capa de barrera y una capa libre (802); caracterizado por que el procedimiento comprende además:
formar un electrodo superior interno sobre la capa libre (806);
modelar el electrodo superior interno utilizando litografía y grabado (808);
formar un electrodo superior externo sobre el electrodo superior interno, que encapsula el electrodo superior interno (810);
grabar el electrodo superior externo (812); y
grabar la MTJ utilizando el electrodo superior externo y el electrodo superior interno como una máscara (814).
2. El procedimiento de la reivindicación 1, en el que el electrodo superior interno se forma a partir de uno de Ta, Ti, TaNx, TiNx y el electrodo superior externo se forma a partir de uno de TaOx, TiOx.
3. El procedimiento de la reivindicación 1, en el que el electrodo superior interno se forma a partir de uno de TaOx, TiOx y el electrodo superior externo se forma a partir de uno de Ta, Ti, TaNx, TiNx.
4. El procedimiento de acuerdo con la reivindicación 1, que comprende además:
formar una capa de ajuste sobre la capa libre, en la que la capa de ajuste se interpone entre la capa libre y el electrodo superior interno.
5. El procedimiento de la reivindicación 4, en el que el electrodo superior interno se forma a partir de uno de Ta, Ti, TaNx, TiNx y el electrodo superior externo se forma a partir de uno de TaOx, TiOx.
6. El procedimiento de la reivindicación 4, en el que el electrodo superior interno se forma a partir de uno de TaOx, TiOx y el electrodo superior externo se forma a partir de uno de Ta, Ti, TaNx, TiNx.
ES11702313T 2010-01-14 2011-01-14 Procedimiento de formación de unión túnel magnética impulsada por par de espín con máscara dura compuesta Active ES2842966T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/687,426 US8513749B2 (en) 2010-01-14 2010-01-14 Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
PCT/US2011/021376 WO2011088375A2 (en) 2010-01-14 2011-01-14 Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction

Publications (1)

Publication Number Publication Date
ES2842966T3 true ES2842966T3 (es) 2021-07-15

Family

ID=43857643

Family Applications (1)

Application Number Title Priority Date Filing Date
ES11702313T Active ES2842966T3 (es) 2010-01-14 2011-01-14 Procedimiento de formación de unión túnel magnética impulsada por par de espín con máscara dura compuesta

Country Status (9)

Country Link
US (1) US8513749B2 (es)
EP (2) EP3048647A1 (es)
JP (1) JP5697271B2 (es)
KR (1) KR101382521B1 (es)
CN (1) CN102754210B (es)
BR (1) BR112012017265B1 (es)
ES (1) ES2842966T3 (es)
TW (1) TWI501225B (es)
WO (1) WO2011088375A2 (es)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US9024398B2 (en) * 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
KR101617113B1 (ko) * 2011-12-20 2016-04-29 인텔 코포레이션 자기 메모리 소자 콘택의 크기 감소 및 중심 배치 방법
US8748197B2 (en) * 2012-03-14 2014-06-10 Headway Technologies, Inc. Reverse partial etching scheme for magnetic device applications
US9166146B2 (en) * 2013-03-01 2015-10-20 Avalanche Technology, Inc. Electric field assisted MRAM and method for using the same
JP5865858B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
JP6182993B2 (ja) * 2013-06-17 2017-08-23 ソニー株式会社 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
US9779794B2 (en) * 2014-03-26 2017-10-03 Intel Corporation Techniques for forming spin-transfer torque memory (STTM) elements having annular contacts
WO2015147855A1 (en) * 2014-03-28 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
WO2017090739A1 (ja) 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
CN106229004B (zh) * 2016-07-11 2018-08-28 北京航空航天大学 一种光写入的非易失性磁存储器
EP3563434A4 (en) * 2016-12-30 2020-07-01 INTEL Corporation DEVICES WITH VERTICAL SPINDLE TORQUE MEMORY (PSTTM) WITH INCREASED STABILITY AND METHOD FOR SHAPING THEM
WO2018125221A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Perpendicular spin transfer torque memory (psttm) devices with enhanced perpendicular anisotropy and methods to form same
US10056430B1 (en) * 2017-10-25 2018-08-21 Sandisk Technologies Llc MRAM with voltage dependent in-plane magnetic anisotropy
CN111816224B (zh) * 2019-04-11 2024-03-12 上海磁宇信息科技有限公司 一种磁性隧道结存储阵列单元及其外围电路的制备方法
US10891999B1 (en) * 2019-06-19 2021-01-12 Western Digital Technologies, Inc. Perpendicular SOT MRAM
US11428758B2 (en) * 2019-08-27 2022-08-30 Western Digital Technologies, Inc. High sensitivity TMR magnetic sensor
US11493573B2 (en) * 2019-08-27 2022-11-08 Western Digital Technologies, Inc. Magnetic sensor with dual TMR films and the method of making the same
US11385305B2 (en) * 2019-08-27 2022-07-12 Western Digital Technologies, Inc. Magnetic sensor array with dual TMR film
KR102632986B1 (ko) * 2019-10-01 2024-02-05 에스케이하이닉스 주식회사 전자 장치
US11087811B1 (en) 2020-05-28 2021-08-10 International Business Machines Corporation NVM synaptic element with gradual reset capability

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3657875B2 (ja) * 2000-11-27 2005-06-08 Tdk株式会社 トンネル磁気抵抗効果素子
JP3934881B2 (ja) * 2001-02-01 2007-06-20 株式会社東芝 垂直通電型磁気抵抗効果素子、垂直通電型磁気抵抗効果ヘッドおよび磁気記録再生装置
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US7372722B2 (en) * 2003-09-29 2008-05-13 Samsung Electronics Co., Ltd. Methods of operating magnetic random access memory devices including heat-generating structures
KR100615089B1 (ko) * 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US20050205952A1 (en) * 2004-03-19 2005-09-22 Jae-Hyun Park Magnetic random access memory cells having split sub-digit lines having cladding layers thereon and methods of fabricating the same
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
TWI252559B (en) * 2004-12-31 2006-04-01 Ind Tech Res Inst Method for connecting magnetoelectronic element with conductive line
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
JP2008130807A (ja) * 2006-11-21 2008-06-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8004880B2 (en) * 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
JP5103259B2 (ja) * 2008-04-22 2012-12-19 ルネサスエレクトロニクス株式会社 磁気記憶素子及び磁気記憶装置
US7989224B2 (en) * 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow

Also Published As

Publication number Publication date
JP5697271B2 (ja) 2015-04-08
TW201140580A (en) 2011-11-16
KR101382521B1 (ko) 2014-04-07
EP2524396B1 (en) 2020-10-14
US20110169112A1 (en) 2011-07-14
EP2524396A2 (en) 2012-11-21
EP3048647A1 (en) 2016-07-27
KR20120127452A (ko) 2012-11-21
BR112012017265A2 (pt) 2017-10-10
WO2011088375A2 (en) 2011-07-21
CN102754210A (zh) 2012-10-24
US8513749B2 (en) 2013-08-20
BR112012017265B1 (pt) 2020-10-13
JP2013517630A (ja) 2013-05-16
TWI501225B (zh) 2015-09-21
CN102754210B (zh) 2017-05-03
WO2011088375A3 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
ES2842966T3 (es) Procedimiento de formación de unión túnel magnética impulsada por par de espín con máscara dura compuesta
US10043967B2 (en) Self-compensation of stray field of perpendicular magnetic elements
TWI395356B (zh) 使用保護側壁鈍化之磁性元件
US8283712B2 (en) Semiconductor memory device and manufacturing method for semiconductor memory device
JP5535161B2 (ja) 磁気抵抗効果素子およびその製造方法
US7812383B2 (en) Spin memory and spin FET
KR20170037716A (ko) 자기 메모리 장치 및 그 제조 방법
JP5686626B2 (ja) 磁気メモリ及びその製造方法
JP5990130B2 (ja) 半導体記憶装置
US11730001B2 (en) Tunnel magnetoresistive effect element, magnetic memory, and built-in memory
KR101049651B1 (ko) 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법
JP2008034466A (ja) 磁気記憶装置
JP2010219104A (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
JP2012209358A (ja) 磁気記憶素子および磁気記憶装置
JP2005203702A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP4970821B2 (ja) 磁気メモリ装置
JP2009146995A (ja) 磁気記憶装置
JPWO2009044609A1 (ja) 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法
CN117580440A (zh) 基于自旋霍尔效应材料的磁随机存储器及电子设备
JP2008235659A (ja) ヨーク型磁気記憶装置の製造方法、ヨーク型磁気記憶装置