CN110024148A - 具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM)器件及其形成方法 - Google Patents

具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM)器件及其形成方法 Download PDF

Info

Publication number
CN110024148A
CN110024148A CN201680091261.6A CN201680091261A CN110024148A CN 110024148 A CN110024148 A CN 110024148A CN 201680091261 A CN201680091261 A CN 201680091261A CN 110024148 A CN110024148 A CN 110024148A
Authority
CN
China
Prior art keywords
layer
stacked body
magnetosphere
bilayer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680091261.6A
Other languages
English (en)
Inventor
M·T·拉赫曼
C·J·维甘德
K·奥乌兹
D·G·韦莱特
B·梅茨
K·P·奥布莱恩
M·L·多齐
B·S·多伊尔
O·戈隆茨卡
T·加尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taihao Research Co ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110024148A publication Critical patent/CN110024148A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

用于pSTTM器件的材料层堆叠体包括固定磁性层，设置在固定磁性层上方的隧道势垒和设置在隧道势垒上的自由层。自由层还包括双层的堆叠体，其中，最上面的双层由包括铁的磁性层覆盖，并且其中，自由层中的每一个双层包括设置在磁性层上的诸如钨、钼的非磁性层。在实施例中，非磁性层具有的组合厚度小于双层的堆叠体中的磁性层的组合厚度的15％。包括自由层中的非磁性层的双层的堆叠体可以降低用于pSTTM器件的材料层堆叠体的饱和磁化，并且随后增加垂直磁各向异性。

Description

具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM) 器件及其形成方法
技术领域
本发明的实施例属于集成电路制造领域，并且特别是具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM，perpendicular spin transfer torque memory)器件及其形成方法。
背景技术
在过去的几十年中，集成电路中的特征的缩放已成为不断增长的半导体工业背后的驱动力。缩小到越来越小的特征使得能够增加半导体芯片的有限空间(real estate)上的功能单元的密度。例如，缩小晶体管尺寸允许在芯片上结合增大数量的存储器器件，从而有助于制造具有增强功能的产品。然而，驱动更多功能并非没有问题。严重依赖创新的制造技术来满足缩放所施加的极其严格的公差要求变得越来越重要。
具有pSTTM器件的非易失性嵌入式存储器使得能够实现能量和计算效率。然而，组装pSTTM堆叠体以形成功能器件的技术挑战呈现了对当今该技术的商业化的难以克服的障碍。具体而言，降低pSTTM器件中的切换电流而不影响隧道磁阻(TMR)和电阻-面积(RA)是工艺开发的一些重要领域。因此，在解决这些挑战的pSTTM堆叠体开发中需要进行重大改进。
附图说明
图1示出了根据本发明的实施例的用于pSTTM器件的材料层堆叠的横截面视图。
图2A-2C示出了各种pSTTM材料层堆叠体的横截面视图，其中存储层包括由耦合层分开的两个自由层，并且其中一个或多个自由层包括双层的堆叠体。
图2A示出了根据本发明的实施例的用于pSTTM器件的材料层堆叠体的横截面视图。
图2B示出了根据本发明的实施例的用于pSTTM器件的材料层堆叠体的横截面视图。
图2C示出了根据本发明的实施例的用于pSTTM器件的材料层堆叠体的横截面视图。
图3示出了合成反铁磁性层的各个层的横截面视图。
图4A-4C示出了表示制造pSTTM材料层堆叠体的方法中的各种操作的横截面视图。
图4A示出了在隧道势垒上形成包括双层的堆叠体的第一自由层的横截面视图。
图4B示出了在第一自由层上方形成包括双层的堆叠体的第二自由层的横截面视图。
图4C示出了在第二自由层上形成保护层、氧化物层、覆盖层和顶部电极的横截面视图。
图5示出了形成于耦合到晶体管的导电互连上的pSTTM器件的横截面视图。
图6示出了根据本发明的实施例的计算设备。
具体实施方式
描述了具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM)器件和制造方法。在以下描述中，阐述了许多具体细节，诸如新颖的结构方案和详细的制造方法，以便提供对本发明的实施例的透彻理解。对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其他情况下，较不详细地描述了众所周知的特征，诸如与嵌入式存储器相关的切换操作和晶体管操作，以免不必要地模糊本发明的实施例。此外，应理解，图中所示的各种实施例是说明性表示，并且不一定按比例绘制。
pSTTM器件用作可变电阻器，其中器件的电阻可以在高电阻状态和低电阻状态之间切换。pSTTM器件的电阻状态由两个磁性层(固定的和自由的)的磁化的相对取向限定，这两个磁性层由隧道势垒分开。当两个磁性层的磁化具有在相同方向上的取向时，pSTTM器件被称为处于低电阻状态。相反，当两个磁性层的磁化具有在相反方向上的取向时，pSTTM器件被称为处于高电阻状态。在实施例中，通过使临界量的自旋极化电流通过pSTTM器件，以便影响自由层的磁化的取向以与固定磁性层的磁化对准，来实现电阻切换。通过改变电流的方向，自由层中的磁化可以相对于固定磁性层的磁化反转。由于自由层不需要电力来保持磁化的相对取向，所以即使在没有电力施加到pSTTM器件时也保持pSTTM器件的电阻状态。因此，pSTTM属于称为非易失性存储器的一类存储器。
将诸如STTM器件的非易失性存储器器件集成到存取晶体管上使得能够形成用于片上系统或用于其他应用的嵌入式存储器。然而，将STTM器件集成到存取晶体管上的方法呈现了随着缩放而变得更加强大的挑战。这些挑战的例子包括降低切换电流、改善STTM器件的热稳定性以抵抗扰动力、降低保持损耗以及在小于40nm的特征尺寸下实现STTM器件的图案化。随着缩放继续，对较小的存储器器件适应缩放的单元尺寸的需求已经推动了产业朝着“垂直”STTM或pSTTM的方向发展。幸运的是，虽然pSTTM器件对于小的存储器元件尺寸具有较高的稳定性，但降低切换电流以及改善其他器件参数仍然是一个挑战。
pSTTM器件典型地包括磁性和非磁性材料的多层堆叠体。多层堆叠体被设计成具有垂直各向异性。然而，垂直各向异性的强度取决于自由层的饱和磁化。pSTTM器件的简单实施例包括固定或参考磁性层、设置在固定磁性层上的隧道势垒和设置在隧道势垒上的自由层。在实施例中，自由层可以包括磁性层和非磁性层的交替层的堆叠体。在一个这样的实施例中，磁性层和非磁性层的交替层的堆叠体可以降低自由层的饱和磁化。因为饱和磁化是自由层中磁性层的原子的净磁矩的函数，所以在磁性层之间包含非磁性层可以减小净磁矩并因此减小自由层的饱和磁化。此外，由于当饱和磁化降低时自由层的有效垂直各向异性增加，因此自由层中非磁性层的存在可以导致增强的垂直各向异性。
根据本发明的实施例，用于pSTTM器件的材料层堆叠体包括固定磁性层、设置在固定磁性层上方的隧道势垒和设置在隧道势垒上的自由层。自由层包括双层的堆叠体，其中每一个双层包括设置在诸如CoFeB的磁性层上的诸如Mo或W的非磁性层。另外的磁性层(其也是自由层的部分)设置在最上面的双层的堆叠体上。在实施例中，非磁性层是亚单层(sub-monolayer)，并且可以充分厚以足够使得双层的堆叠体中的磁性和非磁性层能够保持层的完整性。在另一个实施例中，非磁性层足够薄以不连续。在实施例中，双层的堆叠体中的非磁性层具有的组合总厚度小于自由层中所有磁性层的组合总厚度的15％。自由层中的磁性和非磁性层的双层的堆叠体降低了自由层的饱和磁化并增加了垂直磁各向异性。
图1示出了根据本发明的实施例的用于pSTTM器件的材料层堆叠体100的横截面示例。材料层堆叠体100包括设置在底部电极层104上的具有垂直各向异性的固定磁性层102。包括MgO的隧道势垒106设置在固定磁性层102上。材料层堆叠体100还包括设置在隧道势垒106上的自由层108。
自由层108包括双层的堆叠体110，其中每一个双层110A包括设置在磁性层114上的非磁性层112，并且其中最上面的双层110A被最上面的磁性层114A覆盖。每一个双层110在自由层108中引起饱和磁化降低。在实施例中，双层的堆叠体110中的双层110A的总数至少为2。在实施例中，双层的堆叠体110中的双层110A的总数在2-12之间。在实施例中，双层的堆叠体110中的非磁性层112的组合总厚度小于双层的堆叠体110中的磁性层114的组合总厚度的15％。在实施例中，双层的堆叠体110中的非磁性层112的组合厚度小于双层的堆叠体110中的磁性层114和最上面的磁性层114A的组合厚度的5％。在实施例中，自由层108具有至少为1nm但小于3nm的厚度。
在实施例中，自由层108中的磁性层114包括诸如CoFe和CoFeB的合金。在实施例中，磁性层114是CoFeB。在实施例中，与隧道势垒106接触的最下面的双层110A中的磁性层114具有的厚度大于自由层108中的任何其他磁性层114的厚度。在实施例中，最下面的双层110A中的磁性层114具有至少0.45nm的厚度，并且自由层108中的每一个其他磁性层114具有至少0.15nm的厚度。在实施例中，与隧道势垒106接触的磁性层114具有的厚度比每一个其他磁性层114或114A的厚度的大在1至6倍之间。设置在隧道势垒106上的磁性层114足够厚以防止材料从非磁性层112扩散到隧道势垒106中。在实施例中，自由层108中的每个磁性层114的组合厚度至少为0.6纳米但小于2.85纳米。
在实施例中，非磁性层112包括选自由钼、钌、钨、钽和铝、铪构成，但不限于由钼、钌、钨、钽、铝和铪构成，的组的金属。在实施例中，非磁性层112是亚单层。在实施例中，每一个非磁性层112充分厚以足够在双层的堆叠中110保持为区别的层。在另一个实施例中，非磁性层112足够薄以不连续。在实施例中，非磁性层112至少为0.01nm。在实施例中，双层的堆叠体110中的非磁性层112的组合厚度至少为0.05nm。此外，非磁性层112具有的厚度不足以用作每一个磁性层114之间的耦合层。在实施例中，非磁性层112小于0.025nm，该厚度小于足以增强双层的堆叠体110中的垂直界面各向异性的厚度。
在实施例中，固定磁性层102由合金金属构成，诸如但不限于Co、Fe和B，并且具有适于保持固定垂直磁化的厚度。在实施例中，固定磁性层102由单层钴铁硼(CoFeB)构成。在实施例中，固定磁性层102具有在2-3nm之间的厚度。
在实施例中，隧道势垒106由适于允许具有多数自旋的电子电流穿过隧道势垒106，同时至少在某种程度上阻碍具有少数自旋的电子电流通过隧道势垒106，的材料构成。因此，隧道势垒106(或自旋过滤层)也可以被称为用于特定自旋取向的电子电流的隧穿层。在一个实施例中，隧道势垒106包括诸如但不限于氧化镁(MgO)或氧化铝(Al2O3)的材料。在一个实施例中，隧道势垒106是MgO并且具有大约1到2nm的厚度。
在实施例中，材料层堆叠体100还包括设置在自由层108上的氧化物层116。在实施例中，氧化物层116包括MgO。在在实施例中，氧化物层116具有的厚度在0.3nm-1.5nm之间。氧化物提供氧源，其使得能够在位于自由层108的最上表面和氧化物层116的最下表面之间的界面117处实现氧-铁杂化。界面117中的氧-铁杂化使得能够在自由层108中实现界面垂直各向异性。
在实施例中，保护层118设置在氧化物层116上，如图1所示。保护层118用作氧化物层116的保护屏障，以防止在诸如导电覆盖层120的随后层的形成期间的直接的物理溅射损坏。在实施例中，保护层118具有的厚度在0.3nm-1.5nm之间。在实施例中，保护层118具有的厚度和膜中的钴和铁的化学计量使CoFeB成为非磁性的，并且另外，保护层118具有的厚度足以防止导电覆盖层120的沉积的溅射损坏。
在实施例中，导电覆盖层120设置在保护层118上，如图1所示。在实施例中，导电覆盖层120包括金属，诸如但不限于锇、铑、钼、钌、钨、铱、金、钯或铂。在实施例中，导电覆盖层120是钼。在实施例中，导电覆盖层120包括具有小于钽的氧亲和力的氧亲和力的金属。在实施例中，导电覆盖层120具有的厚度在1.5nm-6nm之间。
在实施例中，导电覆盖层120可以包括具有低氧亲和力的金属。因为来自导电覆盖层120的氧原子可以扩散通过保护层118并与界面117中的金属反应(氧化)，所以利用具有低氧亲和力的金属来形成导电覆盖层120。
在实施例中，底部电极层104由适于电接触材料层堆叠体100的固定磁性层102侧的材料或材料的堆叠体构成。在实施例中，底部电极层104是地形上平滑的电极。在特定实施例中，底部电极层104由与Ta层交错的Ru层构成。在另一个实施例中，底部电极层104是TiN。在实施例中，底部电极层104具有的厚度在20nm-50nm之间。
在实施例中，顶部电极层122包括诸如Ta或TiN的材料。在实施例中，顶部电极层122包括适于提供硬掩模用于蚀刻材料层堆叠体100以形成pSTTM器件的材料。在实施例中，顶部电极层122包括可以用作接触电极的材料。在实施例中，顶部电极层122具有的厚度在30-70nm之间。在实施例中，顶部电极和底部电极层104包括相同的金属，诸如Ta或TiN。
图2A-2C示出了各种pSTTM材料层堆叠体的横截面视图，其中存储层包括由耦合层分开的两个自由层，并且其中一个或多个自由层包括双层的堆叠体。
图2A示出了具有存储层201A的pSTTM材料层堆叠体200A的横截面视图。在实施例中，存储层201A包括由耦合层202分开的自由层108和第二自由层204，耦合层202直接在自由层108和第二自由层204两者之间。在实施例中，设置在隧道势垒106上的自由层108与与图1相关联地描述的自由层108类似地配置。在实施例中，自由层108中的双层的堆叠体110的数量在2-12之间。
在实施例中，耦合层202包括过渡金属，诸如但不限于钨、钼、钒、铌或铱。在实施例中，耦合层202是与非磁性层112的金属相同的金属。在实施例中，耦合层202是与非磁性层112的金属不同的金属。
耦合层202是与自由层108中的非磁性层112类似的单层非磁性材料。然而，耦合层202设置在自由层108和第二自由层204之间，以增加存储层201A的界面各向异性，而非磁性层112的目的是减小自由层108的饱和磁化。这样，耦合层202包括金属并且具有的厚度足以形成连续层和(a)在耦合层202和第二自由层204之间的界面处提供界面各向异性，以及(b)在耦合层202和自由层108的最上面的磁性层114A之间的界面处提供界面各向异性。
在实施例中，耦合层202包括过渡金属，诸如但不限于钨、钼、钒、铌或铱。在实施例中，耦合层202是与非磁性层112的金属相同的金属。在实施例中，耦合层202是与非磁性层112的金属不同的金属。
在实施例中，耦合层202的厚度在0.2nm-0.7nm之间。耦合层202也比双层的堆叠体110中的每一个非磁性层112中的每一个厚。在实施例中，耦合层202具有的厚度比自由层108中的每一个非磁性层112的厚度的大在10-60倍之间。在实施例中，耦合层202具有的厚度比非磁性层112的组合厚度大2-10倍之间。
在实施例中，第二自由层204是单个磁性层。第二自由层204是比设置在耦合层108上方的自由层202更弱的自由磁体。在实施例中，第二自由层204是CoFeB并且具有0.6nm-1.5nm之间的厚度。在实施例中，第二自由层204具有的厚度小于自由层108中磁性层114和最上面的磁性层114A的组合总厚度。在实施例中，自由层108中的磁性层114、最上面的磁性层114A和第二自由层204是CoFeB。组成上富含铁的CoFeB使磁各向异性更强。在一个这样的实施例中，磁性层114中的CoFeB具有80％的铁组分，而第二自由层204中的CoFeB具有75％的铁组分。
图2B示出了材料层堆叠体200B，其中第二自由层204现在直接设置在隧道势垒106上。耦合层202设置在第二自由层204上，并且自由层108设置在耦合层202上，如图2B所示。
存储层201B的耦合层202具有与结合图2A描述的存储层201A中的耦合层202基本类似的材料组分和厚度。在实施例中，由于如上所述的类似原因，耦合层202的厚度在自由层108中的非磁性层112的组合总厚度的2-8倍之间。
在实施例中，设置在耦合层202上的自由层108与与图1相关联地描述的自由层108类似地配置。在实施例中，存储层201B中的自由层108中的双层的堆叠体110的数量在2-5之间。再次参照图2B，双层的堆叠体110中的最下面的磁性层114现在直接设置在耦合层202上。因为最下面的磁性层114不需要用作扩散屏障层，所以它可以如0.2nm那样薄。在实施例中，磁性层114和最上磁性层114A中的每一个的厚度可以基本类似。在实施例中，磁性层114和114A中的每一个的厚度为0.2nm。在实施例中，磁性层114和最上面的磁性层114A具有0.6nm-1.5nm之间的组合总厚度。
存储层201B中的第二自由层204是比设置在耦合层202上方的自由层108更强的自由磁体。在实施例中，形成在隧道势垒106上的第二自由层204比自由层108在组成上更富含铁。在实施例中，第二自由层204是富含铁的Co1-xFexB层，其中X>0.75，并且自由层108是Co1-xFexB层，其中X小于或等于0.75。在实施例中，第二自由层204是具有的厚度在1nm-3nm之间的单个磁性层。在实施例中，第二自由层204具有的厚度大于存储层201B中的磁性层114和最上面的磁性层114A的组合总厚度。
图2C示出了具有存储层201C的pSTTM材料层堆叠体200C的横截面视图。在实施例中，存储层201C包括设置在隧道势垒106上的通过耦合层202与第二自由层108'分开的自由层108。自由层108包括由最上面的磁性层114A覆盖的双层的堆叠体，并且第二自由层108'包括由最上面的磁性层114A'覆盖的双层的第二堆叠体110'，如图2C所示。在实施例中，第二自由层108'与自由层108类似地配置。在实施例中，第二自由层108'包括双层的堆叠体110'，其与双层的堆叠体110复合上类似。在实施例中，双层的堆叠体110'包括设置在磁性层114'上的非磁性层112'。
存储层201C的耦合层202具有与结合图2A描述的存储层201A中的耦合层202基本类似的材料组分和厚度。耦合层202设置在两个自由层108和108'之间，以增加存储层20C的垂直界面各向异性。在实施例中，耦合层202具有的厚度在0.3nm-0.7nm之间，以保持垂直界面各向异性。在实施例中，非磁性层112和非磁性层112'中的每一个具有0.01l-0.023nm之间的厚度，以帮助降低饱和磁化。因此，耦合层202与非磁性层112或非磁性层112'的厚度之比至少为10：1。
在实施例中，耦合层202的厚度是在第二自由层108'中的非磁性层112'的组合总厚度的1-10倍之间。在实施例中，耦合层202具有的厚度在非磁性层112的组合厚度的1-6倍之间。
在实施例中，磁性层114'在组成上类似于最上面的磁性层114A'。在实施例中，磁性层114'和最上面的磁性层114A'分别在组成上类似于磁性层114和最上面的磁性层114A。在实施例中，磁性层114'和最上面的磁性层114A'是CoFeB。在另一个实施例中，与磁性层114'和最上面的磁性层114A'中的CoFeB相比，磁性层114和最上面的磁性层114A包括在组成上富含铁的CoFeB。在一个这样的实施例中，磁性层114中的CoFeB具有80％的铁组分，而第二磁性层114'中的CoFeB具有75％的铁组分。
在实施例中，磁性层114和最上面的磁性层114具有的组合总厚度大于所有磁性层114'最上面的磁性层114A'的组合总厚度。在一个这样的实施例中，所有磁性层114和最上面的磁性层114A的组合厚度在1nm-2.85nm之间，并且所有磁性层114'和最上面的磁性层114A'的组合厚度在0.6nm和1.9nm之间。另外，如上所述，设置在覆盖层202上方的第二自由层108'中的每一个磁性层114'的厚度可以基本类似并且具有至少0.2nm的厚度。
在实施例中，非磁性层112和非磁性层112'选自由钼、钌、钨、钽和铝构成的组。在实施例中，非磁性层112包括与非磁性层112'的金属相同的金属。在不同的实施例中，非磁性层112包括与非磁性层112'的金属不同的金属。在实施例中，非磁性层112的厚度基本上类似于非磁性层112'的厚度。在另一个实施例中，非磁性层112的厚度大于非磁性层112'的厚度。在又一个实施例中，非磁性层112的厚度小于非磁性层112'的厚度。
在另一个实施例中，存储层201C可以包括两个以上的诸如自由层108的自由层，其中一个自由层通过其间的耦合层(诸如耦合层202)与另一个自由层分开。在一个这样的实施例中，每一个自由层可以包括由诸如磁性层114的磁性层覆盖的诸如双层110的双层的堆叠体。
图2C示出了具有存储层201C的pSTTM材料层堆叠体200C的横截面视图。在实施例中，自由层108包括设置在隧道势垒106上的由最上面的磁性层114A覆盖的双层的堆叠体。耦合层202设置在自由层108的最上面的磁性层114A上。在实施例中，第二自由层108'设置在耦合层202上，其中第二自由层108'包括由最上面的磁性层114A'覆盖的双层的第二堆叠体110'。
在实施例中，第二自由层108'与自由层108类似地配置。在实施例中，第二自由层108'包括双层的堆叠体110'，其与双层的堆叠体110复合上类似。在实施例中，双层的堆叠体110'包括设置在磁性层114'上的非磁性层112'。
在实施例中，磁性层114'在组成上类似于最上面的磁性层114A'。在实施例中，磁性层114'和最上面的磁性层114A'在组成上分别类似于磁性层114和最上面的磁性层114A。在实施例中，磁性层114'和最上面的磁性层114A'是CoFeB。在另一个实施例中，与磁性层114'中的CoFeB相比，磁性材料114'具有在组成上富含铁的CoFeB层。在一个这样的实施例中，磁性层114中的CoFeB具有80％的铁组分，而第二磁性层114'中的CoFeB具有75％的铁组分。
在实施例中，磁性层114和最上面的磁性层114A具有的组合总厚度大于所有磁性层114'最上面的磁性层114A'的组合总厚度。在一个这样的实施例中，所有磁性层114和最上面的磁性层114的组合厚度在1nm-2.85nm之间，并且所有磁性层114'和最上面的磁性层114'的组合厚度在0.6nm和1.9nm之间。另外，如上所述，设置在覆盖层202上方的第二自由层108'中的每一个磁性层114'的厚度可以基本类似并且具有至少0.2nm的厚度。
在实施例中，非磁性层112和非磁性层112'选自由钼、钌、钨、钽和铝构成的组。在实施例中，非磁性层112包括与非磁性层112'的金属相同的金属。在不同的实施例中，非磁性层112包括与非磁性层112'的金属不同的金属。在实施例中，非磁性层112的厚度基本上类似于非磁性层112'的厚度。在另一个实施例中，非磁性层112的厚度大于非磁性层112'的厚度。
图3示出了合成反铁磁性(SAF)层220的横截面视图。在实施例中，SAF层220包括夹在第一SAF磁性层220A和第二SAF磁性层220C之间的SAF非磁性层220B。SAF层220可以设置在材料层堆叠体200A、200B或200C中的每一个中的底部电极层104和固定磁性层102之间。在实施例中，SAF第一磁性层220A包括金属例如，但限于Co、Ni/Pt、Pd，为钌的SAF非磁性层220B和为Co、Ni/Pt、Pd多层CoFeB的第二SAF磁性层220C。在实施例中，基于钌的SAF非磁性层220B被限制在4-9埃的厚度范围，以确保第一SAF磁性层220A和第二SAF磁性层220C之间的耦合本质上是反铁磁性的。
图4A-4C示出了表示制造图2C中所示的pSTTM材料层堆叠体200C的方法中的各种操作的横截面视图。
图4A示出了在形成固定磁性层102、隧道势垒106和双层的堆叠体110之后的横截面视图。在实施例中，底部电极104沉积在衬底上。在实施例中，固定磁性层102、隧道势垒106以及双层的堆叠体110和磁性层114通过本领域公知的沉积方法依次毯式沉积在底部电极104上。
在实施例中，非磁性层114和114'的厚度在0.01nm和0.025nm之间。因此，沉积工艺可以产生不连续的非磁性层114和114'。
在实施例中，在没有空气中断的情况下执行用于沉积底部电极层104、固定磁性层102、隧道势垒106、双层的堆叠体110和磁性层114的工艺。在另一个实施例中，首先将底部电极层104毯式沉积并平坦化。然后将固定磁性层102、隧道势垒106、双层的堆叠体110和磁性层114毯式沉积到平坦化的底部电极层104上。
在实施例中，沉积双层的堆叠体110的工艺以不导致磁性层114与非磁性层112之间的混合的方式进行。在实施例中，非磁性层112的沉积厚度使得非磁性层112的部分是不连续的。在一个这样的实施例中，当磁性层114沉积在这种不连续的非磁性层112上时，非磁性层112上方的磁性层114的部分与非磁性层112下方的磁性层的部分接触。因此，在非磁性层112中形成具有不连续的双层不会增强界面垂直各向异性。
在另一个实施例中，如上所述的SAF层220沉积在底部电极层104和固定磁性层102之间。
图4B示出了耦合层202和第二自由层108'的形成的横截面视图，第二自由层108'包括在第一自由层108上方的双层堆叠体110'。在实施例中，使用反应溅射沉积技术沉积耦合层202，并且耦合层202包括诸如CoFeB的材料。在实施例中，耦合层202具有0.3nm-0.7nm之间的厚度。因此，0.3nm-0.7nm之间的厚度足以形成CoFeB耦合层的连续膜。
在实施例中，形成包括双层的堆叠体110'和最上面的磁性层114A'的第二自由层108'的材料和方法类似于用于形成包括双层的堆叠体110和最上面的磁性层114的自由层108的方法和材料。
在实施例中，底部电极104、固定磁性层102、自由层108、耦合层202和第二自由层108'都是原位沉积的，没有空气阻断(air break)。
图4C示出了在第二自由层108'上形成保护层118、在保护层118上形成导电覆盖层120，然后在导电覆盖层120上形成顶部电极层122的横截面视图。
在实施例中，保护层118具有足以在导电覆盖层120的随后的沉积期间抵抗溅射损坏的厚度。在实施例中，在CoFeB合金中，相对于铁组分，钴组分被调整至低于25％的水平。在一个这样的实施方案中，具有0.3至1.5nm的厚度的所得到的CoxFe1-xB保护层118(其中x<0.25)是磁性死层。
在实施例中，导电覆盖层120包括诸如钼或钌的金属。缺乏氧亲和力的诸如钼和钌的金属提供了对氧从界面117排出(scavenging)的防护(与图1相关联地描述)。在实施例中，使用低能量物理气相沉积(PVD)工艺将导电覆盖层120毯式沉积到保护层118的表面上。在实施例中，导电覆盖层120被沉积至1.5nm-5nm的厚度。
在实施例中，顶部电极层122毯式沉积在导电覆盖层120的表面上。在实施例中，顶部电极层122包括诸如Ta的材料。在实施例中，顶部电极层122的厚度在30-70nm之间。
可以在形成材料层堆叠体200A之后测量矫顽力和TMR的磁测量结果。在实施例中，材料层堆叠体200A的矫顽力测量结果揭示了在自由层108中实施双层的堆叠体110，与使用具有单层磁性材料的自由层108相比，材料层堆叠体200A的矫顽力增大了几乎35-50％。材料层堆叠体200A的矫顽力的增大表明了垂直各向异性和位稳定性的增强。
在实施例中，材料层堆叠体200A的TMR测量结果表现出与使用具有单层磁性材料的自由层108类似的TMR。
图5示出了形成在导电互连502上的pSTTM器件500，导电互连502设置在存取晶体管508的漏极区506上方的接触结构504上，存取晶体管508设置在衬底510上方。在实施例中，图2A所示的材料层堆叠体200A毯式沉积在导电互连502上。材料层堆叠体200A被光刻图案化，然后被蚀刻以形成pSTTM器件500，如图5所示。pSTTM器件500包括形成在底部电极104上的固定磁性层102。在固定磁性层102上形成隧道势垒106。在隧道势垒106上形成存储层201A。在存储层201A上形成氧化物层116。在氧化物层116上形成保护层118。在保护层118上形成导电覆盖层120，在保护层118上形成顶部电极层122。在实施例中，pSTTM器件500由电介质间隔物层501围绕。
在实施例中，下面的衬底510表示用于制造集成电路的表面。合适的衬底510包括诸如单晶硅、多晶硅和绝缘体上硅(SOI)的材料，以及由其他半导体材料形成的类似衬底。衬底510还可以包括半导体材料、金属、电介质、掺杂剂和通常在半导体衬底中发现的其他材料。
在实施例中，与衬底510相关联的存取晶体管508是在衬底510上制造的金属氧化物半导体场效应晶体管(MOSFET或简称MOS晶体管)。在本发明的各种实施方式中，存取晶体管508可以是平面晶体管、非平面晶体管或两者的组合。非平面晶体管包括诸如双栅极晶体管和三栅极晶体管的FinFET晶体管，以及诸如纳米带和纳米线晶体管的环绕(wrap-around)或全围绕(all-around)栅极晶体管。
在实施例中，衬底510的存取晶体管508包括由栅极电介质层514和栅极电极层512的至少两层形成的栅极堆叠体。栅极电介质层514可以包括一层或层的堆叠体。一个或多个层可以包括氧化硅、二氧化硅(SiO2)和/或高k电介质材料。高k电介质材料可包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以在栅极电介质层中使用的高k材料的示例包括但不限于氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物和铌酸铅锌。在一些实施例中，在使用高k材料时，可以对栅极电介质层514执行退火工艺，以改善其质量。
衬底510的存取晶体管508的栅极电极层512形成在栅极电介质层514上，并且可以由至少一种P型功函数金属或N型功函数金属构成，这取决于晶体管是PMOS还是NMOS晶体管。在一些实施方案中，栅极电极层512可由两个或更多金属层的堆叠体构成，其中一个或多个金属层为功函数金属层且至少一个金属层为导电填充层。
对于PMOS晶体管，可用于栅极电极层512的金属包括但不限于钌、钯、铂、钴、镍和导电金属氧化物，例如氧化钌。P型金属层将使得能够形成功函数在约4.9eV和约5.2eV之间的PMOS栅极电极。对于NMOS晶体管，可用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物，诸如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝。N型金属层将使得能够形成具有在约3.9eV和约4.2eV之间的功函数的NMOS栅极电极。
在一些实施方案中，栅极电极可由“U”形结构构成，该“U”形结构包括基本上平行于衬底的表面的底部部分和基本上垂直于衬底的顶部表面的两个侧壁部分。在另一种实施方式中，形成栅极电极512的金属层中的至少一个可以简单地是基本上平行于衬底的顶部表面的平面层，并且不包括基本上垂直于衬底的顶部表面的侧壁部分。在本发明的进一步实施方式中，栅极电极可以由U形结构和平面非U形结构的组合构成。例如，栅极电极512可以由在一个或多个平坦的非U形层顶上形成的一个或多个U形金属层构成。
在本发明的一些实施方式中，一对侧壁间隔物516可形成于栅极堆叠的将栅极堆叠括起来的相对侧上。侧壁隔离物516可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅、和氮氧化硅的材料形成。用于形成侧壁间隔物的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺操作。在替代实施方式中，可以使用多个间隔物对，例如，可以在栅极堆叠的相对侧上形成两对、三对或四对侧壁间隔物。
如本领域所公知的，源极区518和漏极区506形成在衬底内，与每一个MOS晶体管的栅极堆叠体相邻。源极区518和漏极区506通常使用注入/扩散工艺或蚀刻/沉积工艺形成。在前一工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底中以形成源极区518和漏极区506。激活掺杂剂并使它们进一步扩散到衬底中的退火工艺典型地在离子注入工艺之后。在后一工艺中，可首先蚀刻衬底以在源极区和漏极区的位置处形成凹槽。然后可以执行外延沉积工艺以用用于制造源极区518和漏极区506的材料填充凹槽。在一些实施方式中，可以使用诸如硅锗的硅的合金或碳化硅来制造源极区518和漏极区506。在一些实施方式中，外延沉积的硅合金可原位掺杂有掺杂剂，诸如硼、砷或磷。在另外的实施例中，源极区518和漏极区506可以使用一种或多种替代半导体材料形成，诸如锗或III-V族材料或合金。并且在另外的实施例中，可以使用一层或多层金属和/或金属合金来形成源极区518和漏极区506。
在实施例中，栅极接触部520和源极接触部522分别形成在栅极电极512和源极区518上方。
图6示出了根据本发明的一个实施例的计算设备600。计算设备600容纳母板602。母板602可以包括多个组件，包括但不限于处理器604和至少一个通信芯片606。处理器604物理地和电气地耦合到母板602。在一些实施方式中，至少一个通信芯片606也物理地和电气地耦合到母板602。在另外的实施方式中，通信芯片606是处理器604的部分。
取决于其应用，计算设备600可以包括可以或可以不物理地和电气地耦合到母板602的其他组件。这些其他组件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)器件、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储器器件(诸如硬盘驱动器、光盘(CD)、数字通用盘(DVD)等等)。
通信芯片606使得能够实现用于向计算设备600传送数据和从计算设备600传送数据的无线通信。术语“无线”及其衍生物可用于描述电路、设备、系统、方法、技术、通信信道等，其可以通过使用调制的电磁辐射通过非固体介质传送数据。该术语并不暗示相关设备不包含任何电线，尽管在一些实施例中它们可能不包含任何电线。通信芯片606可以实现多种无线标准或协议中的任何一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙及其衍生物，以及指定为3G、4G、5G及以上的任何其他无线协议。计算设备600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于诸如Wi-Fi和蓝牙的较短距离无线通信，并且第二通信芯片606可以专用于较长距离的无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备600的处理器604包括封装在处理器604内的集成电路管芯。在本发明的实施例的一些实施方式中，处理器的集成电路管芯包括一个或多个存储器元件，诸如pSTTM器件，其是以根据本发明的实施例的pSTTM材料层堆叠体200C构建的。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的设备或设备的部分。
通信芯片606还包括封装在通信芯片606内的集成电路管芯。根据本发明的实施例的另一实施方式，通信芯片的集成电路管芯包括集成有存取晶体管的根据本发明的实施例构建的pSTTM器件。
在另外的实施方式中，容纳在计算设备600内的另一组件可以包含独立的集成电路存储器管芯，其包括根据本发明的实施例构建的一个或多个存储器元件。
在各种实施方式中，计算设备600可以是膝上型电脑、上网本、笔记本、超极本、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录器。在另外的实施方式中，计算设备600可以是处理数据的任何其他电子设备。
因此，本发明的一个或多个实施例总体上涉及嵌入式微电子存储器的制造。微电子存储器可以是非易失性的，其中即使在没有供电时存储器也可以保持存储的信息。本发明的一个或多个实施例涉及pSTTM材料层堆叠体200C的制造。这种pSTTM材料层堆叠体200C可以用在嵌入式非易失性存储器应用中。
因此，本发明的实施例包括具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM)器件并描述了制造方法。因此，本发明的实施例包括具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM)器件并描述了制造方法。
示例1：一种用于pSTTM器件的材料层堆叠体，所述材料层堆叠体包括：固定磁性层和设置在所述固定磁性层上方的隧道势垒。自由层设置在所述隧道势垒上，其中，所述自由层包括双层的堆叠体，其中，最上面的双层由磁性层覆盖，其中，每一个所述双层包括设置在磁性层上的非磁性层，并且其中，所述双层的堆叠体中的所述非磁性层具有的组合厚度小于所述双层的堆叠体中的所述磁性层的组合厚度的15％。
示例2：示例1所述的材料层堆叠体，其中，双层的数量为至少2。
示例3：示例1或2所述的材料层堆叠体，其中，双层的堆叠体的数量在2-12之间。
示例4：示例1、2或3所述的材料层堆叠体，其中，所述双层的堆叠体中的所述非磁性层具有的组合厚度小于多个所述双层中的每一个所述磁性层的所述组合厚度的5％。
示例5：示例1、2、3或4所述的材料层堆叠体，其中，最下面的双层中的所述磁性层与所述隧道势垒接触并且具有的厚度大于所述双层的堆叠体中的不与所述隧道势垒接触的每一个所述磁性层的厚度。
示例6：示例1、2、3、4或5所述的材料层堆叠体，其中，与所述隧道势垒接触的所述磁性层具有至少0.45nm的厚度。
示例7：示例1、2、3、5或6所述的材料层堆叠体，其中，所述自由层中的所述磁性层的所述组合厚度为至少1.0nm。
示例8：示例1、2、3或4所述的材料层堆叠体，其中，所述双层的堆叠体中的每一个所述非磁性层是亚单层。
示例9：示例1、2、3、4或8所述的材料层堆叠体，其中，所述双层的堆叠体中的所述非磁性层的所述组合厚度为至少0.05nm。
示例10：示例1、2、3、4、5、6或7所述的材料层堆叠体，其中，所述磁性层包括钴、硼和铁。
示例11：示例1、2、3、8或9所述的材料层堆叠体，其中，所述非磁性层包括选自钼、钌、钨、钽和铝构成的组的金属。
示例12：示例1所述的材料层堆叠体，其中，所述材料层堆叠体还包括设置在所述自由层上的氧化物层。保护层设置在所述氧化物层上，并且导电覆盖层直接设置在所述保护层上。
示例13：一种用于pSTTM器件的材料层堆叠体，所述材料层堆叠体包括固定磁性层和设置在所述固定磁性层上方的隧道势垒。存储层设置在所述隧道势垒上。所述存储层包括设置在所述隧道势垒上的第一自由层。耦合层设置在所述第一自由层上，且第二自由层设置在所述耦合层上，其中，所述第一自由层或所述第二自由层中的一个包括双层的堆叠体。最上面的双层的堆叠体由磁性层覆盖，并且每一个所述双层包括设置在磁性层上的非磁性层，并且其中，所述双层的堆叠体中的所述非磁性层具有的组合厚度小于所述双层的堆叠体中的所述磁性层的组合厚度的15％。
示例14：示例13所述的材料层堆叠体，其中，所述第一自由层包括所述双层的堆叠体，并且所述第二自由层包括单个磁性层。
示例15：示例13或14所述的材料层堆叠体，其中，所述第二自由层包括由磁性层覆盖的双层的第二堆叠体，并且其中，所述双层的第二堆叠体中的每一个双层包括设置在磁性层上的非磁性层。所述双层的第二堆叠体中的所述磁性层具有的组合厚度小于所述第一磁性层中的所述双层的堆叠体中的所述磁性层的所述组合总厚度。
示例16：示例13所述的材料层堆叠体，其中，所述第一自由层包括单个磁性层，并且所述第二自由层包括所述双层的堆叠体，并且其中，所述第二自由层中的所述磁性层的所述组合厚度小于包括单个磁性层的所述第一自由层的厚度。
示例17：示例13所述的材料层堆叠体，其中，在所述第一自由层中形成的所述双层的堆叠体具有与所述隧道势垒接触的最下面的磁性层。所述最下面的磁性层的厚度大于所述双层的堆叠体中的不与所述隧道势垒接触的每一个所述磁性层的厚度。
示例18：示例13、14或17所述的材料层堆叠体，其中，所述第一自由层中的所述磁性层的组合总厚度为至少1.0nm，并且其中，所述第一自由层中的最下面的磁性层具有至少0.45nm的厚度。
示例19：示例13、14或17所述的材料层堆叠体，其中，所述第一自由层或所述第二自由层中的所述非磁性层的组合总厚度为至少0.045nm。
示例20：示例13的材料层堆叠体，其中，所述磁性层包括钴、硼和铁，并且其中，所述非磁性材料选自由钼、钌、钨、钽和铝构成的组。
示例21：示例13所述的材料层堆叠体包括设置在所述存储层上的导电氧化物层。保护层设置在所述导电氧化物层上，并且导电覆盖层直接设置在所述保护层上。底部电极层设置在所述固定磁性层下方，并且顶部电极层设置在所述覆盖层上方。合成反铁磁性层设置在所述固定层和所述底部电极层之间。
示例22：一种制造用于非易失性存储器器件的材料层堆叠体的方法，所述方法包括形成底部电极层。所述方法包括形成固定磁性层。所述方法包括在固定磁性层上形成隧道势垒。在所述隧道势垒上形成存储层，其中，形成所述存储层还包括：在所述隧道势垒上形成第一自由层；在所述第一自由层上形成耦合层；在所述耦合层上形成第二自由层；在所述第一自由层或所述第二自由层中的一个中形成双层的堆叠体。形成每一个所述双层的堆叠体的方法还包括在磁性层上形成非磁性层并用所述磁性层覆盖最上面的双层的堆叠体。所述方法包括在所述耦合层上形成导电氧化物层，并在所述导电氧化物层上形成保护层。所述方法包括直接在所述保护层上形成导电覆盖。所述方法包括在所述导电覆盖层上形成顶部电极层。
示例23：示例22所述的方法，其中，形成所述双层的堆叠体包括在所述第一自由层中形成所述双层的堆叠体。
示例24：示例23所述的方法，其中，形成双层的第二堆叠体包括在由磁性层覆盖的所述第二自由层中形成双层的第二堆叠体。所述双层的第二堆叠体中的每一个双层包括设置在磁性层上的非磁性层，并且其中，所述双层的第二堆叠体中的所述非磁性层具有的组合厚度小于所述双层的第二堆叠体中的所述磁性层的组合厚度的15％。

Claims (24)

1.一种用于pSTTM器件的材料层堆叠体，所述材料层堆叠体包括：
固定磁性层；
设置在所述固定磁性层上方的隧道势垒；以及
设置在所述隧道势垒上的自由层，其中，所述自由层包括双层的堆叠体，其中，最上面的双层由磁性层覆盖，其中，每一个所述双层包括设置在磁性层上的非磁性层，并且其中，所述双层的堆叠体中的所述非磁性层具有的组合厚度小于所述双层的堆叠体中的所述磁性层的组合厚度的15％。
2.如权利要求1所述的材料层堆叠体，其中，双层的数量为至少2。
3.如权利要求1所述的材料层堆叠体，其中，双层的堆叠体的数量在2-12之间。
4.如权利要求1所述的材料层堆叠体，其中，所述双层的堆叠体中的所述非磁性层具有的组合厚度小于所述双层的堆叠体中的每一个所述磁性层的所述组合厚度的5％。
5.如权利要求1所述的材料层堆叠体，其中，最下面的双层中的所述磁性层与所述隧道势垒接触并且具有的厚度大于所述双层的堆叠体中的不与所述隧道势垒接触的每一个所述磁性层的厚度。
6.如权利要求5所述的材料层堆叠体，其中，与所述隧道势垒接触的所述磁性层具有至少0.45nm的厚度。
7.如权利要求1所述的材料层堆叠体，其中，所述自由层中的所述磁性层的所述组合厚度为至少1.0nm。
8.如权利要求1所述的材料层堆叠体，其中，所述双层的堆叠体中的每一个所述非磁性层是亚单层。
9.如权利要求1所述的材料层堆叠体，其中，所述双层的堆叠体中的所述非磁性层的所述组合厚度为至少0.05nm。
10.如权利要求1所述的材料层堆叠体，其中，所述磁性层包括钴、硼和铁。
11.如权利要求1所述的材料层堆叠体，其中，所述非磁性层包括选自由钼、钌、钨、钽、铝和铪构成，但不限于由钼、钌、钨、钽、铝和铪构成，的组的金属。
12.如权利要求1所述的材料层堆叠体，其中，所述材料层堆叠体还包括：
设置在所述自由层上的氧化物层；
设置在所述氧化物层上的保护层；以及
包括亲铁层的导电覆盖层，所述亲铁层直接设置在所述保护层上。
13.一种用于pSTTM器件的材料层堆叠体，所述材料层堆叠体包括：
固定磁性层；
设置在所述固定磁性层上方的隧道势垒；
设置在所述隧道势垒上的存储层，其中，所述存储层包括设置在所述隧道势垒上的第一自由层、设置在所述第一自由层上的耦合层、设置在所述耦合层上的第二自由层，其中，所述第一自由层或所述第二自由层中的一个包括双层的堆叠体，其中，最上面的双层的堆叠体由磁性层覆盖，其中，每一个所述双层包括设置在磁性层上的非磁性层，并且其中，所述双层的堆叠体中的所述非磁性层具有的组合厚度小于所述双层的堆叠体中的所述磁性层的组合厚度的15％。
14.如权利要求13所述的材料层堆叠体，其中，所述第一自由层包括所述双层的堆叠体，并且所述第二自由层包括单个磁性层。
15.如权利要求14所述的材料层堆叠体，其中，所述第二自由层包括由磁性层覆盖的双层的第二堆叠体，其中，所述双层的第二堆叠体中的每一个双层包括设置在磁性层上的非磁性层，并且其中，所述双层的堆叠体的第二堆叠体中的所述磁性层具有的组合厚度小于所述第一磁性层中的所述双层的堆叠体中的所述磁性层的所述组合厚度的那个。
16.如权利要求13所述的材料层堆叠体，其中，所述第一自由层包括单个磁性层，并且所述第二自由层包括所述双层的堆叠体，并且其中，所述第二自由层中的所述磁性层的所述组合厚度小于包括单个磁性层的所述第一自由层的厚度。
17.如权利要求13所述的材料层堆叠体，其中，在所述第一自由层中形成的所述双层的堆叠体具有与所述隧道势垒接触的最下面的磁性层，其中，所述最下面的磁性层的厚度大于所述双层的堆叠体中的不与所述隧道势垒接触的每一个所述磁性层的厚度。
18.如权利要求13所述的材料层堆叠体，其中，所述第一自由层中的所述磁性层的组合总厚度为至少1.0nm，并且其中，所述第一自由层中的最下面的磁性层具有至少0.45nm的厚度。
19.如权利要求13所述的材料层堆叠体，其中，所述第一自由层或所述第二自由层中的所述非磁性层的组合总厚度为至少0.045nm。
20.如权利要求13所述的材料层堆叠体，其中，所述磁性层包括钴、硼和铁，并且其中，所述非磁性材料选自由钼、钌、钨、钽和铝构成的组。
21.如权利要求13所述的材料层堆叠体，其中，所述材料层堆叠体还包括：
设置在所述存储层上的导电氧化物层；
设置在所述导电氧化物层上的保护层；
包括亲铁层的导电覆盖层，所述亲铁层直接设置在所述保护层上；
设置在所述固定下方的底部电极层；
设置在所述覆盖层上方的顶部电极层；以及
设置在所述固定层和所述底部电极层之间的合成反铁磁性层。
22.一种制造用于非易失性存储器器件的材料层堆叠体的方法，所述方法包括：
形成底部电极层；
形成固定磁性层；
在固定磁性层上形成隧道势垒；
形成存储层，其中，形成存储层还包括：在所述隧道势垒上形成第一自由层；在所述第一自由层上形成耦合层；在所述耦合层上形成第二自由层；在所述第一自由层或所述第二自由层中的一个中形成双层的堆叠体，其中，每一个所述双层的堆叠体还包括在磁性层上形成非磁性层并用所述磁性层覆盖最上面的双层的堆叠体；
在所述耦合层上形成导电氧化物层；
在所述导电氧化物层上形成保护层；
直接在所述保护层上形成导电覆盖；
在所述导电覆盖层上形成顶部电极层。
23.如权利要求22所述的方法，其中，形成所述双层的堆叠体包括在所述第一自由层中形成所述双层的堆叠体。
24.如权利要求23所述的方法，其中，形成双层的第二堆叠体包括在所述第二自由层中形成由磁性层覆盖的双层的第二堆叠体，其中，所述双层的第二堆叠体中的每一个双层包括设置在磁性层上的非磁性层，并且其中，所述双层的第二堆叠体中的所述非磁性层具有的组合厚度小于所述双层的第二堆叠体中的所述磁性层的组合厚度的15％。
CN201680091261.6A 2016-12-30 2016-12-30 具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM)器件及其形成方法 Pending CN110024148A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/069528 WO2018125221A1 (en) 2016-12-30 2016-12-30 Perpendicular spin transfer torque memory (psttm) devices with enhanced perpendicular anisotropy and methods to form same

Publications (1)

Publication Number Publication Date
CN110024148A true CN110024148A (zh) 2019-07-16

Family

ID=62709922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680091261.6A Pending CN110024148A (zh) 2016-12-30 2016-12-30 具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM)器件及其形成方法

Country Status (4)

Country Link
US (1) US10770651B2 (zh)
CN (1) CN110024148A (zh)
DE (1) DE112016007579T5 (zh)
WO (1) WO2018125221A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736191A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 具有对称结构的磁性隧道结结构及磁性随机存储器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062537A1 (en) * 2009-09-11 2011-03-17 Sechung Oh Magnetic Memory Devices
US20110169112A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Composite Hardmask Architecture and Method of Creating Non-Uniform Current Path for Spin Torque Driven Magnetic Tunnel Junction
US20120063218A1 (en) * 2010-09-14 2012-03-15 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US20120280336A1 (en) * 2011-05-04 2012-11-08 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
CN103109322A (zh) * 2010-07-16 2013-05-15 格兰迪斯股份有限公司 用于提供具有层叠的自由层的磁隧穿结元件的方法和系统以及使用这样的磁性元件的存储器
CN104009151A (zh) * 2014-05-27 2014-08-27 中国科学院物理研究所 闭合形状的磁性隧道结
CN104584250A (zh) * 2012-09-26 2015-04-29 英特尔公司 包括磁各向异性增强层和结晶阻碍层的垂直mtj堆叠体
US20150325783A1 (en) * 2010-09-14 2015-11-12 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
CN105474320A (zh) * 2013-09-27 2016-04-06 英特尔公司 具有耦合的自由磁层的垂直自旋转移转矩存储器(sttm)器件
US9337415B1 (en) * 2015-03-20 2016-05-10 HGST Netherlands B.V. Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480173B2 (en) * 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer
US9058885B2 (en) 2011-12-07 2015-06-16 Agency For Science, Technology And Research Magnetoresistive device and a writing method for a magnetoresistive device
US10128309B2 (en) * 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US10546997B2 (en) * 2016-12-02 2020-01-28 Regents Of The University Of Minnesota Magnetic structures including FePd

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062537A1 (en) * 2009-09-11 2011-03-17 Sechung Oh Magnetic Memory Devices
US20110169112A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Composite Hardmask Architecture and Method of Creating Non-Uniform Current Path for Spin Torque Driven Magnetic Tunnel Junction
CN103109322A (zh) * 2010-07-16 2013-05-15 格兰迪斯股份有限公司 用于提供具有层叠的自由层的磁隧穿结元件的方法和系统以及使用这样的磁性元件的存储器
US20120063218A1 (en) * 2010-09-14 2012-03-15 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US20150325783A1 (en) * 2010-09-14 2015-11-12 Avalanche Technology, Inc. Magnetic random access memory with perpendicular enhancement layer
US20120280336A1 (en) * 2011-05-04 2012-11-08 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
CN104584250A (zh) * 2012-09-26 2015-04-29 英特尔公司 包括磁各向异性增强层和结晶阻碍层的垂直mtj堆叠体
CN105474320A (zh) * 2013-09-27 2016-04-06 英特尔公司 具有耦合的自由磁层的垂直自旋转移转矩存储器(sttm)器件
CN104009151A (zh) * 2014-05-27 2014-08-27 中国科学院物理研究所 闭合形状的磁性隧道结
US9337415B1 (en) * 2015-03-20 2016-05-10 HGST Netherlands B.V. Perpendicular spin transfer torque (STT) memory cell with double MgO interface and CoFeB layer for enhancement of perpendicular magnetic anisotropy

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736191A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 具有对称结构的磁性隧道结结构及磁性随机存储器

Also Published As

Publication number Publication date
DE112016007579T5 (de) 2019-10-17
US20190378972A1 (en) 2019-12-12
WO2018125221A1 (en) 2018-07-05
US10770651B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
US11257613B2 (en) Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication
US11348970B2 (en) Spin orbit torque (SOT) memory device with self-aligned contacts and their methods of fabrication
US11508903B2 (en) Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US9437808B2 (en) Electric field enhanced spin transfer torque memory (STTM) device
US20190304524A1 (en) Spin orbit torque (sot) memory devices with enhanced stability and their methods of fabrication
US20200006424A1 (en) Spin orbit torque (sot) memory devices and their methods of fabrication
US11476408B2 (en) Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11574666B2 (en) Spin orbit torque memory devices and methods of fabrication
US11276730B2 (en) Spin orbit torque memory devices and methods of fabrication
US20190027679A1 (en) Approaches for strain engineering of perpendicular magnetic tunnel junctions (pmtjs) and the resulting structures
US20200312908A1 (en) Spin orbit memory devices with reduced magnetic moment and methods of fabrication
WO2019005158A1 (en) SPIN ORBIT TORQUE MEMORY DEVICES WITH ENHANCED THERMAL STABILITY AND METHODS OF FORMING THE SAME
EP3588593A1 (en) Magnetic memory devices and methods of fabrication
WO2019005156A1 (en) SPIN-ORBIT (SOT) COUPLING MEMORY DEVICES WITH ENHANCED SWITCH CAPACITY AND METHODS OF MAKING THE SAME
US20200313075A1 (en) Two terminal spin orbit memory devices and methods of fabrication
CN110660900A (zh) 具有分层电极的磁性存储器器件和制造方法
US11404630B2 (en) Perpendicular spin transfer torque memory (pSTTM) devices with enhanced stability and method to form same
CN110660903A (zh) 磁存储器设备和制造方法
US20200313076A1 (en) Spin orbit memory devices with enhanced tunneling magnetoresistance ratio (tmr) and methods of fabrication
US20200343301A1 (en) Spin orbit memory devices and methods of fabrication
CN110024148A (zh) 具有增强的垂直各向异性的垂直自旋转移矩存储器(pSTTM)器件及其形成方法
WO2018182651A1 (en) Perpendicular spin transfer torque memory (psttm) devices with enhanced anisotropy and methods to form the same
WO2018182698A1 (en) Perpendicular spin transfer torque memory (psttm) devices with enhanced thermal stability and methods to form the same
WO2018182697A1 (en) Magnetic tunnel junction (mtj) devices with a sidewall passivation layer and methods to for the same
WO2019005164A1 (en) PERPENDICULAR SPIN TRANSFER TORQUE (PSTTM) MEMORY DEVICES WITH IMPROVED STABILITY AND LOW AMORTIZATION AND METHODS OF FORMING THE SAME

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221017

Address after: Irish Dublin

Applicant after: Taihao Research Co.,Ltd.

Address before: California, USA

Applicant before: INTEL Corp.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190716

WD01 Invention patent application deemed withdrawn after publication