CN104813470B - 电场增强型自旋转移扭矩存储器(sttm)器件 - Google Patents

电场增强型自旋转移扭矩存储器(sttm)器件 Download PDF

Info

Publication number
CN104813470B
CN104813470B CN201380060845.3A CN201380060845A CN104813470B CN 104813470 B CN104813470 B CN 104813470B CN 201380060845 A CN201380060845 A CN 201380060845A CN 104813470 B CN104813470 B CN 104813470B
Authority
CN
China
Prior art keywords
layer
magnetic layer
electrode
free magnetic
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380060845.3A
Other languages
English (en)
Other versions
CN104813470A (zh
Inventor
B·S·多伊尔
C·C·郭
D·L·肯克
R·戈利扎德莫亚拉德
U·沙阿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104813470A publication Critical patent/CN104813470A/zh
Application granted granted Critical
Publication of CN104813470B publication Critical patent/CN104813470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

自旋转移扭矩存储器(STTM)器件包括场板以用于施加电场来减小转移扭矩诱导的磁化切换所需的临界电流。实施例不仅利用电流诱导的磁场或自旋转移扭矩，并且还利用对磁偶极子定向的电场诱导的操纵来设置磁性器件元件中的状态(例如，对存储器元件进行写入)。由在MTJ电极与该场板之间的电压差产生的电场向磁性隧穿结(MTJ)的自由磁性层施加电场以调制所述自由磁性层的至少一部分范围上的一个或多个磁属性。

Description

电场增强型自旋转移扭矩存储器(STTM)器件
技术领域
本发明的实施例属于存储器器件领域，并且具体来说，属于自旋转移扭矩存储器(STTM)器件领域。
背景技术
STTM器件是利用称为隧穿磁电阻(TMR)的现象的非易失性存储器器件。对于包括通过薄绝缘隧道层来分隔开的两个铁磁层的结构来说，更可能的是，当这两个磁性层的磁化处于平行定向时，比起其不处于平行定向(非平行或反平行定向)，电子将隧穿通过该隧道层。因此，MTJ可以在电阻的两个状态之间切换，一个状态具有低电阻，并且一个状态具有高电阻。
对于STTM器件来说，使用电流诱导的磁化切换来设置位状态。一个铁磁层的极化状态是相对于第二铁磁层的固定极化经由自旋转移扭矩现象来切换的，从而使得该MTJ的状态能够通过施加电流来设置。在使电流通过固定磁性层时，电子的角动量(自旋)沿该固定层的磁化方向来极化。这些自旋极化电子将其自旋角动量转移到自由层的磁化并且导致其进动。因此，该自由磁性层的磁化可以通过超过某一临界值的电流的脉冲(例如，在大约1纳秒内)来切换，其中，只要该电流脉冲低于归因于不同几何结构、相邻钉扎层、不同矫顽力(Hc)等的较高阈值，该固定磁性层的磁化就保持不变。
切换该自由层的磁化所需的电流的临界值(在本文中称为“临界电流”)是影响耦合到该STTM器件的晶体管的尺寸的因素，其中较大的临界电流需要较大的晶体管，从而因1T-1STTM元件单元大小、较高功耗等导致较大的占用面积。由于STTM阵列容量和功耗将可与其它存储器技术(例如DRAM)竞争，因此临界电流的减小是有利的。
附图说明
在附图的图中，通过举例而非限制性的方式示出本发明的实施例，其中：
图1A根据本发明的实施例，示出包括场板的STTM器件的横截面视图；
图1B根据本发明的实施例，示出包括场板的STTM器件的横截面视图；
图2A、图2B、图2C和图2D根据一实施例，示出在对平行磁性层的极化状态进行切换时包括场板的STTM器件的横切面的等轴视图；
图3A、图3B、图3C和图3D根据一实施例，示出在对垂直磁性层的极化状态进行切换时包括场板的STTM器件的横切面的等轴视图；
图4是根据一实施例，示出制造包括场板的STTM器件的方法的流程图；
图5A、图5B、图5C、图5D和图5E根据一实施例，示出在执行图4的方法中的操作时包括场板的STTM器件的等轴视图；
图6根据本发明的实施例，示出包括自旋转移扭矩元件的STTM位单元的示意图。
图7根据本发明的实施例，示出移动计算装置平台的等轴视图和该移动平台所采用的微电子器件的示意图；以及
图8根据本发明的一个实施方式，示出计算装置的功能框图。
具体实施方式
本文描述了采用电场以获得减小的临界电流的电压辅助型STTM器件。在以下描述中，阐述了众多细节，然而，对于本领域技术人员来说将显而易见的是，可以在没有这些具体细节的情况下实施本发明。在一些情况下，以框图形式示出(而不详细示出)公知的方法和器件，以便避免使本发明含糊不清。贯穿本说明书对“一实施例”或“在一个实施例中”的引用意指结合该实施例所描述的特定的特征、结构、功能或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书在各个位置出现短语“在一实施例中”并不必然地指代本发明的同一实施例。此外，在一个或多个实施例中，可以以任何适当的方式来对特定的特征、结构、功能或特性进行组合。举例来说，第一实施例可以与第二实施例进行组合，这两个实施例没有规定为互相排斥的。
术语“耦合”和“连接”连同其派生词一起在本文中可以用于描述部件之间的结构关系。应当理解，这些术语并不旨在作为彼此的同义词。更确切地说，在特定的实施例中，“连接”可以用于指示两个或更多个元件彼此直接物理接触或电接触。“耦合”可以用于指示两个或更多个元件彼此直接或间接(利用它们之间的其它介入元件)物理接触或电接触，和/或这两个或更多个元件协同操作或相互作用(例如，如在因果关系中)。
如本文所使用的术语“在……上方”、“在……下方”、“在……之间”和“在……上”指代一个材料层或部件相对于其它层或部件的相对位置。举例来说，设置在另一个层上方(之上)或下方的一个层可以直接与另一个层接触或可以具有一个或多个介入层。此外，设置在两个层之间的一个层可以直接与这两个层接触或可以具有一个或多个介入层。相比之下，“在”第二层“上”的第一层是与该第二层直接接触。类似地，除非另有明确说明，否则设置在两个特征(feature)之间的一个特征可以与相邻特征直接接触或可以具有一个或多个介入特征。
本文所描述的实施例包括一种自旋电子器件，其通常不仅利用电流诱导的磁场操纵(自旋转移扭矩)，并且还利用对磁偶极子定向的电场诱导的操纵来设置磁性器件元件中的状态(例如，对存储器元件进行写入)。更具体来说，磁性隧穿结(MTJ)的自由磁性层暴露在电场下，以调制该自由磁性层的至少一部分范围上的一个或多个磁属性(例如，面磁各向异性Ks)，从而减小该器件元件的自旋转移诱导的磁化切换所需的临界电流。因此，本文所描述的自旋电子器件的实施例可以视为“电场增强型”自旋转移扭矩(EFESTT)器件。
如本文进一步所描述的，EFESTT器件实施例通常利用电场，该电场被定向为非平行于通过(MTJ)叠置体或元件的自由磁性层的电流。所施加电场的该方向与“电场控制型”自旋电子器件形成对比，该“电场控制型”自旋电子器件试图通过平行于通过MTJ的电流的方向施加电场来诱导磁化切换，其中，该电场沿跨越自由磁性层的厚度的方向定向并且跨越该MTJ叠置体的直径基本上均匀。值得注意的是，平行于通过将延伸到自由磁性层中的该MTJ叠置体的电流的方向形成电场必需在该MTJ叠置体和触点之间(例如，在该自由磁性层和最靠近该自由磁性层的触点之间)添加电介质绝缘体，以使得通过该自由磁性层的触点之间的电阻变得太大以至于不容许电流(DC)用于该自由磁性层的自旋转移诱导的磁化切换。因此，电场控制型自旋电子器件完全取决于电场诱导的磁化切换，并且面临诸多产生的困难。然而，本文所描述的EFESTT器件实施例并不完全取决于电场诱导的磁化切换并且避免在该MTJ叠置体或元件中添加隔离电介质层。因此，可以仍利用跨越该MTJ叠置体的触点的合理低的电压降来产生电流脉冲并且将其用于自旋转移扭矩磁化切换。
图1A根据本发明的实施例，示出包括场板160的STTM器件101的横截面视图。通常，STTM器件101是适合用于磁性存储的器件(即，自旋电子存储器元件)并且沿有利的垂直叠置体定向来示出，虽然其它定向(水平的等)也是可能的。通常，STTM器件101包括分别设置在固定磁性层电极和自由磁性层电极105、130之间的MTJ叠置体103。值得注意的是，本文中的实施例示出用于通过施加电场来增强STT器件的结构和技术，这些结构和技术广泛地适用于在本领域中公知的适用于STT器件的任何MTJ叠置体。因此，虽然为了清楚起见，示例性实施例包括对一个有利的MTJ叠置体103的描述，但本发明的实施例并不限于任何一个MTJ叠置体，而是容易适于本领域中公知的许多变型中的一个变型。在该实施例中，MTJ叠置体103包括固定磁性层110、设置在固定磁性层110上方的隧穿层108和设置在隧穿层108上方的自由磁性层106。在其它实施例中，对MTJ叠置体103的这些功能层的顺序进行颠倒。此外，根据该实施例，MTJ叠置体103可以具有平面内各向异性外延结构或者平面外(或“垂直的”)各向异性外延/纹理化结构。
通常，固定磁性层110由适合用于维持固定磁化方向的材料或材料叠置体组成，而自由磁性层106由磁性较软材料或材料叠置体(即，相对于固定层，磁化可以容易地旋转为平行和反平行状态)组成。隧穿层108由适合用于允许多数自旋(majority spin)的电流通过该层、同时阻碍少数自旋(minority spin)的电流(即，自旋过滤器)的材料或材料叠置体组成。
在该示例性实施例中，MTJ叠置体103是基于CoFeB/MgO系统，其具有MgO隧穿层108以及CoFeB层106、110。在某些实施例中，MTJ叠置体103的所有层具有(001)平面外纹理，其中，纹理是指该MTJ结构的这些层内晶体定向的分布。对于本文所描述的实施例来说，CoFeB/MgO/CoFeB MTJ叠置体103的高比例的晶体针对至少100％的TMR比率具有优选的(001)平面外定向(即，纹理度高)。在一个有利的CoFeB/MgO实施例中，(001)定向的CoFeB磁性层106、108是富铁合金(即，Fe>Co)，例如(但不限于)Co20Fe60B20。具有等量的钴和铁的其它实施例也是可能的(例如，Co40Fe40B20)，如较少量铁的实施例(例如，Co70Fel0B20)。在另外的其它实施例中，隧穿层108组合物充当合适的纹理模板(但不是MgO)，例如氧化铝(AlOx)。
隧穿层108可具有多达2nm的厚度，然而，给定器件面积的电阻通常随着隧穿层厚度以指数方式增加。在示例性MgO实施例中，低于1nm的厚度提供有利的低电阻，其中，在1nm与1.3nm之间的厚度还提供可接受的低电阻。固定磁性层106的厚度还可以相当大地变化，例如在1nm与2nm之间。在实施例中，自由磁性层106的厚度超过1nm(例如，至少1.1nm)，并且自由磁性层106的示例性富铁CoFeB实施例具有在1.3nm与2nm之间的厚度。该较大的厚度提高自由磁性层106的热稳定性，从而相对于具有较小厚度的自由磁性层实现STTM器件的较长非易失性寿命。
虽然对于该示例性实施例来说，MTJ叠置体103直接设置在电极105上(例如，其中，CoFeB固定磁性层106直接位于Ta层上)，但再次注意的是，MTJ叠置体可以相当大地变化，而不背离本发明的实施例的范围，例如，包括一个或多个中间层可以设置在固定磁性层110与电极105之间。例如，出于各种目的(例如钉扎固定磁性层110的界面(例如，通过交换-偏置耦合))，可以存在反铁磁层(例如(但不限于)铱锰(IrMn)或铂锰(PtMn))或者相邻于另一铁磁层(例如，CoFe)包括此反铁磁层的合成反铁磁(SAF)结构，其中，非磁性间隔体层(例如(但不限于)Ru)介入在固定磁性层106与SAF之间。
电极105和130电连接到MTJ叠置体103。电极105和130是可操作用于电接触STTM器件的磁性电极的材料或材料叠置体中的每一者，并且可以是本领域中出于此目的公知的任何材料或材料叠置体。虽然电极105、130可以具有一系列层厚度(例如，5nm-50nm)并且包括多种材料以便与MTJ叠置体103和互连件两者形成兼容界面，但在该示例性实施例中，固定磁性层电极105包括至少钽(Ta)层，并且可还可以包括额外的下伏导电缓冲层，其包括至少一个钌(Ru)层和第二Ta层。对于自由磁性层(顶部)电极130来说，具有高导电率的金属、即使在表面氧化也是有利的，例如(但不限于)Cu、Al、Ru、Au等，其中，Ru有利地提供了良好的氧气阻隔，从而减小MTJ叠置体103内氧化的可能性。
如图1A中所示出的，MTJ叠置体103被电介质层150环绕。虽然电介质层150可通常是任何常规的电介质材料，例如(但不限于)二氧化硅、氮化硅、氮氧化硅，但在有利的实施例中，电介质层150是具有大于至少8、有利地大于10、并且更有利地大于15的体介电常数的高k电介质材料。这种高介电常数有利于通过减小电介质层150的厚度(沿图1A的x-维度)来增加在场板160与MTJ电极(例如，自由磁性层电极130)之间形成的电场的强度。在STTM器件101与驱动晶体管设置在同一衬底上(例如，在1-晶体管自旋转移扭矩存储器单元(例如图6中所绘示的)中)的情况下，电介质层150与(该晶体管中)所利用的栅极电介质具有相同的电介质材料(和潜在的相同厚度)。示例性材料包括金属氧化物，例如(但不限于)二氧化铪(HFO2)、氧化锆(ZrO2)等等。对于这种高k实施例来说，电介质层150可以具有低于2nm、并且更具体来说在1nm与2nm之间的厚度(图1A中的x-维度)。如图1A中进一步所示出的，该电介质层的垂直高度(H2)不大于自由磁性层电极130的顶部表面的垂直z-高度(H1)，从而容许布线金属化以接触电极130。对于其中自由磁性层106设置在固定磁性层110上方的那些实施例来说，电介质层150应还具有至少等于自由磁性层106的垂直高度、并且更具体来说至少等于MTJ叠置体103的高度的垂直高度，如图1A中所示出的。
场板160是导电材料，其接近于自由磁性层106设置，但通过介入电介质层150与磁性层106和/或MTJ叠置体103分隔开。在功能上，场板160用于实现在场板160(其在器件101的操作期间短路到MJT叠置体103的第一电极)和MJT叠置体103的第二电极之间施加电压差，从而跨越电介质层150降低电压并且形成延伸到自由磁性层106的至少一部分中的电场(包括边缘场，其在具有MTJ叠置体的典型几何结构上可能是显著的)。虽然通常，场板160可以由任何导电材料制成，包括经掺杂半导体，例如(但不限于)多晶硅，但在该示例性实施例中，场板160是金属，例如(但不限于)电极105、130中的一个或多个电极中存在的金属中的一种或多种金属(例如，Ta、Ru、Au)或其它金属(例如Al、Cu)。场板160可以具有为了如所期望的指引该电场通过自由磁性层106而选择的垂直高度并且因此是取决于实施方式的设计变量。通常，如图1A中所示出的，场板160可具有小于电介质层150的垂直高度的垂直高度，从而确保与电极130的电隔离。在某些实施例中，该场板的垂直高度近似等于该MTJ叠置体的垂直高度(H3)，这是紧密接近于自由磁性层106和自由磁性层电极130放置场板160。
如图1A中所示出的，在场板160相邻于MTJ叠置体103的侧壁的情况下，电场线(虚线)在最紧密接近于自由磁性层106的MTJ电极和场板160之间延伸。这些电场线的强度和方向可以通过电介质层150和场板160的设计(独立于MTJ叠置体103)、并且进一步通过对施加在电极130和场板160之间的差分电压的操纵来操纵。值得注意的是，该电场的方向可以随着场板160和/或电介质层150的几何结构相对于MTJ叠置体103的几何结构的变化而改变。但是，由于场板160设置在通过MTJ叠置体103的导电通路(在电极105与130之间)的外部，因此该电场非平行于该导电通路、或通过MTJ叠置体103的电流的方向。在自由磁性层106的电阻大于电极130的电阻的情况下(这通常是这种情况(例如，CoFeB膜具有数百到数千的电阻率cmμΩ，通常在层厚度由于形态变化而减小时增加))，该电场延伸通过最靠近于场板160设置的自由磁性层106的周边部分。在某些此类实施例中，该场在自由磁性层106的一个或多个区域内基本上正交于通过MTJ叠置体103的导电通路的方向。可以容易针对给定器件几何结构对其中存在正交场的这些区域的范围和位置进行建模。
在图1A中所示出的示例性实施例中，场板160可作为两个MTJ电极105、130中的一个电极的延伸物来操作。场板160直接连接到(例如，设置成直接欧姆接触)MTJ电极105，并且因此维持在等于MTJ电极105的电压电位的第一电压电位(例如，0V)，而另一MTJ电极(例如，自由磁性层电极130)维持在第二电压电位(例如，1V)。因此，跨越自由磁性层106的至少一部分形成的电场是跨越MTJ电极105、130施加的电压和/或驱动的电流的函数。因此，电介质层150的厚度和场板160相对于自由磁性层106的位置可以基于要通过MTJ叠置体103以切换磁化状态的临界电流来确定，其中，所产生的电场以由图2A-图2D和图3A-图3D进一步所示出的方式对该临界电流的大小具有影响(例如，减小)。
在图1B中所示出的另一实施例中，场板160与MTJ电极105、130两者电隔离(例如，通过电介质层150)。因此，该场板可作为STTM器件101的第三独立端子来操作。作为第三独立端子，可以由偏置电压(Vb)独立于施加在处于电压电位V0和V1的MTJ电极105与130之间的用于诱导临界电流通过自由磁性层106的电流驱动电压来提供可由电介质层150持续的任何差分电压(例如，低于电介质击穿电压)。注意，隧穿层108可以限制MTJ电极105与130之间可持续的电压电平差，因为还跨越隧穿层108形成电场，可以借助利用如图1B中所绘示的电独立场板160的实施例来实现较高的电压以及因此较强的电场。
图2A-图2D根据一实施例示出在平行磁性层的极化状态进行切换时包括场板的STTM器件的横切面的等轴视图，而图3A-3D根据另一实施例示出在垂直磁性层的极化状态进行切换时包括场板的STTM器件的横切面的等轴视图。如这些图中所示出的，场板160形成环绕电介质层150的周长，其还形成环绕自由磁性层106的区段的环形物。如图2A中所示出的，在初始状态，自由磁性层106内的磁化偶极子基本上沿x轴在第一方向上对准，其中场板160和自由磁性层电极(在图2A中不可见，但正如图1A中的电极130一样连接到自由磁性层106)之间具有0伏差。
对于图2B中所示出的状态来说，将电压差施加在场板160与该自由磁性层电极之间(例如，就其中场板160电关联到固定磁性层电极电位的示例性实施例而言，将+电压施加到场板160，其中，该自由磁性层电极未被偏置或处于负电压)。该电压差形成延伸到自由磁性层106的至少周边区域275中的电场。由于场板160围绕自由磁性层106形成周长，因此周边区域275为环形并且该电场与环形周边区域275内的磁偶极子相互作用，从而(径向地)远离其初始(优选)定向对其进行定向。
接下来，如图2C中所示出的，临界电流(I)通过自由磁性层106，而场板160相对于该自由磁性层电极来进行偏置。临界电流I的施加可能与场板160和自由磁性层电极之间的电压差的施加(例如，其中，场板160电关联到该固定磁性层电极电位)基本上瞬时，使得不容易区分图2B和图2C中所示出的状态。替代地，对于其中场板160可以被独立地偏置的实施例来说，图2B和图2C中所示出的状态可以不同，如在别处参考图1B进一步所描述的。对于某些此类实施例来说，还可能在施加该临界电流I之前从该场板去除该偏置。图2C示出向第二平面内方向的转移扭矩诱导的磁化切换。由于周边区域275(即，边缘)内的偶极子已离开该优选定向，因此相对于从图2A中所绘示的初始状态切换磁化将需要的电流(密度)，有效减小了需要通过该MTJ以切换磁化的电流(密度)。因此，图2B中所示出的电场的施加用于增强图2C中所示出的转移扭矩诱导的磁化切换。最后，在切换MTJ叠置体的状态的情况下，去除该电场(以及临界电流)，如图2D中所示出的。
虽然图2A-图2D针对包括具有平面内磁性各向异性的自由磁性层的MTJ叠置体示出电场增强型自旋转移扭矩诱导的磁化切换，但图3A-图3D针对包括具有垂直磁性各向异性的自由磁性层的MTJ叠置体示出电场增强型自旋转移扭矩诱导的磁化切换。如图3A中所示出的，场板160和电介质层150形成如图2A中所示出的环绕自由磁性层106的同样周长结构。自由磁性层106的初始磁化状态沿第一平面外方向。在图3B中，在场板160和该自由磁性层电极之间施加偏置(例如，+偏置到场板160)，并且周边区275内的偶极子失去其优选定向。在图3C中，临界电流I通过该MTJ叠置体，并且发生转移扭矩诱导的磁化切换以便将这些偶极子重新定向到第二平面外方向中。随后在图3D中去除电场(以及临界电流)。
图4是根据一实施例，示出制造包括场板的STTM器件的方法400的流程图。图5A、图5B、图5C、图4D和图5E根据一实施例，示出在执行图4的方法中的操作时包括场板的STTM器件的等轴视图。
方法400开始于：在操作401处通过在衬底(例如，硅或其它半导体晶圆等)上沉积MTJ叠置体来形成存储器元件。图5A示出示例性MTJ叠置体，其包括固定磁性层电极105、位于固定磁性层电极105上方(例如，直接位于磁性层电极105上)的固定磁性层110、位于固定磁性层110上方的自由磁性层106(其中，隧穿层设置在其之间，但未绘示)、以及位于自由磁性层106上方(例如，直接位于自由磁性层106上)的自由磁性层电极130。在操作401处可以应用任何常规技术来形成任何常规MTJ叠置体，这些常规技术例如(但不限于)在本领域中公知的用于对该MTJ叠置体来说特别的材料的沉积(例如，溅镀)、图案化(例如，光刻)和蚀刻(例如，干式蚀刻或湿式蚀刻)工艺。如图5A中所示出的，对该MTJ叠置体的图案化停止在固定磁性层电极105上，使得该MTJ叠置体形成从电极105垂直延伸的存储器元件，其中，电极105横向延伸超过该MTJ叠置体。
再次参考图4，方法400进行到操作405，其中，该MTJ叠置体覆盖在电介质层中，如图5B中进一步所示出的。如所示出的，电介质层150在该MTJ叠置体的基本上垂直的侧壁上形成具有可控厚度的基本上保形层。虽然在操作405处可以利用在本领域中公知的用于所选电介质的任何常规沉积技术(例如，CVD用于二氧化硅)，但在该示例性实施例中，例如利用原子层沉积工艺(ALD)以便沉积高k电介质层(例如，HfO2)。
返回到图4，方法400在操作410A处继续，其中，回蚀刻电介质层150以暴露电极105的一部分和该MTJ(如图5C中进一步所绘示的)，或者方法400可以替代地延迟该回蚀刻，直到形成场板以将该场板与两个电极电隔离之后(例如，以形成图1A中所示出的结构)。在执行操作410A的情况下，可利用在本领域中公知的用于选择作为电介质层150的材料的任何各向异性蚀刻工艺(例如，干式等离子体蚀刻)来沿该MTJ叠置体的侧壁以自对准方式(即，无初步掩模图案化操作)形成电介质间隔体。如图5C中进一步所示出的，对该电介质的回蚀刻暴露电极105和130两者，这两个电极具有对在操作410处采用的蚀刻过程有抵抗力的材料。
方法400(图4)随后进行到操作415，其中，用于场板160的一层导电材料沉积在电介质层150和该MTJ叠置体上方，如图5D中进一步所绘示的。虽然在操作415处可以利用在本领域中公知的用于所选材料的任何常规沉积技术，但在该示例性实施例中，利用ALD来沉积高度地保形金属层。在其中导电材料与电极105进行接触的示例性实施例中，选择导电材料组合物来与电极105进行欧姆接触。替代地，可以利用电极105来以电解方式镀覆上金属，或者可以沉积(例如，溅镀)催化层并且利用其以无电方式镀覆上金属。
如图4中进一步所绘示的，在操作420处，回蚀刻该导电(例如，金属)层，再次有利地利用自对准(非图案化)各向异性蚀刻工艺来形成环绕电介质层150的导电(金属)间隔体，如图5E中所示出的。在该场板回蚀刻操作期间，暴露MTJ电极130(对在回蚀刻操作420中采用的蚀刻处理有抵抗力)。如在图5D中进一步所示出的，可以调整该回蚀刻过程的持续时间以使场板160具有有利地不凹入低于(或远低于)自由磁性层106的所期望高度(例如，近似为电介质层150的高度)。在操作420之后，方法400借助使用常规技术对存储器元件进行互连来完成，除非没有执行电介质回蚀刻操作410A，在此情况下，在用于暴露电极130以进行互连的操作430之前，执行(或执行作为操作430的一部分的)电介质回蚀刻操作410B。
图6根据本发明的实施例，示出包括自旋转移扭矩元件的STTM位单元的示意图。自旋转移扭矩元件610包括如下部件以完成MTJ结构：自由磁性层电极611；自由磁性层614，其接近于自由磁性层电极611；固定磁性层电极616，其接近于固定磁性层618；以及隧穿层622，其设置在自由磁性层614与固定磁性层618之间。电介质元件623相邻固定磁性层电极616、固定磁性层618和隧穿层622设置，并且场板660相邻于第二电介质元件623设置。固定磁性层电极金属化616电连接到位线632。自由磁性层电极金属化611连接到晶体管634。晶体管634以本领域中的任何常规方式连接到字线636和源线638。场板660连接到固定磁性层电极金属化616或替代地连接到用于STTM位单元600的电场增强的独立偏置电压(VB)。如固状非易失性存储器器件领域的技术人员应理解，针对STTM位单元600的操作，STTM位单元600还可以包括额外的读取和写入电路(未示出)、感测放大器(未示出)、位线参考(未示出)等等。应当理解，多个STTM位单元600可操作地连接到彼此以形成存储器阵列(未示出)，其中，该存储器阵列可以并入到非易失性存储器器件中。
图7根据本发明的实施例，示出计算装置平台700的等轴视图以及该平台所采用的微电子器件710的示意图721。计算平台700可以是被配置用于电子数据显示、电子数据处理和无线电子数据传输中的每一者的任何便携式装置，或固定装置(例如台式计算机)，或被配置用于至少电子数据处理配置的服务器设备。对于示例性移动实施例来说，计算平台700可以是平板电脑、智能电话、膝上型计算机或超级本计算机等中的任何一种，并且包括显示屏705、芯片级(SoC)或封装级集成微电子器件710和电池713，其中显示屏705可以是触摸屏(电容式的、电感式的、电阻式的等)。
在展开的视图721中还示出集成器件710。在该示例性实施例中，器件710包括至少一个存储器、至少一个处理器芯片(例如，多核微处理器和/或图形处理器内核730、731)。在实施例中，电场增强型STTM 732(如本文中在别处(例如，图1A、图1B等)更详细描述的)集成到器件710中。器件710还连同以下部件中的一个或多个一起耦合到板、衬底或插入物500：功率管理集成电路(PMIC)715、包括宽带RF(无线)发射器和/或接收器(例如，包括数字基带，并且模拟前端模块在发射通路上还包括功率放大器并且在接收通路上还包括低噪声放大器)的RF(无线)集成电路(RFIC)725以及其控制器711。在功能上，PMIC 715执行电池功率调节、DC到DC转换等，因此具有耦合到电池713的输入，并且具有向所有其它功能模块提供电流供应的输出。如进一步所示出的，在该示例性实施例中，RFIC 725具有耦合到天线的输出，以使得能够实施多个无线标准或协议中的任何标准或协议，这些标准或协议包括(但不限于)Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及其衍生物、以及被命名为3G、4G、5G及之后的任何其它无线协议。在实施方式中，这些模块中的每一模块可以集成到作为SoC的单个芯片上，集成到耦合至封装器件710的封装衬底的单独IC上，或处于板层级。
图8是根据本发明的一个实施例的计算装置1000的功能框图。例如，可以在平台700内发现计算装置1000，并且计算装置1000还包括承载多个部件的板1002，例如所述多个部件可以是但不限于处理器1004(例如，应用程序处理器)和至少一个通信芯片1006。在实施例中，至少处理器1004与根据本文中别处所描述的实施例的电场增强型STTM集成在一起(例如，片上)。处理器1004物理和电耦合到板1002。处理器1004包括封装在处理器1004内的集成电路裸片。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以便将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
在一些实施方式中，至少一个通信芯片1006还物理和电耦合到板1002。在其它实施方式中，通信芯片1006是处理器1004的一部分。根据其应用，计算装置1000可以包括其它部件，这些部件可以物理和电耦合到板1002，也可以不存在这样的耦合。这些其它部件包括(但不限于)易失性存储器(例如，DRAM)、具有闪速存储器或STTM等形式的非易失性存储器(例如，RAM或ROM)、图形处理器、数字信号处理器、加密处理器、芯片组、天线、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速计、陀螺仪、扬声器、相机和大容量存储装置(例如硬盘驱动器、固态驱动器(SSD)、压缩光盘(CD)、数字多功能光盘(DVD)等等)。
通信芯片1006中的至少一个能够实现无线通信，以便将数据传送到计算装置1000以及从计算装置1000传送数据。术语“无线”及其派生词可用于描述可通过非固态介质通过使用调制电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联的装置不含有任何导线，虽然在一些实施例中它们可能不含有。通信芯片1006可以实现多个无线标准或协议中的任何标准或协议，这些标准或协议包括(但不限于)本文中别处所描述的那些标准或协议。计算装置1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于较短距离无线通信(例如Wi-Fi和蓝牙)，并且第二通信芯片1006可以专用于较长距离无线通信(例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它)。
应当理解，以上描述并不旨在进行举例说明而非构成限制。例如，尽管附图中的流程图示出了由本发明的某些实施例执行的操作的具体顺序，但是应当理解可以不需要这样的顺序(例如，替代实施例可以按照不同的顺序执行操作，结合某些操作，叠加某些操作等)。此外，对于本领域技术人员而言在阅读并理解了以上描述的情况下很多其它实施例将显而易见。尽管已经参照具体示例性实施例描述了本发明，但是将认识到的是，本发明不限于所描述的实施例，而是可以在所附权利要求的精神和范围内以修改和变更来实施本发明。因此，应当参照所附权利要求以及该权利要求的等同方案的全范围来确定本发明的范围。

Claims (20)

1.一种电场增强型自旋扭矩转移存储器器件，包括：
第一电极和第二电极；
固定磁性层和自由磁性层，所述固定磁性层和所述自由磁性层设置在所述第一电极与所述第二电极之间，其中，在所述固定磁性层与所述自由磁性层之间还设置隧穿层；
电介质层，所述电介质层相邻于所述自由磁性层；以及
场板，所述场板通过所述电介质层与所述自由磁性层分隔开并且与所述第一电极和所述第二电极电隔离。
2.根据权利要求1所述的器件，其中，电流流动是通过所述自由磁性层的厚度，其中，所述电介质层相邻于与所述自由磁性层的所述厚度相关联的侧壁，其中，所述场板通过所述电介质层与所述自由磁性层侧壁分隔开。
3.根据权利要求1所述的器件，其中，所述场板用于在所述场板与所述第一电极和所述第二电极中的至少一个之间施加电场，所述电场具有非平行于通过所述自由磁性层的电流的方向的分量。
4.根据权利要求2所述的器件，其中，所述场板是维持在与所述第一电极和所述第二电极中的一个电极的电压电位相等的电压电位的导体，其中，所施加的电场是施加到所述第一电极和所述第二电极的电压差的函数，并且其中，所述电压差驱动所述第一电极与所述第二电极之间的所述电流通过所述自由磁性层。
5.根据权利要求3所述的器件，其中，所述自由磁性层设置在所述隧穿层上方，所述隧穿层设置在所述固定磁性层上方以形成叠置体，
其中，所述电介质层形成环绕所述叠置体的侧壁的周长，所述电介质层具有是所述叠置体的垂直高度的至少一部分的垂直高度；并且
其中，所述场板形成环绕所述电介质层的周长，所述场板具有是所述叠置体的所述垂直高度的至少一部分的垂直板高度。
6.根据权利要求5所述的器件，其中，所述叠置体、所述电介质层和所述场板全部设置在所述第一电极上，并且其中，垂直电介质高度超过垂直叠置体高度以便将所述场板与所述第二电极的侧壁分隔开。
7.根据权利要求6所述的器件，其中，所述垂直电介质高度超过所述垂直板高度。
8.根据权利要求1所述的器件，其中，所述电介质层是具有大于8的介电常数的高k电介质，并且其中，所述场板和所述第一电极两者都是金属。
9.根据权利要求1所述的器件，还包括：晶体管，其中，所述晶体管电连接到所述第一电极或所述第二电极、源线和字线。
10.一种制造自旋扭矩转移存储器器件的方法，所述方法包括：
形成垂直定向的磁性隧穿结元件；
在所述磁性隧穿结元件上方沉积电介质层；
在所述电介质层上方沉积导电层；
回蚀刻所述电介质层的第一部分以暴露金属层，所述金属层接触所述磁性隧穿结元件的第一端部；
回蚀刻所述导电层以暴露所述磁性隧穿结元件的第二端部；以及
形成到达所述磁性隧穿结元件的所述第二端部的触点。
11.根据权利要求10所述的方法，其中，沉积所述电介质层还包括通过原子层沉积(ALD)来沉积高k电介质材料，并且其中，回蚀刻所述电介质层还包括各向异性地蚀刻所述电介质层以形成环绕所述磁性隧穿结元件的周长的间隔体。
12.根据权利要求11所述的方法，其中，沉积所述金属层还包括以下各项中的至少一项：通过CVD、ALD或者电解镀覆或无电镀覆中的至少一种来沉积金属。
13.根据权利要求10所述的方法，其中，形成所述磁性隧穿结元件还包括：
形成底部触点；
在所述底部触点上方形成固定磁性层；
在所述固定磁性层上方形成隧穿层；
在所述隧穿层上方形成自由磁性层；以及
暴露至少所述自由磁性层的侧壁。
14.根据权利要求13所述的方法，其中，回蚀刻所述电介质层的所述第一部分还包括：减小所述电介质层的垂直高度以暴露所述磁性隧穿结元件的所述第二端部，而无需重新暴露所述自由磁性层的所述侧壁。
15.根据权利要求14所述的方法，其中，回蚀刻所述导电层还包括：减小所述导电层的垂直高度以暴露所述电介质层的垂直侧壁。
16.根据权利要求13所述的方法，其中，形成所述固定磁性层还包括沉积CoFeB，并且其中，形成所述隧穿层还包括沉积MgO。
17.一种改变自旋扭矩转移存储器器件中的逻辑状态的方法，所述方法包括：
诱导电流通过设置在电极之间的固定磁性层、隧穿层和自由磁性层；
通过场板诱导电场，所述电场非平行于所述电流的方向，其中，所述场板是通过相邻于所述自由磁性层的电介质层来与所述自由磁性层分隔开的；以及
响应于所述电流和所述电场，将所述自由磁性层中的磁偶极子的定向从第一定向切换至第二定向。
18.根据权利要求l7所述的方法，其中，所述电场基本上正交于所述电流的方向。
19.根据权利要求17所述的方法，其中，所述第一定向和所述第二定向垂直于所述电场。
20.根据权利要求17所述的方法，其中，所述第一定向和所述第二定向垂直于所述电场。
CN201380060845.3A 2012-12-21 2013-06-24 电场增强型自旋转移扭矩存储器(sttm)器件 Active CN104813470B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/725,235 2012-12-21
US13/725,235 US9166150B2 (en) 2012-12-21 2012-12-21 Electric field enhanced spin transfer torque memory (STTM) device
PCT/US2013/047395 WO2014099000A1 (en) 2012-12-21 2013-06-24 Electric field enhanced spin transfer torque memory (sttm) device

Publications (2)

Publication Number Publication Date
CN104813470A CN104813470A (zh) 2015-07-29
CN104813470B true CN104813470B (zh) 2017-08-25

Family

ID=50974488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060845.3A Active CN104813470B (zh) 2012-12-21 2013-06-24 电场增强型自旋转移扭矩存储器(sttm)器件

Country Status (7)

Country Link
US (2) US9166150B2 (zh)
KR (1) KR101726525B1 (zh)
CN (1) CN104813470B (zh)
DE (1) DE112013005558T5 (zh)
GB (1) GB2523932B (zh)
TW (1) TWI574440B (zh)
WO (1) WO2014099000A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166150B2 (en) * 2012-12-21 2015-10-20 Intel Corporation Electric field enhanced spin transfer torque memory (STTM) device
US9373663B2 (en) * 2013-09-20 2016-06-21 Avalanche Technology, Inc. Landing pad in peripheral circuit for magnetic random access memory (MRAM)
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
WO2016007126A1 (en) * 2014-07-07 2016-01-14 Intel Corporation Spin-transfer torque memory (sttm) devices having magnetic contacts
US9747967B2 (en) * 2014-09-26 2017-08-29 Intel Corporation Magnetic field-assisted memory operation
KR101739640B1 (ko) 2015-02-23 2017-05-24 고려대학교 산학협력단 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
KR102470094B1 (ko) * 2015-06-24 2022-11-24 인텔 코포레이션 매칭된 스핀 전달 층으로부터의 높은 스핀 주입 효율을 갖는 스핀 로직 디바이스
CN108292700B (zh) * 2015-12-07 2022-06-07 英特尔公司 磁性隧道结的热预算增强
CN105633111B (zh) * 2016-03-08 2018-09-21 华中科技大学 一种电场辅助写入型磁隧道结单元及其写入方法
WO2018063177A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Spin transfer torque memory device having a pmos transistor coupled to a spin transfer torque element
JP2018061025A (ja) * 2016-10-06 2018-04-12 Tdk株式会社 周波数可変磁気抵抗効果素子、及びそれを用いた発振器・検波器・フィルタ
US10770510B2 (en) * 2018-01-08 2020-09-08 Spin Memory, Inc. Dual threshold voltage devices having a first transistor and a second transistor
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10756259B2 (en) * 2018-11-20 2020-08-25 Applied Materials, Inc. Spin orbit torque MRAM and manufacture thereof
US10811596B2 (en) 2018-12-06 2020-10-20 Sandisk Technologies Llc Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
US10797227B2 (en) 2018-12-06 2020-10-06 Sandisk Technologies Llc Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same
US10862022B2 (en) 2018-12-06 2020-12-08 Sandisk Technologies Llc Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same
US11469214B2 (en) * 2018-12-22 2022-10-11 Xcelsis Corporation Stacked architecture for three-dimensional NAND
US11729996B2 (en) * 2021-07-30 2023-08-15 International Business Machines Corporation High retention eMRAM using VCMA-assisted writing
EP4362650A1 (en) * 2022-10-31 2024-05-01 Commissariat à l'énergie atomique et aux énergies alternatives Magnetic tunnel junction, array of magnetic tunnel junctions, and associated fabrication method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791984A (zh) * 2003-03-31 2006-06-21 磁旋科技公司 Mram体系结构和利用所述体系结构来制备mram存储器的方法和系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067866B2 (en) * 2003-03-31 2006-06-27 Applied Spintronics Technology, Inc. MRAM architecture and a method and system for fabricating MRAM memories utilizing the architecture
US7598579B2 (en) * 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US7683447B2 (en) * 2007-09-12 2010-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM device with continuous MTJ tunnel layers
US7577020B2 (en) * 2007-10-01 2009-08-18 Shine Chung System and method for reading multiple magnetic tunnel junctions with a single select transistor
US8634231B2 (en) 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
JP2010114143A (ja) * 2008-11-04 2010-05-20 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
FR2961632B1 (fr) * 2010-06-18 2013-04-19 Centre Nat Rech Scient Memoire magnetoelectrique
US8300454B2 (en) * 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
JP2012069607A (ja) 2010-09-21 2012-04-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8203870B2 (en) 2010-11-23 2012-06-19 Seagate Technology Llc Flux programmed multi-bit magnetic memory
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8313960B1 (en) 2011-05-03 2012-11-20 Avalanche Technology, Inc. Magnetic tunnel junction (MTJ) formation using multiple etching processes
US8592927B2 (en) * 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8472240B2 (en) 2011-05-16 2013-06-25 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8860156B2 (en) * 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US8836056B2 (en) * 2012-09-26 2014-09-16 Intel Corporation Perpendicular MTJ stacks with magnetic anisotropy enhancing layer and crystallization barrier layer
US9166150B2 (en) * 2012-12-21 2015-10-20 Intel Corporation Electric field enhanced spin transfer torque memory (STTM) device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1791984A (zh) * 2003-03-31 2006-06-21 磁旋科技公司 Mram体系结构和利用所述体系结构来制备mram存储器的方法和系统

Also Published As

Publication number Publication date
GB201510573D0 (en) 2015-07-29
WO2014099000A1 (en) 2014-06-26
US20140177326A1 (en) 2014-06-26
TWI574440B (zh) 2017-03-11
KR20150068428A (ko) 2015-06-19
DE112013005558T5 (de) 2015-08-20
US9166150B2 (en) 2015-10-20
TW201438301A (zh) 2014-10-01
GB2523932B (en) 2019-09-04
KR101726525B1 (ko) 2017-04-12
GB2523932A (en) 2015-09-09
US9437808B2 (en) 2016-09-06
US20160043302A1 (en) 2016-02-11
CN104813470A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
CN104813470B (zh) 电场增强型自旋转移扭矩存储器(sttm)器件
KR101708844B1 (ko) 안정성이 향상된 수직 스핀 전달 토크 메모리(sttm) 디바이스 및 그의 형성 방법
US9490424B2 (en) Sub-lithographic patterning of magnetic tunneling junction devices
US9508925B2 (en) Magnetic memory device
TWI706582B (zh) 用於垂直磁性穿隧接面之應變工程的方法及所得結構
US8866242B2 (en) MTJ structure and integration scheme
KR102374642B1 (ko) 자기 메모리 소자 및 그 제조 방법
US10096649B2 (en) Reducing or avoiding metal deposition from etching magnetic tunnel junction (MTJ) devices, including magnetic random access memory (MRAM) devices
EP2524396B1 (en) Methof of forming spin torque driven magnetic tunnel junction with composite hardmask
CN110660901A (zh) 在自旋轨道矩电极和自由层之间具有用于改进性能的插入层的自旋轨道矩器件
KR102338319B1 (ko) 자기 메모리 장치 및 그 제조 방법
KR20190142201A (ko) 개선된 보유 및 열 안정성을 갖는 수직 스핀 전달 토크 디바이스
US11594673B2 (en) Two terminal spin orbit memory devices and methods of fabrication
KR20170066320A (ko) Psttm mtj 구성에서 자기 확산 배리어들 및 필터
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
WO2019005128A1 (en) JUNCTION DEVICE WITH MAGNETIC TUNNEL EFFECT WITH NANO-CONTACT TO A FREE MAGNET
WO2019005127A1 (en) JUNCTION DEVICE WITH MAGNETIC TUNNEL EFFECT WITH NANO-CONTACT TO A FREE LAYER

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant