CN105706259B - 用于制造mtj存储器装置的方法 - Google Patents

用于制造mtj存储器装置的方法 Download PDF

Info

Publication number
CN105706259B
CN105706259B CN201580002433.3A CN201580002433A CN105706259B CN 105706259 B CN105706259 B CN 105706259B CN 201580002433 A CN201580002433 A CN 201580002433A CN 105706259 B CN105706259 B CN 105706259B
Authority
CN
China
Prior art keywords
layer
mtj
columns
deposited
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580002433.3A
Other languages
English (en)
Other versions
CN105706259A (zh
Inventor
穆斯塔法·皮纳尔巴斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siping Co ltd Assignment For Benefit Of Creditors
Integrated Silicon Solution Cayman Inc
Original Assignee
Spin Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spin Memory Inc filed Critical Spin Memory Inc
Publication of CN105706259A publication Critical patent/CN105706259A/zh
Application granted granted Critical
Publication of CN105706259B publication Critical patent/CN105706259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明揭示了一种用于制造MTJ存储器装置的MTJ柱的方法。所述方法包括在衬底上沉积多个MTJ层、在所述衬底上沉积硬掩模及在所述硬掩模上涂布光致抗蚀剂。此外，执行反应性离子蚀刻及离子束蚀刻的交替步骤以隔离MTJ柱并暴露所述MTJ层的侧表面。施加绝缘层以保护所述MTJ层的所述侧表面。在使用化学机械抛光平坦化所述装置之前沉积第二绝缘层。

Description

用于制造MTJ存储器装置的方法
技术领域
本专利文件大体上涉及一种用于制造MRAM装置的方法，且更特定地说涉及一种用于制造具有改善密度及质量规格的MTJ存储器装置的MTJ柱的方法。
背景技术
磁阻随机存取存储器(“MRAM”)是通过磁性存储元件存储数据的非易失性存储器技术。这些元件是可保持磁场且由非磁性材料(即，势垒层)(例如非磁性金属或绝缘体)分离的两个铁磁板或电极。一般来说，板极中的一者的磁化被钉扎(即，“参考层”)，这意味着此层具有高于另一层的矫顽磁性且需要较大的磁场或自旋极化电流以改变其磁化定向。第二板极通常被称为自由层且其磁化方向可由小于参考层的磁场或自旋极化电流而改变。
MRAM装置通过改变自由层的磁化定向来存储信息。特定地说，基于自由层相对于参考层是平行对准还是反向平行对准，“1”或“0”可存储在每一MRAM单元中。归因于自旋极化电子穿隧效应，单元的电阻归因于两层的磁场的定向而改变。单元的电阻对于平行及反向平行状态来说将是不同的，且因此单元的电阻可用于区分“1”及“0”。MRAM装置的一个重要特征是其是非易失性存储器装置，因为其即使在断电时也保存信息。
MRAM装置被视为广泛范围的存储器应用的下一代结构。磁性隧道结(“MTJ”)层堆叠及将MTJ层堆叠处理成MTJ存储器装置的柱是MRAM技术发展的两个最重要方面。然而，在常规的制造方案下，在无分流的情况下以类DRAM密度形成柱状MTJ装置是不可制造的。
图1中说明当前处理技术的一个限制。一旦形成光掩模及硬掩模，就使用定向离子束110蚀刻MTJ堆叠。在蚀刻过程期间，在MTJ柱120的侧上重新沉积从MTJ柱的基部移除的材料。此经重新沉积材料130含有例如铱(Ir)、铂(Pt)、钌(Ru)金属等的金属，且所述金属不形成绝缘氧化物。结果，金属存在于MTJ柱120的势垒层的边缘122处明显不利于装置的操作。具体来说，此导电经重新沉积材料130使势垒短路且致使MTJ结构的隧道结不可操作。常规的制造工艺通过以极高离子束角度(通常70°)执行侧清洗以移除MTJ柱的势垒层的侧122上的经重新沉积材料130来缓解此问题。然而，此移除过程给装置密度带来了不可接受的限制。例如，如图1中所示，对于100nm的MTJ装置结构，离子束清洗需要大约270nm的间隔，这显著大于相邻MTJ柱之间的100nm或更小的密度要求。此外，以高的离子束角度进行的侧壁清洗显著增加了对薄MTJ层的束损坏，这只会进一步折损MTJ性能。虽然MRAM开发公司消耗大量资源及努力来开发离子束清洗技术以及其它制造工艺(例如反应性离子蚀刻)，但是现有的制造工艺没有产生令人满意的用于MTJ柱的工艺及加工技术。
因此，迫切需要一种满足未来MTJ存储器产品应用的密度及质量要求的用于MTJ存储器装置的MTJ柱的制造方法。
发明内容
本发明提供了解决当今所面临的这些关键的MRAM装置处理问题的MTJ柱形成处理步骤及制造方法。本文中预期的制造方法使用薄的绝缘体层及离子束蚀刻及反应性离子蚀刻的组合以界定MTJ柱。所述方法包含在衬底上沉积多个MTJ层、在衬底上沉积硬掩模且在硬掩模上涂布光致抗蚀剂。此外，执行反应性离子蚀刻及离子束蚀刻的交替步骤以隔离MTJ柱并暴露MTJ层的侧表面。施加绝缘层以保护MTJ层的侧表面。在使用化学机械抛光平坦化所述装置之前沉积第二绝缘层。
所揭示方法通过减少材料在MTJ柱的侧上的重新沉积、阻止在隧道势垒层的边缘处形成分流且减小由使用高角度离子束清洗而在MTJ层的边缘处引起的损坏来解决常规的MTJ装置制造的问题。
在一个实施例中，本发明涉及一种制造磁性隧道结“MTJ”装置的方法，所述方法包括：在衬底晶片上沉积多个MTJ层，所述多个MTJ层包含参考层、安置在所述参考层上的势垒层及安置在所述势垒层上的自由层；在所述多个MTJ层上沉积硬掩模；在所述硬掩模的部分上形成第一光致抗蚀剂层；蚀刻所述硬掩模及所述多个MTJ层以在所述第一光致抗蚀剂层下方形成MTJ柱，其中所述自由层及势垒层经蚀刻以暴露所述自由层及所述势垒层的侧表面以及邻近于所述MTJ结构的所述参考层的表面；在所述MTJ柱上、所述自由层及所述势垒层的所述经暴露侧表面上以及所述参考层的所述经暴露表面上沉积第一绝缘层；对所述MTJ柱进行离子束蚀刻以移除安置在所述MTJ柱的水平表面及所述参考层的所述经暴露表面上的所述第一绝缘层的部分；将所述MTJ层蚀刻到所述衬底晶片以将所述MTJ柱与相邻MTJ柱电隔离；及平坦化所述衬底晶片，其中蚀刻所述MTJ层的所述步骤包含至少一个反应性离子蚀刻及至少一个离子束蚀刻。
优选的，沉积多个MTJ层的所述步骤进一步包括：在所述自由层上沉积氮化钽覆盖层；及在所述氮化钽覆盖层上沉积垂直极化器。
优选的，蚀刻所述MTJ层的所述步骤进一步包括：对所述硬掩模进行反应性离子蚀刻；对所述垂直极化器进行离子束蚀刻；对所述氮化钽覆盖层进行反应性离子蚀刻；及对所述自由层及势垒层进行离子束蚀刻。
优选的，所述自由层包括CoFeB薄膜，其充当所述氮化钽覆盖层的所述反应性离子蚀刻的蚀刻停止层。
优选的，在对所述垂直极化器进行离子束蚀刻的所述步骤之后，在所述MTJ柱上保形地沉积第三绝缘层。
优选的，所述制造方法进一步包括蚀刻所述MTJ柱以移除安置在所述MTJ结构的水平表面上的所述第三绝缘层的部分。
优选的，对所述MTJ柱进行离子束蚀刻的所述步骤包括以相对于所述衬底晶片的法线角施加离子束。
优选的，所述制造方法进一步包括在对所述MTJ柱进行离子束蚀刻的所述步骤之后在所述MTJ柱上保形地沉积第二绝缘层。
优选的，所述势垒层包括镁的氧化物。
优选的，所述制造方法进一步包括使用二次离子质谱端点检测停止所述势垒层的所述离子束蚀刻。
优选的，所述制造方法进一步包括在对所述MTJ柱进行离子束蚀刻的所述步骤之前在所述MTJ柱上的所述第一绝缘层上形成第二光致抗蚀剂层。
优选的，所述第二光致抗蚀剂层在所述MTJ柱上方具有大于所述第一光致抗蚀剂层的宽度的宽度。
在另一个实施例中，本发明涉及一种制造磁性隧道结“MTJ”装置的方法，所述方法包括：在衬底晶片上沉积至少一个下层；在所述至少一个下层上沉积反铁磁层；在所述反铁磁层上沉积合成反铁磁结构，所述合成反铁磁结构包含参考层；在所述参考层上沉积势垒层；在所述势垒层上沉积自由层；在所述自由层上沉积氮化钽覆盖层；在所述氮化钽覆盖层上沉积至少一个上层；在所述至少一个上层上沉积硬掩模；在所述硬掩模的部分上形成第一光致抗蚀剂层；对所述硬掩模进行反应性离子蚀刻；对所述至少一个上层进行离子束蚀刻；对所述氮化钽覆盖层进行反应性离子蚀刻；对所述自由层及势垒层进行离子束蚀刻以暴露所述自由层及势垒层的侧表面以及邻近于所述势垒层的所述侧表面的所述参考层的表面；在所述MTJ柱上、所述自由层及所述势垒层的所述经暴露侧表面上以及所述参考层的所述经暴露表面上沉积第一绝缘层；以法向于所述衬底晶片的角度进行离子束蚀刻以隔离至少一个MTJ柱；沉积第二绝缘层；及平坦化所述衬底晶片。
优选的，所述制造方法进一步包括在对所述至少一个上层进行离子束蚀刻的所述步骤之后保形地沉积第三绝缘层。
优选的，所述制造方法进一步包括进行反应性离子蚀刻以移除所述第三绝缘层的水平表面的进一步步骤。
优选的，所述制造方法进一步包括在对所述MTJ柱进行离子束蚀刻的所述步骤之前在所述MTJ柱的所述第一绝缘层上涂布第二光致抗蚀剂层。
优选的，所述第二光致抗蚀剂层在所述MTJ柱上方具有大于所述第一光致抗蚀剂层的宽度的宽度。
在另一实施例中，本发明涉及一种制造磁性隧道结“MTJ”装置的方法，所述方法包括：在衬底晶片上沉积多个MTJ层，所述多个MTJ层包含参考层、安置在所述参考层上的势垒层及安置在所述势垒层上的自由层；在所述多个MTJ层上沉积硬掩模；在所述硬掩模的部分上形成第一光致抗蚀剂层；蚀刻所述硬掩模及所述多个MTJ层以在所述第一光致抗蚀剂层下方形成MTJ柱，其中所述自由层及势垒层经蚀刻以暴露所述自由层及势垒层的侧表面以及邻近于所述MTJ柱的所述参考层的表面；在所述MTJ柱上、所述自由层及所述势垒层的所述经暴露侧表面上以及所述参考层的所述经暴露表面上沉积第一绝缘层；在所述MTJ柱上的所述第一绝缘层上及所述参考层的所述经暴露表面的部分上形成第二光致抗蚀剂层；以法向于所述衬底晶片的角度进行离子束蚀刻以隔离所述MTJ柱；沉积第二绝缘层；及平坦化所述衬底晶片。
优选的，所述第二光致抗蚀剂层在所述MTJ柱上方具有大于所述第一光致抗蚀剂层的宽度的宽度。
在另一实施例中，本发明涉及一种制造用于读头应用的磁性隧道结“MTJ”装置的方法，所述方法包括：在衬底晶片上沉积多个MTJ层，所述多个MTJ层包含参考层、安置在所述参考层上的势垒层及安置在所述势垒层上的自由层；在所述多个MTJ层上沉积硬掩模；在所述硬掩模的部分上形成第一光致抗蚀剂层；蚀刻所述硬掩模及所述多个MTJ层以在所述第一光致抗蚀剂层下方形成MTJ柱，其中所述自由层及势垒层经蚀刻以暴露所述自由层及势垒层的侧表面以及邻近于所述MTJ结构的所述参考层的表面；在所述MTJ柱上、所述自由层及所述势垒层的所述经暴露侧表面上以及所述参考层的所述经暴露表面上沉积第一绝缘层；对所述MTJ柱进行离子束蚀刻以移除安置在所述MTJ柱的水平表面及所述参考层的所述经暴露表面上的所述第一绝缘层的部分；在所述MTJ柱上沉积第二绝缘层；在所述第二绝缘层上沉积稳定磁性层；及平坦化所述衬底晶片，其中所述蚀刻步骤包含至少一个反应性离子蚀刻及至少一个离子束蚀刻。
通过使用离散离子束蚀刻步骤，本文中揭示的制造方法限制或消除了对高角度离子束清洗的需要，提供了解决MTJ MRAM技术中的最大制造障碍中的一者—高密度或间隔紧密的MTJ柱的处理—且使得能够使用当前工艺加工/技术来界定MTJ柱的一种处理方法。
附图说明
被包含作为本说明书的部分的附图说明了当前优选实施例，且连同上文给定的一般描述及下文给定的详述一起用来解释并教示本文中描述的MTJ装置制造方法的原理。
图1说明MTJ装置的常规制造方法。
图2说明根据本文中描述的制造方法的示范性实施例使用的示范性MTJ层堆叠(正交自旋转移MTJ)。
图3到13说明根据本文中描述的示范性实施例的制造方法的所选择处理步骤的横截面图。
图式不一定按比例绘制，且具有类似结构或功能的元件出于说明性目的而在所有图式中大体上由相同参考数字来表示。图式只旨在促进本文中描述的各个实施例的描述；图式并未描述本文中揭示的教示的每个方面且不限制权利要求书的范围。
具体实施方式
本文中揭示了一种用于制造磁性隧道结(“MTJ”)存储器装置的方法。本文中揭示的特征及教示中的每一者可单独或结合其它特征及教示来利用。参考附图进一步详细地描述单独及组合地利用这些额外特征及教示的典型实例。此详述仅仅旨在向所属领域的技术人员教示用于实践本教示的优选方面的进一步细节且不旨在限制权利要求书的范围。因此，以下详述中揭示的特征的组合可能并非实践最广泛意义中的教示所必需，反而仅仅经教示以描述本教示的特别典型的实例。
在以下描述中，仅出于解释目的，阐述特定术语以提供对如本文中描述的MTJ存储器装置及其制造方法的彻底理解。典型实例及附属权利要求的各个特征可以并未具体且明确枚举的方式来组合以提供本教示的额外有用实施例。还应明确注意，实体群组的所有值范围或指展示于原始揭示内容的目的以及出于限制所主张的标的物的目的揭示了每个可能的中间值或中间实体。还应明确注意，图中所示的组件的尺寸及形状经设计以帮助理解如何实践本教示，但是不旨在限制实例中所示的尺寸及形状。
图2说明了用于本文中预期的MTJ存储器装置的示范性MTJ层堆叠200。示范性MTJ层堆叠200在2014年4月1日申请的第14/242,419号申请案中详细地描述，所述申请案的内容特此以引用方式并入。应明白，本文中描述的示范性制造方法经提供以由MTJ层堆叠200制造MTJ存储器装置。然而，本文中描述的示范性过程可应用于具有替代层堆叠的MTJ存储器装置。
如图2中所示，MTJ层堆叠200包含提供在堆叠200的底部处以起始上方沉积层中的所需晶体生长的一或多个晶种层210。钉扎层212及合成反铁磁(“SAF”)结构220在晶种层210上方。根据示范性实施例，钉扎层212是铂锰PtMn合金，且SAF结构220是由三层(层222、层224及参考层232)(下文讨论)组成。优选地，层222是钴铁合金且层224是钌金属。MTJ结构230形成在SAF结构220的顶部上。MTJ结构230包含三个单独层，即，形成在SAF结构220中的参考层232、势垒层234及自由层236。在示范性实施例中，参考层232及自由层236是钴-铁-硼(Co-Fe-B)合金薄膜。此外，势垒层234由镁的氧化物MgO形成。如所示，MgO势垒层234安置在参考层232与自由层236之间且充当如上文讨论的两层之间的绝缘体。
如图2中进一步所示，氮化钽TaN覆盖材料238的极薄层安置在自由层236的顶部上。MTJ层堆叠200进一步包含安置在氮化钽TaN覆盖材料238上的非磁性间隔件240及安置在非磁性间隔件240上的垂直极化器250。垂直极化器250包括两个叠层252及254且经提供以将施加于MTJ装置的电子(“自旋对准电子”)的电流极化，这继而又通过施加于自由层236上的来自携带垂直于自由层236的磁化方向的角动量的极化电子的转矩来改变的MTJ结构的自由层236的磁化定向。非磁性间隔件240经提供以将垂直极化器250与MTJ结构230隔离。此外，一或多个覆盖层260(即，层262及264)提供在垂直极化器250的顶部上以保护MTJ层堆叠200下方的层。硬掩模270沉积在覆盖层260上方且可包括例如钽Ta的金属。
图3到13说明根据本文中揭示的制造方法的示范性实施例的由MTJ层堆叠200组成的MTJ存储器装置的制造的所选择过程阶段的横截面图。图中的横截面图通常是在垂直于晶片表面的平面中贯穿存储器单元的近似中心而截取的。应明白，虽然图中只展示了一个或几个MTJ柱，但是所述方法可用于在晶片上以阵列形式制造许多装置。此外，具有相关联的电路的多个阵列可制造在单个晶片上，所述晶片接着可被切割为较小芯片以进一步处理成最终操作装置。
图3是根据示范性实施例的说明用于制造MTJ存储器装置的方法的初始分层步骤的截面图。图3说明对应于上文关于图2描述的MTJ层堆叠200的MTJ层结构300的形成。如将进一步解释，图3中没有详细说明上文描述的MTJ层200的某些层。
如图3中所示，提供衬底311且使用沉积技术(例如薄膜溅镀沉积等)在衬底311上沉积MTJ层堆叠的额外层。从下而上，下层/底部接触件312可沉积在衬底311上，其中下层/底部接触件312包含一或多个晶种层(例如，图2的晶种层210)以起始上方沉积层中的所需晶体生长。此外，反铁磁层313(例如，图2的钉扎层212)沉积在下层/底部接触件312上且合成反铁磁层314(例如，图2的层222、224及参考层232)沉积在反铁磁层313上。势垒层315(即，图2的势垒层234)沉积在合成反铁磁层314上，且自由层316(即，图2的自由层236)沉积在势垒层315上。如上文提及，参考层232、势垒层234及自由层236共同地形成MTJ结构，其中极薄的TaN覆盖层238形成在自由层236上。如图3中进一步所示，可包含图2中所示的非磁性间隔件240、垂直极化器250及一或多个覆盖层260的上层317沉积在TaN覆盖层238上。一旦MTJ堆叠的所有层均沉积在衬底311上，就将硬掩模318(例如，图2的硬掩模270)沉积在上层317上方，且提供硬掩模318以使用如下文将描述的反应性离子蚀刻(“RIE”)工艺图案化MTJ层堆叠的下伏层。这里重申，图2及3描述了相同的MTJ层堆叠，其中唯一区别是图2中所示的一些个别层出于清楚目的已被组合为图3中的单个层。
在形成图3的层堆叠之后，制造方法继续进行到在硬掩模318上涂布光致抗蚀剂319的下一个步骤，光致抗蚀剂319经图案化或显影以保持光致抗蚀剂319覆盖硬掩模318的部分，在所述部分处将形成MTJ存储器装置的MTJ柱。优选地，使用电子束或其它光刻工具使光致抗蚀剂319曝光。如果使用深紫外光，那么可使用反应性离子蚀刻工艺或类似工艺减小光致抗蚀剂319的临界尺寸。
图5说明用于将MTJ层堆叠蚀刻到MTJ结构的势垒层315的替代实施例。特定地说，图5说明蚀刻步骤的第一实施例。如所示，蚀刻步骤导致形成具有由光致抗蚀剂319的宽度界定的宽度的MTJ柱330。如上文提及，在示范性实施例中，势垒层315是由镁的氧化物(MgO)形成。应明白，将MTJ层堆叠处理成MTJ柱状结构需要精确控制穿过所有堆叠层的蚀刻厚度。势垒电阻控制是部分基于自由层316及势垒层315上的蚀刻的精度而确定。为了消除分流及减少自由层316的边缘损坏，必须在跨晶片的势垒层315处停止以消除势垒层315上的重新沉积。此外，应明白，如果需要蚀刻更多层来到达自由层316，那么在势垒层315处停止更加困难，正如OST-MTJ结构的情况。
如上文提及，图5说明其中执行离子碾磨以将MTJ层堆叠蚀刻到势垒层315的步骤的第一实施例。蚀刻步骤导致形成具有由光致抗蚀剂319的宽度界定的宽度的MTJ柱330。在此第一实施例中，在对MTJ层堆叠进行离子碾磨之后，制造工艺进行到如下文将关于图6描述的薄的保形绝缘体的沉积。
根据第一实施例(图5)执行蚀刻之后，下一个步骤涉及如图6中所示般在MTJ柱330上沉积保护性绝缘层320。优选地，保护性绝缘层320是二氧化硅(Si02)、氮化硅(SiN)或类似物。在示范性实施例中，保护性绝缘层320可使用原子层沉积(“ALD”)或等离子体增强化学气相沉积(“PECVD”)方法保形地沉积在MTJ柱330上。重要的是，保护性绝缘层320是沉积在MTJ柱330的水平表面及垂直表面上，且优选地经均匀或大致上均匀沉积。在示范性实施例中，保护性绝缘层320优选地具有介于几纳米(例如，1纳米到2纳米)与100之间的厚度。在一个实施例中，保护性绝缘层320的厚度是近似10nm。
预期对于具有低密度的MTJ存储器装置的制造，可以在有或没有保护性绝缘层的柱周围形成额外的光致抗蚀剂步骤，且可使用离子束蚀刻以隔离MTJ装置。
在如图6中所示般在MTJ柱330上沉积保护性绝缘层320之后，示范性方法执行两个过程步骤中的一者以隔离MTJ结构中的每一存储器装置。图7说明其中在装置的每一MTJ柱上方形成第二光致抗蚀剂的一个实施例。特定地说，分别在MTJ柱330a、330b、330c上方形成光致抗蚀剂层331a、331b及331c。光致抗蚀剂层331a、331b及331c形成(即，沉积、图案化及显影)在保护性绝缘层320上方，从而覆盖每一MTJ柱330a、330b、330c。在示范性实施例中，预期每一光致抗蚀剂层331a、331b及331c具有宽于经沉积以如上文讨论般形成每一MTJ柱的原始光致抗蚀剂319的宽度。结果，每一MTJ柱330a、330b、330c的下层/底部接触件312、反铁磁层313及合成反铁磁层314中的每一者将具有近似等于经沉积第二光致抗蚀剂层331a、331b及331c的宽度，且此宽度宽于每一MTJ柱的上方沉积层(即，层315到319)。
进一步如图7中所示，一旦第二光致抗蚀剂层331a、331b及331c沉积在每一MTJ柱330a、330b、330c上方，根据此实施例的制造方法就预期执行离子束蚀刻的步骤以蚀刻没有被第二光致抗蚀剂层331a、331b及331c覆盖的合成反铁磁层314、反铁磁层313及下层/底部接触件312。如所示，离子束蚀刻的此步骤导致MTJ柱330a、330b、330c中的每一者之间的隔离。
图8说明图7中所展示的处理步骤的替代，其中每一存储器装置形成在MTJ结构中。势垒层的边缘及自由层边缘如图8中所示般完全受保护性绝缘材料320a及320b保护。优选地，离子束蚀刻继续进行直到每一MTJ柱与每一相邻MTJ柱电隔离为止。
图8说明对三个MTJ柱330a、330b、330c进行离子束蚀刻的所得结构。归因于MTJ柱330a、330b、330c中的每一者的垂直表面上的保护性绝缘材料320a及320b，在此蚀刻步骤期间势垒层315上未重新沉积经蚀刻材料或不存在任何损坏。此外，防止难以移除且导致分流的材料(例如，铱(Ir)、铂(Pt)、钌(Ru)金属及类似材料)接触势垒层315，这是至关重要的，因为这些金属不容易氧化且因此即使在势垒层315上重新沉积微量也会显著地损坏装置性能。因为保护性绝缘材料320a及320b完全隔离势垒层315的边缘，所以重新沉积在绝缘层320a及320b层的侧上的任何材料不会导致分流。此过程消除了对高角度离子碾磨清洗的需要，这继而又消除了常规制造工艺在制造高密度装置时所面临的障碍。
此外，预期定向反应性蚀刻可用于移除MTJ柱330a、330b、330c的水平表面上的保护性绝缘层320。继定向反应性蚀刻之后可进行剩余MTJ层的离子束蚀刻，或可使用这些技术的不同组合。
一旦离子束蚀刻完成(即，在图7中)，就如图9中所示般再次使用ALD或PECVD方法在MTJ柱330a、330b、330c上沉积新的绝缘层321。此外，在一个实施例中，预期可在沉积新的绝缘层321之前通过反应性离子蚀刻移除每一MTJ柱330a、330b、330c的侧上的保护性绝缘材料320a及320b。
图10说明通过平坦化晶片从而导致暴露每一MTJ柱330a、330b、330c的硬掩模318的MTJ柱的最终处理步骤。此平坦化可通过常规的化学机械抛光而完成。如所属领域的技术人员应了解，在CMP步骤之后，接着可在晶片上沉积顶部接触层(未展示)。
图11A到13说明制造用于硬盘驱动器的读头应用的MTJ装置的方法的又另一示范性实施例。特定地说，图11A到13说明上文讨论的图9及10中揭示的步骤的替代步骤。换句话说，替代实施例预期上文讨论的相同初始制造步骤，其产生三个隔离的MTJ柱330a、330b、330c，每一者具有覆盖势垒层315及自由层316的边缘的保护性绝缘层。图11A到13遵循图7或图8中说明的离子束蚀刻步骤且提供用于控制施加于自由层316上的稳定磁场的方法。
首先，如图11A中所示，在每一MTJ柱330a、330b、330c的水平表面及垂直表面上方沉积绝缘层322。优选地，绝缘层322是二氧化硅(Si02)、氮化硅(SiN)或类似物。替代地，在沉积绝缘层322之前可首先移除势垒层的边缘上的现有保护性绝缘材料320a及320b，这在图11B中加以说明。有利的是，在沉积新的绝缘层之前移除现有的保护性绝缘材料320a及320b导致更精确地界定分离自由层316及稳定磁性层的绝缘层322的厚度，如下文讨论。
在任一实施例中，继沉积绝缘层322(图11A或11B中说明的步骤)之后，如图12中所示般在绝缘层322上方沉积稳定磁性层323。最后，图13说明通过平坦化晶片从而导致暴露每一MTJ柱330a、330b、330c的硬掩模318的MTJ读头装置的最终处理步骤。类似于上文揭示的示范性实施例，此平坦化可通过常规的化学机械抛光完成。如所属领域技术人员应了解，在CMP步骤之后，可在晶片上沉积用以钉扎稳定磁性层323及导电引线的磁化的另一磁性层(未展示)。通过改变及控制保护性绝缘层322的厚度，图11A到13中描述的实施例可有利地修改使磁性层323稳定的稳定磁场。此制造变动在硬盘驱动器的MTJ读头应用的操作方面可能是重要的。
以上描述及图式只被视为说明特定实施例，其实现本文中描述的特征及优点。可对特定工艺条件作出修改及替换。因此，本专利文件中的实施例不应被视为受前述描述及图式限制。

Claims (20)

1.一种制造磁性隧道结“MTJ”装置的方法，所述方法包括：
在衬底晶片上沉积多个MTJ层，所述多个MTJ层包含参考层、安置在所述参考层上的势垒层及安置在所述势垒层上的自由层；
在所述多个MTJ层上沉积硬掩模；
在所述硬掩模的部分上形成第一光致抗蚀剂层；
蚀刻所述硬掩模及所述多个MTJ层以在所述第一光致抗蚀剂层下方形成MTJ柱，其中所述自由层及势垒层经蚀刻以暴露所述自由层及所述势垒层的侧表面以及邻近于所述MTJ结构的所述参考层的表面；
在所述MTJ柱上、所述自由层及所述势垒层的所述经暴露侧表面上以及所述参考层的所述经暴露表面上沉积第一绝缘层；
对所述MTJ柱进行离子束蚀刻以移除安置在所述MTJ柱的水平表面及所述参考层的所述经暴露表面上的所述第一绝缘层的部分；
将所述MTJ层蚀刻到所述衬底晶片以将所述MTJ柱与相邻MTJ柱电隔离；
及
平坦化所述衬底晶片，
其中蚀刻所述MTJ层的所述步骤包含至少一个反应性离子蚀刻及至少一个离子束蚀刻。
2.根据权利要求1所述的制造方法，其中沉积多个MTJ层的所述步骤进一步包括：
在所述自由层上沉积氮化钽覆盖层；及
在所述氮化钽覆盖层上沉积垂直极化器。
3.根据权利要求2所述的制造方法，其中蚀刻所述MTJ层的所述步骤进一步包括：
对所述硬掩模进行反应性离子蚀刻；
对所述垂直极化器进行离子束蚀刻；
对所述氮化钽覆盖层进行反应性离子蚀刻；及
对所述自由层及势垒层进行离子束蚀刻。
4.根据权利要求3所述的制造方法，其中所述自由层包括CoFeB薄膜，其充当所述氮化钽覆盖层的所述反应性离子蚀刻的蚀刻停止层。
5.根据权利要求3所述的制造方法，其中在对所述垂直极化器进行离子束蚀刻的所述步骤之后，在所述MTJ柱上保形地沉积第三绝缘层。
6.根据权利要求5所述的制造方法，其进一步包括蚀刻所述MTJ柱以移除安置在所述MTJ结构的水平表面上的所述第三绝缘层的部分。
7.根据权利要求1所述的制造方法，其中对所述MTJ柱进行离子束蚀刻的所述步骤包括以相对于所述衬底晶片的法线角施加离子束。
8.根据权利要求1所述的制造方法，其进一步包括在对所述MTJ柱进行离子束蚀刻的所述步骤之后在所述MTJ柱上保形地沉积第二绝缘层。
9.根据权利要求1所述的制造方法，其中所述势垒层包括镁的氧化物。
10.根据权利要求3所述的制造方法，其进一步包括使用二次离子质谱端点检测停止所述势垒层的所述离子束蚀刻。
11.根据权利要求1所述的制造方法，其进一步包括在对所述MTJ柱进行离子束蚀刻的所述步骤之前在所述MTJ柱上的所述第一绝缘层上形成第二光致抗蚀剂层。
12.根据权利要求11所述的制造方法，其中所述第二光致抗蚀剂层在所述MTJ柱上方具有大于所述第一光致抗蚀剂层的宽度的宽度。
13.一种制造磁性隧道结“MTJ”装置的方法，所述方法包括：
在衬底晶片上沉积至少一个下层；
在所述至少一个下层上沉积反铁磁层；
在所述反铁磁层上沉积合成反铁磁结构，所述合成反铁磁结构包含参考层；
在所述参考层上沉积势垒层；
在所述势垒层上沉积自由层；
在所述自由层上沉积氮化钽覆盖层；
在所述氮化钽覆盖层上沉积至少一个上层；
在所述至少一个上层上沉积硬掩模；
在所述硬掩模的部分上形成第一光致抗蚀剂层；
对所述硬掩模进行反应性离子蚀刻；
对所述至少一个上层进行离子束蚀刻；
对所述氮化钽覆盖层进行反应性离子蚀刻；
对所述自由层及势垒层进行离子束蚀刻以暴露所述自由层及势垒层的侧表面以及邻近于所述势垒层的所述侧表面的所述参考层的表面；
在所述MTJ柱上、所述自由层及所述势垒层的所述经暴露侧表面上以及所述参考层的所述经暴露表面上沉积第一绝缘层；
以法向于所述衬底晶片的角度进行离子束蚀刻以隔离至少一个MTJ柱；
沉积第二绝缘层；及
平坦化所述衬底晶片。
14.根据权利要求13所述的制造方法，其进一步包括在对所述至少一个上层进行离子束蚀刻的所述步骤之后保形地沉积第三绝缘层。
15.根据权利要求14所述的制造方法，其进一步包括进行反应性离子蚀刻以移除所述第三绝缘层的水平表面的进一步步骤。
16.根据权利要求15所述的制造方法，其进一步包括在对所述MTJ柱进行离子束蚀刻的所述步骤之前在所述MTJ柱的所述第一绝缘层上涂布第二光致抗蚀剂层。
17.根据权利要求16所述的制造方法，其中所述第二光致抗蚀剂层在所述MTJ柱上方具有大于所述第一光致抗蚀剂层的宽度的宽度。
18.一种制造磁性隧道结“MTJ”装置的方法，所述方法包括：
在衬底晶片上沉积多个MTJ层，所述多个MTJ层包含参考层、安置在所述参考层上的势垒层及安置在所述势垒层上的自由层；
在所述多个MTJ层上沉积硬掩模；
在所述硬掩模的部分上形成第一光致抗蚀剂层；
蚀刻所述硬掩模及所述多个MTJ层以在所述第一光致抗蚀剂层下方形成MTJ柱，其中所述自由层及势垒层经蚀刻以暴露所述自由层及势垒层的侧表面以及邻近于所述MTJ柱的所述参考层的表面；
在所述MTJ柱上、所述自由层及所述势垒层的所述经暴露侧表面上以及所述参考层的所述经暴露表面上沉积第一绝缘层；
在所述MTJ柱上的所述第一绝缘层上及所述参考层的所述经暴露表面的部分上形成第二光致抗蚀剂层；
以法向于所述衬底晶片的角度进行离子束蚀刻以隔离所述MTJ柱；
沉积第二绝缘层；及
平坦化所述衬底晶片。
19.根据权利要求18所述的制造方法，其中所述第二光致抗蚀剂层在所述MTJ柱上方具有大于所述第一光致抗蚀剂层的宽度的宽度。
20.一种制造用于读头应用的磁性隧道结“MTJ”装置的方法，所述方法包括：
在衬底晶片上沉积多个MTJ层，所述多个MTJ层包含参考层、安置在所述参考层上的势垒层及安置在所述势垒层上的自由层；
在所述多个MTJ层上沉积硬掩模；
在所述硬掩模的部分上形成第一光致抗蚀剂层；
蚀刻所述硬掩模及所述多个MTJ层以在所述第一光致抗蚀剂层下方形成MTJ柱，其中所述自由层及势垒层经蚀刻以暴露所述自由层及势垒层的侧表面以及邻近于所述MTJ结构的所述参考层的表面；
在所述MTJ柱上、所述自由层及所述势垒层的所述经暴露侧表面上以及所述参考层的所述经暴露表面上沉积第一绝缘层；
对所述MTJ柱进行离子束蚀刻以移除安置在所述MTJ柱的水平表面及所述参考层的所述经暴露表面上的所述第一绝缘层的部分；
在所述MTJ柱上沉积第二绝缘层；
在所述第二绝缘层上沉积稳定磁性层；
及
平坦化所述衬底晶片，
其中所述蚀刻步骤包含至少一个反应性离子蚀刻及至少一个离子束蚀刻。
CN201580002433.3A 2014-07-25 2015-07-16 用于制造mtj存储器装置的方法 Active CN105706259B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/341,185 2014-07-25
US14/341,185 US9263667B1 (en) 2014-07-25 2014-07-25 Method for manufacturing MTJ memory device
PCT/US2015/040700 WO2016014326A1 (en) 2014-07-25 2015-07-16 Method for manufacturing mtj memory device

Publications (2)

Publication Number Publication Date
CN105706259A CN105706259A (zh) 2016-06-22
CN105706259B true CN105706259B (zh) 2018-07-31

Family

ID=55163566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580002433.3A Active CN105706259B (zh) 2014-07-25 2015-07-16 用于制造mtj存储器装置的方法

Country Status (5)

Country Link
US (2) US9263667B1 (zh)
JP (1) JP6762231B2 (zh)
KR (1) KR102346382B1 (zh)
CN (1) CN105706259B (zh)
WO (1) WO2016014326A1 (zh)

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US10461245B2 (en) * 2014-09-04 2019-10-29 Toshiba Memory Corporation Magnetic memory device and method of manufacturing the same
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10483460B2 (en) * 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9590010B1 (en) * 2016-03-24 2017-03-07 Qualcomm Incorporated Perpendicular magnetic tunnel junction (pMTJ) devices employing a thin pinned layer stack and providing a transitioning start to a body-centered cubic (BCC) crystalline / amorphous structure below an upper anti-parallel (AP) layer
US10361361B2 (en) 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
CN107658324A (zh) * 2016-07-25 2018-02-02 上海磁宇信息科技有限公司 一种磁性隧道结的对准和形成方法
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US9960207B1 (en) 2016-10-13 2018-05-01 Globalfoundries Inc. Spin-selective electron relay
EP3319134B1 (en) * 2016-11-02 2021-06-09 IMEC vzw An sot-stt mram device and a method of forming an mtj
CN108232007A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法
EP3563377A1 (en) * 2016-12-27 2019-11-06 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
US20180233662A1 (en) * 2017-02-14 2018-08-16 Lam Research Corporation Systems and methods for patterning of high density standalone mram devices
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10170518B2 (en) * 2017-05-30 2019-01-01 Samsung Electronics Co., Ltd. Self-assembled pattern process for fabricating magnetic junctions usable in spin transfer torque applications
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10263179B2 (en) * 2017-07-18 2019-04-16 Nxp B.V. Method of forming tunnel magnetoresistance (TMR) elements and TMR sensor element
EP3673522B1 (en) 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
KR102368033B1 (ko) 2017-09-20 2022-02-25 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10374153B2 (en) * 2017-12-29 2019-08-06 Spin Memory, Inc. Method for manufacturing a magnetic memory device by pre-patterning a bottom electrode prior to patterning a magnetic material
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10964887B2 (en) 2018-05-22 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
CN109065480B (zh) * 2018-08-03 2021-09-07 江苏鲁汶仪器有限公司 一种磁隧道结刻蚀方法
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
JP2020043104A (ja) 2018-09-06 2020-03-19 キオクシア株式会社 磁気記憶装置および磁気記憶装置の製造方法
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10714681B2 (en) 2018-10-19 2020-07-14 International Business Machines Corporation Embedded magnetic tunnel junction pillar having reduced height and uniform contact area
US11508782B2 (en) * 2018-10-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask for MTJ patterning
CN111146334A (zh) * 2018-11-02 2020-05-12 江苏鲁汶仪器有限公司 一种磁隧道结制作方法
CN111162005A (zh) * 2018-11-08 2020-05-15 江苏鲁汶仪器有限公司 多层磁性隧道结刻蚀方法和mram器件
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11004685B2 (en) 2018-11-30 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer structures and methods of forming
US10971681B2 (en) * 2018-12-05 2021-04-06 Spin Memory, Inc. Method for manufacturing a data recording system utilizing heterogeneous magnetic tunnel junction types in a single chip
US10756137B2 (en) 2018-12-10 2020-08-25 Headway Technologies, Inc. MTJ patterning without etch induced device degradation assisted by hard mask trimming
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN112531104A (zh) * 2019-09-19 2021-03-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11145808B2 (en) * 2019-11-12 2021-10-12 Applied Materials, Inc. Methods for etching a structure for MRAM applications
US11444030B2 (en) 2019-11-22 2022-09-13 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming the same
US20230189657A1 (en) * 2021-12-09 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic Tunnel Junction Device and Method of Forming the Same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959693A (zh) * 2010-06-30 2013-03-06 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法

Family Cites Families (166)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US341801A (en) 1886-05-11 Appaeatus foe peepaeing geain foe mashing
US5597437A (en) 1995-01-12 1997-01-28 Procter & Gamble Zero scrap absorbent core formation process
US5541868A (en) 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US5654566A (en) 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US6140838A (en) 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
US5629549A (en) 1995-04-21 1997-05-13 Johnson; Mark B. Magnetic spin transistor device, logic gate & method of operation
US5896252A (en) 1995-08-11 1999-04-20 Fujitsu Limited Multilayer spin valve magneto-resistive effect magnetic head with free magnetic layer including two sublayers and magnetic disk drive including same
JP3207094B2 (ja) 1995-08-21 2001-09-10 松下電器産業株式会社 磁気抵抗効果素子及びメモリー素子
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
US6124711A (en) 1996-01-19 2000-09-26 Fujitsu Limited Magnetic sensor using tunnel resistance to detect an external magnetic field
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3327375B2 (ja) 1996-04-26 2002-09-24 富士通株式会社 磁気抵抗効果型トランスデューサ、その製造方法及び磁気記録装置
JP3447468B2 (ja) 1996-06-17 2003-09-16 シャープ株式会社 磁気抵抗効果素子及びその製造方法並びにそれを用いた磁気ヘッド
US5732016A (en) 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
JP3557078B2 (ja) 1997-06-27 2004-08-25 株式会社東芝 不揮発性半導体記憶装置
JP4066477B2 (ja) 1997-10-09 2008-03-26 ソニー株式会社 不揮発性ランダムアクセスメモリー装置
US5966323A (en) 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US6055179A (en) 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
JPH11352867A (ja) 1998-06-05 1999-12-24 Nippon Telegr & Teleph Corp <Ntt> サーバクライアント型学習支援システム，方法，および学習支援プログラムを記録した記録媒体
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6172902B1 (en) 1998-08-12 2001-01-09 Ecole Polytechnique Federale De Lausanne (Epfl) Non-volatile magnetic random access memory
US6097579A (en) 1998-08-21 2000-08-01 International Business Machines Corporation Tunnel junction head structure without current shunting
US6016269A (en) 1998-09-30 2000-01-18 Motorola, Inc. Quantum random address memory with magnetic readout and/or nano-memory elements
JP3766565B2 (ja) 1999-05-31 2006-04-12 Ｔｄｋ株式会社 磁気抵抗効果膜および磁気抵抗効果型ヘッド
JP3589346B2 (ja) 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
WO2001001396A1 (fr) 1999-06-29 2001-01-04 Fujitsu Limited Tete magnetoresistive et dispositif de reproduction d'informations
US6292389B1 (en) 1999-07-19 2001-09-18 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
US6134138A (en) 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory
JP3793669B2 (ja) 1999-08-26 2006-07-05 株式会社日立グローバルストレージテクノロジーズ 巨大磁気抵抗効果ヘッド、薄膜磁気ヘッドならびに磁気記録再生装置
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
KR100373473B1 (ko) 1999-09-24 2003-02-25 가부시끼가이샤 도시바 자기 저항 효과 소자, 자기 저항 효과 헤드, 자기 재생장치 및 자성 적층체
JP3891540B2 (ja) 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ
US6447935B1 (en) 1999-11-23 2002-09-10 Read-Rite Corporation Method and system for reducing assymetry in a spin valve having a synthetic pinned layer
US6233172B1 (en) 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
US6272036B1 (en) 1999-12-20 2001-08-07 The University Of Chicago Control of magnetic direction in multi-layer ferromagnetic devices by bias voltage
TW504713B (en) 2000-04-28 2002-10-01 Motorola Inc Magnetic element with insulating veils and fabricating method thereof
US6570139B1 (en) 2000-04-28 2003-05-27 The Holmes Group, Inc. Electronic control circuit
US6522137B1 (en) 2000-06-28 2003-02-18 Schlumberger Technology Corporation Two-dimensional magnetic resonance imaging in a borehole
US6493259B1 (en) 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
DE10050076C2 (de) 2000-10-10 2003-09-18 Infineon Technologies Ag Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
US6385082B1 (en) 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
EP1345277A4 (en) 2000-12-21 2005-02-16 Fujitsu Ltd MAGNETORESISTIVE COMPONENT, MAGNETIC HEAD AND MAGNET PLATE PLAYER
US6713195B2 (en) 2001-01-05 2004-03-30 Nve Corporation Magnetic devices using nanocomposite materials
JP3576111B2 (ja) 2001-03-12 2004-10-13 株式会社東芝 磁気抵抗効果素子
US6653154B2 (en) 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6566246B1 (en) 2001-05-21 2003-05-20 Novellus Systems, Inc. Deposition of conformal copper seed layers by control of barrier layer morphology
JP2002357489A (ja) 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 応力センサー
US6347049B1 (en) 2001-07-25 2002-02-12 International Business Machines Corporation Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
US6902807B1 (en) 2002-09-13 2005-06-07 Flex Products, Inc. Alignable diffractive pigment flakes
US6777730B2 (en) 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US6750491B2 (en) 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
JP3583102B2 (ja) 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
US6773515B2 (en) 2002-01-16 2004-08-10 Headway Technologies, Inc. FeTa nano-oxide layer as a capping layer for enhancement of giant magnetoresistance in bottom spin valve structures
JP3769241B2 (ja) 2002-03-29 2006-04-19 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP2003318461A (ja) 2002-04-22 2003-11-07 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
AU2003221188A1 (en) 2002-04-22 2003-11-03 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect element, magnetic head comprising it, magnetic memory, and magnetic recorder
US6879512B2 (en) 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
US7005958B2 (en) 2002-06-14 2006-02-28 Honeywell International Inc. Dual axis magnetic sensor
US7095646B2 (en) 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6785159B2 (en) 2002-08-29 2004-08-31 Micron Technology, Inc. Combination etch stop and in situ resistor in a magnetoresistive memory and methods for fabricating same
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US6956257B2 (en) 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
WO2004073035A2 (en) 2003-02-10 2004-08-26 Massachusetts Institute Of Technology Magnetic memory elements using 360 degree domain walls
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6677165B1 (en) 2003-03-20 2004-01-13 Micron Technology, Inc. Magnetoresistive random access memory (MRAM) cell patterning
JP3546238B1 (ja) 2003-04-23 2004-07-21 学校法人慶應義塾 磁気リングユニット及び磁気メモリ装置
US6933155B2 (en) 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US7006375B2 (en) 2003-06-06 2006-02-28 Seagate Technology Llc Hybrid write mechanism for high speed and high density magnetic random access memory
US7054119B2 (en) 2003-06-18 2006-05-30 Hewlett-Packard Development Company, L.P. Coupled ferromagnetic systems having modified interfaces
US7041598B2 (en) 2003-06-25 2006-05-09 Hewlett-Packard Development Company, L.P. Directional ion etching process for patterning self-aligned via contacts
KR100512180B1 (ko) 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
US6980469B2 (en) 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7573737B2 (en) 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7245462B2 (en) 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US6984529B2 (en) 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US20050128842A1 (en) 2003-11-07 2005-06-16 Alexander Wei Annular magnetic nanostructures
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
JP2005150482A (ja) 2003-11-18 2005-06-09 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US6969895B2 (en) 2003-12-10 2005-11-29 Headway Technologies, Inc. MRAM cell with flat topography and controlled bit line to free layer distance and method of manufacture
US20050136600A1 (en) 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
CN1898574B (zh) 2003-12-23 2011-09-07 Nxp股份有限公司 高灵敏度磁性内置电流传感器
US6936479B2 (en) 2004-01-15 2005-08-30 Hewlett-Packard Development Company, L.P. Method of making toroidal MRAM cells
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7203129B2 (en) 2004-02-16 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented MRAM memory array
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7233039B2 (en) 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7045368B2 (en) 2004-05-19 2006-05-16 Headway Technologies, Inc. MRAM cell structure and method of fabrication
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7098494B2 (en) 2004-06-16 2006-08-29 Grandis, Inc. Re-configurable logic elements using heat assisted magnetic tunneling elements
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7369427B2 (en) 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7149106B2 (en) 2004-10-22 2006-12-12 Freescale Semiconductor, Inc. Spin-transfer based MRAM using angular-dependent selectivity
JP4682585B2 (ja) 2004-11-01 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP4575136B2 (ja) 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
JP4693450B2 (ja) 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US20070019337A1 (en) 2005-07-19 2007-01-25 Dmytro Apalkov Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements
FR2888994B1 (fr) 2005-07-21 2007-10-12 Commissariat Energie Atomique Dispositif radiofrequence avec element magnetique et procede de fabrication d'un tel element magnetique
US7936595B2 (en) 2005-12-31 2011-05-03 Institute Of Physics, Chinese Academy Of Sciences Close shaped magnetic multi-layer film comprising or not comprising a metal core and the manufacture method and the application of the same
US8084835B2 (en) 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8535952B2 (en) 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
TWI320929B (en) 2006-04-18 2010-02-21 Ind Tech Res Inst Structure and access method for magnetic memory cell structure and circuit of magnetic memory
US7502253B2 (en) 2006-08-28 2009-03-10 Everspin Technologies, Inc. Spin-transfer based MRAM with reduced critical current density
JP2008098365A (ja) * 2006-10-11 2008-04-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
CA2668351A1 (en) 2006-11-03 2008-09-25 New York University Electronic devices based on current induced magnetization dynamics in single magnetic layers
FR2910716B1 (fr) 2006-12-26 2010-03-26 Commissariat Energie Atomique Dispositif magnetique multicouches, procede pour sa realisation, capteur de champ magnetique, memoire magnetique et porte logique mettant en oeuvre un tel dispositif
JP2008192832A (ja) * 2007-02-05 2008-08-21 Hitachi Global Storage Technologies Netherlands Bv 磁気検出素子及びその製造方法
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
AU2008219354B2 (en) 2007-09-19 2014-02-13 Viavi Solutions Inc. Anisotropic magnetic flakes
US8008095B2 (en) * 2007-10-03 2011-08-30 International Business Machines Corporation Methods for fabricating contacts to pillar structures in integrated circuits
JP5236244B2 (ja) 2007-10-16 2013-07-17 株式会社日立製作所 磁気記録媒体の製造方法
FR2925725B1 (fr) 2007-12-21 2011-03-25 Commissariat Energie Atomique Procede de modelisation d'une jonction tunnel magnetique a ecriture par courant polarise en spin
US8802451B2 (en) * 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
GB2465369B (en) 2008-11-13 2011-01-12 Ingenia Holdings Magnetic data storage device and method
JP5470602B2 (ja) 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
WO2010133576A1 (en) * 2009-05-18 2010-11-25 Imec Patterning and contacting of magnetic layers
FR2946183B1 (fr) 2009-05-27 2011-12-23 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin.
US8334213B2 (en) 2009-06-05 2012-12-18 Magic Technologies, Inc. Bottom electrode etching process in MRAM cell
JP5529648B2 (ja) * 2009-08-04 2014-06-25 キヤノンアネルバ株式会社 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8362580B2 (en) 2009-12-08 2013-01-29 Qualcomm Incorporated Spin-transfer switching magnetic element utilizing a composite free layer comprising a superparamagnetic layer
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
JP5644198B2 (ja) * 2010-06-15 2014-12-24 ソニー株式会社 記憶装置
US9070855B2 (en) 2010-12-10 2015-06-30 Avalanche Technology, Inc. Magnetic random access memory having perpendicular enhancement layer
US9196332B2 (en) 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
JP5417367B2 (ja) * 2011-03-22 2014-02-12 株式会社東芝 磁気メモリの製造方法
KR101811315B1 (ko) * 2011-05-24 2017-12-27 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
JP5740225B2 (ja) * 2011-06-29 2015-06-24 株式会社東芝 抵抗変化メモリの製造方法
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
US8830736B2 (en) 2011-07-20 2014-09-09 Avalanche Technology, Inc. Initialization method of a perpendicular magnetic random access memory (MRAM) device with a stable reference cell
KR101566863B1 (ko) * 2011-08-25 2015-11-06 캐논 아네르바 가부시키가이샤 자기저항 소자의 제조 방법 및 자기저항 필름의 가공 방법
JP5767925B2 (ja) * 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US8617408B2 (en) 2011-10-18 2013-12-31 HGST Netherlands B.V. Method for manufacturing a magnetic read sensor with narrow track width using amorphous carbon as a hard mask and localized CMP
KR20130069097A (ko) * 2011-12-16 2013-06-26 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US8574928B2 (en) 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
US20130270661A1 (en) 2012-04-16 2013-10-17 Ge Yi Magnetoresistive random access memory cell design
US8883520B2 (en) 2012-06-22 2014-11-11 Avalanche Technology, Inc. Redeposition control in MRAM fabrication process
US9129690B2 (en) * 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US8860156B2 (en) 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US20140252439A1 (en) 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
JP5635666B2 (ja) 2013-10-24 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20150279904A1 (en) 2014-04-01 2015-10-01 Spin Transfer Technologies, Inc. Magnetic tunnel junction for mram device
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959693A (zh) * 2010-06-30 2013-03-06 桑迪士克科技股份有限公司 超高密度垂直与非记忆器件及其制造方法

Also Published As

Publication number Publication date
WO2016014326A1 (en) 2016-01-28
US20160163973A1 (en) 2016-06-09
US9263667B1 (en) 2016-02-16
CN105706259A (zh) 2016-06-22
US9406876B2 (en) 2016-08-02
KR20170033258A (ko) 2017-03-24
US20160027999A1 (en) 2016-01-28
JP2017527097A (ja) 2017-09-14
JP6762231B2 (ja) 2020-09-30
KR102346382B1 (ko) 2022-01-04

Similar Documents

Publication Publication Date Title
CN105706259B (zh) 用于制造mtj存储器装置的方法
US11778919B2 (en) Magnetoresistive stack/structure and method of manufacturing same
US10056544B2 (en) Isolation of magnetic layers during etch in a magnetoresistive device
CN104737317B (zh) 制造基于磁电阻的器件的方法
US8722543B2 (en) Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
EP2412003B1 (en) Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque mram devices
WO2019018069A1 (en) MAGNETIC TUNNEL JUNCTION DEVICE (MTJ) SELF-ALIGNED WITH LAST ENGRAVINGS
US20160293837A1 (en) Multilayer hard mask patterning for fabricating integrated circuits
CN111566831B (zh) 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻
KR20130015564A (ko) 반도체 소자의 제조방법
WO2018175089A1 (en) Spacer assisted ion beam etching of spin torque magnetic random access memory
US10388860B2 (en) Method for manufacturing high density magnetic random access memory devices using diamond like carbon hard mask
KR20150004889A (ko) 자기 저항 장치 제작 방법
CN113826216A (zh) 使用Ru及类金刚石碳硬掩模制造磁性存储器元件的方法
US10868236B2 (en) Method for manufacturing reduced pitch magnetic random access memory pillar
US11723217B2 (en) Magnetic tunnel junction element with RU hard mask for use in magnetic random-access memory
WO2022183448A1 (zh) 磁隧道结、磁随机存储器及其制作方法、存储设备
US10614867B2 (en) Patterning of high density small feature size pillar structures
US20190207101A1 (en) Photolithographic method for fabricating dense pillar arrays using spacers as a pattern
JP2006173166A (ja) 磁気記憶装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Spin Storage Co.

Address before: California, USA

Patentee before: SPIN TRANSFER TECHNOLOGIES, Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211009

Address after: Grand Cayman, Cayman Islands

Patentee after: INTEGRATED SILICON SOLUTION, (CAYMAN) Inc.

Address before: California, USA

Patentee before: Siping Co.,Ltd. (assignment for the benefit of creditors)

Effective date of registration: 20211009

Address after: California, USA

Patentee after: Siping Co.,Ltd. (assignment for the benefit of creditors)

Address before: California, USA

Patentee before: Spin Storage Co.