JP2020043104A - 磁気記憶装置および磁気記憶装置の製造方法 - Google Patents

磁気記憶装置および磁気記憶装置の製造方法 Download PDF

Info

Publication number
JP2020043104A
JP2020043104A JP2018166841A JP2018166841A JP2020043104A JP 2020043104 A JP2020043104 A JP 2020043104A JP 2018166841 A JP2018166841 A JP 2018166841A JP 2018166841 A JP2018166841 A JP 2018166841A JP 2020043104 A JP2020043104 A JP 2020043104A
Authority
JP
Japan
Prior art keywords
laminate
conductor
storage device
magnetic storage
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018166841A
Other languages
English (en)
Inventor
雄一 伊藤
Yuichi Ito
雄一 伊藤
松尾 浩司
Koji Matsuo
浩司 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018166841A priority Critical patent/JP2020043104A/ja
Priority to TW108102393A priority patent/TWI695524B/zh
Priority to CN201910115049.4A priority patent/CN110880548B/zh
Priority to US16/352,393 priority patent/US11217745B2/en
Publication of JP2020043104A publication Critical patent/JP2020043104A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 微細なメモリセルを高密度に含んだ磁気記憶装置の製造方法を提供する。【解決手段】 実施形態の磁気記憶装置の製造方法によれば、基板の上方に第1積層体が形成される。第1積層体上に、第1強磁性体を含んだ第2積層体が形成される。第2積層体の上方に、第1部分および開口を有するマスクが形成される。開口を介して進行するイオンビームによって第2積層体がエッチングされる。開口を介する反応性イオンエッチングにより、第1積層体がエッチングされる。【選択図】 図7

Description

実施形態は、概して磁気記憶装置および磁気記憶装置の製造方法に関する。
磁気抵抗効果を用いてデータを記憶する記憶装置が知られている。
特開2014−49497号公報
微細なメモリセルを高密度に含んだ磁気記憶装置を提供しようとするものである。
実施形態の磁気記憶装置の製造方法によれば、基板の上方に第1積層体が形成される。上記第1積層体上に、第1強磁性体を含んだ第2積層体が形成される。上記第2積層体の上方に、第1部分および開口を有するマスクが形成される。上記開口を介して進行するイオンビームによって上記第2積層体がエッチングされる。上記開口を介する反応性イオンエッチングにより、上記第1積層体がエッチングされる。
第1実施形態の磁気記憶装置の一部の構造の断面を示す。 第1実施形態の磁気記憶装置の一部の構造の一例の断面を示す。 第1実施形態の磁気記憶装置の製造工程の間の一状態を順に示す。 第1実施形態の磁気記憶装置の製造工程の間の図3に続く状態を示す。 第1実施形態の磁気記憶装置の製造工程の間の図4に続く状態を示す。 第1実施形態の磁気記憶装置の製造工程の間の図5に続く状態を示す。 第1実施形態の磁気記憶装置の製造工程の間の図6に続く状態を示す。 第1実施形態の磁気記憶装置の製造工程の間の図7に続く状態を示す。 第1実施形態の磁気記憶装置の製造工程の間の図8に続く状態を示す。 参考用の製造工程の間の一状態を示す。
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能および構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。したがって、具体的な厚みや寸法は以下の説明を参酌して判断されるべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定しない。
(第1実施形態)
図1は、第1実施形態の磁気記憶装置1の一部の構造を示し、部分(a)においてyz面に沿った断面の構造を示し、部分(b)においてxy面に沿った平面の構造を示す。部分(b)は、部分(a)のうちのいくつかの要素のみを示す。
磁気記憶装置1は、図1に示されるように、基板2、および基板2のxy面に沿った表面の上方の複数のメモリセル3を含む。図1は、3つのメモリセル3を示す。各メモリセル3は、少なくとも可変抵抗素子4、積層体5、およびキャップ膜26を含み、さらなる層を含んでいても良い。磁気記憶装置1のより詳細な構造は、以下の通りである。
メモリセル3は、例えば、円錐台の形状を有する。
基板2のxy面に沿った表面の上に、絶縁体11が設けられている。絶縁体11のz軸に沿った上方に、複数の導電体12が設けられている。導電体12は互いに独立している。導電体12の間の領域には、絶縁体13が設けられている。
各導電体12の上面上に、1つの積層体5が位置する。積層体5は、下面5Bにおいて導電体12の上面上に位置する。積層体5は、互いに独立している。各積層体5は、z軸に沿って積層された複数の層からなる。積層体5は、磁気記憶装置1のデザインに基づいて、任意の様々な種類の層を含むことができる。
積層体5は、テーパーな形状を有し、z軸に対して傾斜する側面5Sを有する。側面5Sは、第1部分5S1および第2部分5S2を含む。第2部分5S2は、第1部分5S1より上方に位置し、積層体5の上面に接続されている。第2部分5S2は、第1部分5S1の延長線上に位置せず、積層体5の第2部分5S2を含んだ部分の直径(xy面に沿った長さ)は、積層体5の第1部分5S1を含んだ部分の直径より小さい。より具体的には、第2部分5S2の下端を含めていずれの部分の直径も、第1部分5S1の上端の直径より小さい。図1は、第1部分5S1と第2部分5S2との境界が、積層体5の上面から少し低い位置までの側面に位置する例を示す。
各積層体5の上面上に、1つの可変抵抗素子4が位置する。可変抵抗素子4は、互いに独立している。可変抵抗素子4は、テーパーな形状を有し、z軸に対して傾斜する側面を有する。可変抵抗素子4の側面は、積層体5の側面の第2部分5S2の延長線上に位置する。各可変抵抗素子4は、切り替わり可能な2つの抵抗値を取ることができ、z軸に沿って積層された複数の層からなる。可変抵抗素子4は、可変抵抗素子4の特徴に基づいて、任意の様々な種類の層を含むことができる。
可変抵抗素子4の例は、2つの強磁性体を含んだMTJ(magnetic tunnel junction)素子を含む。図1は、そのような例を示し、以下の記述は、可変抵抗素子4がMTJ素子である例に基づく。以下、可変抵抗素子4はMTJ素子4と称される場合がある。
可変抵抗素子4がMTJ素子である例に基づいて、MTJ素子4は、強磁性体21、絶縁性の非磁性体22、および強磁性体23を含む。強磁性体21は、積層体5の上面上に位置し、非磁性体22は強磁性体21上に位置し、強磁性体23は非磁性体22上に位置する。強磁性体21は、磁気記憶装置1による通常の動作の中では、その磁化の向きが不変であり、一方、強磁性体23は、その磁化の向きが可変である。強磁性体21および23は、例えば、強磁性体21、非磁性体22、および強磁性体23の界面を貫く方向に沿った磁化容易軸を有する。強磁性体21、非磁性体22、および強磁性体23の組は、磁気抵抗効果を示す。具体的には、強磁性体21および23の磁化の向きが平行であると、MTJ素子4は、最小の抵抗値を示す。一方、強磁性体21および23の磁化の向きが反平行であると、MTJ素子は、最大の抵抗値を示す。2つの相違する抵抗値を示す状態が、2値のデータにそれぞれ割り当てられることが可能である。
強磁性体23から強磁性体21に向かって、ある大きさの書き込み電流が流れると、強磁性体23の磁化の向きは強磁性体21の磁化の向きと平行になる。一方、強磁性体21から強磁性体23に向かって、ある大きさの書き込み電流が流れると、強磁性体23の磁化の向きは強磁性体21の磁化の向きと反平行になる。
各MTJ素子4の上面上に、キャップ膜26が設けられている。キャップ膜26は、導電体であり、メモリセル3の形成の間にMTJ素子4をエッチングから保護する機能を有する。キャップ膜26は、テーパーな形状を有し、z軸に対して傾斜する側面を有する。キャップ膜26の側面は、MTJ素子4の側面の延長線上に位置する。キャップ膜26は、上面26Tを有する。
各キャップ膜26の上面上に、導電体29が設けられている。
各メモリセル3において、積層体5の側面の第2部分5S2上、MTJ素子4の側面上、キャップ膜26の側面上、および導電体29の側面の一部の上に、絶縁体28が設けられている。絶縁体28は、積層体5の側面の第2部分5S2上、MTJ素子4の側面上、キャップ膜26の側面上、および導電体29の側面上に亘って連続している。絶縁体28の表面は、積層体5の側面5Sの第1部分5S1の延長線上に位置し、すなわち、例えば、絶縁体28の側面および積層体5の側面の第1部分5S1は連続している。絶縁体28は、例えばシリコンン窒化物および(または)シリコン酸化物を含む材料からなる。
磁気記憶装置1のうちの絶縁体13より上の領域で、積層体5、MTJ素子4、キャップ膜26、絶縁体28、導電体29を設けられていない部分には、絶縁体30が設けられている。絶縁体30は、2以上の種類の材料を含んでいても良い。
磁気記憶装置1の中いくつかの部分の寸法の相対関係は、以下に記述される関係を満たす。ある積層体5の下面5Bは、当該積層体5の隣の積層体5の下面5Bと、間隔D1を有する。キャップ膜26の上面26Tから積層体5の下面5Bまでのz軸上の長さはL1である。そして、1<L1/D1の関係が満たされる。加えて、キャップ膜26の上面26Tの直径がR1であり、1<L1/R1が満たされていてもよい。
次に、積層体5の一例が記述される。積層体5は、セレクタを含むことができる。セレクタは、例えば2端子間スイッチ素子であってもよい。例えば、2端子間に印加する電圧が閾値以下の場合、そのスイッチ素子は“高抵抗”状態、例えば電気的に非導通状態である。2端子間に印加する電圧が閾値以上の場合、スイッチ素子は“低抵抗”状態、例えば電気的に導通状態に変わる。スイッチ素子は、電圧がどちらの極性でもこの機能を有していてもよい。すなわち、スイッチ素子は、正電圧が印加されたときも負電圧が印加されたときも、極性に依存することなく上述の機能を有していてもよい。このスイッチ素子には、テルル(Te)、セレン(Se)および硫黄(S)からなる群より選択された少なくとも1種以上のカルコゲン元素を含んでもよい。または、上記カルコゲン元素を含む化合物であるカルコゲナイドを含んでいてもよい。このスイッチ素子は他にも、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、炭素(C)、シリコン(Si)、ゲルマニウム(Ge)、スズ(Sn)、ヒ素(As)、リン(P)、Sb(アンチモン)からなる群より選択された少なくとも1種以上の元素を含んでもよい。後述のセレクタについても上述の2端子間スイッチが適用されてもよい。
積層体5がセレクタを含む場合、積層体5はさらに、セレクタを挟む導電体を含むことができる。図2は、積層体5が、セレクタ、および2つの導電体を含む例を示す。図2に示されるように、積層体5は導電体14、導電体14上のセレクタ15、およびセレクタ15上の導電体16を含む。導電体14および16は、例えば、セレクタ15で生じる熱が、別の層に伝導することを抑制するために使用される。導電体14および16の一方または両方は、カーボンを一成分として含んでもよい。図2の例では、導電体14の下面14Bが、上の記述での積層体5の下面5Bに相当する。図2の例では、第1部分5S1と第2部分5S2との境界は導電体16の側面に位置する。
次に、図2〜図10を参照して、第1実施形態の磁気記憶装置の製造方法が記述される。図3〜図10は、磁気記憶装置1の製造工程の間の状態を順に示し、図2に示される構造の積層体5を有する磁気記憶装置1の製造工程の状態を示す。
図3に示されるように、基板2の上面上に絶縁体11、導電体12、および絶縁体13が形成される。具体的には、まず、絶縁体11上に絶縁体13が形成される。次いで、絶縁体13中の導電体12が形成される予定の領域に、リソグラフィ工程および反応性イオンエッチング(reactive ion etching)(RIE)等のエッチングにより、開口が形成される。開口中に導電体が形成されることにより、導電体12が形成される。
図4に示されるように、ここまでの製造工程で得られる構造の上面上の全体に、導電体14a、層15a、導電体16a、強磁性体21a、非磁性体22、強磁性体23a、および導電体26aが、この順に積層される。導電体14a、層15a、導電体16a、強磁性体21a、非磁性体22、強磁性体23a、および導電体26aは、後の工程で部分的に除去されることによりそれぞれ導電体14、セレクタ15、導電体16、強磁性体21、非磁性体22、強磁性体23、およびキャップ膜26へと加工される材料である。
図5に示されるように、導電体26aの上面上の全体に、マスク材33が形成される。図5は、部分(a)において図2の部分(a)と同じ位置のxz面に沿った断面の構造を示し、部分(b)において図2の部分(b)と同じ位置のxy面に沿った平面の構造を示す。マスク材33は、MTJ素子4が形成される予定の領域の上方において残存するマスクパターン31を有し、マスクパターン31以外の場所において開口32を有する。開口32は、導電体26aに達する。マスクパターン31は、メモリセル3が小さい平面面積(xy面に沿った面の面積)を有するように、非常に小さい平面面積を有する。また、隣り合うマスクパターン31の間隔は、メモリセル3が高密度で形成されるように、例えば、R1/D1≒1のように狭い。このため、いくつかの寸法の相対関係は以下のようになっている。
マスクパターン31のxy面上での直径R2は、後に形成される導電体14の下面14Bの直径R1と同程度である。また、導電体26aの上面から導電体14aの下面までのz軸上の長さは、キャップ膜26の上面26Tから導電体14の下面14Bまでのz軸上の長さと同じであり、長さL1である。このため、長さL1と直径R2との比L1/R2も長さL1と直径R1との比L1/R1と同様に高く、例えば1より大きい。
また、メモリセル3の間隔は狭く形成されることが望まれ、製造された磁気記憶装置1では、積層体5の間隔、より具体的には積層体5の下面5Bの間隔D1は狭い。このような積層体5の下面5B(導電体14の下面14B)の間隔がD1となるような狭い間隔でメモリセル3が形成されるように、隣り合うマスクパターン31の間隔D2も狭い。一般に、エッチングの特性に起因して、エッチングの結果メモリセル3がテーパーの形状を有するため、マスクパターン31の間隔D2は間隔D1より若干広いものの、間隔D2は間隔D1と同程度である。よって、長さL1と間隔D2の比L1/D2も、長さL1と間隔D1の比L1/D1と同様に高い。
図6に示されるように、ここまでの製造工程で得られる構造が、マスク材33がマスクとして用いられて、第1タイプのエッチング(第1タイプエッチング)によりエッチングされる。第1タイプエッチングは、エッチングされる対象の材料の磁気特性を大きく劣化させない、少なくともエッチングされる対象の材料を後述の第2タイプのエッチング(第2タイプエッチング)よりも劣化させないエッチングである。第1タイプエッチングは、物理エッチングを含み、より具体的にはIBE(ion beam etching)を含むことができる。IBEは、強磁性体21a、非磁性体22a、および強磁性体23aを、それぞれ強磁性体21、非磁性体22、および強磁性体23へと加工するために行われる。イオンビームの軌跡は、例えば、z軸に対して傾斜している。
一般に、IBEのイオンビームの角度がz軸と平行であるほど(z軸とより小さい角度を有するほど)、エッチングにより削られた材料が、周囲の導電体および(または)絶縁体に意図せずに再度堆積されやすい。一方、イオンビームの角度がz軸と大きい角度を有するほど、イオンビームは、マスクパターン31により邪魔されて、より深い位置(基板2により近い位置)に届かない。このため、基板2により近い層がエッチングされることができず、基板2により近い層がエッチングされるには、広い開口32(特に、隣り合うマスクパターン31の間隔D2)が必要である。このように、イオンビームの角度は、トレードオフの制限を受ける。このため、再堆積の量、隣り合うマスクパターン31の間隔D2、エッチングされる対象の厚さが考慮されて、イオンビームの角度が決定される。エッチングは、強磁性体21aが強磁性体21の形状(図1を参照)になるためにイオンビームが確実に強磁性体21aの側面の全体に届くように、若干のオーバーエッチングの条件で行われる。
図7に示されるように、図6のエッチングが継続されることにより、強磁性体21a、非磁性体22a、強磁性体23aは、複数の強磁性体21、複数の非磁性体22、複数の強磁性体23へと加工される。エッチングにより、導電体26aは、複数の孤立した部分26bへと変化し、マスクパターン31は複数の孤立した部分31aへと変化する。部分31aは、エッチングの結果、マスクパターン31より低い上面を有する。さらに、エッチングにより、導電体16aの上面が、隣り合う強磁性体21の間の領域において若干低下し、低下した部分に窪み16bが形成される。部分31aの側面、部分26bの側面、強磁性体23の側面、非磁性体22の側面、強磁性体21の側面、および窪み16bの側面は連続しており、これらの側面の連続体はテーパーの形状を有する。
図6および図7の物理エッチングは、条件の相違する2回以上の物理エッチング(例えば、IBE)を含んでいてもよい。いずれのエッチングも強磁性体21aよりも低い位置の層を対象とする必要はない。
図8に示されるように、ここまでの製造工程で得られる構造の上面上の全体に、絶縁体28aが堆積される。絶縁体28aは、マスクパターン31の部分31aの上面および側面、導電体26aの部分26bの側面、強磁性体23の側面、非磁性体22の側面、強磁性体21の側面、ならびに窪み16bの内面を覆う。絶縁体28aは、部分28b、部分28c、および部分28dを含む。部分28bは、マスクパターン31の部分31aの上面を覆う。部分28cは、マスクパターン31の部分31aの側面、導電体26aの部分26bの側面、強磁性体23の側面、非磁性体22の側面、強磁性体21の側面を覆う。部分28dは、窪み16bの内面を覆う。
図9に示されるように、ここまでの製造工程で得られる構造が、第2タイプのエッチングの対象とされる。第2タイプエッチングは、高アスペクト比の構造を形成でき、少なくとも第1タイプエッチングよりも高アスペクト比の構造を形成できるエッチングである。第2タイプエッチングは、例えばRIEを含む。RIEは、導電体14a、層15a、および導電体16aを、互いに分離された導電体14、セレクタ15、および導電体16の複数の組へと加工するために行われる。RIEは、対象の構造の以下に記述される部分を削る。まず、RIEは、絶縁体28aの部分28b(図示せず)およびマスクパターン31の部分31aを除去し、各部分26bの上面を低下させてキャップ膜26を形成する。また、RIEは、絶縁体28の部分28cを薄くし、この結果、絶縁体28が形成される。さらに、RIEは、絶縁体28aの部分28dを除去し、次いで部分28dが除去された部分から導電体14a、層15a、および導電体16aをエッチングする。この結果、導電体14a、層15a、および導電体16aは、複数の積層体5(導電体14、セレクタ15、および導電体16)へと加工される。
絶縁体28の各表面と、対応する導電体14の側面、セレクタ15の側面、および導電体16の側面の下部とは連続的になっており、また、導電体16aの側面の上部には、絶縁体28が位置している。このため、導電体16aの側面は上部において下部より小さい直径を有することになり、すなわち、RIEにより、積層体5の側面の第1部分5S1および第2部分5S2が形成される。
一般に、RIEは、RIEに晒される材料の磁気特性を劣化させる。図9のRIEの間、MTJ素子4の側面は、絶縁体28により覆われているので、MTJ素子4の側面からのRIEの影響によるMTJ素子4の特性の劣化は抑制または回避される。
図9のRIEは、条件の相違する2回以上のRIEを含んでいてもよい。
図1に示されるように、各キャップ膜26上に導電体29が形成されるとともに、絶縁体30が形成される。
第1実施形態によれば、特性の良いMTJ素子4を含みかつ高アスペクト比のメモリセル3が、高い集積度で形成されることができる。詳細は、以下の通りである。図6の構造中の導電体14a、層15a、導電体16a、強磁性体21a、非磁性体22a、および強磁性体23aから図2のようなMTJ素子4および積層体5を形成することを目指して、図6の構造に対する1回の(1種類の)エッチングにより、導電体14a、層15a、導電体16a、強磁性体21a、非磁性体22a、および強磁性体23aを成形することが考えられる。エッチングには、RIEおよびIBEが候補として考えられる。しかしながら、いずれの方法も、以下に記述されるように、特性の良いMTJ素子を含みかつ高アスペクト比のメモリセルを高い集積度で形成することができない。
IBEが使用されるとすると、RIEの使用の場合よりも特性の良いMTJ素子が形成されることができる。しかしながら、再堆積を避けるために必要なz軸に対する高角度のイオンビームは、図10に示されるように、開口32中でいくつかの低い位置に位置する要素、例えば、層15aおよび導電体14aに届かない。このため、下の方の導電体14aおよび層15aがエッチングされることができない。開口32(特にマスクパターン31の間隔D2)がより大きければ、イオンビームは開口32のより深い位置に届き得る。しかしながら、マスクパターン31の間隔D2がより大きい必要を有することは、メモリセル3の間隔の縮小を妨げる。特に、比L1/D1が1超となるような互いに狭い間隔でメモリセル3が形成されることができない。
高集積度のために間隔の狭い開口32が使用されるとすると、イオンビームが小さい開口32中でより低い位置まで到達できるように、イオンビームは、z軸に対してより低い角度を有さざるを得ない。低角度のイオンビームは、多量の再堆積に繋がり、多量の再堆積は、強磁性体21と23がそれらの側面上に再堆積された物質によって導通することに繋がり得る。このような強磁性体21および23の組は、もはやMTJ素子4の一部として機能し得ない。
一方、RIEが使用されたとすると、再堆積を抑制するための角度のイオンビームが届かない下の方の導電体および(または)絶縁体(例えば層15aおよび導電体14a)もエッチングされることが可能である。しかしながら、磁性体はRIEに晒されると、その磁気特性が劣化し得、RIEの使用によって強磁性体21および23の磁気特性が大きく劣化すると、MTJ素子4が望まれる特性を有しない場合がある。
第1実施形態によれば、強磁性体21a、非磁性体22a、および強磁性体23aはエッチング対象の劣化の少ないIBEによりエッチングされ、導電体14a、層15a、および導電体16aは、高アスペクト比の構造を形成可能なRIEによりエッチングされる。強磁性体21a、非磁性体22a、および強磁性体23aがIBEによりエッチングされることにより、RIEによりエッチングされた場合のようなダメージが強磁性体21a、非磁性体22a、および強磁性体23aに与えられず、よって、RIEによりエッチングされた場合よりも性能の良いMTJ素子4が形成されることができる。
また、導電体14a、層15a、および導電体16aがRIEにより加工されるため、IBEは導電体14a、層15a、および導電体16aを加工する必要がない。よって、イオンビームが、マスク材33の小さな開口32を介して導電体14a、層15a、および導電体16aをエッチングする場合に必要な高角度を有する必要がない。このため、イオンビームが高角度であることによる再堆積は回避され、この点からも性能の良いMTJ素子4が形成されることができる。また、導電体14a、層15a、および導電体16aがIBEによりエッチングされる必要がないため、イオンビームが強磁性体21a、非磁性体22a、および強磁性体23aを加工できるとともに再堆積が許容される量である限り、イオンビームが高角度であることが可能である。イオンビームがより高角度であれば、マスクパターン31の間隔D2はより小さいことが可能である。より小さい間隔D2が可能であることは、より高い密度でメモリセル3が形成されることを可能にする。すなわち、高い集積度の磁気記憶装置1が形成されることができる。
このような形成の段階での劣化が少ないMTJ素子4を含んだメモリセル3およびキャップ膜26からなる構造が、1超のアスペクト比を有することが可能であり、3以上のアスペクト比を有することも可能である。
また、第1実施形態によれば、MTJ素子4の加工後に製造中の磁気記憶装置1はRIEに晒されるが、MTJ素子4は上面をキャップ膜26により覆われ、側面を絶縁体28の部分28bにより覆われている。このため、RIEがMTJ素子4を劣化させることが抑制または回避される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…磁気記憶装置、2…基板、3…メモリセル、4…MTJ素子、5…積層体、11…絶縁体、12…導電体、13…絶縁体、14…導電体、15…セレクタ、16…導電体、21…強磁性体、22…非磁性体、23…強磁性体、26…キャップ膜、28…絶縁体、29…導電体、30…絶縁体、31…マスクパターン、32…開口、33…マスク材。

Claims (6)

  1. 基板の上方に第1積層体を形成することと、
    前記第1積層体上に、第1強磁性体を含んだ第2積層体を形成することと、
    前記第2積層体の上方に、第1部分および開口を有するマスクを形成することと、
    前記開口を介して進行するイオンビームによって前記第2積層体をエッチングすることと、
    前記開口を介する反応性イオンエッチングにより、前記第1積層体をエッチングすることと、
    を備える磁気記憶装置の製造方法。
  2. 前記第2積層体をエッチングすることは、前記第2積層体に前記第2積層体の上面から下面に達する孔を形成することにより、前記第2積層体から第3積層体を形成することを含み、
    前記磁気記憶装置の製造方法は、前記第1積層体をエッチングする前に、前記第3積層体の側面上に絶縁体を形成することをさらに備える、
    請求項1の磁気記憶装置の製造方法。
  3. 前記第1積層体をエッチングすることは、前記第1積層体に前記第1積層体の上面から下面に達する孔を形成することを含む、
    請求項2の磁気記憶装置の製造方法。
  4. 前記反応性イオンエッチングによりエッチングされた前記第1積層体の下面と、前記エッチングされた前記第1積層体の隣の第4積層体の下面との距離はDであり、
    前記第2積層体の上面から前記第1積層体の下面までの長さはLであり、
    L/D>1である、
    請求項3の磁気記憶装置の製造方法。
  5. 前記第2積層体は、第1強磁性体と、第2強磁性体と、前記第1強磁性体および前記第2強磁性体の間の非磁性体と、を含む、
    請求項4の磁気記憶装置の製造方法。
  6. 第1面に沿った表面を有する基板と、
    前記基板の前記表面の上方の第1メモリセルおよび第2メモリセルと、
    を備え、
    前記第1メモリセルおよび前記第2メモリセルの各々は、
    前記基板の前記表面の上方の第1積層体と、
    前記第1積層体上に位置し、第1強磁性体を含んだ第2積層体と、
    を備え、
    前記第1メモリセルの前記第1積層体の下面と前記第2メモリセルの前記第1積層体の下面との間隔はDであり、
    前記第1メモリセルの上面から前記第1メモリセルの前記第1積層体の下面までの長さはLであり、
    L/D>1である、磁気記憶装置。
JP2018166841A 2018-09-06 2018-09-06 磁気記憶装置および磁気記憶装置の製造方法 Pending JP2020043104A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018166841A JP2020043104A (ja) 2018-09-06 2018-09-06 磁気記憶装置および磁気記憶装置の製造方法
TW108102393A TWI695524B (zh) 2018-09-06 2019-01-22 磁性記憶裝置及其製造方法
CN201910115049.4A CN110880548B (zh) 2018-09-06 2019-02-14 磁存储装置及其制造方法
US16/352,393 US11217745B2 (en) 2018-09-06 2019-03-13 Magnetoresistive memory device and method for manufacturing magnetoresistive memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018166841A JP2020043104A (ja) 2018-09-06 2018-09-06 磁気記憶装置および磁気記憶装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020043104A true JP2020043104A (ja) 2020-03-19

Family

ID=69720090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018166841A Pending JP2020043104A (ja) 2018-09-06 2018-09-06 磁気記憶装置および磁気記憶装置の製造方法

Country Status (4)

Country Link
US (1) US11217745B2 (ja)
JP (1) JP2020043104A (ja)
CN (1) CN110880548B (ja)
TW (1) TWI695524B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804225B (zh) * 2021-03-16 2023-06-01 日商鎧俠股份有限公司 磁性記憶裝置及磁性記憶裝置之製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159240A (ja) 2003-11-28 2005-06-16 Canon Inc 磁気メモリ及びその製造方法
KR101566863B1 (ko) 2011-08-25 2015-11-06 캐논 아네르바 가부시키가이샤 자기저항 소자의 제조 방법 및 자기저항 필름의 가공 방법
US9129690B2 (en) 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
JP2014049497A (ja) 2012-08-29 2014-03-17 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US9070869B2 (en) * 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
KR102473660B1 (ko) * 2016-02-22 2022-12-02 삼성전자주식회사 메모리 소자 및 그 제조 방법
US20190013353A1 (en) * 2016-03-07 2019-01-10 Intel Corporation Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures
KR102454877B1 (ko) * 2016-08-08 2022-10-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Also Published As

Publication number Publication date
TW202011625A (zh) 2020-03-16
CN110880548A (zh) 2020-03-13
US20200083443A1 (en) 2020-03-12
TWI695524B (zh) 2020-06-01
CN110880548B (zh) 2024-01-16
US11217745B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
TWI773212B (zh) 記憶裝置之製造方法
CN103107281B (zh) 半导体器件及其制造方法
RU2626166C2 (ru) Магнитное запоминающее устройство и способ его изготовления
US9252357B2 (en) Magnetoresistive element
US9647203B2 (en) Magnetoresistive element having a magnetic layer including O
CN109935683B (zh) 半导体器件
CN111490153A (zh) 磁存储器件
JP2020043104A (ja) 磁気記憶装置および磁気記憶装置の製造方法
US20230137421A1 (en) Mram bottom electrode shroud
US20210083003A1 (en) Nonvolatile memory device
US20240099156A1 (en) Magnetic memory device
US8629518B2 (en) Sacrifice layer structure and method for magnetic tunnel junction (MTJ) etching process
CN111063798A (zh) 一种刻蚀方法
US20230301195A1 (en) Magnetic memory device
US10128310B2 (en) Magnetoresistive memory device and manufacturing method of the same
US20240099158A1 (en) Magnetic memory device
US20240099021A1 (en) Magnetic memory device
US11895925B2 (en) Magnetic memory device having an electrode continuously provided on a wiring
US20230292529A1 (en) Magnetic memory device
US20230301116A1 (en) Magnetic memory device
CN111697131B (zh) Mram的制备方法
JP2022139933A (ja) 磁気記憶装置及び磁気記憶装置の製造方法
JP2020167210A (ja) 記憶装置および記憶装置の製造方法