TWI695524B - 磁性記憶裝置及其製造方法 - Google Patents
磁性記憶裝置及其製造方法 Download PDFInfo
- Publication number
- TWI695524B TWI695524B TW108102393A TW108102393A TWI695524B TW I695524 B TWI695524 B TW I695524B TW 108102393 A TW108102393 A TW 108102393A TW 108102393 A TW108102393 A TW 108102393A TW I695524 B TWI695524 B TW I695524B
- Authority
- TW
- Taiwan
- Prior art keywords
- laminate
- memory device
- ferromagnet
- magnetic memory
- conductor
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000001020 plasma etching Methods 0.000 claims abstract description 30
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000012212 insulator Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 description 89
- 239000010408 film Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 230000005294 ferromagnetic effect Effects 0.000 description 11
- 230000005415 magnetization Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052798 chalcogen Inorganic materials 0.000 description 2
- 150000001787 chalcogens Chemical class 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
簡而言之，實施形態係關於一種磁性記憶裝置及其製造方法。
實施形態之磁性記憶裝置之製造方法包含於基板之上方形成第1積層體之步驟。於第1積層體上，形成包含第1鐵磁體之第2積層體。於第2積層體之上方，形成具有第1部分及開口之遮罩。藉由經由開口而行進之離子束，蝕刻第2積層體。藉由經由開口之反應性離子蝕刻，蝕刻第1積層體。
Description
簡而言之，實施形態係關於一種磁性記憶裝置及其製造方法。
已知有利用磁阻效應記憶資料之記憶裝置。
實施形態提供一種以高密度包含微細之記憶單元之磁性記憶裝置及其製造方法。
實施形態之磁性記憶裝置之製造方法包含於基板之上方形成第1積層體之步驟。於上述第1積層體上，形成包含第1鐵磁體之第2積層體。於上述第2積層體之上方，形成具有第1部分及開口之遮罩。藉由經由上述開口而行進之離子束，蝕刻上述第2積層體。藉由經由上述開口之反應性離子蝕刻，蝕刻上述第1積層體。
[相關申請]
本申請享受以日本專利申請2018-166841號(申請日：2018年9月6日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
以下，參照圖式對實施形態進行記述。於以下記述中，對具有大致相同之功能及構成之構成要素標註相同之符號，且有時會省略重複說明。圖式係模式性者，厚度與平面尺寸之關係、各層厚度之比率等有可能與實際情況不同。因此，具體之厚度或尺寸應該參照以下說明酌情加以判斷。又，圖式相互之間甚至可能包含彼此之尺寸關係或比率不同之部分。各實施形態係例示用以將該實施形態之技術思想具體化之裝置或方法，實施形態之技術思想並未將構成零件之材質、形狀、結構、配置等特定為下述情況。
(第1實施形態)
圖1表示第1實施形態之磁性記憶裝置1之一部分之結構，於部分(a)中，表示出了沿著yz面之截面之結構，於部分(b)中，表示出了沿著xy面之平面之結構。部分(b)僅表示出了部分(a)中之若干要素。
如圖1所示，磁性記憶裝置1包含基板2、及基板2之沿著xy面之表面之上方之複數個記憶單元3。圖1表示出了3個記憶單元3。各記憶單元3至少包含可變阻抗元件4、積層體5及上覆膜26，進而可包含其他層。磁性記憶裝置1之更詳細之結構如下所述。
記憶單元3例如具有圓錐台形狀。
於基板2之沿著xy面之表面之上，設置有絕緣體11。於絕緣體11之沿著z軸之上方，設置有複數個導電體12。導電體12相互獨立。於導電體12之間之區域，設置有絕緣體13。
於各導電體12之上表面上，配置有1個積層體5。積層體5之下表面5B位於導電體12之上表面上。積層體5相互獨立。各積層體5包含沿著z軸而積層之複數個層。積層體5可基於磁性記憶裝置1之設計，包含任意且種類各式各樣之層。
積層體5具有錐體之形狀，且具有相對於z軸而傾斜之側面5S。側面5S包含第1部分5S1及第2部分5S2。第2部分5S2位於較第1部分5S1靠上方，且連接於積層體5之上表面。第2部分5S2不位於第1部分5S1之延長線上，積層體5之包含第2部分5S2之部分之直徑(沿著xy面之長度)小於積層體5之包含第1部分5S1之部分之直徑。更具體而言，第2部分5S2之包括下端於內之任何部分之直徑均小於第1部分5S1之上端之直徑。圖1所表示出之例中，第1部分5S1與第2部分5S2之交界位於積層體5之較上表面略低之位置處之側面。
於各積層體5之上表面上，配置有1個可變阻抗元件4。可變阻抗元件4相互獨立。可變阻抗元件4具有錐體之形狀，且具有相對於z軸而傾斜之側面。可變阻抗元件4之側面位於積層體5之側面之第2部分5S2之延長線上。各可變阻抗元件4可取用能夠切換之2個阻抗值，包含沿著z軸而積層之複數個層。可變阻抗元件4可基於可變阻抗元件4之特徵，包含任意且種類各式各樣之層。
可變阻抗元件4之例包括包含2個鐵磁體之MTJ(magnetic tunnel junction，磁隧道結)元件。圖1所表示出之例便為如此，以下記述基於可變阻抗元件4為MTJ元件之例。以下，可變阻抗元件4有時會被稱為MTJ元件4。
基於可變阻抗元件4為MTJ元件之例，MTJ元件4包含鐵磁體21、絕緣性之非磁體22及鐵磁體23。鐵磁體21位於積層體5之上表面上，非磁體22位於鐵磁體21上，鐵磁體23位於非磁體22上。於由磁性記憶裝置1實施之正常動作中，鐵磁體21之磁化方向不變，另一方面，鐵磁體23之磁化方向可變。鐵磁體21及23例如具有沿著貫通鐵磁體21、非磁體22及鐵磁體23之界面之方向之易磁化軸。鐵磁體21、非磁體22及鐵磁體23之組合顯示磁阻效應。具體而言，若鐵磁體21及23之磁化方向平行，則MTJ元件4顯示最小之阻抗值。另一方面，若鐵磁體21及23之磁化方向反平行，則MTJ元件顯示最大之阻抗值。顯示2個不同阻抗值之狀態可分別分配給2值資料。
若某大小之寫入電流自鐵磁體23流向鐵磁體21，則鐵磁體23之磁化方向與鐵磁體21之磁化方向平行。另一方面，若某大小之寫入電流自鐵磁體21流向鐵磁體23，則鐵磁體23之磁化方向與鐵磁體21之磁化方向反平行。
於各MTJ元件4之上表面上，設置有上覆膜26。上覆膜26係導電體，具有於記憶單元3之形成期間保護MTJ元件4不被蝕刻之功能。上覆膜26具有錐體之形狀，且具有相對於z軸而傾斜之側面。上覆膜26之側面位於MTJ元件4之側面之延長線上。上覆膜26具有上表面26T。
於各上覆膜26之上表面上，設置有導電體29。
各記憶單元3中，於積層體5之側面之第2部分5S2上、MTJ元件4之側面上、上覆膜26之側面上、及導電體29之側面之一部分之上，設置有絕緣體28。絕緣體28遍及積層體5之側面之第2部分5S2上、MTJ元件4之側面上、上覆膜26之側面上、及導電體29之側面上而連續。絕緣體28之表面位於積層體5之側面5S之第1部分5S1之延長線上，即，例如，絕緣體28之側面及積層體5之側面之第1部分5S1連續。絕緣體28例如由含有矽氮化物及(或)矽氧化物之材料構成。
於磁性記憶裝置1之較絕緣體13靠上之區域且為未設置積層體5、MTJ元件4、上覆膜26、絕緣體28、導電體29之部分，設置有絕緣體30。絕緣體30亦可含有2種以上材料。
磁性記憶裝置1中若干部分之尺寸之相對關係滿足以下所記述之關係。某積層體5之下表面5B與該積層體5旁邊之積層體5之下表面5B具有間隔D1。上覆膜26之上表面26T到積層體5之下表面5B之z軸上之長度為L1。而且，滿足1＜L1/D1之關係。除此以外，上覆膜26之上表面26T之直徑為R，亦可滿足1＜L1/R之關係。
其次，對積層體5之一例進行記述。積層體5可包含選擇器。選擇器例如可為具有切換功能之2個端子間之切換元件。例如，於向2個端子間施加之電壓為閾值以下之情形時，該切換元件呈“高阻抗”狀態，例如非通電狀態。於向2個端子間施加之電壓為閾值以上之情形時，切換元件變成“低阻抗”狀態，例如電導通狀態。亦可為無論電壓為哪個極性，切換元件均具有該功能。即，亦可為無論是被施加了正電壓時抑或為被施加了負電壓時，不取決於極性如何，切換元件均具有上述功能。該切換元件中可含有選自由碲(Te)、硒(Se)及硫(S)所組成之群之至少1種以上之硫族元素。或者，可含有包含上述硫族元素之化合物即硫屬化物。該切換元件亦可除此以外進而含有選自由硼(B)、鋁(Al)、鎵(Ga)、銦(In)、碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、砷(As)、磷(P)、Sb(銻)所組成之群之至少1種以上元素。關於下述選擇器，亦可採用上述雙端子型切換元件。
於積層體5包含選擇器之情形時，積層體5可進而包含隔著選擇器之導電體。圖2所表示出之例中，積層體5包含選擇器及2個導電體。如圖2所示，積層體5包含導電體14、導電體14上之選擇器15、及選擇器15上之導電體16。導電體14及16例如用以抑制於選擇器15中產生之熱傳導到其他層中。導電體14及16中一者或兩者可含有碳作為成分之一。於圖2之例中，導電體14之下表面14B相當於上文所述之積層體5之下表面5B。於圖2之例中，第1部分5S1與第2部分5S2之交界位於導電體16之側面。
其次，參照圖2～圖10，對第1實施形態之磁性記憶裝置之製造方法進行記述。圖3～圖10依序表示出了磁性記憶裝置1之製造步驟期間之狀態，表示出了具有圖2所示之結構之積層體5之磁性記憶裝置1之製造步驟之狀態。
如圖3所示，於基板2之上表面上形成絕緣體11、導電體12及絕緣體13。具體而言，首先，於絕緣體11上形成絕緣體13。繼而，於絕緣體13中之計劃要形成導電體12之區域，藉由光微影步驟及反應性離子蝕刻(reactive ion etching)(RIE)等蝕刻，形成開口。藉由於開口中形成導電體，而形成導電體12。
如圖4所示，於藉由到此為止之製造步驟所獲得之結構之整個上表面上，依序積層導電體14a、層15a、導電體16a、鐵磁體21a、非磁體22、鐵磁體23a及導電體26a。導電體14a、層15a、導電體16a、鐵磁體21a、非磁體22、鐵磁體23a及導電體26a係於後續步驟中藉由局部去除而分別加工成導電體14、選擇器15、導電體16、鐵磁體21、非磁體22、鐵磁體23及上覆膜26之材料。
如圖5所示，於導電體26a之整個上表面上形成遮罩材33。關於圖5，於部分(a)中，表示出了與圖2之部分(a)相同之位置之沿著xz面之截面之結構，於部分(b)中，表示出了與圖2之部分(b)相同之位置之沿著xy面之平面之結構。遮罩材33具有遮罩圖案31，該遮罩圖案31會殘存在計劃要形成MTJ元件4之區域之上方；於遮罩圖案31以外之位置，具有開口32。開口32到達導電體26a。遮罩圖案31具有非常小之平面面積，以便使記憶單元3具有較小之平面面積(沿著xy面之面之面積)。又，相鄰之遮罩圖案31之間隔較窄，以便高密度地形成記憶單元3，例如使R1/D1≒1。因此，若干尺寸之相對關係成為如下情況。
遮罩圖案31之xy面上之直徑R2與後面所要形成之導電體14之下表面14B之直徑R1為相同程度。又，導電體26a之上表面到導電體14a之下表面之z軸上之長度與上覆膜26之上表面26T到導電體14之下表面14B之z軸上之長度相同，為長度L1。因此，長度L1與直徑R2之比L1/R2亦和長度L1與直徑R1之比L1/R1同樣較高，例如大於1。
又，較理想為將記憶單元3之間隔形成得較窄，於所製造之磁性記憶裝置1中，積層體5之間隔，更具體而言，積層體5之下表面5B之間隔D1較窄。相鄰之遮罩圖案31之間隔D2亦較窄，以便按照此種積層體5之下表面5B(導電體14之下表面14B)之間隔為D1之較窄間隔形成記憶單元3。一般而言，起因於蝕刻之特性，經過蝕刻，記憶單元3具有錐體之形狀，因此儘管遮罩圖案31之間隔D2會略微大於間隔D1，但間隔D2與間隔D1仍為相同程度。藉此，長度L1與間隔D2之比L1/D2亦和長度L1與間隔D1之比L1/D1同樣較高。
如圖6所示，對藉由到此為止之製造步驟所獲得之結構，使用遮罩材33作為遮罩，藉由第1類型之蝕刻(第1類型蝕刻)進行蝕刻。第1類型蝕刻不會使作為被蝕刻對象之材料之磁特性較大程度地劣化，至少不會使作為被蝕刻對象之材料較下述第2類型之蝕刻(第2類型蝕刻)時有所劣化。第1類型蝕刻可包括物理蝕刻，更具體而言，可包括IBE(ion beam etching，離子束蝕刻)。IBE係為了將鐵磁體21a、非磁體22a及鐵磁體23a分別加工成鐵磁體21、非磁體22及鐵磁體23而進行。離子束之軌跡例如相對於z軸而傾斜。
一般而言，IBE之離子束之角度越與z軸平行(相對於z軸具有越小之角度)，藉由蝕刻被磨削之材料越易意外地再次沈積於周圍之導電體及(或)絕緣體。另一方面，離子束之角度為相對於z軸具有越大之角度，離子束越會受到遮罩圖案31阻礙，而無法到達更深之位置(距基板2更近之位置)。因此，距基板2更近之層無法受到蝕刻，要想使距基板2更近之層受到蝕刻，需要較大之開口32(尤其是相鄰之遮罩圖案31之間隔D2)。如此，則離子束之角度會因折衝(trade off)而受限。因此，要考慮再沈積之量、相鄰之遮罩圖案31之間隔D2、被蝕刻對象之厚度，而決定離子束之角度。為了使鐵磁體21a成為鐵磁體21之形狀(參照圖1)，蝕刻會以使離子束切實地到達鐵磁體21a之整個側面之方式，於若干過蝕刻條件下進行。
IBE無需能夠蝕刻導電體14a、層15a及導電體16a。因此，離子束無需到達導電體14a之底面，而能以不滿足該要件之角度進行照射。
如圖7所示，藉由持續進行圖6之蝕刻，鐵磁體21a、非磁體22a、鐵磁體23a被加工成複數個鐵磁體21、複數個非磁體22、複數個鐵磁體23。藉由蝕刻，導電體26a變化成複數個孤立之部分26b，遮罩圖案31變化成複數個孤立之部分31a。經過蝕刻之結果，部分31a具有較遮罩圖案31低之上表面。進而，藉由蝕刻，導電體16a之上表面於相鄰之鐵磁體21之間之區域略微降低，於降低之部分形成凹處16b。部分31a之側面、部分26b之側面、鐵磁體23之側面、非磁體22之側面、鐵磁體21之側面、及凹處16b之側面連續，該等側面之連續體具有錐體之形狀。
圖6及圖7之物理蝕刻亦可包括條件不同之2次以上物理蝕刻(例如，IBE)。無論是哪種蝕刻，均無需將較鐵磁體21a低之位置之層作為對象。
如圖8所示，於藉由到此為止之製造步驟所獲得之結構之整個上表面上，沈積絕緣體28a。絕緣體28a覆蓋遮罩圖案31之部分31a之上表面及側面、導電體26a之部分26b之側面、鐵磁體23之側面、非磁體22之側面、鐵磁體21之側面、以及凹處16b之內面。絕緣體28a包含部分28b、部分28c及部分28d。部分28b覆蓋遮罩圖案31之部分31a之上表面。部分28c覆蓋遮罩圖案31之部分31a之側面、導電體26a之部分26b之側面、鐵磁體23之側面、非磁體22之側面、鐵磁體21之側面。部分28d覆蓋凹處16b之內面。
如圖9所示，藉由到此為止之製造步驟所獲得之結構被作為第2類型之蝕刻之對象。第2類型蝕刻能夠形成高縱橫比之結構，至少能夠形成較第1類型蝕刻高之縱橫比之結構。第2類型蝕刻例如包括RIE。RIE係為了將導電體14a、層15a及導電體16a加工成相互分離之多組導電體14、選擇器15及導電體16而進行。RIE磨削對象結構之如下所述之部分。首先，RIE將絕緣體28a之部分28b(未圖示)及遮罩圖案31之部分31a去除，使各部分26b之上表面降低而形成上覆膜26。又，RIE將絕緣體28之部分28c削薄，其結果，形成絕緣體28。進而，RIE將絕緣體28a之部分28d去除，繼而，自部分28d被去除後之部分，蝕刻導電體14a、層15a及導電體16a。其結果，導電體14a、層15a及導電體16a被加工成複數個積層體5(導電體14、選擇器15及導電體16)。
絕緣體28之各表面與對應之導電體14之側面、選擇器15之側面、及導電體16之側面之下部連續，又，於導電體16a之側面之上部，配置有絕緣體28。因此，導電體16a之側面之上部之直徑小於下部之直徑，即，藉由RIE形成積層體5之側面之第1部分5S1及第2部分5S2。
一般而言，RIE會使受到RIE之材料之磁特性劣化。於圖9之RIE期間，MTJ元件4之側面被絕緣體28覆蓋，因此能夠抑制或避免受到來自MTJ元件4側面之RIE之影響而致使MTJ元件4之特性劣化。
圖9之RIE亦可包括條件不同之2次以上RIE。
如圖1所示，於各上覆膜26上形成有導電體29，並且形成有絕緣體30。
根據第1實施形態，能夠以較高之積體度形成包含特性良好之MTJ元件4且縱橫比較高之記憶單元3。詳細情況如下所述。為了由圖6之結構中之導電體14a、層15a、導電體16a、鐵磁體21a、非磁體22a及鐵磁體23a形成如圖2所示之MTJ元件4及積層體5，可考慮藉由對圖6之結構進行1次(1種)蝕刻，而成形導電體14a、層15a、導電體16a、鐵磁體21a、非磁體22a及鐵磁體23a。對於蝕刻，可考慮RIE及IBE作為候補。然而，無論是其中之哪種方法，均如以下所記述般，無法以較高之積體度形成包含特性良好之MTJ元件且縱橫比較高之記憶單元。
若使用IBE，則相較於使用RIE之情況，能夠形成特性更良好之MTJ元件。然而，避免再沈積所需之相對於z軸角度較大之離子束如圖10所示，於開口32中無法到達若干位於較低位置之要素，例如，層15a及導電體14a。因此，無法蝕刻靠下之導電體14a及層15a。若開口32(尤其是遮罩圖案31之間隔D2)變得更大，則離子束會到達開口32之更深之位置。然而，若需使遮罩圖案31之間隔D2更大則會妨礙記憶單元3之間隔之縮小。尤其是，無法按照較L1/D1超過1般之相互較窄之間隔，形成記憶單元3。
若為了高積體度而使用間隔較窄之開口32，則離子束不得不相對於z軸具有更小之角度，以使離子束於較小之開口32中能夠到達更低之位置。角度較小之離子束會導致大量之再沈積，大量之再沈積會導致鐵磁體21與23藉由再沈積於其側面上之物質而導通。此種鐵磁體21及23之組合已無法作為MTJ元件4之一部分發揮功能。
另一方面，若使用RIE，則用以抑制再沈積之角度之離子束所無法到達之靠下之導電體及(或)絕緣體(例如層15a及導電體14a)亦能夠受到蝕刻。然而，一旦磁體受到RIE，其磁特性便會劣化，若因使用RIE而使鐵磁體21及23之磁特性大幅度劣化，則存在MTJ元件4不具有所期望之特性之情況。
根據第1實施形態，鐵磁體21a、非磁體22a及鐵磁體23a藉由蝕刻對象之劣化較少之IBE而蝕刻，導電體14a、層15a及導電體16a藉由能夠形成高縱橫比之結構之RIE而蝕刻。藉由採用IBE蝕刻鐵磁體21a、非磁體22a及鐵磁體23a，受到RIE蝕刻之情形時之損傷便不會發生於鐵磁體21a、非磁體22a及鐵磁體23a，藉此，能夠形成性能較採用RIE加以蝕刻之情形時佳之MTJ元件4。
又，由於導電體14a、層15a及導電體16a係藉由RIE而加工，因此IBE無需加工導電體14a、層15a及導電體16a。藉此，離子束無需具有經由遮罩材33之較小之開口32蝕刻導電體14a、層15a及導電體16a之情形時所需之較大角度。因此，能夠避免由於離子束之角度較大而導致之再沈積，基於該點，亦能夠形成性能良好之MTJ元件4。又，由於導電體14a、層15a及導電體16a無需藉由IBE蝕刻，故而只要離子束能夠加工鐵磁體21a、非磁體22a及鐵磁體23a，並且再沈積處於容許量範圍內，則離子束之角度可較大。若離子束之角度更大，則遮罩圖案31之間隔D2可更小。若間隔D2可更小，則能以更高之密度形成記憶單元3。即，能夠形成高積體度之磁性記憶裝置1。
由包含此種於形成階段劣化較少之MTJ元件4之記憶單元3及上覆膜26構成之結構能夠具有超過1之縱橫比，亦能夠具有3以上之縱橫比。
又，根據第1實施形態，於MTJ元件4之加工後，製造中之磁性記憶裝置1受到RIE，但MTJ元件4之上表面被上覆膜26覆蓋，側面被絕緣體28之部分28b覆蓋。因此，能夠抑制或避免RIE使MTJ元件4劣化。
對本發明之若干實施形態進行了說明，但該等實施形態只是作為示例而提出，並非意圖限定發明之範圍。該等新穎之實施形態可藉由其他各種形態加以實施，於不脫離發明主旨之範圍內，可進行各種省略、替換、變更。該等實施形態及其變化包含於發明之範圍及主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
1 磁性記憶裝置
2 基板
3 記憶單元
4 MTJ元件
5 積層體
5B 下表面
5S 側面
5S1 側面之第1部分
5S2 側面之第2部分
11 絕緣體
12 導電體
13 絕緣體
14 導電體
14a 導電體
14B 下表面
15 選擇器
15a 層
16 導電體
16a 導電體
16b 凹處
21 鐵磁體
21a 鐵磁體
22 非磁體
22a 非磁體
23 鐵磁體
23a 鐵磁體
26 覆膜
26a 導電體
26b 部分
26T 上表面
28 絕緣體
28a 絕緣體
28b 部分
28c 部分
28d 部分
29 導電體
30 絕緣體
31 遮罩圖案
31a 部分
32 開口
33 遮罩材
D1 間隔
D2 間隔
L1 長度
R 直徑
R1 直徑
R2 直徑
圖1表示第1實施形態之磁性記憶裝置的一部分之結構之截面。
圖2表示第1實施形態之磁性記憶裝置的一部分之結構之一例的截面。
圖3依序表示第1實施形態之磁性記憶裝置之製造步驟期間之一狀態。
圖4表示第1實施形態之磁性記憶裝置之製造步驟期間的圖3之後之狀態。
圖5表示第1實施形態之磁性記憶裝置之製造步驟期間的圖4之後之狀態。
圖6表示第1實施形態之磁性記憶裝置之製造步驟期間的圖5之後之狀態。
圖7表示第1實施形態之磁性記憶裝置之製造步驟期間的圖6之後之狀態。
圖8表示第1實施形態之磁性記憶裝置之製造步驟期間的圖7之後之狀態。
圖9表示第1實施形態之磁性記憶裝置之製造步驟期間的圖8之後之狀態。
圖10表示參考用之製造步驟期間之一狀態。
2 基板
11 絕緣體
12 導電體
13 絕緣體
14a 導電體
15a 層
16a 導電體
16b 凹處
21 鐵磁體
22 非磁體
23 鐵磁體
26b 部分
31a 部分
Claims (15)
- 一種磁性記憶裝置之製造方法，其包含如下步驟： 於基板之上方，形成第1積層體； 於上述第1積層體上，形成包含第1鐵磁體之第2積層體； 於上述第2積層體之上方，形成具有第1部分及開口之遮罩； 藉由經由上述開口而行進之離子束，蝕刻上述第2積層體；及 藉由經由上述開口之反應性離子蝕刻，蝕刻上述第1積層體。
- 如請求項1之磁性記憶裝置之製造方法，其中蝕刻上述第2積層體之步驟包含如下步驟：於上述第2積層體，形成自上述第2積層體之上表面到達下表面之孔，藉此自上述第2積層體形成第3積層體；且 上述磁性記憶裝置之製造方法進而包含如下步驟：在蝕刻上述第1積層體之前，於上述第3積層體之側面上形成絕緣體。
- 如請求項1之磁性記憶裝置之製造方法，其中蝕刻上述第1積層體之步驟包含如下步驟：於上述第1積層體，形成自上述第1積層體之上表面到達下表面之孔。
- 如請求項1之磁性記憶裝置之製造方法，其中上述離子束相對於與上述基板之表面垂直之軸具有第1角度。
- 如請求項4之磁性記憶裝置之製造方法，其中上述第1角度具有使上述離子束被上述遮罩遮蓋從而於上述開口內無法到達上述第1積層體之下表面之大小。
- 如請求項1之磁性記憶裝置之製造方法，其中採用上述反應性離子蝕刻加以蝕刻之上述第1積層體之下表面與上述被蝕刻之上述第1積層體旁邊之第4積層體之下表面之距離為D， 上述第2積層體之上表面到上述第1積層體之下表面之長度為L， L/D＞1。
- 如請求項6之磁性記憶裝置之製造方法，其中上述第2積層體包含第1鐵磁體、第2鐵磁體、上述第1鐵磁體與上述第2鐵磁體之間之非磁體。
- 如請求項7之磁性記憶裝置之製造方法，其中上述第1積層體包含選擇器。
- 如請求項8之磁性記憶裝置之製造方法，其中上述選擇器若被施加未達第1值之電壓，則顯示第1阻抗值，若被施加上述第1值以上之電壓，則顯示第2阻抗值。
- 一種磁性記憶裝置，其具備： 基板，其具有沿著第1面之表面；及 上述基板之上述表面之上方之第1記憶單元及第2記憶單元；且 上述第1記憶單元及上述第2記憶單元分別具備： 上述基板之上述表面之上方之第1積層體；及 第2積層體，其位於上述第1積層體上，包含第1鐵磁體； 上述第1記憶單元之上述第1積層體之下表面與上述第2記憶單元之上述第1積層體之下表面之間隔為D， 上述第1記憶單元之上表面到上述第1記憶單元之上述第1積層體之下表面之長度為L， L/D＞1。
- 如請求項10之磁性記憶裝置，其進而具備上述第1記憶單元之上述第2積層體之側面上之第1絕緣體。
- 如請求項11之磁性記憶裝置，其中上述第1絕緣體之表面位於上述第1記憶單元之上述第1積層體之側面之延長線上。
- 如請求項10之磁性記憶裝置，其中上述第1記憶單元之上述第2積層體包含第1鐵磁體、第2鐵磁體、上述第1鐵磁體與上述第2鐵磁體之間之非磁體。
- 如請求項13之磁性記憶裝置，其中上述第1記憶單元之上述第1積層體包含選擇器。
- 如請求項14之磁性記憶裝置，其中上述選擇器若被施加未達第1值之電壓，則顯示第1阻抗值，若被施加上述第1值以上之電壓，則顯示第2阻抗值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018-166841 | 2018-09-06 | ||
| JP2018166841A JP2020043104A (ja) | 2018-09-06 | 2018-09-06 | 磁気記憶装置および磁気記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202011625A TW202011625A (zh) | 2020-03-16 |
| TWI695524B true TWI695524B (zh) | 2020-06-01 |
Family
ID=69720090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108102393A TWI695524B (zh) | 2018-09-06 | 2019-01-22 | 磁性記憶裝置及其製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11217745B2 (zh) |
| JP (1) | JP2020043104A (zh) |
| CN (1) | CN110880548B (zh) |
| TW (1) | TWI695524B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI804225B (zh) * | 2021-03-16 | 2023-06-01 | 日商鎧俠股份有限公司 | 磁性記憶裝置及磁性記憶裝置之製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022049406A (ja) | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | 磁気記憶装置 |
| CN114530550A (zh) | 2020-11-23 | 2022-05-24 | 江苏鲁汶仪器有限公司 | 一种mram磁隧道结的刻蚀方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017155508A1 (en) * | 2016-03-07 | 2017-09-14 | Intel Corporation | Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159240A (ja) | 2003-11-28 | 2005-06-16 | Canon Inc | 磁気メモリ及びその製造方法 |
| KR101566863B1 (ko) | 2011-08-25 | 2015-11-06 | 캐논 아네르바 가부시키가이샤 | 자기저항 소자의 제조 방법 및 자기저항 필름의 가공 방법 |
| US9129690B2 (en) | 2012-07-20 | 2015-09-08 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having improved characteristics |
| JP2014049497A (ja) | 2012-08-29 | 2014-03-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその動作方法 |
| US9070869B2 (en) * | 2013-10-10 | 2015-06-30 | Avalanche Technology, Inc. | Fabrication method for high-density MRAM using thin hard mask |
| US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| KR102473660B1 (ko) * | 2016-02-22 | 2022-12-02 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법 |
| KR102454877B1 (ko) * | 2016-08-08 | 2022-10-17 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
-
2018
- 2018-09-06 JP JP2018166841A patent/JP2020043104A/ja active Pending
-
2019
- 2019-01-22 TW TW108102393A patent/TWI695524B/zh active
- 2019-02-14 CN CN201910115049.4A patent/CN110880548B/zh active Active
- 2019-03-13 US US16/352,393 patent/US11217745B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017155508A1 (en) * | 2016-03-07 | 2017-09-14 | Intel Corporation | Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI804225B (zh) * | 2021-03-16 | 2023-06-01 | 日商鎧俠股份有限公司 | 磁性記憶裝置及磁性記憶裝置之製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11217745B2 (en) | 2022-01-04 |
| TW202011625A (zh) | 2020-03-16 |
| JP2020043104A (ja) | 2020-03-19 |
| CN110880548A (zh) | 2020-03-13 |
| US20200083443A1 (en) | 2020-03-12 |
| CN110880548B (zh) | 2024-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI773212B (zh) | 記憶裝置之製造方法 | |
| US11145806B2 (en) | Magnetic tunnel junction with reduced damage | |
| TWI695524B (zh) | 磁性記憶裝置及其製造方法 | |
| KR101872176B1 (ko) | 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체 | |
| EP3185185A1 (en) | Multi-qubit device and quantum computer including the same | |
| KR20170027925A (ko) | 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법 | |
| CN103928337B (zh) | 双镶嵌式金属栅极 | |
| CN111490153A (zh) | 磁存储器件 | |
| US20210159272A1 (en) | Magnetic memory device | |
| CN109560102A (zh) | Mram与其制作方法 | |
| EP3284117B1 (en) | Methods of forming a magnetic electrode of a magnetic tunnel junction | |
| US8574927B2 (en) | Magnetic tunnel junction device and its fabricating method | |
| US9236563B2 (en) | Magnetic memory device and method of manufacturing the magnetic memory device | |
| US8629518B2 (en) | Sacrifice layer structure and method for magnetic tunnel junction (MTJ) etching process | |
| CN111063798A (zh) | 一种刻蚀方法 | |
| US11895925B2 (en) | Magnetic memory device having an electrode continuously provided on a wiring | |
| US20240324470A1 (en) | Magnetic memory device | |
| US20240099158A1 (en) | Magnetic memory device | |
| US20230139648A1 (en) | Top via containing random-access memory cross-bar array | |
| JP2024134939A (ja) | 記憶装置及び記憶装置の製造方法 | |
| TWI651811B (zh) | 具有記憶體單元之積體電路及其製造方法 | |
| JP2023137495A (ja) | 磁気記憶装置 | |
| TW202339254A (zh) | 磁性記憶裝置 | |
| CN103928608A (zh) | 磁阻存储器的形成方法 |