CN110880548A - 磁存储装置及其制造方法 - Google Patents

磁存储装置及其制造方法 Download PDF

Info

Publication number
CN110880548A
CN110880548A CN201910115049.4A CN201910115049A CN110880548A CN 110880548 A CN110880548 A CN 110880548A CN 201910115049 A CN201910115049 A CN 201910115049A CN 110880548 A CN110880548 A CN 110880548A
Authority
CN
China
Prior art keywords
memory device
magnetic memory
magnetic
manufacturing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910115049.4A
Other languages
English (en)
Other versions
CN110880548B (zh
Inventor
伊藤雄一
松尾浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN110880548A publication Critical patent/CN110880548A/zh
Application granted granted Critical
Publication of CN110880548B publication Critical patent/CN110880548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

简而言之,实施方式涉及一种磁存储装置及其制造方法。实施方式的磁存储装置的制造方法包含在衬底的上方形成第1积层体的步骤。在第1积层体上,形成包含第1铁磁体的第2积层体。在第2积层体的上方,形成具有第1部分及开口的掩模。通过经由开口而行进的离子束,蚀刻第2积层体。通过经由开口的反应性离子蚀刻,蚀刻第1积层体。

Description

磁存储装置及其制造方法
相关申请
本申请享受以日本专利申请2018-166841号(申请日:2018年9月6日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
简而言之,实施方式涉及一种磁存储装置及其制造方法。
背景技术
已知有利用磁阻效应存储数据的存储装置。
发明内容
实施方式提供一种以高密度包含微细的存储单元的磁存储装置及其制造方法。
实施方式的磁存储装置的制造方法包含在衬底的上方形成第1积层体的步骤。在所述第1积层体上,形成包含第1铁磁体的第2积层体。在所述第2积层体的上方,形成具有第1部分及开口的掩模。通过经由所述开口而行进的离子束,蚀刻所述第2积层体。通过经由所述开口的反应性离子蚀刻,蚀刻所述第1积层体。
附图说明
图1表示第1实施方式的磁存储装置的一部分的结构的截面。
图2表示第1实施方式的磁存储装置的一部分的结构的一个例子的截面。
图3依次表示第1实施方式的磁存储装置的制造步骤期间的一状态。
图4表示第1实施方式的磁存储装置的制造步骤期间的图3之后的状态。
图5表示第1实施方式的磁存储装置的制造步骤期间的图4之后的状态。
图6表示第1实施方式的磁存储装置的制造步骤期间的图5之后的状态。
图7表示第1实施方式的磁存储装置的制造步骤期间的图6之后的状态。
图8表示第1实施方式的磁存储装置的制造步骤期间的图7之后的状态。
图9表示第1实施方式的磁存储装置的制造步骤期间的图8之后的状态。
图10表示参考用的制造步骤期间的一状态。
具体实施方式
以下,参照附图对实施方式进行记述。在以下记述中,对具有大致相同的功能及构成的构成要素标注相同的符号,且有时会省略重复说明。附图是示意性的,厚度与平面尺寸的关系、各层厚度的比率等有可能与实际情况不同。因此,具体的厚度或尺寸应该参照以下说明酌情加以判断。另外,附图相互之间甚至可能包含彼此的尺寸关系或比率不同的部分。各实施方式是例示用来将该实施方式的技术思想具体化的装置或方法的,实施方式的技术思想并未将构成零件的材质、形状、结构、配置等特定为下述情况。
(第1实施方式)
图1表示第1实施方式的磁存储装置1的一部分的结构,在部分(a)中,表示出了沿着yz面的截面的结构,在部分(b)中,表示出了沿着xy面的平面的结构。部分(b)仅表示出了部分(a)中的若干要素。
如图1所示,磁存储装置1包含衬底2、及衬底2的沿着xy面的表面的上方的多个存储单元3。图1表示出了3个存储单元3。各存储单元3至少包含可变阻抗元件4、积层体5及上覆膜26,还可包含其它层。磁存储装置1的更详细的结构如下所述。
存储单元3例如具有圆锥台形状。
在衬底2的沿着xy面的表面之上,设置有绝缘体11。在绝缘体11的沿着z轴的上方,设置有多个导电体12。导电体12相互独立。在导电体12之间的区域,设置有绝缘体13。
在各导电体12的上表面上,配置有1个积层体5。积层体5的下表面5B位于导电体12的上表面上。积层体5相互独立。各积层体5包含沿着z轴而积层的多个层。积层体5可以基于磁存储装置1的设计,包含任意的、种类各式各样的层。
积层体5具有倾斜的形状,且具有相对于z轴而倾斜的侧面5S。侧面5S包含第1部分5S1及第2部分5S2。第2部分5S2位于比第1部分5S1靠上方,且连接于积层体5的上表面。第2部分5S2不位于第1部分5S1的延长线上,积层体5的包含第2部分5S2的部分的直径(沿着xy面的长度)小于积层体5的包含第1部分5S1的部分的直径。更具体来说,第2部分5S2的包括下端在内的任何部分的直径都小于第1部分5S1的上端的直径。图1所表示出的例子中,第1部分5S1与第2部分5S2的交界位于积层体5的比上表面略低的位置处的侧面。
在各积层体5的上表面上,配置有1个可变阻抗元件4。可变阻抗元件4相互独立。可变阻抗元件4具有倾斜的形状,且具有相对于z轴而倾斜的侧面。可变阻抗元件4的侧面位于积层体5的侧面的第2部分5S2的延长线上。各可变阻抗元件4可以取用能够切换的2个阻抗值,包含沿着z轴而积层的多个层。可变阻抗元件4可以基于可变阻抗元件4的特征,包含任意的、种类各式各样的层。
可变阻抗元件4的例子包括包含2个铁磁体的MTJ(magnetic tunnel junction,磁隧道结)元件。图1所表示出的例子就是如此,以下记述基于可变阻抗元件4为MTJ元件的例子。以下,可变阻抗元件4有时会被称为MTJ元件4。
基于可变阻抗元件4为MTJ元件的例子,MTJ元件4包含铁磁体21、绝缘性的非磁体22及铁磁体23。铁磁体21位于积层体5的上表面上,非磁体22位于铁磁体21上,铁磁体23位于非磁体22上。在由磁存储装置1实施的正常动作中,铁磁体21的磁化方向不变,另一方面,铁磁体23的磁化方向可变。铁磁体21及23例如具有沿着贯通铁磁体21、非磁体22及铁磁体23的界面的方向的易磁化轴。铁磁体21、非磁体22及铁磁体23的组合表现出磁阻效应。具体来说,若铁磁体21及23的磁化方向平行,则MTJ元件4表现出最小的阻抗值。另一方面,若铁磁体21及23的磁化方向反平行,则MTJ元件表现出最大的阻抗值。表现出2个不同阻抗值的状态可以分别分配给2值数据。
若某大小的写入电流从铁磁体23流向铁磁体21,则铁磁体23的磁化方向与铁磁体21的磁化方向平行。另一方面,若某大小的写入电流从铁磁体21流向铁磁体23,则铁磁体23的磁化方向与铁磁体21的磁化方向反平行。
在各MTJ元件4的上表面上,设置有上覆膜26。上覆膜26是导电体,具有在存储单元3的形成期间保护MTJ元件4不被蚀刻的功能。上覆膜26具有倾斜的形状,且具有相对于z轴而倾斜的侧面。上覆膜26的侧面位于MTJ元件4的侧面的延长线上。上覆膜26具有上表面26T。
在各上覆膜26的上表面上,设置有导电体29。
各存储单元3中,在积层体5的侧面的第2部分5S2上、MTJ元件4的侧面上、上覆膜26的侧面上、及导电体29的侧面的一部分之上,设置有绝缘体28。绝缘体28遍及积层体5的侧面的第2部分5S2上、MTJ元件4的侧面上、上覆膜26的侧面上、及导电体29的侧面上而连续。绝缘体28的表面位于积层体5的侧面5S的第1部分5S1的延长线上,也就是说,例如,绝缘体28的侧面及积层体5的侧面的第1部分5S1连续。绝缘体28例如由含有硅氮化物及(或)硅氧化物的材料构成。
在磁存储装置1的比绝缘体13靠上的区域且为未设置积层体5、MTJ元件4、上覆膜26、绝缘体28、导电体29的部分,设置有绝缘体30。绝缘体30也可以含有2种以上材料。
磁存储装置1中若干部分的尺寸的相对关系满足以下所记述的关系。某积层体5的下表面5B与该积层体5旁边的积层体5的下表面5B具有间隔D1。上覆膜26的上表面26T到积层体5的下表面5B的z轴上的长度为L1。而且,满足1<L1/D1的关系。除此以外,上覆膜26的上表面26T的直径为R,也可以满足1<L1/R的关系。
接下来,对积层体5的一个例子进行记述。积层体5可以包含选择器。选择器例如可以为具有切换功能的2个端子间的切换元件。例如,在向2个端子间施加的电压为阈值以下的情况下,该切换元件呈“高阻抗”状态,例如非通电状态。在向2个端子间施加的电压为阈值以上的情况下,切换元件变成“低阻抗”状态,例如通电状态。也可以为无论电压是哪个极性,切换元件都具有该功能。也就是说,也可以为无论是被施加了正电压时还是被施加了负电压时,不取决于极性如何,切换元件都具有所述功能。该切换元件中可以含有选自由碲(Te)、硒(Se)及硫(S)所组成的群的至少1种以上硫族元素。或者,可以含有包含所述硫族元素的化合物即硫属化物。该切换元件也可以除此以外还含有选自由硼(B)、铝(Al)、镓(Ga)、铟(In)、碳(C)、硅(Si)、锗(Ge)、锡(Sn)、砷(As)、磷(P)、Sb(锑)所组成的群的至少1种以上元素。关于下述选择器,也可以采用所述双端子型切换元件。
在积层体5包含选择器的情况下,积层体5可以还包含隔着选择器的导电体。图2所表示出的例子中,积层体5包含选择器及2个导电体。如图2所示,积层体5包含导电体14、导电体14上的选择器15、及选择器15上的导电体16。导电体14及16例如用来抑制在选择器15中产生的热传导到其它层中。导电体14及16中一者或两者可以含有碳作为成分之一。在图2的例子中,导电体14的下表面14B相当于上文记述的积层体5的下表面5B。在图2的例子中,第1部分5S1与第2部分5S2的交界位于导电体16的侧面。
接下来,参照图2~图10,对第1实施方式的磁存储装置的制造方法进行记述。图3~图10依次表示出了磁存储装置1的制造步骤期间的状态,表示出了具有图2所示的结构的积层体5的磁存储装置1的制造步骤的状态。
如图3所示,在衬底2的上表面上形成绝缘体11、导电体12及绝缘体13。具体来说,首先,在绝缘体11上形成绝缘体13。继而,在绝缘体13中的计划要形成导电体12的区域,通过光刻步骤及反应性离子蚀刻(reactive ion etching)(RIE)等蚀刻,形成开口。通过在开口中形成导电体,而形成导电体12。
如图4所示,在通过到此为止的制造步骤所获得的结构的整个上表面上,依次积层导电体14a、层15a、导电体16a、铁磁体21a、非磁体22、铁磁体23a及导电体26a。导电体14a、层15a、导电体16a、铁磁体21a、非磁体22、铁磁体23a及导电体26a是在后续步骤中通过局部去除而分别加工成导电体14、选择器15、导电体16、铁磁体21、非磁体22、铁磁体23及上覆膜26的材料。
如图5所示,在导电体26a的整个上表面上形成掩模材33。关于图5,在部分(a)中,表示出了与图2的部分(a)相同的位置的沿着xz面的截面的结构,在部分(b)中,表示出了与图2的部分(b)相同的位置的沿着xy面的平面的结构。掩模材33具有掩模图案31,该掩模图案31会残存于计划要形成MTJ元件4的区域的上方;在掩模图案31以外的位置,具有开口32。开口32到达导电体26a。掩模图案31具有非常小的平面面积,以便使存储单元3具有较小的平面面积(沿着xy面的面的面积)。另外,相邻的掩模图案31的间隔较窄,以便高密度地形成存储单元3,例如使R1/D1≒1。因此,若干尺寸的相对关系成为如下情况。
掩模图案31的xy面上的直径R2与后面所要形成的导电体14的下表面14B的直径R1为相同程度。另外,导电体26a的上表面到导电体14a的下表面的z轴上的长度与上覆膜26的上表面26T到导电体14的下表面14B的z轴上的长度相同,为长度L1。因此,长度L1与直径R2的比L1/R2也和长度L1与直径R1的比L1/R1同样较高,例如大于1。
另外,较为理想的是将存储单元3的间隔形成得较窄,在所制造的磁存储装置1中,积层体5的间隔,更具体来说是积层体5的下表面5B的间隔D1较窄。相邻的掩模图案31的间隔D2也较窄,以便按照这种积层体5的下表面5B(导电体14的下表面14B)的间隔为D1的较窄间隔形成存储单元3。一般来说,起因于蚀刻的特性,经过蚀刻,存储单元3具有倾斜的形状,因此尽管掩模图案31的间隔D2会略微大于间隔D1,但间隔D2与间隔D1仍为相同程度。由此,长度L1与间隔D2的比L1/D2也和长度L1与间隔D1的比L1/D1同样较高。
如图6所示,对通过到此为止的制造步骤所获得的结构,使用掩模材33作为掩模,通过第1类型的蚀刻(第1类型蚀刻)进行蚀刻。第1类型蚀刻不会使作为被蚀刻对象的材料的磁特性较大程度地劣化,至少不会使作为被蚀刻对象的材料比下述第2类型的蚀刻(第2类型蚀刻)时有所劣化。第1类型蚀刻可以包括物理蚀刻,更具体来说,可以包括IBE(ionbeam etching,离子束蚀刻)。IBE是为了将铁磁体21a、非磁体22a及铁磁体23a分别加工成铁磁体21、非磁体22及铁磁体23而进行。离子束的轨迹例如相对于z轴而倾斜。
一般来说,IBE的离子束的角度越与z轴平行(相对于z轴具有越小的角度),通过蚀刻被磨削的材料越易非故意地再次沉积于周围的导电体及(或)绝缘体。另一方面,离子束的角度为相对于z轴具有越大的角度,离子束越会受到掩模图案31阻碍,而无法到达更深的位置(距衬底2更近的位置)。因此,距衬底2更近的层无法受到蚀刻,要想使距衬底2更近的层受到蚀刻,就需要较大的开口32(尤其是相邻的掩模图案31的间隔D2)。这样的话,离子束的角度会因折中(trade off)而受限。因此,要考虑再沉积的量、相邻的掩模图案31的间隔D2、被蚀刻对象的厚度,来决定离子束的角度。为了使铁磁体21a成为铁磁体21的形状(参照图1),蚀刻会以使离子束切实地到达铁磁体21a的整个侧面的方式,于若干过蚀刻条件下进行。
IBE无需能够蚀刻导电体14a、层15a及导电体16a。因此,离子束无需到达导电体14a的底面,而能以不满足该要件的角度进行照射。
如图7所示,通过持续进行图6的蚀刻,铁磁体21a、非磁体22a、铁磁体23a被加工成多个铁磁体21、多个非磁体22、多个铁磁体23。通过蚀刻,导电体26a变成多个孤立的部分26b,掩模图案31变成多个孤立的部分31a。经过蚀刻,部分31a具有比掩模图案31低的上表面。进而,通过蚀刻,导电体16a的上表面在相邻的铁磁体21之间的区域略微降低,在降低的部分形成凹处16b。部分31a的侧面、部分26b的侧面、铁磁体23的侧面、非磁体22的侧面、铁磁体21的侧面、及凹处16b的侧面连续,这些侧面的连续体具有倾斜的形状。
图6及图7的物理蚀刻也可以包括条件不同的2次以上物理蚀刻(例如,IBE)。无论是哪种蚀刻,都无需将比铁磁体21a低的位置的层作为对象。
如图8所示,在通过到此为止的制造步骤所获得的结构的整个上表面上,沉积绝缘体28a。绝缘体28a覆盖掩模图案31的部分31a的上表面及侧面、导电体26a的部分26b的侧面、铁磁体23的侧面、非磁体22的侧面、铁磁体21的侧面、以及凹处16b的内面。绝缘体28a包含部分28b、部分28c及部分28d。部分28b覆盖掩模图案31的部分31a的上表面。部分28c覆盖掩模图案31的部分31a的侧面、导电体26a的部分26b的侧面、铁磁体23的侧面、非磁体22的侧面、铁磁体21的侧面。部分28d覆盖凹处16b的内面。
如图9所示,通过到此为止的制造步骤所获得的结构被作为第2类型的蚀刻的对象。第2类型蚀刻能够形成高纵横比的结构,至少能够形成比第1类型蚀刻高的纵横比的结构。第2类型蚀刻例如包括RIE。RIE是为了将导电体14a、层15a及导电体16a加工成相互分离的多组导电体14、选择器15及导电体16而进行。RIE磨削对象结构的如下记述的部分。首先,RIE将绝缘体28a的部分28b(未图示)及掩模图案31的部分31a去除,使各部分26b的上表面降低而形成上覆膜26。另外,RIE将绝缘体28的部分28c削薄,结果,形成绝缘体28。进而,RIE将绝缘体28a的部分28d去除,继而,从部分28d被去除后的部分,蚀刻导电体14a、层15a及导电体16a。结果,导电体14a、层15a及导电体16a被加工成多个积层体5(导电体14、选择器15及导电体16)。
绝缘体28的各表面与对应的导电体14的侧面、选择器15的侧面、及导电体16的侧面的下部连续,另外,于导电体16a的侧面的上部,配置有绝缘体28。因此,导电体16a的侧面的上部的直径小于下部的直径,也就是说,通过RIE形成积层体5的侧面的第1部分5S1及第2部分5S2。
一般来说,RIE会使受到RIE的材料的磁特性劣化。在图9的RIE期间,MTJ元件4的侧面被绝缘体28覆盖,因此能够抑制或避免受到来自MTJ元件4侧面的RIE的影响而致使MTJ元件4的特性劣化。
图9的RIE也可以包括条件不同的2次以上RIE。
如图1所示,在各上覆膜26上形成有导电体29,并且形成有绝缘体30。
根据第1实施方式,能够以较高的集成度形成包含特性良好的MTJ元件4且纵横比较高的存储单元3。详细情况如下所述。为了由图6的结构中的导电体14a、层15a、导电体16a、铁磁体21a、非磁体22a及铁磁体23a形成如图2所示的MTJ元件4及积层体5,可以考虑通过对图6的结构进行1次(1种)蚀刻,而成形导电体14a、层15a、导电体16a、铁磁体21a、非磁体22a及铁磁体23a。对于蚀刻,可以考虑RIE及IBE作为候补。然而,无论是它们中的哪种方法,都如以下所记述的那样,无法以较高的集成度形成包含特性良好的MTJ元件且纵横比较高的存储单元。
若使用IBE,则比起使用RIE的情况,更能够形成特性良好的MTJ元件。然而,避免再沉积所需的相对于z轴角度较大的离子束如图10所示,在开口32中无法到达若干位于较低位置的要素,例如,层15a及导电体14a。因此,无法蚀刻靠下的导电体14a及层15a。若开口32(尤其是掩模图案31的间隔D2)变得更大,则离子束会到达开口32的更深的位置。然而,若须使掩模图案31的间隔D2则会妨碍存储单元3的间隔的缩小。尤其是,无法按照比L1/D1超过1这样的相互较窄的间隔,形成存储单元3。
若为了高集成度而使用间隔较窄的开口32,则离子束不得不相对于z轴具有更小的角度,以使离子束在较小的开口32中能够到达更低的位置。角度较小的离子束会导致大量的再沉积,大量的再沉积会导致铁磁体21与23通过再沉积于它们侧面上的物质而导通。这种铁磁体21及23的组合已无法作为MTJ元件4的一部分发挥功能。
另一方面,若使用RIE,则用来抑制再沉积的角度的离子束所无法到达的靠下的导电体及(或)绝缘体(例如层15a及导电体14a)也能够受到蚀刻。然而,一旦磁体受到RIE,其磁特性便会劣化,若因使用RIE而使铁磁体21及23的磁特性大幅度劣化,则存在MTJ元件4不具有所期望的特性的情况。
根据第1实施方式,铁磁体21a、非磁体22a及铁磁体23a通过蚀刻对象的劣化较少的IBE而蚀刻,导电体14a、层15a及导电体16a通过能够形成高纵横比的结构的RIE而蚀刻。通过采用IBE来蚀刻铁磁体21a、非磁体22a及铁磁体23a,受到RIE蚀刻的情况下的损伤便不会发生于铁磁体21a、非磁体22a及铁磁体23a,由此,能够形成性能比采用RIE加以蚀刻的情况下好的MTJ元件4。
另外,由于导电体14a、层15a及导电体16a是通过RIE而加工,因此IBE无需加工导电体14a、层15a及导电体16a。由此,离子束无需具有经由掩模材33的较小的开口32蚀刻导电体14a、层15a及导电体16a的情况下所需的较大角度。因此,能够避免由于离子束的角度较大而导致的再沉积,基于该点,也能够形成性能良好的MTJ元件4。另外,由于导电体14a、层15a及导电体16a无需通过IBE蚀刻,故而只要离子束能够加工铁磁体21a、非磁体22a及铁磁体23a,并且再沉积处于容许量范围内,则离子束的角度可以较大。若离子束的角度更大,则掩模图案31的间隔D2可以更小。若间隔D2可以更小,则能以更高的密度形成存储单元3。也就是说,能够形成高集成度的磁存储装置1。
由包含这种在形成阶段劣化较少的MTJ元件4的存储单元3及上覆膜26构成的结构能够具有超过1的纵横比,也能够具有3以上的纵横比。
另外,根据第1实施方式,在MTJ元件4的加工后,制造中的磁存储装置1受到RIE,但MTJ元件4的上表面被上覆膜26覆盖,侧面被绝缘体28的部分28b覆盖。因此,能够抑制或避免RIE使MTJ元件4劣化。
对本发明的若干实施方式进行了说明,但这些实施方式只是作为例子而提出,并非意图限定发明的范围。这些新颖的实施方式可以通过其他各种方式来实施,在不脱离发明主旨的范围内,可以进行各种省略、替换、变更。这些实施方式及其变化包含于发明的范围及主旨中,并且包含于权利要求书所记载的发明及其均等的范围内。

Claims (15)

1.一种磁存储装置的制造方法,包含如下步骤:
在衬底的上方,形成第1积层体;
在所述第1积层体上,形成包含第1铁磁体的第2积层体;
在所述第2积层体的上方,形成具有第1部分及开口的掩模;
通过经由所述开口而行进的离子束,蚀刻所述第2积层体;及
通过经由所述开口的反应性离子蚀刻,蚀刻所述第1积层体。
2.根据权利要求1所述的磁存储装置的制造方法,其中蚀刻所述第2积层体的步骤包含如下步骤:在所述第2积层体,形成从所述第2积层体的上表面到达下表面的孔,由此从所述第2积层体形成第3积层体;且
所述磁存储装置的制造方法还包含如下步骤:当蚀刻所述第1积层体之前,在所述第3积层体的侧面上形成绝缘体。
3.根据权利要求1所述的磁存储装置的制造方法,其中蚀刻所述第1积层体的步骤包含如下步骤:在所述第1积层体,形成从所述第1积层体的上表面到达下表面的孔。
4.根据权利要求1所述的磁存储装置的制造方法,其中所述离子束相对于与所述衬底的表面垂直的轴具有第1角度。
5.根据权利要求4所述的磁存储装置的制造方法,其中所述第1角度具有使所述离子束被所述掩模遮盖从而在所述开口内无法到达所述第1积层体的下表面的大小。
6.根据权利要求1所述的磁存储装置的制造方法,其中采用所述反应性离子蚀刻加以蚀刻的所述第1积层体的下表面与所述被蚀刻的所述第1积层体旁边的第4积层体的下表面的距离为D,
所述第2积层体的上表面到所述第1积层体的下表面的长度为L,
L/D>1。
7.根据权利要求6所述的磁存储装置的制造方法,其中所述第2积层体包含第1铁磁体、第2铁磁体、所述第1铁磁体与所述第2铁磁体之间的非磁体。
8.根据权利要求7所述的磁存储装置的制造方法,其中所述第1积层体包含选择器。
9.根据权利要求8所述的磁存储装置的制造方法,其中所述选择器若被施加未达第1值的电压,则表现出第1阻抗值,若被施加所述第1值以上的电压,则表现出第2阻抗值。
10.一种磁存储装置,具备:
衬底,具有沿着第1面的表面;及
所述衬底的所述表面的上方的第1存储单元及第2存储单元;且
所述第1存储单元及所述第2存储单元分别具备:
所述衬底的所述表面的上方的第1积层体;及
第2积层体,位于所述第1积层体上,包含第1铁磁体;
所述第1存储单元的所述第1积层体的下表面与所述第2存储单元的所述第1积层体的下表面的间隔为D,
所述第1存储单元的上表面到所述第1存储单元的所述第1积层体的下表面的长度为L,
L/D>1。
11.根据权利要求10所述的磁存储装置,其还具备所述第1存储单元的所述第2积层体的侧面上的第1绝缘体。
12.根据权利要求11所述的磁存储装置,其中所述第1绝缘体的表面位于所述第1存储单元的所述第1积层体的侧面的延长线上。
13.根据权利要求10所述的磁存储装置,其中所述第1存储单元的所述第2积层体包含第1铁磁体、第2铁磁体、所述第1铁磁体与所述第2铁磁体之间的非磁体。
14.根据权利要求13所述的磁存储装置,其中所述第1存储单元的所述第1积层体包含选择器。
15.根据权利要求14所述的磁存储装置,其中所述选择器若被施加未达第1值的电压,则表现出第1阻抗值,若被施加所述第1值以上的电压,则表现出第2阻抗值。
CN201910115049.4A 2018-09-06 2019-02-14 磁存储装置及其制造方法 Active CN110880548B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-166841 2018-09-06
JP2018166841A JP2020043104A (ja) 2018-09-06 2018-09-06 磁気記憶装置および磁気記憶装置の製造方法

Publications (2)

Publication Number Publication Date
CN110880548A true CN110880548A (zh) 2020-03-13
CN110880548B CN110880548B (zh) 2024-01-16

Family

ID=69720090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910115049.4A Active CN110880548B (zh) 2018-09-06 2019-02-14 磁存储装置及其制造方法

Country Status (4)

Country Link
US (1) US11217745B2 (zh)
JP (1) JP2020043104A (zh)
CN (1) CN110880548B (zh)
TW (1) TWI695524B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022049406A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 磁気記憶装置
CN114530550A (zh) 2020-11-23 2022-05-24 江苏鲁汶仪器有限公司 一种mram磁隧道结的刻蚀方法
TWI804225B (zh) * 2021-03-16 2023-06-01 日商鎧俠股份有限公司 磁性記憶裝置及磁性記憶裝置之製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150104882A1 (en) * 2013-10-10 2015-04-16 Avalanche Technology Inc. Fabrication method for high-density mram using thin hard mask
US20170243919A1 (en) * 2016-02-22 2017-08-24 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
WO2017155508A1 (en) * 2016-03-07 2017-09-14 Intel Corporation Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures
US20180040814A1 (en) * 2016-08-08 2018-02-08 SK Hynix Inc. Electronic device and method for fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159240A (ja) 2003-11-28 2005-06-16 Canon Inc 磁気メモリ及びその製造方法
KR101566863B1 (ko) 2011-08-25 2015-11-06 캐논 아네르바 가부시키가이샤 자기저항 소자의 제조 방법 및 자기저항 필름의 가공 방법
US9129690B2 (en) 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
JP2014049497A (ja) 2012-08-29 2014-03-17 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150104882A1 (en) * 2013-10-10 2015-04-16 Avalanche Technology Inc. Fabrication method for high-density mram using thin hard mask
US20170243919A1 (en) * 2016-02-22 2017-08-24 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
WO2017155508A1 (en) * 2016-03-07 2017-09-14 Intel Corporation Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures
US20180040814A1 (en) * 2016-08-08 2018-02-08 SK Hynix Inc. Electronic device and method for fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
L.M. EPHRATH: "《Reactive Ion Etching for VLSI》" *

Also Published As

Publication number Publication date
US11217745B2 (en) 2022-01-04
TW202011625A (zh) 2020-03-16
JP2020043104A (ja) 2020-03-19
TWI695524B (zh) 2020-06-01
US20200083443A1 (en) 2020-03-12
CN110880548B (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
TWI773212B (zh) 記憶裝置之製造方法
KR102346382B1 (ko) Mtj 메모리 디바이스를 제조하는 방법
CN106505146B (zh) 磁穿隧接面及三维磁穿隧接面数组
EP1793433B1 (en) Spacer structure in MRAM cell and method of its fabrication
US9362490B1 (en) Method of patterning MTJ cell without sidewall damage
EP3185185B1 (en) Multi-qubit device and quantum computer including the same
CN110880548B (zh) 磁存储装置及其制造方法
US9837603B1 (en) Post-etch encapsulation for a magnetoresistive device
CN111490153A (zh) 磁存储器件
US20140175580A1 (en) Magnetoresistive memory device and fabrictaion method
US11895928B2 (en) Integration scheme for three terminal spin-orbit-torque (SOT) switching devices
CN114068613A (zh) 半导体结构及其形成方法
US20230137421A1 (en) Mram bottom electrode shroud
TW201724593A (zh) 階梯式磁穿隧接面裝置,形成階梯式磁穿隧接面裝置之方法,及包括階梯式磁穿隧接面之裝置
US8629518B2 (en) Sacrifice layer structure and method for magnetic tunnel junction (MTJ) etching process
US20150069552A1 (en) Magnetic memory device and method of manufacturing the magnetic memory device
US20240324470A1 (en) Magnetic memory device
US11895925B2 (en) Magnetic memory device having an electrode continuously provided on a wiring
US20230292529A1 (en) Magnetic memory device
US20240099158A1 (en) Magnetic memory device
US20240099156A1 (en) Magnetic memory device
CN109560190B (zh) 包括低k介电材料的mram与其的制作方法
JP2019057553A (ja) 磁気記憶装置
CN111697131B (zh) Mram的制备方法
JP2023137495A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

GR01 Patent grant
GR01 Patent grant