KR20150004889A - 자기 저항 장치 제작 방법 - Google Patents

자기 저항 장치 제작 방법 Download PDF

Info

Publication number
KR20150004889A
KR20150004889A KR20147033104A KR20147033104A KR20150004889A KR 20150004889 A KR20150004889 A KR 20150004889A KR 20147033104 A KR20147033104 A KR 20147033104A KR 20147033104 A KR20147033104 A KR 20147033104A KR 20150004889 A KR20150004889 A KR 20150004889A
Authority
KR
South Korea
Prior art keywords
depositing
layer
hard mask
metal
electrically conductive
Prior art date
Application number
KR20147033104A
Other languages
English (en)
Inventor
사린 데쉬판데
산지브 아가월
케리 나겔
Original Assignee
에버스핀 테크놀러지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에버스핀 테크놀러지스, 인크. filed Critical 에버스핀 테크놀러지스, 인크.
Publication of KR20150004889A publication Critical patent/KR20150004889A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
    • Y10T29/49032—Fabricating head structure or component thereof
    • Y10T29/49048—Machining magnetic material [e.g., grinding, etching, polishing]
    • Y10T29/49052—Machining magnetic material [e.g., grinding, etching, polishing] by etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 저항 기반 장치를 제작하는 방법은 상부 전극 에칭 화학 반응에 대해 비활성이고 자성 스택 스퍼터 동안 낮은 스퍼터 수율을 갖는 금속 하드 마스크를 포함한다. 금속 하드 마스크는 포토 레지스트에 의해 패터닝되고 포토 마스크는 이어서 벗겨지고 상부 전극(자기 저항 기반 장치의 자성 물질 위에 가로 놓인)은 금속 하드 마스크에 의해 패터닝된다.

Description

자기 저항 장치 제작 방법{METHOD OF MANUFACTURING A MAGNETORESISTIVE DEVICE}
관련 출원의 상호 참조
본 출원은 여기에 참조로써 포함되어 있는, 2012년 4월 26일 출원된 미국 특허 가출원 제 61/638,957호의 이점을 주장한다.
여기에 설명된 예시적인 실시예들은 자기 저항 기반 장치를 제작하는 방법, 더 구체적으로, 자성 물질 스택(stack) 상에 또는 위에 배치된 전기 전도성 전극을 갖는 자기 저항 기반 장치를 제작하는 방법에 관한 것이다.
자전기 장치, 스핀 전자 장치, 및 스핀트로닉 장치(spintronic device)는 전자 스핀에 의해 대부분 야기되는 효과를 사용하는 장치에 대한 동의어들이다. 자전기 장치는 비휘발성, 신뢰할 수 있는, 내방사선성, 및 고밀도의 데이터 저장 및 검색을 제공하도록 많은 정보 장치들에서 사용된다. 많은 자전기 정보 장치들은 MRAM(Magnetoresistive Random Access Memory), 자성 센서들, 및 디스크 드라이브용 판독/기록 헤드를 포함하고, 이에 제한되지는 않는다.
일반적으로 MRAM은 자기 저항 메모리 요소들(비트)의 어레이를 포함한다. 각각의 자기 저항 메모리 요소는 일반적으로 자기 터널 접합(MTJ)과 같은 다양한 비자성층들에 의해 분리된 복수의 자성층들을 포함하는 구조를 갖고, 장치의 자기 상태에 따라 결정되는 전기 저항을 나타낸다. 정보는 자성층 내의 자화 벡터들의 방향으로서 저장된다. 하나의 자성층 내의 자화 벡터들은 자기로 고정되거나 또는 핀으로 고정되고(pin), 다른 자성층의 자화 방향은 각각 "평행한" 그리고 "역평행한"으로 불리는 동일한 방향 및 반대 방향 사이를 전환하는데 자유로울 수 있다. 평행한 자기 상태 및 역평행한 자기 상태에 대응하여, 자기 메모리 요소는 각각 낮은 전기 저항 상태 및 높은 전기 저항 상태를 갖는다. 따라서, 저항의 방향은 MTJ 장치와 같은 자기 저항 메모리 소자가 자기 메모리 소자 내에 저장된 정보를 제공하게 한다. 자유층을 프로그램하도록 사용되는 2개의 완전히 다른 방법들이 있다: 필드 스위칭 및 스핀-토크 스위칭. 필드 스위칭된 MRAM에서, MTJ 비트에 인접한 전류 운반 라인들은 자유층에 작용하는 자기장을 생성하도록 사용된다. 스핀-토크 MRAM에서, 스위칭은 MTJ 자체를 통해 전류 펄스에 의해 성취된다. 스핀 편극 터널링 전류에 의해 수반된 각 운동량은 자유층의 전환을 야기하고, (평행한 또는 역평행한) 최종 상태는 전류 펄스의 극성에 의해 결정된다. 스핀-토크 전달은 전류 흐름이 도메인 벽에 대해 실질적으로 수직일 때 전류가 단순한 와이어형 구조에서 그리고 인터페이스에 대해 실질적으로 수직으로 흐르도록, 패터닝되거나 또는 달리 배열되는 거대한 자기 저항 장치 및 MTJ 장치에서 발생하는 것으로 알려져 있다. 자기 저항을 나타내는 임의의 이러한 구조체는 스핀-토크 자기 저항 메모리 소자가 되도록 전위를 갖는다. 몇몇의 장치 디자인들에서, MTJ의 자유 자성층은 필름면 내에 자화를 갖는 안정된 자기 상태일 수 있고, 다른 경우에 안정된 상태는 평면에 대해 수직인 자화를 갖는다. 면내 장치(in-plane device)는 일반적으로 자유층의 면내 형상에 의해 규정된 자화 용이축(magnetic easy axis)을 갖고 수직 장치는 일반적으로 수직 용이축을 생성하는 수직 자기 이방성(PMA)을 갖는 물질을 이용한다.
비트 패턴 충실도(bit pattern fidelity)는 MRAM 성능에 있어서 매우 중요하다. MTJ 비트 에칭은 상부 전극 에칭(주로 화학적) 및 자기 스택 에칭(주로 물리적)을 포함한다. TEOS(tetra-ethyl-ortho-silane) 및 포토레지스트의 하드 마스크는 2가지 에칭들 하에서 잘 실행되지 않는다. 비트 형상은 상부 전극 에칭 동안 변경되고 그 패턴 충실도를 잃는다. 비트 형상에서의 이 변화는 높은 양태의 비율 비트들에 대해 두꺼운 포토레지스트의 사용에 의해 감소될 수 있지만, 두꺼운 포토레지스트는 불규칙적인 비트 형상을 야기하려고 붕괴하려는 경향이 있다.
따라서, 하드 마스크 및 높은 비트 패턴 충실도를 제공하는 자기 저항 기반 장치를 제작하는 방법이 필요하다. 또한, 예시적인 실시예들의 다른 바람직한 특징들 및 특성들은 수반된 도면 및 상술된 기술 분야 및 배경과 함께 고려되어, 차후의 상세한 설명 및 첨부된 청구항들로부터 명백해질 것이다.
자기 저항 기반 장치를 제작하는 방법은 포토레지스트로 직접 하드 마스크를 패터닝하여 높은 비트 패턴 충실도를 제공한다.
예시적인 실시예에서, 자기 저항 기반 장치를 제작하는 방법은 자성 물질층을 제공하는 단계와; 상기 자성 물질층 위에 금속층을 증착하는 단계와; 상기 금속층 위에 패터닝된 포토 레지스트를 증착하는 단계와; 전기 전도성 전극을 형성하도록 상기 패터닝된 포토 레지스트에 의해 덮이지 않은 상기 금속층을 에칭하는 단계와; 상기 패터닝된 포토 레지스트를 제거하는 단계; 및 자성 물질 스택(stack)을 형성하도록 상기 전기 전도성 전극에 의해 덮이지 않은 상기 자성 물질층을 에칭하는 단계를 포함한다.
다른 예시적인 실시예에서, 자기 저항 기반 장치를 제작하는 방법은 자성 물질층을 제공하는 단계와; 상기 자성 물질 위에 전기 전도층을 증착하는 단계와; 상기 전기 전도층 위에 금속 하드 마스크층을 증착하는 단계와; 상기 금속 하드 마스크층 위에 패터닝된 포토 레지스트를 증착하는 단계와; 금속 하드 마스크를 형성하도록 상기 패터닝된 포토 레지스트에 의해 덮이지 않은 상기 금속 하드 마스크층을 에칭하는 단계와; 상기 패터닝된 포토 레지스트를 제거하는 단계와; 전기 전도성 전극을 형성하도록 상기 금속 하드 마스크에 의해 덮이지 않은 상기 전기 전도층을 에칭하는 단계; 및 자성 물질 스택을 형성하도록 상기 전기 전도성 전극에 의해 덮이지 않은 상기 자성 물질층을 에칭하는 단계; 및 상기 금속 하드 마스크를 제거하는 단계를 포함한다.
또 다른 예시적인 실시예에서, 자기 저항 기반 장치를 제작하는 방법은 자성 물질층을 제공하는 단계와; 상기 자성 물질 위에 금속 물질층을 증착하는 단계와; 상기 금속 물질층 위에 패터닝된 포토 레지스트를 증착하는 단계와; 전기 전도성 전극을 형성하도록 상기 패터닝된 포토 레지스트에 의해 덮이지 않은 상기 금속 물질층을 에칭하는 단계와; 상기 패터닝된 포토 레지스트를 제거하는 단계; 및 자성 물질 스택을 형성하도록 상기 전기 전도성 전극에 의해 덮이지 않은 상기 자성 물질층을 에칭하는 단계를 포함한다.
본 발명은 이하에 다음의 도면들과 함께 설명될 것이고, 유사 도면 부호들은 유사한 요소들을 나타낸다.
도 1 내지 도 7은 제 1 예시적인 실시예에 따른 자기 저항 기반 장치의 제작의 단면도들.
도 8 내지 도 12는 제 2 예시적인 실시예에 따른 자기 저항 기반 장치의 제작의 단면도들.
도 13은 예시적인 실시예들에 따른 자기 저항 기반 장치를 제작하는 방법의 흐름도.
도 14는 제 1 예시적인 실시예에 따른 자기 저항 기반 장치를 제작하는 방법의 흐름도.
도 15는 제 2 예시적인 실시예에 따른 자기 저항 기반 장치를 제작하는 방법의 흐름도.
다음의 상세한 설명은 사실상 단지 예시적인 것이고 본 주제의 실시예 또는 이러한 실시예들의 적용 및 사용을 제한하도록 의도되지 않는다. 예로써 여기에 설명된 임의의 구현은 반드시 다른 구현들보다 바람직하거나 유리한 것으로서 해석되어서는 안 된다. 또한, 상기의 기술 분야, 배경, 간단한 요약, 또는 다음의 상세한 설명에 있는 임의의 명시적 또는 함축된 이론에 의해 경계가 생기는 것을 의도하지 않는다.
이 설명의 과정 중에, 유사 도면 부호들은 다양한 예시적인 실시예들을 설명하는 다른 도면들에 따라 유사한 요소들을 식별하기 위해 사용된다.
여기에 설명된 예시적인 실시예들은 다음과 같이 공지된 리소그래피 공정을 사용하여 제작될 수 있다. 집적 회로의 제작은 몇몇의 방식으로 상호 작용하는 물질의 일부 층들의 생성을 포함한다. 하나 이상의 이 층들은 패터닝될 수 있고 따라서 층의 다양한 영역들은 전기 부품 및 회로를 생성하도록 층 내에 또는 다른 층들에 상호 연결될 수 있는, 다른 전기 또는 다른 특성들을 갖는다. 이 영역들은 다양한 물질들을 선택적으로 도입하거나 또는 제거하여 생성될 수 있다. 이러한 영역들을 형성하는 패턴들은 종종 리소그래피 공정에 의해 생성된다. 예를 들어, 포토 레지스트 물질의 층은 웨이퍼 기판 위에 가로 놓인 층 상에 도포된다. (깨끗한 영역 및 불투명한 영역을 포함하는) 포토 마스크는 자외선, 전자 또는 x-선들과 같은 방사선 형태에 의해 포토 레지스트 물질을 선택적으로 노출시키도록 사용된다. 방사선에 노출된 포토 레지스트 물질 또는 방사선에 노출되지 않은 포토 레지스트 물질은 현상액의 도포에 의해 제거된다. 이어서 에칭액이 남아있는 레지스트에 의해 보호되지 않는 층에 도포될 수 있고, 레지스트가 제거될 때, 기판 위에 가로 놓인 층이 패터닝된다. 대안적으로, 애디티브법(additive process)이 또한 예를 들어, 템플레이트(template)로서 포토 레지스트를 사용하는 구조를 설치하여 사용될 수 있다.
하나의 양태에서, 본 발명들은 그 중에서도 자성 물질 스택(예를 들어, 자성 물질의 하나 이상의 층들) 상에 또는 위에 배치된 전기 전도성 전극을 갖는 자기 저항 기반 장치(예를 들어, 자기 저항 센서 또는 메모리 셀)를 제작하는 방법들에 관한 것이다. 하나의 실시예에서, 제작 방법들은 전기 전도성 물질의 하나 이상의 층들의 에칭을 통해 상부 전극을 형성, 규정 및/또는 패터닝하도록 금속 하드 마스크를 이용한다. 이러한 금속 하드 마스크는 전기 전도성 물질(들)의 에칭 공정 동안 전기 전도성 전극의 형성, 규정 및/또는 패터닝 동안 비교적 비활성이다. 예를 들어, 하나의 실시예에서, 금속 하드 마스크는 전기 전도성 물질들의 하나 이상의 층들의 에칭 공정(예를 들어, 화학적 에칭 공정 및/또는 기계적 에칭 공정)과 연관되는 10:1 이상인 선택성을 포함하고, 바람직한 실시예에서는, 20:1 이상인 선택성을 포함한다.
다른 실시예에서, 금속 하드 마스크는 또한 자기 저항 기반 장치(예를 들어, 센서 또는 메모리 셀)의 자성 물질 스택을 형성, 규정 및/또는 패터닝하도록 이용된다. 이 실시예에서, 금속 하드 마스크는 자성 물질 스택을 형성, 규정 및/또는 패터닝하는 자성 물질들의 하나 이상의 층들의 에칭 공정 동안 비교적 비활성이다. 예를 들어, 하나의 실시예에서, 금속 하드 마스크는 자성 물질들의 하나 이상의 층들의 화학적 에칭 공정 및/또는 기계적 에칭 공정과 연관되는 10:1 이상인 선택성을 포함하고, 바람직한 실시예에서는, 20:1 이상인 선택성을 포함한다.
하나의 실시예에서, 금속 하드 마스크는 하나 이상의 귀금속들 및/또는 그것들의 합금들, 예를 들어, 전이 금속들(예를 들어, Pt, Ir, Mo, W, Ru)과 귀금속의 합금들 및/또는 합금 AB(여기서 A = Pt, Ir, Mo, W, Ru 및 B = Fe, Ni, Mn)를 포함한다. 또한, 하나의 실시예에서, 금속 하드 마스크는 약 5-200Å, 바람직한 실시예에서, 약 10-200Å, 더 바람직한 실시예에서, 약 20-100Å의 두께 범위를 포함한다. 예를 들어, 금속 마스크는 PtMn 또는 IrMn으로 구성될 수 있고 예를 들어, 15-150Å 또는 20-100Å의 두께 범위를 포함한다.
특히, 다른 실시예에서, 자성 물질 스택의 형성, 규정 및/또는 패터닝 후의 금속 하드 마스크는 자성 물질 스택 상에 또는 위에 유지될 수 있고 그 후에 전기 전도성 전극(또는 전극의 부분)으로서 이용될 수 있다. 즉, 전기 전도성 물질들의 하나 이상의 층들의 에칭을 통한 전기 전도성 전극의 형성, 규정 및/또는 패터닝 후에, 금속 하드 마스크는 제거되지 않지만 전기 전도성 전극(또는 전극의 부분)으로서 이용된다. 이 실시예에서, 금속 하드 마스크의 물질은 자기 저항 기반 장치의 자성 물질 스택을 형성 또는 규정하는 자성 물질들의 하나 이상의 층들의 에칭 공정들(예를 들어, 화학적 에칭 공정 및/또는 기계적 에칭 공정)과 연관되어 충분히 선택적이고 뿐만 아니라 전기 전도성 전극으로서 기능하는 데 충분히 전도성이 있다. 예를 들어, 하나의 실시예에서, 금속 하드 마스크는 PtMn 및/또는 IrMn일 수 있다 - PtMn 및/또는 IrMn은 (ⅰ) 전기 전도성 합금들이고 (ⅱ) 자기 저항 기반 장치의 자성 물질 스택 물질들을 형성, 규정, 및/또는 제공하는 자성 물질들의 하나 이상의 층들의 특정한 에칭 공정들(예를 들어, 종래의 불소 및/또는 염소 기반 에칭 공정들)에 대해 비교적 저항적이다.
또 다른 양태에서, 본 발명들은 여기서 설명되고 및/또는 예시되는 임의의 기술들을 (전체 또는 부분적으로) 사용하여 제작된 자기 저항 기반 장치(예를 들어, 센서 또는 메모리 셀) 및/또는 자기 저항 기반 장치들의 어레이에 관한 것이다.
도 1(부분적으로 형성된 자기 저항 기반 장치(100)의 단면도)의 하나의 실시예를 참조하여, 금속 하드 마스크 층은 이제 공지되거나 또는 나중에 개발되는 임의의 기술, 예를 들어, 잘 알려진 종래의 기술들을 사용하여 전기 전도성 물질들의 하나 이상의 층들(104) 상에 증착, 성장, 스퍼터링 및/또는 제공(이후에 총체적으로 "증착된" 또는 형성)된다. 하나의 실시예에서, 금속 하드 마스크 층(102)은 전기 전도성 물질들(패터닝 후에 전기 전도성 전극을 형성하는)의 하나 이상의 층들(104) 및 자성 물질들(패터닝 후에 자성 물질 스택을 형성하는)의 하나 이상의 층들(106)의 에칭 공정 동안 비교적 비활성인 물질을 포함하고 그리고/또는 물질로 구성된다. 예를 들어, 하나의 실시예에서, 금속 하드 마스크 층(102)은 전기 전도성 물질들 및/또는 자성 물질들의 하나 이상의 층들의 화학적 에칭 공정 및/또는 기계적 에칭 공정과 연관되는 10:1 이상인 선택성을 갖는 물질을 포함하고 그리고/또는 상기 물질로 구성되고, 바람직한 실시예에서, 20:1 이상인 선택성을 포함한다.
상기에 시사된 바와 같이, 금속 하드 마스크 층(102)은 하나 이상의 귀금속들 및/또는 그것들의 합금들, 예를 들어, 전이 금속들(예를 들어, Pt, Ir, Mo, W, Ru)과 귀금속의 합금들 및/또는 합금 AB(여기서 A = Pt, Ir, Mo, W, Ru 및 B = Fe, Ni, Mn)를 포함되고 및/또는 상기 것들로 구성될 수 있다. 또한, 하나의 실시예에서, 금속 하드 마스크 층(102)은 약 5-200Å의 범위, 바람직한 실시예에서, 약 10-150Å의 범위, 더 바람직한 실시예에서, 약 20-100Å의 범위 내의 두께를 포함할 수 있다. 예를 들어, 금속 하드 마스크 층(102)은 PtMn 또는 IrMn을 포함할 수 있고 예를 들어, 15-150Å 또는 25-100Å의 두께 범위를 포함할 수 있다.
금속 하드 마스크 층(102)의 증착 후에, 포토 레지스트(208)는 금속 하드 마스크 층 상에 증착되고 형성될 전기 전도성 전극(도 2 참조)의 선택된 치수들과 일치하거나 또는 연관되는 사전결정된 치수들로 패터닝된다. 포토 레지스트(208)는 이제 공지되거나 또는 나중에 개발되는 임의의 기술, 예를 들어, 잘 알려진 종래의 증착 및 리소그래피 기술들을 사용하여 증착 및 패터닝될 수 있다.
도 3을 참조하여, 금속 하드 마스크 층(102)은 예를 들어, 금속 하드 마스크(302)를 형성 또는 제공하기 위해, 기계적 에칭을 통해 (예를 들어, 스퍼터 에칭 기술들을 통해) 에칭된다. 특히, 금속 하드 마스크 층(102)은 이제 공지되거나 또는 나중에 개발되는 임의의 에천트 및/또는 기술을 사용하여 - 예를 들어, 종래의 에천트들 및 기술들(예를 들어, 광 이미지 단부 지점 기술들)을 사용하여 에칭, 형성 및/또는 패터닝될 수 있다. 금속 하드 마스크 층(102)을 에칭하고, 금속 하드 마스크(302)를 형성, 규정 및/또는 제공하도록, 이제 공지되거나 또는 나중에 개발되든지 간에, 본 발명이 임의의 적합한 물질들 및 기술들을 이용할 수 있다는 것을 유념해야 한다.
(패터닝된 포토 레지스트에 의해 적어도 부분적으로 형성되는 사전결정된 패턴을 갖는) 금속 하드 마스크(302)를 형성한 후에, 예를 들어, 종래의 기술들을 사용하여, 포토 레지스트(208)를 제거하거나 또는 벗기는 것이 유리할 수 있다(도 4 참조). 여기서, 포토 레지스트(208)를 제거하거나 또는 벗겨서 패턴이 금속 하드 마스크 층(302)으로 이동된 후에, 그 다음의 프로세싱 동안 포토 레지스트(208)의 실패(예를 들어, 포토 레지스트의 "붕괴") 때문에 비트 또는 셀 패턴의 손실(예를 들어, 높은 종횡비)이 있을 것 같다.
도 5를 참조하면, 이어서 전기 전도성 물질들의 하나 이상의 층들(104)은 전기 전도성 전극(504)을 형성, 규정, 패터닝 및/또는 제공하도록 층의 특정한 부분들을 "보호하는" 금속 하드 마스크(302)에 의해 에칭된다. 전기 전도성 물질들(예를 들어, Ta 또는 Ta-TaN 합성물)의 하나 이상의 층들(104)은 이제 공지되거나 또는 나중에 개발되는 임의의 에천트들 및/또는 기술을 사용하여 - 예를 들어, 기계적 에천트들 및 기술들(예를 들어, 스퍼터 에천트들 및 기술들)을 사용하여 에칭, 형성 및/또는 패터닝될 수 있다. 전기 전도성 물질들의 하나 이상의 층들을 에칭하고, 전기 전도성 전극(504)을 형성, 규정 및/또는 제공하도록, 이제 공지되거나 또는 나중에 개발되든지 간에, 본 발명이 임의의 적합한 에천트들 및 기술들을 이용할 수 있다는 것을 유념해야 한다.
전기 전도성 물질들의 하나 이상의 층들(104)을 에칭하고 전기 전도성 전극(504)을 "보호"하도록 금속 하드 마스크(302)를 사용한 후에, 자성 물질들의 하나 이상의 층들(106)은 자성 물질 스택(606)을 형성, 규정, 패터닝 및/또는 제공하도록 에칭된다(도 6 참조). 자성 물질들의 하나 이상의 층들(106)은 이제 공지되거나 또는 나중에 개발되는 임의의 에천트들 및/또는 기술을 사용하여 - 예를 들어, 기계적 및/또는 화학적 기술들(예를 들어, 낮은 바이어스 전력 스퍼터 기술 또는 종래의 불소 및/또는 염소 기반 에칭 기술과 같은 화학적 에칭 기술)을 사용하여 - 에칭, 형성 및/또는 패터닝될 수 있다. 특히, 금속 하드 마스크(302) 및 전기 전도성 전극(504)은 자성 물질 스택(606)을 형성, 정의 및/또는 패터닝하는 동안 비교적 영향을 미치지 않는다. 여기서, 금속 하드 마스크(302)는 비교적 이러한 프로세싱에 대해 비활성이고 금속 하드 마스크(302)는 전기 전도성 전극(504)을 "보호"한다(예를 들어, 특히 이러한 프로세싱은 낮은 바이어스 전력 스퍼터 에칭 기술과 관련되어 이용되는 에너지들에서의 금속 하드 마스크의 스퍼터 수율 때문에 낮은 바이어스 전력 스퍼터 에칭 기술과 같은 - 기계적 에칭 기술을 이용함).
하나의 실시예에서, 자성 물질 스택(606)의 형성, 정의 및/또는 패터닝 후에, 금속 하드 마스크(302)는 노출된 전기 전도성 전극(504)에 대한 전기 접촉을 용이하게 하도록 제거 또는 벗겨질 수 있다(도 7 참조). 금속 하드 마스크(302)는 예를 들어, 종래의 기술들을 사용하여 제거 또는 벗겨질 수 있다. 실제로, 금속 하드 마스크(302)를 제거 또는 벗긴 후에, 노출된 전기 전도성 전극(504)은 컨덕터들(도시되지 않음) 및 이제 공지되거나 또는 나중에 개발되는 임의의 공정들 및/또는 구조들을 사용하여 완성된 자기 저항 기반 장치를 감지, 판독 및/또는 기록하도록 연결될 수 있다. 특히, 다른 실시예에서, 금속 하드 마스크(302)는 제거 또는 벗겨지지 않지만 자기 저항 기반 장치는 상기에 직접 설명된 바와 같이 완성된다.
상술된 바와 같이, 다른 실시예에서, 금속 하드 마스크 층(102)은 금속 하드 마스크(302)의 형성, 정의 및/또는 패터닝 후에 마스크(302) 및 전기 전도성 전극(504)(또는 그에 대한 부분) 둘 다의 역할을 할 수 있다. 예를 들어, 도 8(부분적으로 형성된 자기 저항 기반 장치(800)의 단면도)을 참조하여, 하나의 실시예에서, 금속 물질들의 하나 이상의 층들(804)은 자성 물질들의 하나 이상의 층들(106) 상에 증착된다. 금속 물질들의 하나 이상의 층들(106)은 자성 물질들의 하나 이상의 층들의 에칭 공정 동안(자성 물질 스택의 패터닝 형성 후에) 비교적 비활성인 하나 이상의 물질들을 포함하고 그리고/또는 구성된다. 예를 들어, 하나의 실시예에서, 금속 물질의 하나 이상의 층들(804)은 자성 물질들의 하나 이상의 층들의 화학적 에칭 공정 및/또는 기계적 에칭 공정과 연관되는 10:1 이상인 선택성을 갖는 물질들을 포함하고 그리고/또는 구성되고, 바람직한 실시예에서, 20:1 이상인 선택성을 포함한다.
금속 물질들의 하나 이상의 층들(804)은 하나 이상의 귀금속들 및/또는 그것들의 합금들, 예를 들어, 전이 금속들(예를 들어, Pt, Ir, Mo, W, Ru)과 귀금속의 합금들 및/또는 합금 AB(여기서 A = Pt, Ir, Mo, W, Ru 및 B = Fe, Ni, Mn)를 포함할 수 있고 그것들로 구성될 수 있다. 또한, 하나의 실시예에서, 금속 물질들의 하나 이상의 층들(804)은 약 50-300Å의 범위, 바람직한 실시예에서, 약 75-250Å의 범위, 더 바람직한 실시예에서, 약 100-200Å의 범위 내의 두께를 포함할 수 있다. 예를 들어, 금속 물질들의 하나 이상의 층들(804)은 PtMn 또는 IrMn으로 구성될 수 있고 예를 들어, 75-250Å 또는 100-200Å의 두께 범위를 포함할 수 있다.
금속 물질들의 하나 이상의 층들(804)의 증착 후에, 포토 레지스트(908)는 금속 물질들의 하나 이상의 층들(804) 위에 증착되고 형성될 전기 전도성 전극(1004)의 선택된 치수들과 일치하거나 또는 연관된 사전결정된 치수들로 패터닝된다(도 10 참조). 도 1 내지 도 7에 도시된 실시예와 유사하게, 포토 레지스트(908)는 이제 공지되거나 또는 나중에 개발되는 임의의 기술, 예를 들어, 잘 알려진 종래의 증착 및 리소그래피 기술들을 사용하여 증착 및 패터닝될 수 있다.
도 10을 참조하면, 금속 물질들의 하나 이상의 층들(804)은 금속 하드 마스크 - 전기 전도성 전극(1004)을 형성 또는 제공하도록, 예를 들어, 기계적 에칭을 통해 (예를 들어, 스퍼터 에칭 기술들을 통해) 에칭된다. 특히, 금속 물질들의 하나 이상의 층들(804)은 이제 공지되거나 또는 나중에 개발되는 임의의 에천트 및/또는 기술을 사용하여 - 예를 들어, 종래의 에천트들 및 기술들(예를 들어, 광 이미지 단부 지점 기술들)을 사용하여 에칭, 형성 및/또는 패터닝될 수 있다. 금속 물질들의 하나 이상의 층들(804)을 에칭하고, 금속 하드 마스크 - 전기 전도성 전극(1004) - 를 형성, 규정 및/또는 제공하도록, 이제 공지되거나 또는 나중에 개발되든지 간에, 본 발명이 임의의 적합한 물질들 및 기술들을 이용할 수 있다는 것을 유념해야 한다.
(패터닝된 포토 레지스트(908)에 의해 적어도 부분적으로 형성되는 사전결정된 패턴을 갖는) 금속 하드 마스크 및 전기 전도성 전극(1004)을 형성한 후에, 예를 들어, 종래의 기술들을 사용하여, 포토 레지스트(908)를 제거하거나 또는 벗기는 것이 유리할 수 있다(도 11 참조). 여기서, 포토 레지스트(908)를 제거하거나 또는 벗겨서 패턴이 금속 하드 마스크 층(908)으로 이동된 후에, 그 다음의 프로세싱 동안 포토 레지스트(908)의 실패(예를 들어, 포토 레지스트의 "붕괴") 때문에 비트 또는 셀 패턴의 손실(예를 들어, 높은 종횡비)이 있을 것 같다.
도 12를 참조하면, 전기 전도성 전극을 "보호"하도록 금속 하드 마스크 - 전기 전도성 전극(1004) - 를 사용하여, 자성 물질들의 하나 이상의 층들(106)은 자성 물질 스택(1206)을 형성, 규정, 패터닝 및/또는 제공하도록 에칭된다. 자성 물질들의 하나 이상의 층들(106)은 이제 공지되거나 또는 나중에 개발되는 임의의 에천트들 및/또는 기술을 사용하여 - 예를 들어, 기계적 및/또는 화학적 기술들(예를 들어, 낮은 바이어스 전력 스퍼터 기술 또는 종래의 불소 및/또는 염소 기반 에칭 기술과 같은 화학적 에칭 기술)을 사용하여 - 에칭, 형성 및/또는 패터닝될 수 있다. 특히, 금속 하드 마스크 - 전기 전도성 전극(1004)의 물질(들)은 자성 물질 스택(1206)을 형성, 정의 및/또는 패터닝하는 동안 비교적 영향을 미치지 않는다. 여기서, 금속 하드 마스크 - 전기 전도성 전극(1004)은 비교적 이러한 프로세싱에 대해 비활성이고 특히 이러한 프로세싱이 낮은 바이어스 전력 스퍼터 에칭 기술과 관련되어 이용되는 에너지들에서의 금속 하드 마스크의 스퍼터 수율 때문에 낮은 바이어스 전력 스퍼터 에칭 기술과 같은 - 기계적 에칭 기술을 이용하는 경우에 자성 물질들의 하나 이상의 층들(106)의 선택된 부분들을 "보호"한다.
자성 물질 스택(1206)의 형성, 규정 및/또는 패터닝 후에, 결과로 초래된 구조체는 자성 물질 스택(1206)의 위 또는 상에 배치되는 전기 전도성 전극(1204)이다(도 12 참조). 따라서, 이 실시예에서, 자성 물질 스택(1206)의 형성, 규정 및/또는 패터닝 후에, 금속 하드 마스크 - 전기 전도성 전극(1004) - 가 제거 또는 벗겨지고 전기 전도성 전극의 노출된 부분들은 컨덕터(감지, 판독 및/또는 기록 컨덕터들) 및 이제 공지되거나 또는 나중에 개발되는 임의의 공정들 및/또는 구조들을 사용하여 완성된 자기 저항 기반 장치에 연결될 수 있다.
따라서, 이 실시예에서, 금속 하드 마스크 - 전기 전도성 전극(1004) -의 물질들은 전기 전도성 전극(1204)으로서 기능하도록 충분히 전도성이 있고 뿐만 아니라 자기 저항 기반 장치(1200)의 자성 물질 스택(1206)을 형성 또는 규정하는 자성 물질들의 하나 이상의 층들(106)의 에칭 공정(예를 들어, 화학적 에칭 공정 및/또는 기계적 에칭 공정)과 연관되어 충분히 선택성이 있다. 예를 들어, 하나의 실시예에서, 금속 하드 마스크 - 전기 전도성 전극(1004) -는 (ⅰ) 전기 전도성 합금이고 (ⅱ) 자기 저항 기반 장치(1200)의 자성 물질 스택 물질들을 형성, 규정 및/또는 제공하는 자성 물질들의 하나 이상의 층들의 특정한 에칭 공정들(예를 들어, 종래의 불소 및/또는 염소 기반 에칭 공정들)에 대해 저항적인 PtMn 및/또는 IrMn을 포함할 수 있다.
여기에 설명되고 도시된 많은 발명들이 있다. 본 발명의 특정한 실시예들, 특징들, 속성들 및 이점들이 설명되고 도시되는 동안, 많은 다른 것들뿐만 아니라 본 발명들의 다른 및/또는 유사한 실시예들, 특징들, 속성들 및 이점들이 설명 및 도면들로부터 명백해진다는 것이 이해되어야 한다. 이와 같이, 본 발명의 상기 실시예들은 단지 예시적인 것이다. 실시예들은 명확한 형태들, 기술들, 물질들 및/또는 개시된 구성들로 본 발명을 제한하거나 또는 규명하려는 의도는 없다. 많은 수정들 및 변형들이 본 개시물에 비추어 가능하다. 다른 실시예들이 이용될 수 있고 작동 변경이 본 발명의 범위로부터 벗어나지 않고서 행해질 수 있다는 것이 이해된다. 이와 같이, 상기 실시예들의 설명이 설명 및 해설의 목적들을 위해 나타나있기 때문에 본 발명의 범위는 상기 설명으로만 제한되지 않는다.
중요하게, 본 발명은 임의의 단일 양태 또는 실시예 또는 이러한 양태들 및/또는 실시예들의 임의의 조합 및/또는 치환 중 어느 것으로도 제한되지 않는다. 게다가, 본 발명의 양태들의 각각 및/또는 본 발명의 실시예들은 홀로 또는 본 발명의 하나 이상의 다른 양태들 및/또는 실시예들과 결합하여 이용될 수 있다. 간결성을 위해서, 많은 치환 및 조합이 여기에 개별적으로 논의되고 및/또는 설명되지 않을 것이다.
도 13 내지 도 15는 자기 저항 기반 장치를 제작하기 위한 방법들(1300, 1400, 1500)의 예시적인 실시예들을 설명하는 흐름도들이다. 설명의 목적들을 위해, 방법들(1300, 1400, 1500)의 다음의 설명은 도 1 내지 도 12와 관련되어 상술된 요소들로 언급할 수 있다. 방법들(1300, 1400, 1500)이 임의의 수의 추가의 또는 대안적인 과제를 포함할 수 있고, 도 13 내지 도 15에 나타낸 과제는 도시된 순서로 수행될 필요는 없고, 방법들(1300, 1400, 1500)은 여기에 상세히 설명되지 않은 추가의 기능을 갖는 더 포괄적인 절차 또는 공정에 포함될 수 있다는 것이 이해되어야 한다. 게다가, 도 13 내지 도 15에 나타낸 하나 이상의 과제는 의도된 전체 기능이 온전히 남아있는 한 방법들(1300, 1400, 1500)의 실시예로부터 생략될 수 있다.
도 13의 흐름도를 참조하면, 자기 저항 기반 장치를 제작하는 제 1 예시적인 실시예는 자성 물질층을 제공하는 단계(1302)와; 상기 자성 물질층 위에 금속층을 증착하는 단계(1304)와; 상기 금속층 위에 패터닝된 포토 레지스트를 증착하는 단계(1306)와; 전기 전도성 전극을 형성하도록 상기 패터닝된 포토 레지스트에 의해 덮이지 않은 상기 금속층을 에칭하는 단계(1308)와; 상기 패터닝된 포토 레지스트를 제거하는 단계(1310); 및 자성 물질 스택을 형성하도록 상기 전기 전도성 전극에 의해 덮이지 않은 상기 자성 물질층을 에칭하는 단계를 포함한다.
제 2 예시적인 실시예(도 14 참조)는 자성 물질층을 제공하는 단계(1402)와; 상기 자성 물질 위에 전기 전도층을 증착하는 단계(1404)와; 상기 전기 전도층 위에 금속 하드 마스크층을 증착하는 단계(1406)와; 상기 금속 하드 마스크층 위에 패터닝된 포토 레지스트를 증착하는 단계(1408)와; 금속 하드 마스크를 형성하도록 상기 패터닝된 포토 레지스트에 의해 덮이지 않은 상기 금속 하드 마스크층을 에칭하는 단계(1410)와; 상기 패터닝된 포토 레지스트를 제거하는 단계(1412)와; 전기 전도성 전극을 형성하도록 상기 금속 하드 마스크에 의해 덮이지 않은 상기 전기 전도층을 에칭하는 단계(1414); 및 자성 물질 스택을 형성하도록 상기 전기 전도성 전극에 의해 덮이지 않은 상기 자성 물질층을 에칭하는 단계(1416)를 포함하고; 금속 하드 마스크가 바람직하게 남아있는 경우에 금속 하드 마스크는 선택적으로 제거될 수 있다.
제 3 예시적인 실시예(도 15 참조)는 자성 물질층을 제공하는 단계(1502)와; 상기 자성 물질 위에 금속 물질층을 증착하는 단계(1504)와; 상기 금속 물질층 위에 패터닝된 포토 레지스트를 증착하는 단계(1506)와; 전기 전도성 전극을 형성하도록 상기 패터닝된 포토 레지스트에 의해 덮이지 않은 상기 금속 물질층을 에칭하는 단계(1508)와; 상기 패터닝된 포토 레지스트를 제거하는 단계(1510); 및 자성 물질 스택을 형성하도록 상기 전기 전도성 전극에 의해 덮이지 않은 상기 자성 물질층을 에칭하는 단계(1512)를 포함한다.
예시적인 실시예들의 비트 형태는 얇은 금속 하드 마스크의 사용에 의한 에칭을 통해 포토레지스트 패터닝으로부터 유지되고, 더 두꺼운 포토레지스트를 허용하고 이에 따라 높은 종횡비 상부 전극 높이에 대한 요구된 레지스트 종횡비를 임계 치수(CD) 비로 개선한다. 포토레지스트 동안 또는 두꺼운 포토레지스트 두께에 의해 야기된 에칭 동안 패턴 붕괴는 제거되고, 포토 충실도(photo fidelity)가 향상된다.
여기에 개시된 설명된 예시적인 실시예들이 다양한 메모리 또는 센서 구조체들 및 그것들을 제작하는 방법들에 관한 것일지라도, 본 발명은 매우 다양한 반도체 공정들 및/또는 장치들에 적용할 수 있는 본 발명의 창의적인 양태들을 설명하는 예시적인 실시예들을 제한하는 것이 불필요하다. 따라서, 본 발명이 여기에 교시된 이점을 갖는 숙련자에게 명백한 다르지만 상응하는 방법들로 수정될 수 있고 수행될 수 있기 때문에, 상기 개시된 특정한 실시예들은 단지 예시적인 것이고 본 발명의 제한하는 것으로서 고려되어서는 안 된다. 게다가, 설명된 층들의 두께는 개시된 두께 값들로부터 벗어날 수 있다. 따라서, 상기 설명은 제시된 특정한 형태로 본 발명을 제한하도록 의도되지 않지만, 대조적으로, 숙련자가 가장 넓은 형태에서 본 발명의 정신 및 범위로부터 벗어나지 않고서 숙련자들이 다양한 변화, 치환 및 대체할 수 있다는 것이 이해되도록 첨부된 청구항들에 의해 규정된 바와 같이 본 발명의 정신 및 범위 내에 포함될 수 있는 바와 같이 이러한 대안물들, 수정 및 등가물들을 포함하도록 의도된다.
이점들, 다른 장점들 및 문제들에 대한 해결책들은 특정한 실시예들에 관해 상기에 설명되어 있다. 그러나, 발생하거나 또는 더 분명해지는 임의의 이점, 장점, 또는 해결책을 야기할 수 있는 이점, 장점, 문제들에 대한 해결책들, 및 임의의 요소(들)는 임의의 또는 모든 청구항들의 중요한, 필요한 또는 필수적인 특징 또는 요소로서 해석되지는 않는다. 여기서 사용된 바와 같이, 용어들 "포함하다", "포함하는" 또는 그것의 다른 변형은 비배타적인 포함을 포함하기 위해 의도되고, 공정, 방법, 규약 또는 요소들의 리스트를 포함하는 장치는 이러한 요소들만을 포함하지 않지만 이러한 공정, 방법, 규약 또는 장치에 대해 내제되거나 또는 분명히 나열되지 않은 다른 요소들을 포함할 수도 있다.
적어도 하나의 예시적인 실시예가 상술된 상세한 설명에 제시되어 있지만, 많은 변형들이 존재하는 것이 이해되어야한다. 예시적인 실시예 또는 예시적인 실시예들이 단지 예들이고, 임의의 방식으로 본 발명의 범위, 적용 가능성, 또는 구성을 제한하도록 의도되지 않는다는 것이 또한 이해되어야한다. 오히려, 상술된 상세한 설명은 숙련자에게 본 발명의 예시적인 실시예를 구현하기 위한 편리한 로드 맵을 제공할 것이고, 첨부된 청구항들에서 제시된 바와 같이 본 발명의 범위로부터 벗어나지 않고서 예시적인 실시예에서 설명된 요소들의 기능 및 정렬에서 다양하게 변할 수 있다는 것이 이해된다.

Claims (20)

  1. 자기 저항 기반 장치를 제작하는 방법에 있어서,
    자성 물질층을 제공하는 단계와;
    상기 자성 물질층 위에 금속층을 증착하는 단계와;
    상기 금속층 위에 패터닝된 포토 레지스트를 증착하는 단계와;
    전기 전도성 전극을 형성하도록 상기 패터닝된 포토 레지스트에 의해 덮이지 않은 상기 금속층을 에칭하는 단계와;
    상기 패터닝된 포토 레지스트를 제거하는 단계; 및
    자성 물질 스택(stack)을 형성하도록 상기 전기 전도성 전극에 의해 덮이지 않은 상기 자성 물질층을 에칭하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  2. 제 1 항에 있어서, 금속층을 증착하는 단계는 상기 전기 전도성 전극의 에칭에 대해 비활성인 물질을 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  3. 제 2 항에 있어서, 물질을 증착하는 단계는 상기 전기 전도층의 에칭에서 10:1 초과인 선택성을 갖는 물질을 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  4. 제 1 항에 있어서, 상기 금속층을 증착하는 단계는 하나 이상의 귀금속들, 또는 하나 이상의 귀금속들 및 그것들의 합금을 포함하는 상기 금속층을 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  5. 제 1 항에 있어서, 상기 금속층을 증착하는 단계는 15-150Å 범위 내의 두께를 갖는 금속 하드 마스크(metal hard mask)를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  6. 제 1 항에 있어서, 금속 하드 마스크를 증착하는 단계는 PtMn 및 IrMn 중 적어도 하나를 포함하는 금속 하드 마스크를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  7. 제 1 항에 있어서, 금속 하드 마스크를 증착하는 단계는 Pt, Ir, Mo, W, Ru 및 합금 AB(여기서 A는 Pt, Ir, Mo, W, Ru을 포함하고 B는 Fe, Ni, Mn을 포함함)로 구성된 그룹으로부터 선택된 원소들 중 적어도 하나를 포함하는 금속 하드 마스크를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  8. 자기 저항 기반 장치를 제작하는 방법에 있어서,
    자성 물질층을 제공하는 단계와;
    상기 자성 물질 위에 전기 전도층을 증착하는 단계와;
    상기 전기 전도층 위에 금속 하드 마스크층을 증착하는 단계와;
    상기 금속 하드 마스크층 위에 패터닝된 포토 레지스트를 증착하는 단계와;
    금속 하드 마스크를 형성하도록 상기 패터닝된 포토 레지스트에 의해 덮이지 않은 상기 금속 하드 마스크층을 에칭하는 단계와;
    상기 패터닝된 포토 레지스트를 제거하는 단계와;
    전기 전도성 전극을 형성하도록 상기 금속 하드 마스크에 의해 덮이지 않은 상기 전기 전도층을 에칭하는 단계; 및
    자성 물질 스택을 형성하도록 상기 전기 전도성 전극에 의해 덮이지 않은 상기 자성 물질층을 에칭하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  9. 제 8 항에 있어서, 상기 금속 하드 마스크층을 증착하는 단계는 상기 전기 전도층의 에칭에 대해 비활성인 물질을 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  10. 제 9 항에 있어서, 물질을 증착하는 단계는 상기 전기 전도층의 에칭에서 10:1 초과인 선택성을 갖는 물질을 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  11. 제 8 항에 있어서, 상기 금속 하드 마스크를 증착하는 단계는 하나 이상의 귀금속들, 또는 하나 이상의 귀금속들 및 그것들의 합금을 포함하는 상기 금속 하드 마스크를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  12. 제 8 항에 있어서, 상기 금속 하드 마스크를 증착하는 단계는 15-150Å 범위 내의 두께를 갖는 금속 하드 마스크를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  13. 제 8 항에 있어서, 상기 금속 하드 마스크를 증착하는 단계는 PtMn 및 IrMn 중 적어도 하나를 포함하는 금속 하드 마스크를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  14. 제 8 항에 있어서, 상기 금속 하드 마스크를 증착하는 단계는 Pt, Ir, Mo, W, Ru 및 합금 AB(여기서 A는 Pt, Ir, Mo, W, Ru을 포함하고 B는 Fe, Ni, Mn을 포함함)로 구성된 그룹으로부터 선택된 원소들 중 적어도 하나를 포함하는 금속 하드 마스크를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  15. 자기 저항 기반 장치를 제작하는 방법에 있어서,
    자성 물질층을 제공하는 단계와;
    상기 자성 물질 위에 금속 물질층을 증착하는 단계와;
    상기 금속 물질층 위에 패터닝된 포토 레지스트를 증착하는 단계와;
    전기 전도성 전극을 형성하도록 상기 패터닝된 포토 레지스트에 의해 덮이지 않은 상기 금속 물질층을 에칭하는 단계와;
    상기 패터닝된 포토 레지스트를 제거하는 단계; 및
    자성 물질 스택을 형성하도록 상기 전기 전도성 전극에 의해 덮이지 않은 상기 자성 물질층을 에칭하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  16. 제 15 항에 있어서, 상기 금속 물질층을 증착하는 단계는 상기 전기 전도성 전극의 에칭에 대해 비활성인 물질을 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  17. 제 16 항에 있어서, 물질을 증착하는 단계는 상기 전기 전도층의 에칭에서 10:1 초과인 선택성을 갖는 물질을 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  18. 제 15 항에 있어서, 상기 금속 하드 마스크를 증착하는 단계는 하나 이상의 귀금속들, 또는 하나 이상의 귀금속들 및 그것들의 합금을 포함하는 상기 금속 하드 마스크를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  19. 제 15 항에 있어서, 상기 금속 하드 마스크를 증착하는 단계는 15-150Å 범위 내의 두께를 갖는 금속 하드 마스크를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
  20. 제 15 항에 있어서, 상기 금속 하드 마스크를 증착하는 단계는 PtMn 및 IrMn 중 적어도 하나를 포함하는 금속 하드 마스크를 증착하는 단계를 포함하는 자기 저항 기반 장치 제작 방법.
KR20147033104A 2012-04-26 2013-04-26 자기 저항 장치 제작 방법 KR20150004889A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261638957P 2012-04-26 2012-04-26
US61/638,957 2012-04-26
PCT/US2013/038390 WO2013163531A1 (en) 2012-04-26 2013-04-26 Method of manufacturing a magnetoresistive device

Publications (1)

Publication Number Publication Date
KR20150004889A true KR20150004889A (ko) 2015-01-13

Family

ID=49483921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20147033104A KR20150004889A (ko) 2012-04-26 2013-04-26 자기 저항 장치 제작 방법

Country Status (4)

Country Link
US (2) US9023219B2 (ko)
KR (1) KR20150004889A (ko)
CN (1) CN104471646B (ko)
WO (1) WO2013163531A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837306B2 (en) * 2015-12-21 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and manufacturing method thereof
CN107546323B (zh) * 2016-06-29 2020-09-08 上海磁宇信息科技有限公司 一种磁性隧道结钽掩模的制备方法
WO2019094545A1 (en) 2017-11-09 2019-05-16 Everspin Technologies, Inc. Integrated circuit with magnetoresistive devices and fabrication methods therefor
US11211553B2 (en) 2019-09-17 2021-12-28 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating such devices
US11502247B2 (en) 2020-12-28 2022-11-15 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating magnetoresistive devices

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019590A1 (en) * 2001-08-21 2003-03-06 Seagate Technology Llc Enhanced ion beam etch selectivity of magnetic thin films using carbon-based gases
JP4192075B2 (ja) * 2002-11-28 2008-12-03 株式会社東芝 磁気記憶装置の製造方法
US7105361B2 (en) * 2003-01-06 2006-09-12 Applied Materials, Inc. Method of etching a magnetic material
US6713802B1 (en) * 2003-06-20 2004-03-30 Infineon Technologies Ag Magnetic tunnel junction patterning using SiC or SiN
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
JP4111274B2 (ja) * 2003-07-24 2008-07-02 キヤノンアネルバ株式会社 磁性材料のドライエッチング方法
US7444740B1 (en) * 2005-01-31 2008-11-04 Western Digital (Fremont), Llc Damascene process for fabricating poles in recording heads
US7381343B2 (en) 2005-07-08 2008-06-03 International Business Machines Corporation Hard mask structure for patterning of materials
US7423282B2 (en) * 2006-07-06 2008-09-09 Infineon Technologies Ag Memory structure and method of manufacture
US7672093B2 (en) 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
US7696551B2 (en) 2007-09-20 2010-04-13 Magic Technologies, Inc. Composite hard mask for the etching of nanometer size magnetic multilayer based device
US9136463B2 (en) 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7936027B2 (en) 2008-01-07 2011-05-03 Magic Technologies, Inc. Method of MRAM fabrication with zero electrical shorting
CN102089819B (zh) * 2008-01-29 2013-06-05 株式会社爱发科 磁性设备制造方法
US20100032642A1 (en) * 2008-08-06 2010-02-11 Chanro Park Method of Manufacturing a Resistivity Changing Memory Cell, Resistivity Changing Memory Cell, Integrated Circuit, and Memory Module
JP4459286B2 (ja) * 2008-08-08 2010-04-28 防衛省技術研究本部長 赤外線検知器
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US20100304504A1 (en) * 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device
US8722543B2 (en) * 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
KR20150112979A (ko) * 2013-01-31 2015-10-07 에버스핀 테크놀러지스, 인크. 자기저항 디바이스를 제조하는 방법

Also Published As

Publication number Publication date
CN104471646B (zh) 2018-06-26
CN104471646A (zh) 2015-03-25
WO2013163531A1 (en) 2013-10-31
US20140190933A1 (en) 2014-07-10
US20150079699A1 (en) 2015-03-19
US9023219B2 (en) 2015-05-05

Similar Documents

Publication Publication Date Title
US10847715B2 (en) Magnetoresistive device and method of manufacturing same
US11778919B2 (en) Magnetoresistive stack/structure and method of manufacturing same
US10056544B2 (en) Isolation of magnetic layers during etch in a magnetoresistive device
US20150079699A1 (en) Method of manufacturing a magnetoresistive device
US20140212993A1 (en) Method of manufacturing a magnetoresistive device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application