KR101831725B1 - 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화 - Google Patents

수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화 Download PDF

Info

Publication number
KR101831725B1
KR101831725B1 KR1020167018799A KR20167018799A KR101831725B1 KR 101831725 B1 KR101831725 B1 KR 101831725B1 KR 1020167018799 A KR1020167018799 A KR 1020167018799A KR 20167018799 A KR20167018799 A KR 20167018799A KR 101831725 B1 KR101831725 B1 KR 101831725B1
Authority
KR
South Korea
Prior art keywords
ferromagnetic layer
layer
free
memory
magnetic tunnel
Prior art date
Application number
KR1020167018799A
Other languages
English (en)
Other versions
KR20160087914A (ko
Inventor
찰스 씨. 쿠오
브라이언 에스. 도일
아리지트 레이초우두리
록사나 골리자데 모자라드
칸 오구즈
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160087914A publication Critical patent/KR20160087914A/ko
Application granted granted Critical
Publication of KR101831725B1 publication Critical patent/KR101831725B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H01L21/8239—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

추가적 강자성 층을 구현함으로써 수직 자기 터널 접합(MTJ)의 성능을 향상시키기 위한 기술이 개시된다. 추가적 강자성 층은 예를 들어 수직 MTJ의 고정 강자성 층 또는 자유 강자성 층 내에 또는 다른 경우 그에 근접하여 구현될 수 있다. 몇몇 실시예들에서, 추가적 강자성 층은 비자성 스페이서와 함께 구현되고, 여기서 추가적 강자성 층 및/또는 스페이서의 두께는 수직 MTJ의 평행 상태와 반 평행 상태 사이의 에너지 장벽을 충분히 균형화시키기 위해 조절될 수 있다. 몇몇 실시예들에서, 추가적 강자성 층은 그것의 자화가 고정 강자성 층의 자화와 반대가 되도록 구성된다.

Description

수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화{BALANCING ENERGY BARRIER BETWEEN STATES IN PERPENDICULAR MAGNETIC TUNNEL JUNCTIONS}
딥-서브마이크론(deep-submicron) 공정 노드들(예를 들어, 32 nm 및 그 이상)에서의 집적 회로 설계는 수많은 어려운 도전들을 수반하고, 트랜지스터들 또는 메모리 소자들과 같은 마이크로 전자 공학 부품들을 수용하는 회로들은 이러한 수준에서의 특별히 까다로운 문제들, 예를 들어 최적 소자 파라미터들 및 회로 성능을 가진 소형 소자 피처들을 달성하는 데에 관한 문제들을 직면하고 있다. 계속되는 공정 스케일링(scaling)은 그와 같은 문제들을 악화시키는 경향이 있다.
도 1a는 그 평행 상태에서의 종래 수직 자기 터널 접합(MTJ)의 단면 구성도이다.
도 1b는 그 반 평행 상태에서의 도 1a의 종래 수직 MTJ의 단면 구성도이다.
도 2a는 이상적 수직 MTJ에 대한 외부 자계의 함수로서 저항을 예시하는 히스테리시스 다이어그램이다.
도 2b는 도 2a의 이상적 수직 MTJ에 대한 에너지 다이어그램이다.
도 2c는 도 1a-1b의 종래의 수직 MTJ에 대한 외부 자계의 함수로서 저항을 예시하는 히스테리시스 다이어그램이다.
도 2d는 도 1a-1b의 종래의 수직 MTJ에 대한 에너지 다이어그램이다.
도 3a는 본 발명의 실시예에 따라서 구성되는, 그 평행 상태에서의 수직 MTJ의 단면 구성도이다.
도 3b는 본 발명의 실시예에 따라서 구성되는, 그 반 평행 상태에서의 도 3a의 수직 MTJ의 단면 구성도이다.
도 4a는 본 발명의 또 다른 실시예에 따라서 구성되는, 그 평행 상태에서의 수직 MTJ의 단면 구성도이다.
도 4b는 본 발명의 실시예에 따라서 구성되는, 그 반 평행 상태에서의 도 4a의 수직 MTJ의 단면 구성도이다.
도 5는 본 발명의 실시예에 따라서 구성되는 수직 MTJ를 구현하는 예시적 집적 회로의 투시 구성도이다.
도 6은 본 발명의 예시적 실시예에 따라서 구성되는 하나 이상의 수직 MTJ들을 포함하는 집적 회로 구조들 또는 소자들과 함께 구현되는 컴퓨팅 시스템을 도해한다.
추가적 강자성 층을 그 중에 구현함으로써 수직 MTJ(magnetic tunnel junction)의 성능을 향상시키기 위한 기술이 개시된다. 추가적 강자성 층은, 예를 들어 수직 MTJ의 고정 강자성 층(fixed ferromagnetic layer) 또는 자유 강자성 층(free ferromagnetic layer) 중의 어느 하나 내에 또는 다른 경우 그에 근접하여 구현될 수 있다. 몇몇 실시예들에서, 추가적 강자성 층은 비자성 스페이서(non-magnetic spacer)와 함께 구현되는데, 여기서 추가적 강자성 층 및/또는 스페이서의 두께는 수직 MTJ의 평행과 반 평행(anti-parallel) 상태들 사이의 에너지 장벽을 충분히 균형화하기 위해 조절될 수 있다. 몇몇 실시예들에서, 추가적 강자성 층은 자신의 자화가 고정 강자성 층의 자화와 반대 방향이 되도록 구성된다. 추가적 강자성 층은, 예를 들어 수직 MTJ의 평행 상태와 반 평행 상태 사이의 에너지들의 고유 오프셋(intrinsic offset)을 완화하거나 제거하기 위해 이용될 수 있으며, 그에 의해 저항-외부 자계 히스테리시스의 중심을 더 잘 잡고, 상태들 사이의 에너지 장벽을 균형화하고, 및/또는 다른 방식으로 수직 MTJ의 성능을 개선한다. 기술은 예를 들어 MTJ 소자의 이진 속성으로부터 이익을 얻을 수 있는 메모리 소자들, 센서들, 디스크 구동 판독 헤드들, 및/또는 기타 회로에서 구현될 수 있다.
전체 개관
MTJ 소자는 그 저항이 프로그램가능한 자기저항성 소자(magnetoresistive device)이고 또한 가해진 자계에 응답하여 높은 비저항 또는 낮은 비저항 상태 중 하나로 설정될 수 있다. 이러한 두 가지 상태 사이의 저항 차이는 일반적으로 MR 비(magnetoresistance ratio)로 지칭되는데, 이 비는 소자가 그로부터 만들어진 물질들 및 온도에 의존하여, 예를 들어 10% 미만으로부터 수백 % 이상까지의 범위를 가질 수 있다. 전형적 MTJ 소자 구성은 제각기 고정 및 자유 층들로서 지칭되는 두 개의 강자성 층 사이에 끼여 있는 터널링 산화물로 된 절연체 층을 포함한다. 자유 층에서의 자계 방향은 MTJ 소자가 높은 비저항 상태에 또는 낮은 비저항 상태에 있을지를 결정한다. 2진수 0은 그 저항을 낮은 비저항 상태로 변화시킴으로써 MTJ 소자에 저장될 수 있고, 2진수 1은 그 저항을 높은 비저항 상태로 변화시킴으로써 저장될 수 있다. 유리하게는, 어떠한 정적 전력도 일단 설정된 저항 상태를 유지하는 데에 요구되지 않는다. 절연체 층이 충분히 얇으면, 전자들은 절연체 층을 통하여 양자 터널링 효과에 의해 하나의 강자성 층에서 다른 강자성 층으로 넘어갈 수 있다.
주어진 MTJ의 2개의 강자성 층은 전형적으로 자기 이방성 - 이들의 자기 속성들의 방향 종속성 - 을 나타낸다. 주어진 강자성 층의 자기 이방성은, (1) 벌크 기반 이방성(예를 들어, 결정성 이방성; 형상 이방성); 및/또는 (2) 인터페이스 기반 이방성을 포함하는 여러 소스들로부터 유래할 수 있는데, 이것들에만 제한되지는 않는다. 그것의 구성 요소 강자성 층들의 자화 방향에 좌우되어, 주어진 MTJ는 (1) 평면 내 자기 이방성; 또는 (2) 평면 외 자기 이방성 중 어느 하나를 나타내는 것으로 분류될 수 있다. 평면 내 MTJ는 자화의 방향이 2개의 강자성 층의 평면을 따르는 것이다. 반대로, 평면 외 (수직) MTJ는 자화의 방향이 구성 요소 강자성 층들의 평면과 직교하는 것이다. 2개의 강자성 층은 이들의 제각기의 자화들이 동일 방향 - 평행(P) 상태 - 으로 또는 반대 방향들 - 반 평행(AP) 상태 - 로 정렬되도록 구성될 수 있다.
도 1a는 그 평행(P) 상태에서의 종래 수직 MTJ(100)의 단면 구성도이다. 도 1b는 그 반 평행(AP) 상태에서의 도 1a의 수직 MTJ(100)의 단면 구성도이다. 알 수 있는 것처럼, 수직 MTJ(100)는 도시된 바와 같이 적층된, 제1(고정) 강자성 층(120), 절연체 층(130), 및 제2(자유) 강자성 층(140)을 포함하는 층상 구조이다. 때때로 피닝된(pinned) 것으로 언급되는 고정 층은 정상적으로는 그 자화(MFixed)에서의 변화를 겪지 않는다 - 그 자화 방향은 고정된 채로 남아 있고, 기준 역할을 한다. 반면에, 때때로 다이내믹한 것으로 언급되는 자유 층은 그 자화 방향(MFree)에서의 변화를 겪는다.
도 1a에서, 고정 강자성 층(120)과 자유 강자성 층(140)은 동일 방향으로의 자화들 - 제각기 MFixed 및 MFree - 를 갖는다(수직 MTJ가 그 P 상태에 있음). P 상태에서, 자화에 평행하게 배향되는 스핀들을 가진 전자들(스핀업(spin-up) 전자들)은 쉽게 고정 강자성 층(120)으로부터 절연체 층(130)을 통하여 자유 강자성 층(140)으로 넘어가는 반면, 자화에 대해 반 평행하게 배향되는 스핀들을 가진 전자들(스핀다운(spin-down) 전자들)은 강하게 산란된다. 스핀업 전자들은, 자유 강자성 층(140)에서 이용 가능한 충분히 많은 수의 점유되지 않은 스핀업 상태들이 있기 때문에 절연체 장벽(130)를 통하여 터널링할 수 있다. 그 결과, P 상태 MTJ(100)는 자화에 평행하게 배향된 스핀들을 가진 전자들에 대한 낮은 비저항 및 자화에 반 평행하게 배향된 스핀들을 가진 전자들에 대한 높은 비저항을 갖는다. 달리 말하면, 전자들은, AP 상태에서보다는 수직 MTJ(100)의 P 상태(낮은 저항 상태)에서 절연체 층(130)을 통하여 터널링할 가능성(전류가 통할 가능성)이 높은데, 이것에 대한 논의가 이하 뒤따라온다.
도 1b에서, MFixed 및 MFree 는 반대 방향들을 가진다(수직 MTJ(100)가 그 AP 상태에 있다). AP 상태에서, 양쪽 유형의 스핀들을 가진 전자들(스핀업 및 스핀다운 전자들)이 강하게 산란된다. 양자 터널링은, (도 1a와 관련하여 앞서 논의된 P 상태와 비교하여) 이용 가능한 스핀업 상태들이 적기 때문에 이런 경우에 억제된다. 그 결과, AP 상태 MTJ(100)는 스핀 배향에 상관없이 전자들에 대해 높은 비저항을 갖는다. 달리 말하면, 전자들은 P 상태에서보다 수직 MTJ(100)의 AP 상태(높은 저항 상태)에서 절연체 층(130)을 통하여 터널링할 가능성(전류가 통할 가능성)이 작다.
이전에 주목된 것처럼, 주어진 수직 MTJ는 그 자유 강자성 층의 자화 MFree(예를 들어, 자화의 방향)가 바뀔 수 있도록(예를 들어, 플립(flip)되도록) 설계될 수 있다. MFree를 플립하는 맥락 하에서, 수직 MTJ는 이상적으로는 도 2a와 2b에 다양하게 묘사된 대로 행동할 것이다. 도 2a는 이상적 수직 MTJ에 대하여 외부 자계(
Figure 112016067508940-pat00001
)의 함수로서 저항(R)을 예시하는 히스테리시스 다이어그램이다. 알 수 있는 바와 같이, R-H 히스테리시스는 이상적 수직 MTJ에 대해 제로에 중심이 잘 잡힌다. 그러므로, 알 수 있는 바와 같이, 자유 강자성 층의 자화 MFree를 플립하고 또한 따라서 그 P로부터 그 AP 상태로 이상적 수직 MTJ를 스위칭하는 데에 필요한 외부 자계의 세기는 MFree를 플립하고 따라서 AP로부터 P 상태로 스위칭하는 데에 요구되는 크기와 동일 크기를 갖는다.
도 2b는 도 2a의 이상적 수직 MTJ에 대한 에너지 다이어그램이다. 알 수 있는 바와 같이, 이상적 수직 MTJ의 P 상태의 및 AP 상태의 제각기의 에너지들은 동등하고, 그러므로 어떤 상태도 다른 것보다 에너지 측면에서 더 선호되지 않는다(예를 들어, 더 낮은 에너지의 것이 아니다). 따라서, 이상적 수직 MTJ의 P 및 AP 상태들 사이의 에너지 장벽은 AP로부터 P로의 및 P로부터 AP로의 스위칭이 동일한 상대적 에너지 요구들로 달성되도록 된다. 이를테면, 이상적 수직 MTJ가 예를 들어 자기저항성 메모리 소자(예를 들어, 자기저항성 랜덤-액세스 메모리, MRAM)에서 구현되는 것이라면, AP에서 P 상태로의 (및 유사하게 P로부터 AP 상태로의) 스위칭 동안 메모리 소자의 비휘발성을 보장하는 데에 요구되는 최소 에너지 장벽은 약 60 kT(예를 들어, 대칭적 에너지 요구들)이다. 기타 예시적 에너지 장벽 값들은 주어진 응용에 의존할 것이고, 자기저항성 메모리 소자의 예시적 맥락은 청구된 발명에 대한 제한이 아니라 이것에 대한 예시적 목적을 위해 의도된 것이다.
그러나, 실세계 제한/제약 조건들은 종래 MTJ 설계들이 도 2a-2b에 도시된 이상화를 달성하는 것을 금지하거나 배제한다. 그 대신에, 종래 MTJ 설계들(예를 들어, 도 1a-1b의 것과 같은 것)은 수많은 어려운 문제들과 관련된다. 이를테면, 도 2c-2d에 다양하게 묘사된 대로, 수직 MTJ들은 자신들의 P와 AP 상태들 사이의 에너지 장벽에서 고유 오프셋을 갖는데, 이는 도 2a-2b에 다양하게 묘사된 이상적 성능을 금지하거나 배제시킨다. 더욱 상세하게는, 도 2c는 도 1a-1b의 종래 수직 MTJ(100)에 대해 외부 자계(
Figure 112016067508940-pat00002
)의 함수로서 저항(R)을 예시하는 히스테리시스 다이어그램이다. 알 수 있는 것처럼, 도 2a에 의해 나타내어진 이상화와 비교하여, 여기서 R-H 히스테리시스는 비제로 값(예를 들어,
Figure 112016067508940-pat00003
)에 중심을 둔다. 그러므로, 알 수 있는 바와 같이, 자유 강자성 층(140)의 자화 MFree를 플립하고 그러므로 그 P 상태로부터 그 AP 상태로 수직 MTJ(100)을 스위칭하는 데에 필요한 외부 자계의 세기는, MFree를 플립하고 그러므로 그 AP 상태로부터 그 P 상태로 수직 MTJ(100)를 스위칭하는 데에 요구되는 것보다 실질적으로 더 큰 크기를 갖는다. 따라서, 실질적으로 더 많은 에너지가, 그 높은 저항 상태(AP 상태)에서 그 낮은 저항 상태(P 상태)로 MTJ(100)을 스위칭하는 데에 그런 것보다 그 낮은 저항 상태(P 상태)에서 그 높은 저항 상태(AP 상태)로 종래의 수직 MTJ(100)를 스위칭하는 데에 (더 강하게 가해지는 외부 자계를 통해) 소모되어야만 한다.
도 2d는 도 1a-1b의 종래 수직 MTJ(100)에 대한 에너지 다이어그램이다. 알 수 있는 것처럼, 수직 MTJ(100)의 P 상태의 상대적 에너지는 그 AP 상태보다 더 낮다(예를 들어, 에너지 측면에서 더 선호된다). 따라서, 수직 MTJ(100)의 P와 AP 상태들 사이의 에너지 장벽은 AP에서 P로의 스위칭이 P로부터 AP로의 스위칭과 비교하여 실질적으로 상이한 (예를 들어, 더 작은) 에너지 요구들로 달성되도록 된다. 이를테면, 수직 MTJ(100)가 예를 들어 자기저항성 메모리 소자(예를 들어, 자기저항성 랜덤-액세스 메모리, MRAM)에서 구현된다면, AP에서 P 상태로 스위칭하는 동안 비휘발성을 보장하는 데에 요구되는 최소 에너지 장벽은 (그것이 도 2a-2b를 참조하여 상기에 논의된 이상적 MTJ에 대해 그런 것처럼) 약 60 kT에 남아 있을 것이다. 그러나, 종래 수직 MTJ(100)에 고유한 비대칭 에너지 장벽의 결과로서, P에서 AP 상태로의 스위칭은 실질적으로 더 큰 에너지 양(예를 들어, AP에서 P로의 스위칭에 대해 요구되는 최소 에너지의 4배 이상)을 요구할 것이다. 결과적으로, 수직 MTJ(100)는 P 상태(더 낮은 저항 및 더 낮고 더 안정적 에너지 상태)를 달성하고 이 상태에 남아 있기 쉬운 경향이 있다. 그러므로, 알 수 있는 바와 같이, 종래 MTJ(100)의 P와 AP 상태들 사이의 스위칭에 요구되는 총 에너지는 이상적 수직 MTJ의 더 효율적인 스위칭에 요구되는 것보다 실질적으로 더 크다.
종래 수직 MTJ(100)의 에너지 장벽에서의 고유 오프셋을 해결하기 위한 노력에 사용될 수 있는 한 접근법은 고정 강자성 층(120)의 면적 대 자유 강자성 층(140)의 면적의 상대적 비를 변경하는 것을 수반한다. 그러나, 그러한 접근법은 패터닝 복잡도를 도입할 것이고, 그에 따라 생산 오차들 및 제조 비용들을 증가시킬 가능성이 크다.
그러므로, 및 본 발명의 실시예에 따라서, 수직 자기 터널 접합(MTJ)의 성능은 그것의 설계에서 추가적 강자성 층을 포함시킴으로써 향상될 수 있다. 추가적 강자성 층은, 예를 들어 수직 MTJ의 고정층 또는 자유층 중 하나 내에 또는 다른 경우 그에 근접하여 포함될 수 있다. 몇몇 그와 같은 실시예들에서, 추가적 강자성 층은 자신과 근접 강자성 층(자유층 또는 고정층) 사이에 배치된 비자성 스페이서와 함께 구현될 수 있다. 하나 이상의 실시예들에서, 추가적 강자성 층은, 수직 MTJ의 P와 AP 상태들 사이의 고유 비대칭 에너지 장벽을 부분적으로 또는 전체적으로 보상하는 내부 자계를 도입하고, 그에 의해 고유 에너지 오프셋을 완화하고 및/또는 다른 방식으로 감소시킨다. 몇몇 예시적 사례들에서, MTJ 내의 추가적 강자성 층에 의해 산출되는 자계는: (1) R-H 히스테리시스의 중심을 더 잘 잡고 (예를 들어, 도 2a의 이상적 시나리오에 접근하고 및/또는 달성함); 및/또는 (2) P와 AP 상태들 사이의 에너지 장벽의 균형을 더 잘 이루는 것(예를 들어, 도 2b의 이상적 시나리오에 접근하고 및/또는 달성하는 것)을 돕는다.
하나 이상의 본 발명의 실시예들에 따라서, 여기서 개시된 기술은, 예를 들어, 비휘발성 메모리들(예를 들어, 자기저항성 랜덤-액세스 메모리, MRAM; 스핀 전달 토크 메모리, STTM) 및 휘발성 메모리들(예를 들어, 스태틱 랜덤-액세스 메모리, SRAM; 다이내믹 랜덤-액세스 메모리, DRAM)을 포함하지만 이것들에만 국한되지는 않는 독립형 또는 내장형/온-보드 메모리 회로들에 구현될 수 있다. 본 발명의 실시예에 따라서 구성되는 MTJ 소자들에 대한 다수의 응용들이 본 개시에 비추어 보면 분명해질 것이다. 하나의 특정 예시적 경우에서, 본 발명의 실시예에 따라서 구현되는 MTJ들은 작고 스케일링 가능한 메모리 셀들을 달성하는데 사용될 수 있다. 기타 실시예들에서, 여기서 개시된 기술들은 예를 들어 디스크 구동 판독 헤드들에 구현될 수 있다. 기타 적절한 응용들은 본 개시에 비추어 볼 때 분명해질 것이고, 청구된 발명은 임의의 특별한 사용에만 제한되도록 의도된 것은 아니다.
본 개시에 비추어 보아 알 수 있는 바와 같이, 여기서 기술된 여러 기법들과 관련된 수많은 장점들이 있다. 이를테면, 몇몇 특정한 예시적 실시예들에서, 여기서 개시된 여러 기술들 중 하나 이상은: (1) 비트 스케일로 더 좋은(예로, 더 높은) 열 안정성을 달성하는 것; (2) 수직 MTJ의 P와 AP 상태들 사이의 에너지 장벽에서의 고유 오프셋을 완화하거나 및/또는 다른 방식으로 감소시키는 것; (3) 수직 MTJ의 R-H 히스테리시스의 중심을 더 잘 잡는 것; (4) 수직 MTJ의 P와 AP 상태들 사이의 더 효율적인 및/또는 편리한 스위칭; 및/또는 (5) 비교적 단순한 소자 패터닝을 유지하고, 그에 의해 생산 오차들 및 제조 비용들을 최소화하는 것을 위해 이용될 수 있다. 다른 이점들은 본 개시에 비추어 보아 분명해질 것이고, 청구된 발명은 임의의 특별한 것에만 제한되도록 의도된 것은 아니다.
(이미지에 대한) 전송 전자 현미경 검사, (편극 감지를 위한) 자력 현미경검사 및/또는 발광 전자 현미경 검사 및 (자기 모멘트를 검출하기 위한) 자력계와 같은 것들을 이용하는 회로 또는 기타 구조/소자들의 검사가 본 발명의 실시예에 따라서 구성된 MTJ들이 존재한다는 것을 보여주는데 사용될 수 있다.
구조와 작동
본 발명의 하나 이상의 실시예들에 따라서, 추가적 강자성 층(이하에, 오프셋 층)은 수직 MTJ 구조의 설계에 포함될 수 있다. 몇몇 실시예들에서, 오프셋 층은 수직 MTJ의 고정 강자성 층 내에 또는 다른 경우 그에 근접하여 구현될 수 있는 반면, 다른 실시예들에서는 오프셋 층은 수직 MTJ의 자유 강자성 층 내에 또는 다른 경우 그에 근접하여 구현될 수 있다. 임의의 그와 같은 실시예들에서, 오프셋 층은 예를 들어 자신과 자신에 근접한 강자성 층(고정층 또는 자유층) 사이의 비자성 스페이서와 함께 구현될 수 있다.
도 3a는 본 발명의 실시예에 따라서 구성되는, 그 평행(P) 상태에서의 수직 MTJ(200)의 단면 구성도이다. 도 3b는 본 발명의 실시예에 따라서 구성된, 그 반 평행(AP) 상태에서의 도 3a의 수직 MTJ(200)의 단면 구성도이다. 이 예시적 구성에서 알 수 있는 것처럼, MTJ(200)는 고정 강자성 층(220)과 자유 강자성 층(240) 사이에 끼여 있는 절연체 층(230)을 포함한다. 게다가, MTJ(200)는 오프셋 층(260)과 고정 강자성 층(220) 사이에 끼여 있는 비자성 스페이서(250)를 포함한다. 오프셋 층(260)의 자화 MOffset은 본 발명의 실시예에 따라서, 고정 강자성 층(220)의 자화와 반대일 수 있다. P 상태(도 3a) 및 AP 상태(도 3b) 모두에서, 오프셋 층(260)은, 몇몇 실시예들에서 R-H 히스테리시스를 시프트하고(예를 들어, 더 좋은 중심을 잡고), P 상태의 에너지를 증가시키고 및/또는 AP 상태의 에너지를 감소시키고(예를 들어, P와 AP 상태들 사이의 에너지 장벽을 더 잘 균형화하고), 및/또는 다른 방식으로 수직 MTJ(200)의 성능을 개선하는 (그 자화 MOffset에 의한) 추가의 내부 자계를 도입한다. 따라서, 수직 MTJ(200)의 성능은 몇몇 그와 같은 실시예들에서, 도 2a-2b와 관련하여 상기에 논의한 이상적 수직 MTJ 성능에 접근하거나 다른 방식으로 그와 근사하게 될 수 있다. 본 발명에 비추어 보아 분명해지는 것처럼, MOffset의 크기는 주어진 응용에 대해 적합한 대로 선택되고, 조절되고, 또는 다른 방식으로 튜닝될 것이다.
(후술하는 바와 같이) 도 3a-3b 및/또는 도 4a-4b에 도해된 여러 예시적 실시예들 중 임의의 것에서, 오프셋 층(260)은 철, 코발트, 니켈, 이것들의 합금들, 전이 금속-반금속(metalloid) 합금들(예를 들어, 붕소와 같은 반금속을 가진 전이 금속), 및/또는 임의의 기타 적절한 강자성 물질들과 같은 하나 이상의 강자성 물질들을 포함하지만, 이것들에만 제한되는 것은 아니다. 몇몇 실시예들에서, 오프셋 층(260)은 고정 강자성 층(220) 및/또는 자유 강자성 층(240)의 치수들에 필적할 만한 하나 이상의 치수들(예를 들어, 표면적; 두께)을 가질 수 있다. 몇몇 예시적 실시예들에서, 오프셋 층(260)은, 예를 들어 나노미터 범위(예를 들어, 수십 옹스트롬에서 수백 나노미터 범위)의 두께를 가질 수 있고, 하나의 특정 예시적 실시예에서 약 1-100 nm의 범위에 있을 수 있다. 몇몇 기타 예시적 실시예들에서, 오프셋 층(260)은 옹스트롬 범위(예를 들어, 약 0.1-1 nm)의 두께를 가질 수 있고, 및/또는 단분자층(monolayer)으로 구현될 수 있다. 몇몇 실시예들에서, 오프셋 층(260)은, 예를 들어 임의의 적절한 피착 기법(예를 들어, 화학 기상 증착(CVD), 물리 기상 증착(PVD), 스퍼터 피착, 분자선 에피택시(MBE), 또는 기타 적절한 피착 공정/수단)에 의해 피착된 박막으로서 구현될 수 있다. 또 다른 실시예들에서, 오프셋 층(260)은 임의의 적절한 피착에 의해 피착된 다중 물질 층으로 구현될 수 있는데, 여기서 다중 층은 동일 물질 또는 상이한 물질들(강자성 물질들, 또는 강자성 물질들과 비강자성 물질들의 조합)일 수 있다. 몇몇 실시예들에서, 오프셋 층(260)은 자신의 자화가 실질적으로 자신의 표면과 직교하도록 (예를 들어, 자화 MOffset의 방향이 오프셋 층(260)의 평면과 수직이 되도록) 자기 이방성을 나타낼 수 있다. 오프셋 강자성 층(260)을 위한 기타 적절한 물질들, 기하 구조들, 및/또는 구성들이 본 개시에 비추어 보아 분명할 것이고, 청구된 발명은 임의의 특별한 물질, 기하 구조 또는 구성에만 제한되도록 의도된 것은 아니다.
게다가, (후술하는 바와 같이) 도 3a-3b, 및/또는 도 4a-4b에 도해된 여러 예시적 실시예들 중 임의의 것에서, 고정 강자성 층(220) 및/또는 자유 강자성 층(240)은 통상적으로 행해진 것처럼 구현될 수 있고, 예를 들어 오프셋 층(260)과 관련하여 상기에 논의된 동일 강자성 물질들 중 임의의 하나 이상을 포함할 수 있다. 몇몇 실시예들에서, 고정 강자성 층(220) 및/또는 자유 강자성 층(240)은 오프셋 층(260)의 치수들과 필적할 만한 하나 이상의 치수들(예를 들어, 표면적; 두께)을 가질 수 있다. 몇몇 예시적 실시예들에서, 고정 강자성 층(220) 및/또는 자유 강자성 층(240)은 예를 들어 나노미터 범위(예를 들어, 수십 옹스트롬)의 두께를 가질 수 있고, 하나의 특정 예시적 실시예에서 약 1-100 nm 보다 작거나 그와 동등한 범위에 있을 수 있다. 몇몇 기타 예시적 실시예들에서, 고정 강자성 층(220) 및/또는 자유 강자성 층(240)은 옹스트롬 범위(예를 들어, 약 0.1-1 nm)의 두께를 가질 수 있고 및/또는 단분자층으로서 구현될 수 있다. 앞서 오프셋 층(260)과 관련하여 논의된 것처럼, 고정 강자성 층(220) 및/또는 자유 강자성 층(240)은 예를 들어 앞서 언급된 임의의 적절한 피착 기법에 의해 피착된 박막으로서 구현될 수 있다. 또 다른 실시예들에서, 고정 강자성 층(220) 및/또는 자유 강자성 층(240)은 임의의 적절한 피착에 의해 피착된 다중 물질 층으로 구현될 수 있는데, 여기서 다중 층은 동일 물질 또는 상이한 물질들(강자성 물질들, 또는 강자성 물질들과 비강자성 물질들의 조합)일 수 있다. 몇몇 실시예들에서, 각각의 고정 강자성 층(220) 및/또는 자유 강자성 층(240)은 자신의 자화가 실질적으로 자신의 표면과 직교하도록 (예를 들어, 자화 MFixed 및 MFree의 방향이 제각기 고정층(220)과 자유층(240)의 평면과 수직하도록) 자기 이방성을 나타낼 수 있다. 고정 강자성 층(220) 및/또는 자유 강자성 층(240)을 위한 기타 적절한 물질들, 기하 구조들 및/또는 구성들은 본 개시에 비추어 보아 분명할 것이고, 청구된 발명은 임의의 특별한 물질, 기하 구조 및/또는 구성에만 제한되도록 의도된 것은 아니다.
또한, (후술하는 바와 같이) 도 3a-3b, 및/또는 도 4a-4b에 도해된 여러 예시적 실시예들 중 임의의 것에서, 통상적으로 행해지는 것처럼, 절연체 층(230)은 수직 MTJ(200)의 고정 강자성 층(220)과 자유 강자성 층(240) 사이에 포함될 수 있다. 절연체 층(230)은 임의의 적절한 유전 물질 또는 물질들(예를 들어, 산화물들, 질화물들, 기타 등등)일 수 있고, 몇몇 특정한 예시적 실시예들에서 마그네슘 산화물, 알루미늄 산화물, 하프늄 산화물, 하프늄 실리콘 산화물, 란탄 산화물, 란탄 알루미늄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 이트륨 산화물, 납 스칸듐 탄탈 산화물, 및 PZN(lead zinc niobate), 및/또는 비자성적이고 충분한 양자 터널링을 허용하는 기타 매개체/물질일 수 있다. 절연체 층(230)은 강자성 층들(220, 240 및/또는 260)의 치수들과 필적할 만한 하나 이상의 치수들(예를 들어, 표면적; 두께)을 가질 수 있다. 몇몇 경우들에서, 절연체 층(230) 중 하나 이상의 치수들(예를 들어, 두께)은, 고정층(220)과 자유층(240)이 전자들이 절연체를 통하여 양자 터널링에 의해 그런 강자성 층들 중 하나로부터 다른 강자성 층으로 통과하는 것을 여전히 허용하면서 서로로부터 충분히 절연되도록, 선택되고/튜닝될 수 있다. 몇몇 특정 사례들에서, 절연체 층(230)은 예를 들어 나노미터 범위(예를 들어, 수십 옹스트롬)의 두께를 가질 수 있고, 하나의 특정 예시적 실시예에서 약 1-100 nm 보다 작거나 그와 동등한 범위에 있을 수 있다. 몇몇 기타 예시적 실시예들에서, 절연체 층(230)은 옹스트롬 범위(예를 들어, 약 0.1-1 nm)의 두께를 가질 수 있고, 및/또는 단분자층으로서 구현될 수 있다. 강자성 층들(220, 240 및/또는 260)과 관련하여 유사하게 논의된 것처럼, 몇몇 실시예들에서, 절연체 층(230)은 예를 들어 임의의 적절한 피착 기법(예를 들어, 화학 기상 증착(CVD), 스퍼터 피착, 물리 기상 증착(PVD), 기타 등등)에 의해 피착된 박막으로서 구현될 수 있다. 또 다른 실시예들에서, 절연체 층(230)은 임의의 적절한 피착에 의해 피착된 다중 층으로 구현될 수 있는데, 여기서 다중 층은 동일 물질 또는 상이한 물질들(절연체 물질들, 또는 절연체 물질들과 비절연체 물질들의 조합)일 수 있다. 절연체 층(230)을 위한 기타 적절한 물질들, 기하 구조들 및/또는 구성들은 본 개시에 비추어 보아 분명할 것이고, 청구된 발명은 임의의 특별한 물질, 기하 구조 및/또는 구성에 제한되도록 의도된 것은 아니다.
도 3a-3b 및 도 4a-4b로부터 알 수 있는 것처럼, 비자성 스페이서 층(250)이 수직 MTJ(200)의 구조에 포함될 수 있다. 비자성 스페이서(250)는 예를 들어 오프셋 층(260)에 인접하거나 또는 다른 방식으로 그와 통합될 수 있다. 도 3a-3b에 도시된 바와 같이, 비자성 스페이서(250)는 오프셋 층(260)과 고정 강자성 층(220) 사이에 제공될 수 있다. 대안적으로, 및 도 4a-4b에 도시된 바와 같이, 비자성 스페이서(250)는 오프셋 층(260)과 자유 강자성 층(240) 사이에 제공될 수 있다. 몇몇 특정한 예시적 실시예들에서, 비자성 스페이서(250)는 예를 들어 절연체 층(230)과 동일 물질일 수 있다. 기타 실시예들에서, 비자성 스페이서(250)는 절연체 층(230)과 다를 수 있다. 하나의 특정 예시적 실시예에서, 예를 들어, 절연체 층(230)은 마그네슘 산화물로 구현되고, 비자성 스페이서(250)는 루테늄 또는 임의의 기타 적절한 비자성 물질 또는 물질들로 구현된다. 비자성 스페이서(250)는 절연체 층(230) 및/또는 강자성 층들(220, 240 및/또는 260)의 치수들과 필적할 만한 하나 이상의 치수들(예를 들어, 표면적; 두께)을 가질 수 있다. 몇몇 특정 사례들에서, 비자성 스페이서 층(250)은 예를 들어 나노미터 범위(예를 들어, 수십 옹스트롬)의 두께를 가질 수 있고, 하나의 특정 예시적 실시예에서 약 1-100 nm 보다 작거나 그와 동등한 범위에 있을 수 있다. 몇몇 기타 예시적 실시예들에서, 비자성 스페이서 층(250)은 옹스트롬 범위(예를 들어, 약 0.1-1 nm)의 두께를 가질 수 있고, 및/또는 단분자층으로서 구현될 수 있다. 절연체 층(230) 및/또는 강자성 층들(220, 240 및/또는 260)과 관련하여 유사하게 상기에 논의된 것처럼, 몇몇 실시예들에서, 비자성 스페이서 층(250)은 예를 들어 임의의 적절한 피착 기법(예를 들어, 화학 기상 증착(CVD), 스퍼터 피착, 물리 기상 증착(PVD), 기타 등등)에 의해 피착된 박막으로서 구현될 수 있다. 또 다른 실시예들에서, 스페이서 층(250)은 임의의 적절한 피착에 의해 피착된 다중 층으로 구현될 수 있는데, 여기서 다중 층은 동일 물질 또는 상이한 물질들(절연체 물질들, 또는 절연체 물질들과 비절연체 물질들의 조합)일 수 있다. 비자성 스페이서 층(250)을 위한 기타 적절한 물질들, 기하 구조들 및/또는 구성들은 본 개시에 비추어 보아 분명할 것이고, 청구된 발명은 임의의 특별한 물질, 기하 구조 및/또는 구성에 제한되도록 의도된 것은 아니다.
도 4a는 본 발명의 또 다른 실시예에 따라 구성되는 그 평행(P) 상태에서의 수직 MTJ(200)의 단면 구성도이다. 도 4b는 본 발명의 실시예에 따라서 구성되는 그 반 평행(AP) 상태에서의 도 4a의 수직 MTJ(200)의 단면 구성도이다. 이 예시적 구성에서 알 수 있는 것처럼, MTJ(200)는 고정 강자성 층(220)과 자유 강자성 층(240) 사이에 끼여 있는 절연체 층(230)을 포함한다. 게다가 MTJ(200)는 오프셋 층(260)과 자유 강자성 층(240) 사이에 끼여 있는 비자성 스페이서(250)를 포함한다. 오프셋 층(260)의 자화 MOffset은 본 발명의 실시예에 따라서, 고정 강자성 층(220)의 자화와 반대일 수 있다. P 상태(도 4a)와 AP 상태(도 4b) 모두에서, 오프셋 층(260)은, 몇몇 실시예들에서, R-H 히스테리시스를 시프트하고(예를 들어, 더 좋은 중심을 잡고), P 상태의 에너지를 증가시키고 및/또는 AP 상태의 에너지를 감소시키고(예를 들어 P와 AP 상태들 사이의 에너지 장벽을 더 잘 동등화시키고), 및/또는 다른 방식으로 수직 MTJ(200)의 성능을 개선하는 추가의 내부 자계를 (그 자화 MOffset에 의해) 도입한다. 따라서, 수직 MTJ(200)의 성능은 도 2a-2b와 관련하여 상기에 논의된 이상적 MTJ 성능에 접근하거나 또는 다른 방식으로 그와 근사하게 될 수 있다. 본 개시에 비추어 보아 분명한 것처럼, MOffset의 크기는 주어진 응용에 적합한 대로 선택되고, 조절되고, 또는 다른 방식으로 튜닝될 수 있다. 알 수 있는 바와 같이, 도 3a-3b의 공통 특징들에 대한 앞서의 논의의 관련 부분들은 동등하게 도 4a-4b에 도시된 그런 특징들에도 적용된다.
몇몇 예시적 실시예들에서, 오프셋 층(260)으로부터의 추가적 자계는 수직 MTJ(200)의 P와 AP 상태들 사이의 고유 비대칭 에너지 장벽에 영향을 미칠 수 있다(예를 들어 완화하거나 제거한다)는 것을 상기하자. 알 수 있는 바와 같이, (도 3a-3b에 도시된) 고정 강자성 층(220) 및/또는 (도 4a-4b에 도시된) 자유 강자성 층(240)에 대한 강자성 오프셋 층(260)의 상대적 근접성은 수직 MTJ(200)에서의 AP/P 에너지 장벽에 대한 MOffset의 효과를 변경/튜닝할 수 있다. 그러므로, 및 본 발명의 실시예에 따라서, 비자성 스페이서(250)의 하나 이상의 치수들(예를 들어, 두께)이 조정되고, 그에 따라 수직 MTJ(200)의 오프셋 층(260)과 강자성 층들(220 및/또는 240) 사이의 유효 거리를 변경/튜닝할 수 있다. 유사하게, 알 수 있는 바와 같이, 고정 강자성 층(220), 자유 강자성 층(240), 및/또는 오프셋 층(260)의 하나 이상의 치수들(예를 들어, 두께)은 MOffset의 효과를 변경하거나 튜닝하기 위해 조정될 수 있다(예를 들어, 주어진 강자성 층(220, 240 및/또는 260)의 두께를 증가시키는 것은 MOffset으로부터의 더 큰 효과를 낳을 수 있다). 몇몇 그와 같은 경우들에서, 그와 같은 치수 조정은 MOffset의 효과에 있어서 여러 변화들을 달성하고, 및 그러므로 R-H 히스테리시스를 시프트하고 (예를 들어, 더 좋은 중심을 잡고), P 상태의 에너지를 증가시키고 및/또는 AP 상태의 에너지를 감소시키고(예를 들어, P와 AP 상태들 사이의 에너지 장벽을 더 잘 동등화하고), 및/또는 다른 방식으로 수직 MTJ(200)의 성능을 개선할 수 있다.
오프셋 층(260)이 고정 강자성 층(220) 내에 포함되거나 또는 다른 경우 그에 근접한 몇몇 실시예들에서, 비자성 스페이서(250)의 치수들 중 하나 이상은, 고정층(220)의 자화 MFixed가 오프셋 층(260)에 의해 산출된 자계의 존재 하에서 실질적으로 변경되지 않도록(예를 들어, 일정하도록) 선택될 수 있다(예를 들어, 고정층(220)의 자화가 MOffset의 존재로 인한 플립에 취약하지 않다). 몇몇의 경우에, 고정층(220)은, 비자성 스페이서(250)의 주어진 두께(또는 두께들의 범위)가 자신의 자화를 불안정하게 하지 않도록(예를 들어, 그 자화가 MOffset 으로 인한 플립에 취약하지 않도록), 부분적으로 또는 전체적으로 설계될 수 있다.
오프셋 층(260)이 자유 강자성 층(240) 내에 포함되거나 또는 다른 경우 그에 근접한 몇몇 실시예들에서, 비자성 스페이서(250)의 치수들 중 하나 이상은, 자유층(240)의 자화 MFree가 오프셋 층(260)에 의해 산출된 자계의 존재 하에서 변경될 수 있도록(예를 들어, 더 쉽게 플립되도록) 선택될 수 있다(예를 들어, 자유층(240)의 자화가 MOffset의 존재로 인해 플립되기 쉽거나 또는 다른 경우 이를 허용하도록 된다). 몇몇의 경우에, 자유층(240)은 비자성 스페이서(250)의 주어진 두께(또는 두께들의 범위)가 충분히(예를 들어, 주어진 응용에 적절하게) 자신의 자화를 불안정하게 하도록 부분적으로 또는 전체적으로 설계될 수 있다(예를 들어, 그 자화가 MOffset으로 인해 플립되기가 더 쉽게 된다).
예를 들어, 비자성 스페이서(250)의 두께를 조정하는 것은, 몇몇 실시예들에서, 더 쉽게 자유층(240)의 자화의 방향을 바꾸는 것을 허용할 수 있다. 알 수 있는 바와 같이, 비자성 스페이서(250)의 두께의 조절/튜닝은 오프셋 층(260)과 자유 강자성 층(240) 사이의 하기 유형의 상호작용들 중 하나 이상을 허용할 수 있다: (1) 강자성(예를 들어, MFree 및 MOffset이 동일 정렬을 가지고 및 외부 자계가 없을 경우에 순 자기 모멘트가 있음); (2) 반강자성(예를 들어, MFree 및 MOffset이 반대 정렬들을 가지고 및 외부 자계가 없을 경우에 제로의 순 자화가 있음); 및/또는 (3) 제로 결합(zero coupling). 제로 결합이 바람직한 몇몇 특정한 예시적 실시예들에서, 비자성 스페이서(250)는 약 1-10 Å(예를 들어, 약 8 Å 보다 작거나 그와 동등함)의 범위의 적어도 하나의 치수(예를 들어, 두께)를 가질 수 있다. 자유층(240)과의 제로 결합(및/또는 기타 유형의 상호작용 또는 바라는 성능)을 달성하는데 적합한 비자성 스페이서(250)의 기타 두께/치수들은 본 개시에 비추어 보아 분명할 것이고, 청구된 발명은 임의의 특별한 그와 같은 기하 구조에 제한되도록 의도되는 것은 아니다.
주어진 수직 MTJ(200)의 여러 층들 중 임의의 것(예를 들어, 고정 층(220), 절연체 층(230), 자유층(240), 스페이서 층(250) 및/또는 오프셋 층(260))은 화학 기상 증착(CVD), 물리 기상 증착(PVD), 마그네트론 스퍼터 피착, 분자선 에피택시(MBE), 기타 등등을 포함하지만 이것들에만 한정되지는 않는 임의의 적절한 기법에 의해 형성되고 피착될 수 있다. 몇몇 실시예들에서, 수직 MTJ(200)의 형성/준비는, 부분적으로 또는 전체적으로, 하나 이상의 포토리소그래피 기법을 포함할 수 있다. 기타 적절한 형성 기술들은 본 개시에 비추어 보아 분명할 것이고, 청구된 발명은 임의의 특별한 형성 기술에만 제한되도록 의도된 것은 아니다.
도 5는 본 발명의 실시예에 따라서 구성된 수직 MTJ(200)를 구현하는 예시적 집적회로(IC)(300)의 투시 구성도이다. 도 3a와 관련하여 상기에 유사하게 논의된 것과 같이, 여기서 예시적 수직 MTJ(200)는 그 P 상태에 있고, 고정 층(220)에 근접한 추가적 강자성 층(오프셋 층)(260)과 그 사이에 있는 비자성 스페이서(250)를 포함한다. 그러나, 청구된 발명은 묘사된 예들에만 제한되도록 의도된 것은 아니다; 도 3a-3b 및/또는 도 4a-4b의 여러 예시적 실시예들 중 임의의 것은 실시예에 따라서, 도 5에 도시된 IC(300)에 유사하게 구현될 수 있다.
몇몇 예시적 실시예들에 따라서, 기판(202)은 예를 들어 반도체 웨이퍼 또는 기타 적절한 기판일 수 있다. 몇몇 그와 같은 실시예들에서, 기판(202)은, 예를 들어 금속, 실리콘, 게르마늄, III-V 족 물질들, 산화물, 질화물, 또는 이것들의 조합들일 수 있다. 몇몇 실시예들에서, 기판(202)은, 예를 들어 벌크 기판, XOI(semiconductor-on-insulator, 여기서 X는 실리콘, 게르마늄 또는 게르마늄-강화된 실리콘과 같은 반도체 물질임), 또는 다층 구조로서 구성될 수 있다. 기판(202)을 위한 기타 적절한 물질들 및/또는 구성들은 주어진 응용에 의존할 것이고, 본 개시에 비추어 보아 분명할 것이다.
추가로 알 수 있는 것처럼, 수직 MTJ(200)는 하나 이상 전기적 콘택트들(204 및/또는 206)과 함께 구현될 수 있다. 몇몇 실시예들에서, 수직 MTJ(200)는 기판(202)(및/또는 기타 IC 구조 또는 피처)과 동작 가능하게 결합될 수 있다. 몇몇 그와 같은 사례들에서, 수직 MTJ(200)는, 예를 들어 도전성 라인/런, 비아, 및/또는 구리, 알루미늄, 은, 니켈, 금, 티타늄, 인듐, 텅스텐, 이것들의 합금들, 또는 기타 적절한 도전성 금속과 같은 도전성 금속을 포함하지만 이것들에만 국한되지는 않는 기타 회로 부품과 동작 가능하게 결합될 수 있다.
수직 MTJ(200)를 통한 적절한 전류의 통과는, 몇몇 예시적 실시예들에서, MTJ(200)가 자신의 저 저항 P 상태(예를 들어, 고정 강자성 층(220)과 자유 강자성 층(240)이 동일 자성 정렬에 있음) 또는 자신의 고 저항 AP 상태(예를 들어, 고정 층(220)과 자유 층(240)이 반대의 자성 정렬에 있음)에 있는지를 결정하기 위해 수행될 수 있다. 몇몇 그와 같은 실시예들에서, MTJ(200)의 이러한 이진 상태들(예를 들어, 저 저항 및 고 저항 상태들)의 결정은 (예를 들어, MRAM, SRAM, DRAM, 기타 등등인) 이전에 논의된 것들과 같은 메모리 셀/소자에서 구현될 수 있다. 수직 MTJ(200)의 기타 적절한 사용들은 주어진 응용에 의존할 것이고, 본 개시에 비추어 보아 분명할 것이다.
예시적 시스템
도 6은 본 발명의 실시예에 따라서 구성된 하나 이상의 수직 MTJ들을 포함하는 집적 회로 구조들 또는 소자들과 함께 구현되는 컴퓨팅 시스템(1000)을 도해한다. 알 수 있는 바와 같이, 컴퓨팅 시스템(1000)은 마더보드(1002)를 하우징한다. 마더보드(1002)는 그 각각이 물리적으로 및 전기적으로 마더보드(1002)에 결합되거나, 다른 방식으로 그에 통합될 수 있는 프로세서(1004) 및 적어도 하나의 통신 칩(1006)을 포함하지만 이것들에만 제한되지 않는 복수의 부품을 포함한다. 이해하겠지만, 마더보드(1002)는, 예를 들어, 메인보드 또는 메인보드에 탑재된 자식 보드, 또는 시스템(1000)의 유일한 보드이든 간에, 임의의 인쇄 회로 기판일 수 있다. 그 응용에 좌우되어, 컴퓨팅 시스템(1000)은, 마더보드(1002)에 물리적으로 및 전기적으로 결합되거나 결합되지 않을 수 있는 하나 이상의 기타 부품들을 포함할 수 있다. 이들 기타 부품들은, 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, 자기 저항성 RAM; 스핀 전달 토크 메모리, STTM; ROM), 그래픽 프로세서, 디지털 신호 처리기, 크립토 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(Global Positioning System) 소자, 나침반, 가속도계, 자이로스코프, 스피커, 카메라, 및 (하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등과 같은) 대용량 저장 소자를 포함할 수 있지만, 이것들에만 제한되는 것은 아니다. 컴퓨팅 시스템(1000)에 포함된 임의의 부품들은 본 발명의 실시예에 따라서 구성된 하나 이상의 수직 MTJ들을 포함하는 하나 이상의 집적 회로 구조들 또는 소자들을 포함할 수 있다. 여기서 다양하게 기술된 이러한 MTJ 트랜지스터 구조들은 이를테면 온-보드 프로세서 캐시 또는 메모리 어레이(예를 들어, MRAM, DRAM, 기타)를 구현시키기 위해 이용될 수 있다. 몇몇 실시예들에서, 다중 기능이 하나 이상의 칩들에 통합될 수 있다(예를 들어, 이를테면 통신 칩(1006)이 프로세서(1004)의 일부일 수 있거나 다른 방식으로 그와 통합될 수 있다는 것을 유의하라).
통신 칩(1006)은 컴퓨팅 시스템(1000)으로 및 그로부터의 데이터 전송을 위한 무선 통신을 가능하게 한다. 용어 "무선(wireless)" 및 그 파생어들은, 비-고체 매체를 통해 변조된 전자기 복사를 이용하는 것에 의하여 데이터를 통신할 수 있는, 회로, 소자, 시스템, 방법, 기술, 통신 채널, 기타 등등을 기술하는데 이용될 수 있다. 이 용어는 연관된 소자가 어떤 유선도 포함하지 않는다는 것을 함의하는 것은 아니지만, 일부 실시예들에서는 포함하지 않을 수도 있다. 통신 칩(1006)은, Wi-Fi(IEEE 802.11 패밀리), WiMAX(IEEE 802.16 패밀리), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이것들의 파생물 뿐만 아니라 3G, 4G, 5G, 및 그 이상으로 표기된 임의의 기타 무선 프로토콜들을 포함하지만 이것들에만 제한되지는 않는 복수의 무선 표준이나 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 시스템(1000)은 복수의 통신 칩(1006)을 포함할 수 있다. 예를 들어, 제1 통신 칩(1006)은 Wi-Fi 및 블루투스와 같은 더 단거리의 무선 통신에 전용되고, 제2 통신 칩(1006)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 및 기타의 것과 같은 더 장거리의 무선 통신에 전용될 수 있다.
통신 시스템(1000)의 프로세서(1004)는 프로세서(1004) 내에 패키징된 집적 회로 다이를 포함한다. 몇몇 본 발명의 실시예들에서, 프로세서의 집적 회로 다이는 여기서 다양하게 기술된 것처럼, 하나 이상의 수직 MTJ들을 포함하는 하나 이상의 집적 회로 구조들 또는 소자들로 구현되는 온보드 메모리 회로를 포함한다. 용어 "프로세서"는 예를 들어 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하도록 레지스터들 및/또는 메모리로부터 해당 전자 데이터를 처리하는 임의의 디바이스 또는 디바이스의 일부분을 지칭할 수 있다.
통신 칩(1006)은 또한 통신 칩(1006) 내에 패키징된 집적 회로 다이를 포함할 수 있다. 몇몇 그와 같은 예시적 실시예들에 따라서, 통신 칩의 집적 회로 다이는 여기서 기술된 하나 이상의 수직 MTJ들을 포함하는 하나 이상의 집적 회로 구조들 또는 소자들을 포함한다. 본 개시에 비추어 이해하겠지만, (예를 들어, 별개의 통신 칩을 갖는 것이 아니라, 프로세서(1004) 내에 임의의 칩(1006)의 기능이 통합되는 경우) 다중 표준 무선 능력이 프로세서(1004)에 직접 통합될 수 있다는 점에 유의해야 한다. 프로세서(1004)는 이러한 무선 능력을 갖는 칩셋일 수도 있다는 점을 유의해야 한다. 간단히 말하면, 임의 수의 프로세서(1004) 및/또는 통신 칩들(1006)이 이용될 수 있다. 마찬가지로, 임의의 하나의 칩 또는 칩셋이 그에 통합된 다중 기능을 가질 수 있다.
다양한 구현에서, 컴퓨팅 시스템(1000)은, 랩톱, 넷북, 노트북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 휴대폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 오락기 제어 유닛, 디지털 카메라, 휴대형 음악 재생기, 또는 디지털 비디오 레코더일 수 있다. 추가적 구현들에서, 시스템(1000)은 여기서 기술된 것처럼, 데이터를 처리하거나 또는 하나 이상의 수직 MTJ들을 포함하는 하나 이상의 집적 회로 구조들 또는 소자들을 채택한 기타 임의의 전자 디바이스일 수 있다.
다수의 실시예들이 명백할 것이고, 여기서 기술된 특징들은 임의 수의 구성들로 조합될 수 있다. 본 발명의 한 예시적 실시예는 자유 강자성 층과 고정 강자성 층 사이에 끼여 있는 제1 절연체 층 및 제3 강자성 층과 자유 또는 고정 강자성 층들 중 하나 사이에 끼여 있는 제2 절연체 층을 포함하는 자기 터널 접합 소자를 제공한다. 몇몇의 경우에, 각각의 자유, 고정 및 제3 강자성 층들은 자화 방향과 연관되고, 제3 강자성 층의 자화 방향은 고정 강자성 층의 자화 방향과 반대이다. 몇몇의 경우에, 고정 및 제3 강자성 층들의 자화 방향들은 변하는 것이 허용되지 않고, 자유 강자성 층의 자화 방향은 변하는 것이 허용된다. 몇몇의 경우에, 고정 및 자유 강자성 층들의 자화 방향들은 평행하게 정렬된다. 기타 경우들에서, 고정 및 자유 강자성층들의 자화 방향들은 반 평행하게 정렬된다. 몇몇 경우들에서, 고정, 자유 및/또는 제3 강자성 층들은 철, 코발트, 니켈, 붕소, 및/또는 이것들의 합금들 중 하나 이상을 포함한다. 몇몇의 경우에, 제1 및 제2 절연체 층들은 상이한 물질들을 포함한다. 몇몇의 경우에, 제1 절연체 층은 마그네슘 산화물을 포함하고 제2 절연체 층은 루테늄을 포함한다. 몇몇의 경우에, 자기 터널 접합 소자에 제3 강자성 층을 포함시키는 것은, 자기 터널 접합 소자의 평행 상태와 반 평행 상태 간의 에너지 장벽에서의 고유 오프셋을 완화하고, 자기 터널 접합 소자의 저항-외부 자계 히스테리시스의 중심을 잘 잡고, 자기 터널 접합 소자의 평행 상태와 반 평행 상태 간의 효율적 및/또는 편리한 스위칭을 허용하고, 및/또는 간단한 소자 패터닝을 유지하는 것 중의 적어도 하나를 이룬다. 몇몇의 경우에, 디바이스는 내장형 메모리, 비휘발성 메모리, 자기저항성 랜덤-액세스 메모리, 스핀 전달 토크 메모리, 휘발성 메모리, 스태틱 랜덤-액세스 메모리, 및/또는 다이내믹 랜덤-액세스 메모리 중 적어도 하나에 구현된다. 몇몇 경우에, 집적 회로가 제공되고 하나 이상의 그런 자기 터널 접합 소자를 포함한다.
본 발명의 또 다른 예시적 실시예는 기판 및 기판에 또는 기판 상에 형성된 자기 터널 접합을 포함하는 집적 회로를 제공하는데, 여기서 자기 터널 접합은 자유 강자성 층과 고정 강자성 층 사이에 끼여 있는 제1 절연체 층 - 각각의 자유 및 고정 강자성 층들은 자화 방향과 연관됨 -, 및 제3 강자성 층과 자유 또는 고정 강자성 층들 중 하나 사이에 끼여 있는 제2 절연체 층을 포함하고, 여기서 제3 강자성 층은 고정 강자성 층의 자화 방향과 반대인 자화 방향과 연관된다. 몇몇의 경우에, 회로는 자기 터널 접합과 동작 가능하게 결합된 하나 이상의 전기적 콘택트들을 추가로 포함하고, 여기서 자기 터널 접합의 평행 또는 반 평행 상태들은 그것을 통해 전류를 통과시킴으로써 결정된다. 몇몇의 경우에, 제1 절연체 층은 마그네슘 산화물을 포함하고 제2 절연체 층은 루테늄을 포함한다. 몇몇의 경우에, 회로는 내장형 메모리, 비휘발성 메모리, 자기저항성 랜덤-액세스 메모리, 스핀 전달 토크 메모리, 휘발성 메모리, 스태틱 랜덤-액세스 메모리, 및/또는 다이내믹 랜덤-액세스 메모리 중 적어도 하나에 구현된다. 몇몇의 경우들에서, 전자 디바이스는 하나 이상의 그런 집적 회로를 구비하거나 이를 포함한다. 몇몇 경우에, 디바이스는 메모리 회로, 통신 칩, 프로세서, 및/또는 컴퓨팅 시스템 중 적어도 하나를 포함한다. 몇몇의 경우에, 컴퓨팅 시스템이 제공되고 하나 이상의 그와 같은 집적 회로를 포함한다.
본 발명의 또 다른 예시적 실시예는 자유 강자성 층과 고정 강자성 층 사이에 끼여 있는 제1 절연체 층을 제공하는 단계, 및 제3 강자성 층과 자유 또는 고정 강자성 층들 중 하나 사이에 끼여 있는 제2 절연체를 제공하는 단계를 포함하는 방법을 제공한다. 몇몇의 경우에, 방법은 강자성 층들 중 하나 이상과 동작 가능하게 결합된 하나 이상의 전기적 콘택트들을 제공하는 단계를 추가로 포함한다.
본 발명의 예시적 실시예들에 대한 상기 설명은 예시와 설명의 목적을 위해 제시되었다. 이 설명은 본 발명을 철저히 남김없이 드러내고자 하거나 개시된 형태 그대로 제한하고자 하기 위한 것은 아니다. 많은 수정들 및 변동들이 본 개시에 비추어 보아 가능하다. 본 발명의 범위는 이 상세한 설명에 의해 제한되는 것이 아니라 첨부된 청구범위에 의해 제한되도록 의도된다.

Claims (20)

  1. 수직 자기 터널 접합으로서,
    자유 강자성 층과 고정 강자성 층 사이의 제1 절연체 층 - 각각의 상기 자유 및 고정 강자성 층은 자화 방향과 연관됨 -; 및
    상기 자유 강자성 층 또는 고정 강자성 층 중 하나와 제3 강자성 층 사이의 제2 절연체 층 - 상기 제3 강자성 층은 자화 방향이 상기 고정 강자성 층의 자화 방향과 반대인 것과 연관됨 -
    을 포함하고,
    상기 자유 강자성 층의 자화 방향은 상기 제2 절연체 층의 두께에 기초하여 변화하는, 수직 자기 터널 접합.
  2. 제1항에 있어서,
    상기 수직 자기 터널 접합과 동작 가능하게 결합되는 하나 이상의 전기적 콘택트들을 더 포함하고,
    상기 수직 자기 터널 접합의 평행 또는 반 평행 상태는 그것을 통해 전류를 통과시킴으로써 결정되는, 수직 자기 터널 접합.
  3. 제1항에 있어서,
    상기 제1 절연체 층 및 상기 제2 절연체 층 각각은 마그네슘 산화물을 포함하는 수직 자기 터널 접합.
  4. 제1항에 있어서,
    상기 수직 자기 터널 접합은 메모리 회로에 포함되는, 수직 자기 터널 접합.
  5. 제4항에 있어서,
    상기 메모리 회로는 내장형 메모리, 비휘발성 메모리, 자기저항성 랜덤-액세스 메모리, 스핀 전달 토크 메모리, 휘발성 메모리, 스태틱 랜덤-액세스 메모리, 및 다이내믹 랜덤-액세스 메모리 중 적어도 하나인, 수직 자기 터널 접합.
  6. 제1항의 수직 자기 터널 접합을 하나 이상 포함하는 전자 장치.
  7. 제6항에 있어서,
    상기 장치는 메모리 회로, 통신 칩 및 프로세서 중 적어도 하나를 포함하는 전자 장치.
  8. 제1항 내지 제5항 중 어느 한 항의 수직 자기 터널 접합을 하나 이상 포함하는 컴퓨팅 시스템.
  9. 제8항에 있어서
    상기 시스템은 모바일 컴퓨팅 시스템인, 컴퓨팅 시스템.
  10. 수직 자기 터널 접합 회로로서,
    자화 방향을 갖는 자유 강자성 층;
    자화 방향을 갖는 고정 강자성 층;
    자화 방향을 갖는 제3 강자성 층;
    상기 자유 강자성 층과 상기 고정 강자성 층 사이의 제1 절연체 층; 및
    상기 자유 강자성 층 또는 고정 강자성 층 중 하나와 상기 제3 강자성 층 사이의 제2 절연체 층
    을 포함하고,
    상기 제3 강자성 층의 자화 방향은 상기 고정 강자성 층의 자화 방향과 반대이고,
    상기 자유 강자성 층의 자화 방향은 상기 제2 절연체 층의 두께에 기초하여 변화하는, 수직 자기 터널 접합 회로.
  11. 제10항에 있어서,
    상기 자유 강자성 층에 동작 가능하게 결합되는 제1 전기적 콘택트와 상기 제3 강자성 층에 동작 가능하게 결합되는 제2 전기적 콘택트를 더 포함하는, 수직 자기 터널 접합 회로.
  12. 제10항에 있어서,
    상기 제1 절연체 층과 상기 제2 절연체 층 중 적어도 하나는 마그네슘 산화물을 포함하는, 수직 자기 터널 접합 회로.
  13. 제10항에 있어서,
    상기 수직 자기 터널 접합 회로는 메모리 회로에 포함되는, 수직 자기 터널 접합 회로.
  14. 제13항에 있어서,
    상기 메모리 회로는 내장형 메모리, 비휘발성 메모리, 자기저항성 랜덤-액세스 메모리, 스핀 전달 토크 메모리, 휘발성 메모리, 스태틱 랜덤-액세스 메모리, 및 다이내믹 랜덤-액세스 메모리 중 적어도 하나인, 수직 자기 터널 접합 회로.
  15. 제10항 내지 제14항 중 어느 한 항의 수직 자기 터널 접합 회로를 하나 이상 포함하는 전자 장치.
  16. 제15항에 있어서,
    상기 전자 장치는 메모리 회로, 통신 칩 및 프로세서 중 적어도 하나를 포함하는 전자 장치.
  17. 제10항 내지 제14항 중 어느 한 항의 수직 자기 터널 접합 회로를 하나 이상 포함하는 컴퓨팅 시스템.
  18. 제17항에 있어서,
    상기 컴퓨팅 시스템은 모바일 컴퓨팅 시스템인, 컴퓨팅 시스템.
  19. 집적 수직 자기 터널 접합 회로를 제조하는 방법으로서,
    자유 강자성 층과 고정 강자성 층 사이의 제1 절연체 층을 제공하는 단계;
    제3 강자성 층과 상기 고정 강자성 층 사이의 제2 절연체 층을 제공하는 단계; 및
    하나 이상의 상기 강자성 층들과 동작 가능하게 결합되는 하나 이상의 전기적 콘택트들을 제공하는 단계
    를 포함하고,
    상기 자유 강자성 층의 자화 방향은 상기 제2 절연체 층의 두께에 기초하여 변화하는, 방법.
  20. 제19항에 있어서,
    상기 제3 강자성 층의 자화 방향은 상기 고정 강자성 층의 자화 방향과 반대인 방법.
KR1020167018799A 2011-12-30 2011-12-30 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화 KR101831725B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/068158 WO2013101203A1 (en) 2011-12-30 2011-12-30 Balancing energy barrier between states in perpendicular magnetic tunnel junctions

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147017477A Division KR101640587B1 (ko) 2011-12-30 2011-12-30 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화

Publications (2)

Publication Number Publication Date
KR20160087914A KR20160087914A (ko) 2016-07-22
KR101831725B1 true KR101831725B1 (ko) 2018-04-04

Family

ID=48698435

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167018799A KR101831725B1 (ko) 2011-12-30 2011-12-30 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화
KR1020147017477A KR101640587B1 (ko) 2011-12-30 2011-12-30 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147017477A KR101640587B1 (ko) 2011-12-30 2011-12-30 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화

Country Status (5)

Country Link
US (2) US9236562B2 (ko)
KR (2) KR101831725B1 (ko)
CN (2) CN107275479B (ko)
TW (1) TWI489665B (ko)
WO (1) WO2013101203A1 (ko)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236562B2 (en) 2011-12-30 2016-01-12 Intel Corporation Balancing energy barrier between states in perpendicular magnetic tunnel junctions
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9564582B2 (en) * 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9876163B2 (en) * 2015-03-05 2018-01-23 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9735185B1 (en) * 2016-06-10 2017-08-15 Essential Products, Inc. Hollowed electronic display
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10983182B2 (en) * 2018-08-10 2021-04-20 Brown University Ultrasensitive magnetic tunneling junction sensor
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101640587B1 (ko) * 2011-12-30 2016-07-18 인텔 코포레이션 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796561A (en) * 1996-11-27 1998-08-18 International Business Machines Corporation Self-biased spin valve sensor
KR100303976B1 (ko) 1998-10-07 2001-11-30 김덕중 가솔린엔진의연소실
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
KR100457158B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 대칭적인 스위칭 특성을 위한 마그네틱 메모리 셀
US6989975B2 (en) * 2003-06-18 2006-01-24 Hewlett-Packard Development Company, L.P. Magnetoresistive device including pinned structure with a layer that provides texture for pinning
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
KR100905737B1 (ko) * 2007-12-07 2009-07-01 상지대학교산학협력단 수직자기이방성을 갖는 스핀밸브 자기저항소자
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8054677B2 (en) * 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7940600B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
WO2010067520A1 (ja) * 2008-12-10 2010-06-17 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101640587B1 (ko) * 2011-12-30 2016-07-18 인텔 코포레이션 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화

Also Published As

Publication number Publication date
CN104011862A (zh) 2014-08-27
US20160126452A1 (en) 2016-05-05
CN104011862B (zh) 2017-07-18
CN107275479A (zh) 2017-10-20
KR101640587B1 (ko) 2016-07-18
KR20140103992A (ko) 2014-08-27
CN107275479B (zh) 2020-10-16
US9236562B2 (en) 2016-01-12
US20140117476A1 (en) 2014-05-01
US9472748B2 (en) 2016-10-18
TW201342676A (zh) 2013-10-16
WO2013101203A1 (en) 2013-07-04
KR20160087914A (ko) 2016-07-22
TWI489665B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
KR101831725B1 (ko) 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화
US9882123B2 (en) Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
TWI639155B (zh) 儲存元件、儲存裝置及磁頭
CN106887247B (zh) 信息存储元件和存储装置
KR20160064073A (ko) 결합된 자유 자성 층들을 갖는 수직 스핀 전달 토크 메모리(sttm) 디바이스
KR20120025489A (ko) 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택
CN106796816B (zh) 在psttm mtj结构中的磁性扩散阻挡层和过滤层
US11031544B2 (en) Memory device with superparamagnetic layer
US20200105324A1 (en) Multi-magnet stabilized spin orbit torque mram
US10804460B2 (en) Device, system and method for improved magnetic anisotropy of a magnetic tunnel junction
US20140084399A1 (en) Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
US20210351341A1 (en) Magnetic element, magnetic memory, reservoir element, recognizer, and method for manufacturing magnetic element
US20170263853A1 (en) Spin transfer torque memory and logic devices having an interface for inducing a strain on a magnetic layer therein
WO2018125196A1 (en) Spin transfer torque memory devices having heusler magnetic tunnel junctions

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant