TW201342676A - 平衡在垂直式磁性穿隧接面狀態之間的能量障壁 - Google Patents

平衡在垂直式磁性穿隧接面狀態之間的能量障壁 Download PDF

Info

Publication number
TW201342676A
TW201342676A TW101150133A TW101150133A TW201342676A TW 201342676 A TW201342676 A TW 201342676A TW 101150133 A TW101150133 A TW 101150133A TW 101150133 A TW101150133 A TW 101150133A TW 201342676 A TW201342676 A TW 201342676A
Authority
TW
Taiwan
Prior art keywords
ferromagnetic layer
layer
free
fixed
magnetic
Prior art date
Application number
TW101150133A
Other languages
English (en)
Other versions
TWI489665B (zh
Inventor
Charles C Kuo
Brian Doyle
Arijit Raychowdhury
Mojarad Roksana Golizadeh
Kaan Oguz
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201342676A publication Critical patent/TW201342676A/zh
Application granted granted Critical
Publication of TWI489665B publication Critical patent/TWI489665B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

技術被揭示用於藉由在其中實施一額外之鐵磁體層來增強垂直式磁性穿隧接面(MTJ)之性能。該額外之鐵磁體層能譬如於該垂直式MTJ之固定鐵磁體層或自由鐵磁體層的任一者中、或以別的方式鄰近該垂直式MTJ之固定鐵磁體層或自由鐵磁體層的任一者而被實施。於一些實施例中，該額外之鐵磁體層係以非磁性間隔體來實施，其中該額外之鐵磁體層及/或間隔體的厚度能被調整，以充分地平衡該垂直式MTJ的平行及逆平行狀態間之能量障壁。於一些實施例中，該額外之鐵磁體層被建構，使得其之磁化係與該固定鐵磁體層的磁化相反。

Description

平衡在垂直式磁性穿隧接面狀態之間的能量障壁
本發明係關於平衡在垂直式磁性穿隧接面狀態之間的能量障壁。
在該深次微米製程節點(例如32奈米及超過)中之積體電路設計涉及許多非平凡的挑戰，且併入微電子零組件、諸如電晶體或記憶體裝置的電路在這些層次已面對特別之困難、諸如那些相對於達成具有最佳裝置參數及電路性能的小裝置特色者。持續的製程微小化技術將傾向於加重此等問題。
技術被揭示，用於藉由在其中實施一額外之鐵磁體層來增強垂直式磁性穿隧接面(MTJ)之性能。該額外之鐵磁體層能被實施、譬如於該垂直式MTJ之固定鐵磁體層或自由鐵磁體層的任一者中、或以別的方式鄰近該垂直式MTJ之固定鐵磁體層或自由鐵磁體層的任一者。於一些實施例中，該額外之鐵磁體層係以非磁性間隔體實施，其中該額外之鐵磁體層及/或間隔體的厚度能被調整，以充分地平衡在該垂直式MTJ的平行及逆平行狀態之間的能量障壁。於一些實施例中，該額外之鐵磁體層被建構，使得其磁化係與該固定鐵磁體層之磁化相反。該額外之鐵磁體層 能例如被使用，以減輕/消除該垂直式MTJ的平行及逆平行狀態間之能量的本質偏移，藉此更好定心該電阻-外部磁場磁滯現象，平衡狀態間之能量障壁，及/或以別的方式改善該垂直式MTJ之性能。該等技術可譬如於記憶體裝置、感測器、磁碟機讀取頭、及/或可自MTJ裝置之二進位本質獲益的另一電路系統中被實施。
一般概觀
磁性穿隧接面(MTJ)裝置係一磁阻裝置，其電阻係可程式化，並可回應於所施加之磁場被設定至高電阻率或低電阻率狀態的任一者。這些二狀態間之電阻中的差異大致上被稱為該磁阻(MR)比率，其範圍可例如由少於10%至數個百分之百或更多，視製成該裝置的溫度及材料而定。典型之MTJ裝置組態包含被夾在二鐵磁體層間之穿隧氧化物的絕緣體層，該二鐵磁體層分別被稱為該固定及自由層。該自由層中之磁場的方向決定該MTJ裝置是否係於該高電阻率狀態中或於該低電阻率狀態中。二進位的零可藉由將其電阻改變至該低電阻率狀態被儲存於該MTJ裝置中，且二進位的一可藉由將其電阻改變至該高電阻率狀態而被儲存。有利地係，沒有靜態功率係需要，以一旦被設定來維持該電阻狀態。如果該絕緣體層係充分薄，電子可經由量子穿隧經過該絕緣體層而從一鐵磁體層通過至該另一鐵磁體層。
給定MTJ之二鐵磁體層典型呈現磁性各向異性--其磁 性性質之方向相依性。給定之鐵磁體層的磁性各向異性可源自各種來源，包含、但不限於：(1)以體積為基礎之各向異性(例如磁性結晶各向異性；形狀各向異性)；及/或(2)以介面為基礎之各向異性。視其構成之鐵磁體層的磁化之方向而定，給定之MTJ可被分類為呈現：(1)平面內磁性各向異性；或(2)平面外磁性各向異性的任一者。平面內MTJ係一分類，其中磁化之方向係沿著該二鐵磁體層之平面。反之，平面外(垂直式)MTJ係一分類，其中磁化之方向係正交於該構成之鐵磁體層的平面。該二鐵磁體層可被建構，使得其個別之磁化係在該相同方向--該平行(P)狀態--或於相反方向--該逆平行(AP)狀態的任一者中對齊。
圖1A係傳統垂直式MTJ 100於其平行(P)狀態中之剖面、概要視圖。圖1B係圖1A的垂直式MTJ 100於其逆平行(AP)狀態中之剖面、概要視圖。如能被看見，垂直式MTJ 100係一分層結構，包含如所示地堆疊之第一(固定)鐵磁體層120、絕緣體層130、及第二(自由)鐵磁體層140。有時候被稱為釘住的固定層通常於其磁化中不會遭受改變(MFixed)--其磁化之方向保持被固定及用作一參考。在另一方面，有時候被稱為動態的自由層於其磁化之方向中確實遭受改變(MFree)。
於圖1A中，固定鐵磁體層120及自由鐵磁體層140在同一方向(垂直式MTJ 100係在其P狀態中)中分別具有磁化--MFixed及MFree。於該P狀態中，具有被導向平行 於該磁化之自旋的電子(上自旋電子)輕易地由該固定鐵磁體層120經過該絕緣體層130通過至該自由鐵磁體層140，而具有被導向逆平行於該磁化之自旋的電子(下自旋電子)被強有力地散射。該等上自旋電子能穿隧經過該絕緣體障壁130，因為於該自由鐵磁體層140中有可用的充分高數量之未佔用的上自旋狀態。其結果是，P狀態MTJ 100對於具有被導向平行於該磁化之自旋的電子具有一低電阻率、及對於具有被導向逆平行於該磁化之自旋的電子具有一高電阻率。以別的方式說明，於垂直式MTJ 100之P狀態(低電阻狀態)中比於該AP狀態中，電子將穿隧(電流將通過)經過該絕緣層130係更可能的，現在將接著其討論。
於圖1B中，MFixed及MFree係在相反方向中(垂直式MTJ 100係在其AP狀態中)。於該AP狀態中，兩自旋型式之電子(上自旋與下自旋電子)係強有力地散射。在此情況下，量子穿隧被抑制，因為有更少之可用的上自旋狀態(如比較於先前參考圖1A所討論之P狀態)。其結果是，AP狀態MTJ 100具有用於電子之高電阻率，而不管自旋定向。以別的方式說明，於垂直式MTJ 100之AP狀態(高電阻狀態)中比於該P狀態中，電子將穿隧(電流將通過)經過該絕緣層130係較不可能的。
如先前所特別提到，給定之垂直式MTJ可被設計，使得其自由鐵磁體層之磁化MFree(例如磁化之方向)可被改變(例如翻轉(“flipped”))。就翻轉MFree之情況而 言，垂直式MTJ理想地將表現如在圖2A及2B中不同地被描述者。圖2A係磁滯現象圖，說明當作用於理想化垂直式MTJ的外部磁場(μ0H)之函數的電阻(R)。如能被看見，用於理想化垂直式MTJ，該R-H磁滯現象係正好中心定位在零。如此，如將被了解，需要翻轉該自由鐵磁體層之磁化MFree及如此由其P至其AP狀態切換該理想化垂直式MTJ的外部磁場之強度，係與翻轉MFree所需要之磁場強度的量值相同，且如此由該AP切換至該P狀態。
圖2B係用於圖2A之理想化垂直式MTJ的能量圖。如能被看見，該理想化垂直式MTJ的P狀態與AP狀態之個別能量係同等的，且如此無一狀態係比另一狀態積極地更有利的(例如較低的能量)。據此，該理想化垂直式MTJ的P及AP狀態間之能量障壁係使得由AP至P及由P至AP的切換係以相同之相對能量需求被達成。例如，如果該理想化垂直式MTJ被實施，譬如，於磁阻記憶體裝置(例如磁阻隨機存取記憶體、MRAM)中，當由該AP切換至該P狀態(與類似地由該P切換至該AP狀態)時，確保該記憶體裝置的非揮發性所需之最小能量障壁將為約60kT(例如對稱的能量需求)。另一示範能量障壁值將視給定之應用而定，且磁阻記憶體裝置之示範上下文係僅只意欲用於說明之目的，且不為在所主張的發明上之限制。
然而，現實世界限制/約束禁止/排除傳統MTJ設計，而不能達成圖2A-2B中所描述之理想化。代替之，傳統 MTJ設計(例如，諸如圖1A-1B者)係與許多非平凡的問題有關連。例如，垂直式MTJ在其P及AP狀態間之能量障壁中具有一本質偏移，如在圖2C及2D中不同地描述者，其禁止/排除在圖2A-2B中不同地描述之理想化性能。更詳細地，圖2C係磁滯現象圖，說明當作用於圖1A-1B之傳統垂直式MTJ的外部磁場(μ0H)之函數的電阻(R)。如能被看見，如比較於藉由圖2A所表示之理想化，在此該R-H磁滯現象被中心定位在非零值(例如μ0HS)。因此，如將被了解，需要翻轉該自由鐵磁體層140之磁化MFree及如此由其P狀態至其AP狀態切換該垂直式MTJ 100的外部磁場之強度，係實質上有比翻轉MFree所需要之磁場強度較大的量值，且如此由其AP狀態切換該垂直式MTJ 100至其P狀態。據此，比由其高電阻狀態(AP狀態)切換MTJ 100至其低電阻狀態(P狀態)，由其低電阻狀態(P狀態)至其高電阻狀態(AP狀態)切換傳統垂直式MTJ 100，實質上更多能量必需被消耗(經由更強之所施加的外部磁場)。
圖2D係用於圖1A-1B的傳統垂直式MTJ 100之能量圖。如能被看見，垂直式MTJ 100之P狀態的相對能量係比其AP狀態較低(例如更積極有利的)。據此，該垂直式MTJ 100的P及AP狀態間之能量障壁，係使得如比較於由P切換至AP，由AP切換至P為以大體上不同(例如較少)的能量需求所達成。例如，如果該垂直式MTJ 100譬如於一磁阻記憶體裝置(例如磁阻隨機存取記憶體、 MRAM)中被實施，當由該AP切換至該P狀態時，確保非揮發性所需之最小能量障壁將保持約60kT(如上面參考圖2A-2B所討論之具有理想化MTJ者)。然而，由於傳統垂直式MTJ 100之本質的不對稱能量障壁之結果，由該P切換至該AP狀態將需要大體上較大數量的能量(例如用於AP至P切換所需要之最小能量的四或更多倍)。因此，垂直式MTJ 100係傾向於達成及保持在該P狀態中(較低電阻及較低、更穩定之能量狀態)。如此，如將被了解，在傳統MTJ 100中，用於P及AP狀態間之切換所需的總能量大體上係高於該理想化垂直式MTJ之更有效率切換所需要者。
可努力被使用來解決傳統垂直式MTJ 100的能量障壁中之本質偏移的一方式涉及改變該自由鐵磁體層140對該固定鐵磁體層120之相對面積。然而，此一方式導入佈圖複雜性，藉此可能增加生產誤差及製造成本。
如此，及按照本發明之實施例，垂直式磁性穿隧接面(MTJ)之性能可藉由包含其設計中之額外鐵磁體層所改良。該額外之鐵磁體層可譬如被包含於該垂直式MTJ之固定層或自由層的任一者中、或以別的方式鄰近該垂直式MTJ之固定層或自由層的任一者。於一些此等實施例中，該額外之鐵磁體層可被以設置在其與該鄰近鐵磁體層(自由層或固定層)之間的非磁性間隔體實施。於一或多個實施例中，該額外之鐵磁體層導入一內部磁場，其局部或全部補償該垂直式MTJ的P及AP狀態間之本質上不對稱的 能量障壁，藉此減輕及/或以別的方式減少本質的能量偏移。於一些示範情況中，在該MTJ內藉由該額外之鐵磁體層所產生的磁場有助於：(1)更好中心定位該R-H磁滯現象(例如接近及/或達成圖2A之理想化方案)；及/或(2)更好平衡P及AP狀態間之能量障壁(例如接近及/或達成圖2B之理想化方案)。
按照本發明之一或更多實施例，在此中所揭示之技術可譬如於獨立的電腦或嵌入式/機板上記憶體電路中被實施，包含、但不限於非揮發性記憶體(例如磁阻隨機存取記憶體、MRAM；自旋轉移力矩記憶體、STTM)及揮發性記憶體(例如靜態隨機存取記憶體、SRAM；動態隨機存取記憶體、DRAM)。以此揭示內容之觀點，用於按照本發明的實施例所建構之MTJ裝置的極多應用將變得明顯。於一特定之示範案例中，按照本發明的實施例所實施之MTJs可被用來達成小的、可擴充之記憶格。於其他實施例中，在此中所揭示之技術可譬如於磁碟機讀取頭中被實施。以此揭示內容之觀點，其他合適之應用將變得明顯，且所主張之發明係不意欲受限於任何特別之使用。
如將在此揭示內容之觀點中被了解，有許多與在此中所敘述之各種技術有關的優點。例如，於一些特定之示範實施例中，在此中所揭示之各種技術的一或多個可被使用於：(1)達成更好(例如較高)之熱穩定性當作位元比例；(2)減輕及/或以別的方式減少垂直式MTJ的P及AP狀態間之能量障壁中的本質偏移；(3)垂直式MTJ之 R-H磁滯現象的更好中心定位；(4)垂直式MTJ的P及AP狀態間之更有效率及/或方便的切換；及/或(5)維持比較更簡單之裝置佈圖，如此使生產誤差及製造成本減至最小。以此揭示內容之觀點，其他利益將變得明顯，且所主張之發明係不意欲受限於任何特別者。
使用像透射電子顯微鏡(來成像)、磁力顯微鏡、及/或光電發射電子顯微鏡(用於偵測極化)及磁力計(以偵測磁矩)者，電路系統或其他結構/裝置之檢查能被使用於顯示按照本發明的實施例所建構之MTJs的存在。
結構及操作
按照本發明的一或多個實施例，額外之鐵磁體層(下文，偏移層)可被包含在垂直式MTJ結構的設計中。於一些實施例中，該偏移層可被實施於該垂直式MTJ之固定鐵磁體層中、或以別的方式鄰近該垂直式MTJ之固定鐵磁體層，而於其他實施例中，該偏移層可被實施於該垂直式MTJ之自由鐵磁體層中、或以別的方式鄰近該垂直式MTJ之自由鐵磁體層。於任何此等實施例中，該偏移層可被以非磁性間隔體層實施，譬如在其與其鄰近鐵磁體層(固定層或自由層)之間。
圖3A係按照本發明之實施例所建構的垂直式MTJ 200於其平行(P)狀態中之剖面、概要視圖。圖3B係按照本發明之實施例所建構的圖3A之垂直式MTJ 200於其逆平行(AP)狀態中之剖面、概要視圖。如能於此示範組 態中被看見，MTJ 200包含被夾在固定鐵磁體層220及自由鐵磁體層240間之絕緣體層230。此外，MTJ 200包含被夾在偏移層260及該固定鐵磁體層220間之非磁性間隔體250。按照本發明之實施例，該偏移層260之磁化MOffset可為與該固定鐵磁體層220的磁化相反。於該P狀態(圖3A)及該AP狀態(圖3B)兩者中，偏移層260導入一額外的內部磁場(經由其磁化MOffset)，於一些實施例中，該磁場移位(例如更好中心定位)R-H磁滯現象，增加該P狀態之能量及/或減少該AP狀態的能量(例如更好等化該P及AP狀態間之能量障壁)，及/或以別的方式改善該垂直式MTJ 200之性能。據此，於一些此等實施例中，垂直式MTJ 200之性能可接近或以別的方式近似上面參考圖2A-2B所討論之理想化垂直式MTJ性能。MOffset之量值可被選擇、調整、或以別的方式調和，如適合用於一給定之應用，如以此揭示內容之觀點將變得明顯者。
於圖3A-3B及/或4A-4B中所說明之各種示範實施例的任一者中(如下面所討論)，偏移層260可包含一或多個鐵磁體材料，諸如、但不限於鐵、鈷、鎳、其合金、過渡金屬-類金屬合金(例如具有諸如硼的類金屬之過渡金屬)、及/或任何另一合適之鐵磁體材料。於一些實施例中，偏移層260可具有一或多個尺寸(例如表面積；厚度)，可比較於固定鐵磁體層220及/或自由鐵磁體層240之那些尺寸。於一些示範實施例中，偏移層260可具有例 如於奈米範圍(例如數十埃至數百奈米)中之厚度，且於一特定之示範實施例中，可為於約1-100奈米的範圍中。於另一些示範實施例中，偏移層260可具有於該埃範圍(例如約0.1-1奈米)中之厚度及/或可被實施為單層。於一些實施例中，偏移層260可被實施譬如為藉由任何合適之沈積技術(例如化學蒸氣沈積、物理蒸氣沈積、濺鍍沈積、分子束外延、或另一合適之沈積製程/機構)所沈積之薄膜。於又其他實施例中。偏移層260可被以藉由任何合適之沈積法所沈積的多數材料層實施，其中該多數層可為該相同之材料或不同的材料(鐵磁體材料、或鐵磁體材料及非鐵磁體材料之組合)。於一些實施例中，偏移層260可呈現磁性各向異性，使得其磁化可為大體上正交於其表面(例如磁化MOffset之方向係垂直於該偏移層260的平面)。以此揭示內容之觀點，用於偏移鐵磁體層260的其他合適之材料、幾何形狀、及/或組態將變得明顯，且所主張之發明不意欲受限於任何特別的材料、幾何形狀、或組態。
再者，於圖3A-3B及/或4A-4B中所說明之各種示範實施例的任一者中(如下面所討論)，固定鐵磁體層220及/或自由鐵磁體層240可被實施為傳統上做成者，並可包含例如上面參考偏移層260所討論之相同鐵磁體材料的一或多個之任一者。於一些實施例中，固定鐵磁體層220及/或自由鐵磁體層240可具有一或多個尺寸(例如表面積；厚度)，可比較於偏移層260之那些尺寸。於一些示 範實施例中，固定鐵磁體層220及/或自由鐵磁體層240可具有例如於奈米範圍(例如數十埃)中之厚度，且於一特定之示範實施例中，可為在少於或等於約1-100奈米的範圍中。於另一些示範實施例中，固定鐵磁體層220及/或自由鐵磁體層240可具有於該埃範圍(例如約0.1-1奈米)中之厚度及/或可被實施為單層。如先前參考偏移層260所討論，固定鐵磁體層220及/或自由鐵磁體層240可譬如被實施為藉由如先前所論及之任何合適的沈積技術所沈積之薄膜。於又其他實施例中，固定鐵磁體層220及/或自由鐵磁體層240可被以藉由任何合適之沈積法所沈積的多數材料層所實施，其中該多數層可為該相同之材料或不同的材料(鐵磁體材料、或鐵磁體材料及非鐵磁體材料之組合)。於一些實施例中，固定鐵磁體層220及/或自由鐵磁體層240之每一者可呈現磁性各向異性，使得其磁化可為大體上正交於其表面(例如磁化MOffset及Mfree之方向係分別垂直於該固定層220及自由層240的平面)。以此揭示內容之觀點，用於固定鐵磁體層220及/或自由鐵磁體層240的其他合適之材料、幾何形狀、及/或組態將變得明顯，且所主張之發明不意欲受限於任何特別的材料、幾何形狀、及/或組態。
進一步仍然於圖3A-3B及/或4A-4B中所說明之各種示範實施例的任一者中(如下面所討論)，絕緣體層230可被包含於垂直式MTJ 200的固定鐵磁體層220及自由鐵磁體層240之間，如傳統上所做成。該絕緣體層230可為 任何合適之介電材料或諸材料(例如氧化物、氮化物等)，且於一些特定之示範實施例中為氧化鎂、氧化鋁、氧化鉿、矽氧化鉿、氧化鑭、氧化鑭鋁、氧化鋯、矽氧化鋯、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鉛鈧鉭、及鈮酸鉛鋅、及/或另一媒體/材料，該媒體/材料係非磁性及允許充分之量子穿隧。絕緣體層230可具有一或多個尺寸(例如，表面積；厚度)可比較於鐵磁體層220、240及/或260之那些尺寸。於一些情況中，絕緣體層230的一或多個尺寸(例如厚度)可被選擇/調整，使得該固定層220及自由層240被彼此充分地隔離，而仍然允許電子經由量子穿隧經過該絕緣體而自此等鐵磁體層的其中一者通過至該另一者。於一些特定之情況中，絕緣體層230可具有例如於奈米範圍(例如數十埃)中之厚度，且於一特定之示範實施例中，可為在少於或等於約1-100奈米的範圍中。於另一些示範實施例中，絕緣體層230可具有於該埃範圍(例如約0.1-1奈米)中之厚度及/或可被實施為單層。如類似地參考鐵磁體層220、240及/或260所討論，於一些實施例中，絕緣體層230可被實施為譬如藉由任何合適之沈積技術(例如化學蒸氣沈積、濺鍍沈積、物理蒸氣沈積等)所沈積之薄膜。於又其他實施例中，絕緣體層230可被以藉由任何合適之沈積法所沈積的多數層實施，其中該多數層可為該相同之材料或不同的材料(絕緣體材料、或絕緣體材料及非絕緣體材料之組合)。以此揭示內容之觀點，用於絕緣體 層230的其他合適之材料、幾何形狀、及/或組態將變得明顯，且所主張之發明不意欲受限於任何特別的材料、幾何形狀、或組態。
如能由圖3A-3B及4A-4B被看見，非磁性間隔體層250可被包含在垂直式MTJ 200之結構中。該非磁性間隔體250可為例如毗連或以別的方式與該偏移層260整合。如在圖3A-3B所示，該非磁性間隔體250能被提供於偏移層260及固定鐵磁體層220之間。另一選擇及如在圖4A-4B所示，該非磁性間隔體250能被提供於偏移層260及自由鐵磁體層240之間。於一些特定之示範實施例中，非磁性間隔體250可為例如與絕緣體層230相同之材料。於其他實施例中，非磁性間隔體250可為與絕緣體層230不同。於一特定之示範實施例中，例如，絕緣體層230係以氧化鎂實施，且非磁性間隔體250係以釕或任何另一合適之非磁性材料或諸材料實施。非磁性間隔體250可具有一或多個尺寸(例如表面積；厚度)可比較於絕緣體層230及/或鐵磁體層220、240及/或260之那些尺寸。於一些特定之情況中，非磁性間隔體層250可具有例如於奈米範圍(例如數十埃)中之厚度，且於一特定之示範實施例中，可為在少於或等於約1-100奈米的範圍中。於另一些示範實施例中，非磁性間隔體層250可具有於該埃範圍(例如約0.1-1奈米)中之厚度及/或可被實施為單層。如類似上面參考絕緣體層230及/或鐵磁體層220、240及/或260所討論，於一些實施例中，非磁性間隔體層250可被實施為 譬如藉由任何合適之沈積技術(例如化學蒸氣沈積、濺鍍沈積、物理蒸氣沈積等)所沈積之薄膜。於又其他實施例中，間隔體層250可被以藉由任何合適之沈積法所沈積的多數層實施，其中該多數層可為該相同之材料或不同的材料(絕緣體材料、或絕緣體材料及非絕緣體材料之組合)。以此揭示內容之觀點，用於絕緣體層250的其他合適之材料、幾何形狀、及/或組態將變得明顯，且所主張之發明不意欲受限於任何特別的材料、幾何形狀、或組態。
圖4A係按照本發明之另一實施例所建構的垂直式MTJ 200於其平行(P)狀態中之剖面、概要視圖。圖4B係按照本發明之實施例所建構的圖4A之垂直式MTJ 200於其逆平行(AP)狀態中的剖面、概要視圖。如可在此示範組態中被看見，MTJ 200包含被夾在固定鐵磁體層220及自由鐵磁體層240間之絕緣體層230。此外，MTJ 200包含被夾在偏移層260及該自由鐵磁體層240間之非磁性間隔體250。按照本發明之實施例，該偏移層260之磁化MOffset可為與該固定鐵磁體層220的磁化相反。於該P狀態(圖4A)及該AP狀態(圖4B)兩者中，偏移層260導入一額外的內部磁場(經由其磁化MOffset)，於一些實施例中，該磁場移位(例如更好中心定位)R-H磁滯現象，增加該P狀態之能量及/或減少該AP狀態的能量(例如更好等化該P及AP狀態間之能量障壁)，及/或以別的方式改善該垂直式MTJ 200之性能。據此，垂直式MTJ 200之性能可接近或以別的方式近似上面參考圖2A-2B所討論之理想化垂直式MTJ性能。MOffset之量值可被選擇、調整、或以別的方式調和，如適合用於一給定之應用，如以此揭示內容之觀點將變得明顯者。如將被了解，相對於圖3A-3B之共同特色，該先前討論的有關部份同樣地應用至那些在圖4A-4B所示之特色。
於一些示範實施例中，回憶來自偏移層260的額外之磁場可影響(例如減輕或消除)垂直式MTJ 200的P及AP狀態間之本質的不對稱能量障壁。如將被了解，鐵磁體偏移層260對固定鐵磁體層220(如在圖3A-3B所示)及/或自由鐵磁體層240(如在圖4A-4B所示)之相對接近性可變更/調整用於垂直式MTJ 200的AP/P能量障壁上之MOffset的影響。如此，及按照本發明之實施例，非磁性間隔體250的一或多個尺寸(例如厚度)可被調制，如此改變/調整垂直式MTJ 200的偏移層260及鐵磁體層220及/或240間之有效距離。相同地，如將被了解，固定鐵磁體層220、自由鐵磁體層240、及/或偏移層260的一或多個尺寸(例如厚度)可被調制，以變更/調整MOffset之影響(例如增加一給定鐵磁體層220、240及/或260之厚度可導致來自MOffset之較大的影響)。於一些此等案例中，此尺寸調制可於MOffset之影響中達成各種改變，且如此移位(例如更好中心定位)R-H磁滯現象，增加該P狀態之能量及/或減少該AP狀態的能量(例如更好等化該P及AP狀態間之能量障壁)，及/或以別的方式改善該垂直式 MTJ 200之性能。
於一些實施例中，其中偏移層260被包含於固定鐵磁體層220中或以別的方式鄰近固定鐵磁體層220，非磁性間隔體250之尺寸的一或多個可被選擇，使得於存在藉由偏移層260所產生之磁場中(例如固定層220之磁化係由於MOffset之存在而不易於翻轉)，固定層220之磁化MFixed實質上保持不變的(例如恆定的)。於一些案例中，固定層220可被局部或全部地設計，使得非於磁性間隔體250之給定厚度不會使其磁化不穩定(例如其磁化係由於MOffset而不易於翻轉)。
於一些實施例中，其中偏移層260被包含於自由鐵磁體層240中或以別的方式鄰近自由鐵磁體層240，非磁性間隔體250之尺寸的一或多個可被選擇，使得於存在藉由偏移層260所產生之磁場中(例如自由層240之磁化係由於MOffset之存在而易於或以別的方式允許翻轉)，自由層240之磁化MFree可被改變(例如更輕易地翻轉)。於一些案例中，自由層240可被局部或全部地設計，使得非於磁性間隔體250之給定厚度(或厚度之範圍)充分地(例如適當地用於一給定之應用)使其磁化不穩定(例如其磁化係由於MOffset而更易於翻轉)。
於一些實施例中，調制譬如非磁性間隔體250之厚度可允許用於更輕易地改變自由層240之磁化方向。如將被了解，非磁性間隔體250之厚度的調整/調和可允許用於偏移層260及自由鐵磁體層240間之相互作用的一或多個 以下型式：(1)鐵磁體(例如MFree及MOffset具有相同之對齊，並在缺少外部磁場中有一淨磁矩)；(2)逆鐵磁體(例如MFree及MOffset具有相反之對齊，並在缺少外部磁場中有零淨磁化)；(3)及/或零耦合。於一些特定之示範實施例中，其中零耦合係想要的，該非磁性間隔體250可具有於約1-10埃的範圍(例如少於或等於約8埃)中之至少一尺寸(例如厚度)。以此揭示內容之觀點，適合用於與自由層240達成零耦合(及/或相互作用或想要之性能的另一型式)之非磁性間隔體250的其他厚度/尺寸將變得明顯，且所主張之發明不意欲受限於任何特別之此幾何形狀。
給定之垂直式MTJ 200的各種層之任何一者(例如固定層220、絕緣體層230、自由層240、間隔體層250、及/或偏移層260)可藉由任何合適之技術被形成/沈積，包含、但不限於化學蒸氣沈積、物理蒸氣沈積、磁電管濺鍍沈積、分子束外延等。於一些實施例中，垂直式MTJ 200之形成/製備可局部或全部包含，一或多個微影技術。以此揭示內容之觀點，其他合適之形成技術將變得明顯，且所主張之發明不意欲受限於任何特別之形成技術。
圖5係示範積體電路(IC)300之立體、概要視圖，其實施一按照本發明之實施例所建構的垂直式MTJ 200。如類似上面參考圖3A所討論者，在此該示範垂直式MTJ 200係於其P狀態中，且鄰近該固定層220包含一額外之鐵磁體層(偏移層)260及一在其間之非磁性間隔體 250。然而，所主張之發明不意欲僅只受限於所描述之範例；圖3A-3B及/或4A-4B之各種示範實施例的任何一者可類似地按照一實施例被實施於如在圖5中所描述之IC 300中。
按照一些示範實施例，基板202可為譬如半導體晶圓或另一合適之基板。於一些此等實施例中，該基板202可為譬如金屬、矽、鍺、三五族材料、氧化物、氮化物、或其組合。於一些實施例中，該基板202可譬如被建構為本體基板、絕緣體上之半導體基板(XOI，在此X係半導體材料、諸如矽、鍺、或富含鍺之矽)；及多層狀結構。用於基板202之其他合適的材料及/或組態將視給定之應用而定及以此揭示內容之觀點將變得明顯。
如可被進一步看見，垂直式MTJ 200可被以一或多個電觸點204及/或206實施。於一些實施例中，垂直式MTJ 200可與基板202(及/或另一IC結構或部件)被操作地耦接。於一些此等情況中，垂直式MTJ 200可被操作地與譬如傳導線/熔接道、通孔、及/或另一電路零組件耦接，包含傳導金屬，諸如、但不限於銅、鋁、銀、鎳、金、鈦、銦、鎢、其合金、或另一適當地傳導之金屬。
於一些示範實施例中，合適電流之通道垂直式MTJ 200可被實施，以決定該MTJ 200是否於其低電阻P狀態中(例如固定鐵磁體層220及自由鐵磁體層240係於該相同之磁性對齊中)或於其高電阻AP狀態中(例如固定層220及自由層240係相反的磁性對齊中)。於一些此等實 施例中，這些MTJ 200之二進位狀態(例如低電阻及高電阻狀態)的決定可在一記憶格/裝置、諸如那些先前所討論者(例如MRAM、SRAM、DRAM等)中被實施。垂直式MTJ 200之其他合適的使用將視給定的應用而定，且以此揭示內容之觀點將變得明顯。
示範系統
圖6說明以包含按照本發明的實施例所建構之一或多個垂直式MTJs的積體電路結構或裝置所實施之計算系統1000。如能被看見，該計算系統1000容置一主機板1002。該主機板1002可包含許多零組件，包含、但不限於處理器1004及至少一通訊晶片1006，其每一者可被物理地及電耦接至該主機板1002、或以別的方式整合在其中。如將被了解，該主機板1002可為譬如任何印刷電路板，不論是否為主板或安裝在主板上之子板、或系統1000之唯一電路板等。視其應用而定，計算系統1000可包含一或多個其他零組件，其可或不能被物理地及電耦接至該主機板1002。這些其他零組件可包含、但不被限制於揮發性記憶體(例如DRAM)、非揮發性記憶體(例如磁阻RAM；自旋轉移力矩記憶體、STFM；ROM)、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻壓縮編碼、視頻壓縮編碼、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、迴轉儀、喇叭、照相機、 及大量儲存裝置(諸如硬碟機、光碟(CD)、數位多用途磁碟(DVD)等)。計算系統1000中所包含之任何零組件可包含一或多個積體電路結構或裝置，包含按照本發明之實施例所建構的一或多個垂直式MTJs。這些在此中所敘述之各種電晶體結構能例如被使用於提供板上處理器快取或記憶體陣列(例如MRAM、DRAM等)。於一些實施例中，多數功能可被整合進入一或多個晶片(例如，注意該通訊晶片1006可為該處理器1004的一部份或以別的方式整合進入該處理器1004)。
該通訊晶片1006能夠無線通訊，用於資料之傳送至該計算系統1000及由該計算系統1000傳送資料。該“無線”一詞及其衍生詞可被用來敘述電路、裝置、系統、方法、技術、通訊通道等，其可經過該調制的電磁輻射之使用經過非固體媒介溝通資料。該名詞不會隱含該相關裝置未含有任何電線，雖然於一些實施例中它們可能沒有電線。該通訊晶片1006可實施許多無線標準或協定之任一者，包含、但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、Bluetooth、其衍生者、以及被規定為3G、4G、5G、及超出者的任何其他無線協定。該計算系統1000可包含複數通訊晶片1006。例如，第一通訊晶片1006可被專用於較短範圍無線通訊，諸如WiFi及Bluetooth，且第二通訊晶 片1006可被專用於較長範圍無線通訊、諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他者。
該計算系統1000之處理器1004包含被封裝在該處理器1004內之積體電路晶粒。於本發明之一些實施例中，該處理器之積體電路晶粒包含板子上記憶體電路系統，其被以如各種在此中所敘述之一或多個積體電路結構或包含一或多個垂直式MTJs的裝置實施。該“處理器”一詞可意指任何裝置或裝置的一部份，其處理例如來自暫存器及/或記憶體之電子資料，以將該電子資料轉變成其他可被儲存於暫存器及/或記憶體中之電子資料。
該通訊晶片1006亦可包含被封裝在該通訊晶片1006內之積體電路晶粒。按照一些此等示範實施例，該通訊晶片之積體電路晶粒包含一或多個積體電路結構或包含如在此中所敘述之一或多個垂直式MTJs的裝置。如將在此揭示內容之觀點中被了解，注意該多標準無線能力可被直接地整合進入該處理器1004(例如在此任何晶片1006之功能性被整合進入處理器1004，而非具有分開之通訊晶片)。進一步注意該處理器1004可為一具有此無線能力之晶片組。簡言之，任何數目之處理器1004及/或通訊晶片1006能被使用。同樣地，任一晶片或晶片組能具有被整合在其中之多數功能。
於各種措失中，該計算系統1000可為膝上型電腦、上網型電腦、筆記型電腦、智慧型手機、平板電腦、個人 數位助理器(PDA)、超級移動PC、行動電話、桌上型式電腦、伺服器、印表機、掃描器、監示器、機上盒、娛樂控制單元、數位照相機、手提式音樂播放器、或數位錄影機。於進一步措失中，該系統1000可為任何另一電子裝置，其處理資料或採用如在此中所敘述之包含一或多個垂直式MTJs的一或多個積體電路結構或裝置。
極多實施例將變得明顯，且在此中所敘述之特色可被組合在任何數目的組態中。本發明的一示範實施例提供一磁性穿隧接面裝置，包括第一絕緣體層，其被夾在自由鐵磁體層及固定鐵磁體層之間；及第二絕緣體層，其被夾在第三鐵磁體層及該自由或固定鐵磁體層的其中一者之間。於一些案例中，該自由、固定、及第三鐵磁體層之每一者與一磁化方向相關聯，且該第三鐵磁體層之磁化方向係與該固定鐵磁體層的磁化方向相反。於一些案例中，該固定及第三鐵磁體層之磁化方向不被允許改變，且該自由鐵磁體層的磁化方向被允許改變。於一些案例中，該固定及自由鐵磁體層之磁化方向被平行地對齊。於其他案例中，該固定及自由鐵磁體層之磁化方向被逆平行地對齊。於一些案例中，該固定、自由、及/或第三鐵磁體層包括鐵、鈷、鎳、硼、及/或其合金的一或多個。於一些案例中，該第一及第二絕緣體層包括不同材料。於一些案例中，該第一絕緣體層包括氧化鎂，且該第二絕緣體層包括釕。於一些案例中，該第三鐵磁體層之包含於該磁性穿隧接面裝置中導致以下之至少一者：減輕該磁性穿隧接面裝置的平 行與逆平行狀態間之能量障壁中的本質偏移、中心定位該磁性穿隧接面裝置的外電阻磁場磁滯現象、允許用於該磁性穿隧接面裝置的平行及逆平行狀態間之有效率及/或方便的切換、及/或維持簡單之裝置佈圖。於一些案例中，該裝置係在嵌入式記憶體、非揮發性記憶體、磁阻隨機存取記憶體、自旋轉移力矩記憶體、揮發性記憶體、靜態隨機存取記憶體、及/或動態隨機存取記憶體之至少一者中實施。於一些案例中，積體電路被提供，且包含一或多個此磁性穿隧接面裝置。
本發明之另一示範實施例提供一積體電路，包含基板；及磁性穿隧接面，其形成於該基板中或在該基板上，其中該磁性穿隧接面包含第一絕緣體層，被夾在自由鐵磁體層及固定鐵磁體層之間，其中該自由及固定鐵磁體層之每一者與一磁化方向相關聯；及第二絕緣體層，被夾在第三鐵磁體層及該自由或固定鐵磁體層的其中一者之間，其中該第三鐵磁體層係與一磁化方向有關聯，該磁化方向係與該固定鐵磁體層之磁化方向相反。於一些案例中，該電路另包含與該磁性穿隧接面操作地耦接的一或多個電觸點，其中該磁性穿隧接面之平行或逆平行狀態係藉由通過該處之電流所決定。於一些案例中，該第一絕緣體層包括氧化鎂，且該第二絕緣體層包括釕。於一些案例中，該電路係在嵌入式記憶體、非揮發性記憶體、磁阻隨機存取記憶體、自旋轉移力矩記憶體、揮發性記憶體、靜態隨機存取記憶體、及/或動態隨機存取記憶體之至少一者中實 施。於一些案例中，電子裝置被提供，且包含一或多個此積體電路。於一些此等案例中，該裝置包含記憶體電路、通訊晶片、處理器、及/或計算系統之至少一者。於一些案例中，計算系統被提供，且包含一或多個此積體電路。
本發明之另一示範實施例提供一方法，包含提供第一絕緣體層，該第一絕緣體層被夾在自由鐵磁體層與固定鐵磁體層之間；及提供第二絕緣體層，該第二絕緣體層被夾在第三鐵磁體層與該自由或固定鐵磁體層的其中一者之間。於一些案例中，該方法另包含提供與該等鐵磁體層之一或多個操作地耦接的一或多個電觸點。
為著要說明及敘述之目的，本發明之示範實施例的前面敘述已被呈現。其係不意欲為詳盡的或將本發明限制於所揭示之精確形式。以此揭示內容之觀點，很多修改及變動係可能的。其係意欲使本發明之範圍不被此詳細敘述所限制，反之被至此為止所附的申請專利範圍所限制。
100‧‧‧磁性穿隧接面
120‧‧‧固定鐵磁體層
130‧‧‧絕緣體層
140‧‧‧自由鐵磁體層
200‧‧‧磁性穿隧接面
202‧‧‧基板
204‧‧‧觸點
206‧‧‧觸點
220‧‧‧固定鐵磁體層
230‧‧‧絕緣體層
240‧‧‧自由鐵磁體層
250‧‧‧非磁性間隔體
260‧‧‧偏移層
300‧‧‧積體電路
1000‧‧‧計算系統
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通訊晶片
圖1A係傳統垂直式磁性穿隧接面(MTJ)於其平行狀態中之剖面、概要視圖。
圖1B係圖1A的傳統垂直式磁性穿隧接面(MTJ)於其逆平行狀態中之剖面、概要視圖。
圖2A係磁滯現象圖，說明作為用於理想化垂直式MTJ的外部磁場之函數的電阻。
圖2B係用於圖2A之理想化垂直式MTJ的能量圖。
圖2C係磁滯現象圖，說明作為用於圖1A-1B之傳統垂直式MTJ的外部磁場之函數的電阻。
圖2D係用於圖1A-1B之傳統垂直式MTJ的能量圖。
圖3A係按照本發明之實施例所建構的垂直式MTJ於其平行狀態中之剖面、概要視圖。
圖3B係按照本發明之實施例所建構的圖3A之垂直式MTJ於其逆平行狀態中之剖面、概要視圖。
圖4A係按照本發明之另一實施例所建構的垂直式MTJ於其平行狀態中之剖面、概要視圖。
圖4B係按照本發明之實施例所建構的圖4A之垂直式MTJ於其逆平行狀態中之剖面、概要視圖。
圖5係實施按照本發明的實施例所建構之垂直式MTJ的示範積體電路之立體、概要視圖。
圖6說明以包含按照本發明的示範實施例所建構之一或多個垂直式MTJs的積體電路結構或裝置所實施之計算系統。
200‧‧‧磁性穿隧接面
202‧‧‧基板
204‧‧‧觸點
206‧‧‧觸點
220‧‧‧固定鐵磁體層
230‧‧‧絕緣體層
240‧‧‧自由鐵磁體層
250‧‧‧非磁性間隔體
260‧‧‧偏移層

Claims (20)

  1. 一種磁性穿隧接面裝置，包括：第一絕緣體層，被夾在自由鐵磁體層及固定鐵磁體層之間；及第二絕緣體層，被夾在第三鐵磁體層及該自由或固定鐵磁體層的其中一者之間。
  2. 如申請專利範圍第1項之磁性穿隧接面裝置，其中該自由、固定、及第三鐵磁體層之每一者與一磁化方向相關聯，且該第三鐵磁體層之磁化方向係與該固定鐵磁體層的磁化方向相反。
  3. 如申請專利範圍第2項之磁性穿隧接面裝置，其中該固定及第三鐵磁體層之磁化方向不被允許改變，且該自由鐵磁體層的磁化方向被允許改變。
  4. 如申請專利範圍第2-3項中任何一項之磁性穿隧接面裝置，其中該固定及自由鐵磁體層之磁化方向被平行地對齊。
  5. 如申請專利範圍第2-3項中任何一項之磁性穿隧接面裝置，其中該固定及自由鐵磁體層之磁化方向被逆平行地對齊。
  6. 如申請專利範圍第1-5項中任何一項之磁性穿隧接面裝置，其中該固定、自由、及/或第三鐵磁體層包括鐵、鈷、鎳、硼、及/或其合金的一或多個。
  7. 如申請專利範圍第1-6項中任何一項之磁性穿隧接面裝置，其中該第一及第二絕緣體層包括不同材料。
  8. 如申請專利範圍第1-7項中任何一項之磁性穿隧接面裝置，其中該第一絕緣體層包括氧化鎂，且該第二絕緣體層包括釕。
  9. 如申請專利範圍第1-8項中任何一項之磁性穿隧接面裝置，其中該第三鐵磁體層之包含於該磁性穿隧接面裝置中導致以下之至少一者：減輕該磁性穿隧接面裝置的平行與逆平行狀態間之能量障壁中的本質偏移、中心定位該磁性穿隧接面裝置的外電阻磁場磁滯現象、允許用於該磁性穿隧接面裝置的平行及逆平行狀態間之有效率及/或方便的切換、及/或維持簡單之裝置佈圖。
  10. 如申請專利範圍第1-9項中任何一項之磁性穿隧接面裝置，其中該裝置係在嵌入式記憶體、非揮發性記憶體、磁阻隨機存取記憶體、自旋轉移力矩記憶體、揮發性記憶體、靜態隨機存取記憶體、及/或動態隨機存取記憶體之至少一者中實施。
  11. 一種積體電路，包括申請專利範圍第1-10項中任何一項之磁性穿隧接面裝置的一或多個。
  12. 一種積體電路，包括：基板；及磁性穿隧接面，形成於該基板中或在該基板上，其中該磁性穿隧接面包括：第一絕緣體層，被夾在自由鐵磁體層及固定鐵磁體層之間，其中該自由及固定鐵磁體層之每一者與一磁化方向相關聯；及 第二絕緣體層，被夾在第三鐵磁體層及該自由或固定鐵磁體層的其中一者之間，其中該第三鐵磁體層係與一磁化方向有關聯，該磁化方向係與該固定鐵磁體層之磁化方向相反。
  13. 如申請專利範圍第12項之積體電路，另包括與該磁性穿隧接面操作地耦接的一或多個電觸點，其中該磁性穿隧接面之平行或逆平行狀態係藉由通過該處之電流所決定。
  14. 如申請專利範圍第12-13項中任何一項之積體電路，其中該第一絕緣體層包括氧化鎂，且該第二絕緣體層包括釕。
  15. 如申請專利範圍第12-14項中任何一項之積體電路，其中該電路係在嵌入式記憶體、非揮發性記憶體、磁阻隨機存取記憶體、自旋轉移力矩記憶體、揮發性記憶體、靜態隨機存取記憶體、及/或動態隨機存取記憶體之至少一者中實施。
  16. 一種電子裝置，包括申請專利範圍第12-15項中任何一項之積體電路的一或多個。
  17. 如申請專利範圍第16項之電子裝置，其中該裝置包括記憶體電路、通訊晶片、處理器、及/或計算系統之至少一者。
  18. 一種計算系統，包括申請專利範圍第12-15項中任何一項之積體電路的一或多個。
  19. 一種方法，包括： 提供第一絕緣體層，該第一絕緣體層被夾在自由鐵磁體層與固定鐵磁體層之間；及提供第二絕緣體層，該第二絕緣體層被夾在第三鐵磁體層與該自由或固定鐵磁體層的其中一者之間。
  20. 如申請專利範圍第19項之方法，另包括提供與該等鐵磁體層之一或多個操作地耦接的一或多個電觸點。
TW101150133A 2011-12-30 2012-12-26 磁性穿隧接面的裝置及方法 TWI489665B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/068158 WO2013101203A1 (en) 2011-12-30 2011-12-30 Balancing energy barrier between states in perpendicular magnetic tunnel junctions

Publications (2)

Publication Number Publication Date
TW201342676A true TW201342676A (zh) 2013-10-16
TWI489665B TWI489665B (zh) 2015-06-21

Family

ID=48698435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101150133A TWI489665B (zh) 2011-12-30 2012-12-26 磁性穿隧接面的裝置及方法

Country Status (5)

Country Link
US (2) US9236562B2 (zh)
KR (2) KR101831725B1 (zh)
CN (2) CN107275479B (zh)
TW (1) TWI489665B (zh)
WO (1) WO2013101203A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661545B (zh) * 2014-03-07 2019-06-01 美商應用材料股份有限公司 形成磁性穿隧接面的方法

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101831725B1 (ko) * 2011-12-30 2018-04-04 인텔 코포레이션 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9923137B2 (en) * 2015-03-05 2018-03-20 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9735185B1 (en) * 2016-06-10 2017-08-15 Essential Products, Inc. Hollowed electronic display
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296223A1 (en) 2018-03-23 2019-09-26 Spin Memory, Inc. Methods of Manufacturing Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10983182B2 (en) * 2018-08-10 2021-04-20 Brown University Ultrasensitive magnetic tunneling junction sensor
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796561A (en) * 1996-11-27 1998-08-18 International Business Machines Corporation Self-biased spin valve sensor
KR100303976B1 (ko) 1998-10-07 2001-11-30 김덕중 가솔린엔진의연소실
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
KR100457158B1 (ko) * 2001-12-26 2004-11-16 주식회사 하이닉스반도체 대칭적인 스위칭 특성을 위한 마그네틱 메모리 셀
US6989975B2 (en) * 2003-06-18 2006-01-24 Hewlett-Packard Development Company, L.P. Magnetoresistive device including pinned structure with a layer that provides texture for pinning
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
KR100905737B1 (ko) * 2007-12-07 2009-07-01 상지대학교산학협력단 수직자기이방성을 갖는 스핀밸브 자기저항소자
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8054677B2 (en) * 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7940600B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US8743593B2 (en) 2008-12-10 2014-06-03 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory cell and magnetic random access memory using same
US8063460B2 (en) 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
KR101831725B1 (ko) 2011-12-30 2018-04-04 인텔 코포레이션 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661545B (zh) * 2014-03-07 2019-06-01 美商應用材料股份有限公司 形成磁性穿隧接面的方法

Also Published As

Publication number Publication date
US9236562B2 (en) 2016-01-12
CN104011862B (zh) 2017-07-18
KR101831725B1 (ko) 2018-04-04
KR101640587B1 (ko) 2016-07-18
CN107275479A (zh) 2017-10-20
CN104011862A (zh) 2014-08-27
US9472748B2 (en) 2016-10-18
KR20140103992A (ko) 2014-08-27
US20160126452A1 (en) 2016-05-05
US20140117476A1 (en) 2014-05-01
CN107275479B (zh) 2020-10-16
KR20160087914A (ko) 2016-07-22
TWI489665B (zh) 2015-06-21
WO2013101203A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI489665B (zh) 磁性穿隧接面的裝置及方法
TWI590242B (zh) 具有耦合的自由磁性層之垂直自旋轉移力矩記憶體（ｓｔｔｍ）裝置
GB2523934B (en) Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
TWI574440B (zh) 電場加強之自旋轉移力矩記憶體裝置及其製造與使用方法
JP6512668B2 (ja) 集積回路、埋め込みメモリデバイス、コンピューティングシステムおよびスピントランスファートルクメモリ（ｓｔｔｍ）デバイスを形成する方法
US10832749B2 (en) Perpendicular magnetic memory with symmetric fixed layers
TWI529708B (zh) 具有半金屬的自旋轉移扭矩記憶體裝置以及用於寫入和讀取該裝置的方法
US20140175583A1 (en) Perpendicular spin transfer torque memory (sttm) device having offset cells and method to form same
CN106796816B (zh) 在psttm mtj结构中的磁性扩散阻挡层和过滤层
TW201709578A (zh) 低雜散場磁記憶體
TWI552398B (zh) 具有地形平滑電極的自旋轉移扭矩記憶體（ｓｔｔｍ）裝置及其形成方法
CN106663466B (zh) 具有用于在其中的磁性层上引发应变的界面的自旋转移矩存储器和自旋逻辑器件
WO2019182589A1 (en) Interface engineering of a perpendicular magnetic tunnel junction (pmtj) stack to improve retention loss at higher temperature
WO2019135743A1 (en) Filter layer for an in-plane top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory
TWI770049B (zh) 具有耦合至自旋轉移扭矩元件的ｐｍｏｓ電晶體的自旋轉移扭矩記憶體裝置