TWI661545B - 形成磁性穿隧接面的方法 - Google Patents

形成磁性穿隧接面的方法 Download PDF

Info

Publication number
TWI661545B
TWI661545B TW104106531A TW104106531A TWI661545B TW I661545 B TWI661545 B TW I661545B TW 104106531 A TW104106531 A TW 104106531A TW 104106531 A TW104106531 A TW 104106531A TW I661545 B TWI661545 B TW I661545B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
upper electrode
barrier layer
lower electrode
Prior art date
Application number
TW104106531A
Other languages
English (en)
Other versions
TW201537743A (zh
Inventor
帕卡拉瑪亨德拉
巴賽諾米海拉
爵曼強納森
安在洙
薛林
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201537743A publication Critical patent/TW201537743A/zh
Application granted granted Critical
Publication of TWI661545B publication Critical patent/TWI661545B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Abstract

本發明揭露了一種MRAM位元的製造方法，包括沉積一間隔層，用以在處理過程中保護穿隧阻障層。所沉積的間隔層防止了在後續處理中形成的副產物再沉積於穿隧阻障層上。此等再沉積會造成產品失敗和降低製造產率。此方法更包括非侵蝕性處理條件，用以防止對MRAM位元層造成損傷。此非侵蝕性處理條件可包括不使用鹵素類電漿來進行蝕刻。本發明揭露的實施例採用了簡化製程的蝕刻-沉積-蝕刻順序。

Description

形成磁性穿隧接面的方法
本發明揭露的態樣係基本上關於記憶體裝置的製造，且更特別是關於磁阻式隨機存取記憶體裝置之元件的形成方法。
隨機存取記憶體(RAM)是見於計算機裝置中的記憶體裡最常見的形式。RAM技術的進步使計算機功率得以增加。RAM技術的一項進步是磁阻式隨機存取記憶體(MRAM)的發展。不同於其它RAM技術，MRAM中的數據並非以電荷形式儲存，而是由磁性儲存元件，稱為MRAM位元，來儲存。MRAM位元具有磁性穿隧接面(MTJ)結構。MTJ結構由兩個鐵磁層間隔有一薄介電層而形成。此薄介電層通稱為穿隧阻障層。穿隧阻障層被設計為足夠薄以使電子由一個鐵磁層「穿隧」過穿隧阻障層而到達另一鐵磁層。其中一個鐵磁層，稱為「紮釘(pinned)」鐵磁層，被設定有特定的極性。另一鐵磁層，稱為「自由(free)」鐵磁層，其極性可由電流來改變。在自旋轉矩式(spin transfer torque，STT)MRAM裝置中，自由鐵磁層的位向可由自旋極化電流來修改，其稱為寫入。
在原先為「1」或高電阻態的位元上寫入「0」或低 電阻態時，電流被迫使從自由層流向紮釘層。流經紮釘層的電子隨著紮釘層磁化而達到多數自旋(majority spin)，且施加自旋扭矩於自由層上而轉換磁化方向與紮釘層對齊。在轉換到「1」態時，寫入電流被迫使由紮釘層流向自由層。來自自由層具有多數自旋的電子(與紮釘層對齊)會流過紮釘層，但具有少數自旋(minority spin)的電子則反射回自由層。少數自旋電子接著施加自旋扭矩於自由層扭矩上，且相對於紮釘層將自由層轉換成與少數自旋對齊，或反平行。位元態可藉由感應此位元電阻和比較此電阻與一參考電阻來讀取，其通常為高電阻和低電阻值的平均。
相較於其它類型的非揮發性RAM(NVRAM)，MRAM提供了以下優點：當消耗較少功率時可表現更為快速、且隨著時間所遭受的耗損較少。然而，MRAM裝置的現有製造產率低，同時工業上需要縮減MRAM裝置的尺寸。例如，對高製造產率的一個阻礙是MRAM位元製造中的部分蝕刻製程會侵蝕MTJ層。
因此，本技術領域中需要一種新穎的製造流程用以可靠地製造MRAM裝置。
本發明所述實施例包括一種MRAM位元的製造方法。此方法包括將一層疊導入處理腔室。此層疊包括：一導電性硬式光罩層；一上電極層，位於此導電性硬式光罩層下方；一穿隧阻障層，相鄰於此上電極層；一下電極層，相鄰於此穿隧阻障層；以及一基板。此上與下電極層兩者包括一 鐵磁層。此穿隧阻障層包括一介電材料。一但將此層疊導入處理腔室，將上電極層與穿隧阻障層蝕刻，藉此曝露上電極層與穿隧阻障層的側壁。此方法進一步包括沉積一間隔層於此導電性硬式光罩層、此上電極層的側壁、此穿隧阻障層的側壁、以及此下電極層之至少一部份上。此沉積造成一次層疊，包含有此下電極層與此間隔層之彼此相鄰的部分。然後，將此次層疊的至少一部分向下蝕刻直到此基板。
本發明所述之其它實施例包括一種層疊。此層疊包括：一基板；一下電極層，包含有一鐵磁材料且位於此基板之上；一穿隧阻障層，包含有一介電材料且相鄰於此下電極層；一上電極層，包含有一鐵磁材料且相鄰於此穿隧阻障層；一導電性硬式光罩層，位於此上電極層之上；以及一間隔層。此下電極層、穿隧阻障層、上電極層、以及導電性硬式光罩層具有側壁；且此間隔層覆蓋此穿隧阻障層側壁。
100‧‧‧層疊
110‧‧‧基板
120‧‧‧下電極層
130‧‧‧穿隧阻障層
131‧‧‧側壁
140‧‧‧上電極層
141‧‧‧側壁
150‧‧‧導電性硬式光罩層
151‧‧‧側壁
152‧‧‧頂表面
160‧‧‧間隔層
161‧‧‧側表面
162‧‧‧頂表面
163‧‧‧下表面
170‧‧‧次層疊
為使本發明之前述特徵可被詳加了解，針對上述簡短摘要之本發明的較特定描述可參照實施例而得，其中部分實施例係闡述於隨附的圖式中。然而，吾人應當理解，隨附的圖式僅闡述本發明的典型實施例，因此不應被視為對本發明保護範圍的限制，就本發明而言可採納其它等效的實施例。
第1A到1D圖展示本發明所述之製造方法的一個實施例在不同階段下的磁性隨機存取記憶體位元。
為幫助理解，在可能的情況下，相同的元件符號被用以指出在圖式中通用的相同元件。吾人應當理解為在一實 施例中的元件和特徵可受益地合併於其它實施例中而不用進一步陳述。
本發明所述實施例包括MRAM位元的製造方法。此方法包括將一基板導入處理腔室，其中此基板上形成有一層疊。層疊中所含的層包括一導電性硬式光罩層、一上電極層、一穿隧阻障層、一下電極層以及一基板。此方法包括使用一蝕刻製程來蝕刻上電極層與穿隧阻障層，其中此蝕刻製程不具有鹵素類電漿。代表的適用蝕刻製程包括未使用鹵素類電漿的反應性離子蝕刻製程，以及離子束蝕刻製程。本發明所述的蝕刻製程，不具有鹵素類電漿，且可成功地蝕刻進入MTJ層，此層難以使用習知蝕刻製程來蝕刻而不造成侵蝕。本發明所述方法亦包括進行第一蝕刻後沉積一間隔層在所述導電性硬式光罩層、上電極層側壁、穿隧阻障層側壁、以及下電極層的至少一部分上。所沉積的間隔層覆蓋穿隧阻障層，因此防止了在後續製程中生成的副產物在穿隧阻障層上再沉積。此等再沉積會導致產品失敗以及製造產率下降。此方法更包括使用亦不具有鹵素類電漿的蝕刻製程來蝕刻包含有下電極層與間隔層的一次層疊。使用蝕刻-沉積-蝕刻順序的本發明實施例有利於簡化製程。例如，此順序可達成只使用單一個自動校準光罩，因而可增加製程產率。
第1A-1D圖為本發明所述製程在不同階段的MRAM位元的截面圖。此製程開始於將形成在基板110上的層疊100導入蝕刻腔室，例如導入真空處理系統的蝕刻腔室。 真空處理系統包括在其中可將基板於兩個或更多個的真空處理腔室裡進行處理而不會破壞真空的工具，即不會將基板暴露於大氣環境中。代表性的真空處理系統為群集工具(Cluster Tool)，例如可購自加州聖克拉拉市應用材料公司的CENTURATM或ENDURATM群集工具，或其它適合的群集工具。形成於基板110上的層疊100可放置於真空處理腔內的基板支座上。基板支座可配置來加熱層疊100和基板110。
在第1A圖中，層疊100包括導電性硬式光罩層150(在此展示於蝕刻導電性硬式光罩層150後)、上電極層140、穿隧阻障層130、下電極層120、以及基板110。在部分實施例中，可在導電性硬式光罩層150上放置層。此導電性硬式光罩層150具有側壁151和頂表面152。頂表面152可為實質上平坦。如圖所示，導電性硬式光罩層150只包括單一個特徵；然而，吾人應當理解層疊100可包括複數個導電性硬式光罩特徵。導電性硬式光罩層150的側壁151可為垂直(如圖示)或斜坡。在側壁151為斜坡的實施例中，由側壁151和頂表面152形成的夾角可為從約僅大於90°到約120°，例如從約僅大於90°到約100°，例如約95°。導電性硬式光罩層150的厚度可為從約250Å到約2500Å，例如從約500Å到約1500Å，例如約1000Å。導電性硬式光罩層150可由導電性材料構成，例如鉭、鎢、一鎢和鉭的合金、TiN、或其它適合的材料。導電性硬式光罩層150可做為MRAM位元中的導入。
導電性硬式光罩層150的特徵可藉由從光罩圖案轉印而形成。光阻可施加於毯覆導電性硬式光罩層150的頂部。 然後，光阻層可經曝光與顯影。例如，顯影階段可使用反應性離子蝕刻。
上電極層140可位於導電性硬式光罩層150下。上電極層140可為實質上平坦。上電極層140的厚度可為從約50Å到約200Å、例如從約50Å到約75Å，例如約55Å。上電極層140可包括複數層，或上電極層140可包括單一層。上電極層140的至少一層包含有鐵磁性材料，例如鈷合金、鎳合金、鐵合金、鈀合金、鉑合金、鉭合金、前述的混合物物、或其它適合的材料。例如，此鐵磁性材料可為鈷、鐵和鉑的合金；鈷、鐵和硼的合金；鈷、鎳、鐵、鈀和鉑的合金；或鈷、鐵、鉭、鎳和硼的合金。上電極層140中可含有的其它層包括，例如，存儲層、自旋極化增強層、參考層、和/或反鐵磁(AFM)層。上電極層140可為紮釘或者是自由的。
穿隧阻障層130可位於上電極層140下。例如，穿隧阻障層130可相鄰於上電極層140。穿隧阻障層130可為實質上平坦的。穿隧阻障層130的厚度可為從約7Å到約30Å，例如從約10Å到約20Å，例如約10Å。穿隧阻障層包括介電材料。穿隧阻障層130可包括，例如氧化鎂、氧化鈦、氧化鋁、氧化鋅、前述的混合物、或其它適合的材料。
下電極層120可位於穿隧阻障層130下。例如，下電極層120可相鄰於穿隧阻障層130。下電極層120可為實質上平坦的。下電極層120的厚度可為從約50Å到約300Å，例如約75Å。下電極層120可包括複數層，或可包括單一層。下電極層120的至少一層包含有鐵磁材料，例如，鈷合金、 鐵合金、鉑合金、鎳合金、鈀合金、前述的混合物、或其它適合的材料。例如，此鐵磁材料可為鈷、鐵和鉑的合金；鈷、鐵和硼的合金；鈷、鎳、鐵、鈀和鉑的合金；或鈷、鐵、鉭、鎳和硼的合金。下電極層120中可含有的其他層包括存儲層、自旋極化增強層、參考層、和/或AFM層。此下電極層120可為紮釘或者是自由的。
基板110可位於下電極層120下。例如，基板可直接位於下電極層120下。或者，基板110與下電極層120之間可存在有中間層。例如，基板110可由導體或絕緣體製成。在部分實施例中，基板110具有導體製成的部分，例如中心部分；以及絕緣體製成的部分，例如邊緣部分。基板110可為實質上平坦的。在基板110為導體的實施例中，基板110可包含有金屬，例如鉭；氮化鉭；氮化鈦；釕、鉭和釕的合金；或其它適合的材料。在基板110為導體的實施例中，基板110可做為導入。在基板110為絕緣體的實施例中，基板110可包括介電材料，例如氧化矽、氧化鋁、前述的混合物、或其它適合的材料。在基板110具有導體製成的中心部分與絕緣體製成的邊緣部分的實施例中，中心導電部分可電性連接於下電極層120。
形成於基板110上的層疊100被導入蝕刻腔室之後，可使用導電性硬式光罩層150做為光罩在第一蝕刻製程中來蝕刻上電極層140與穿隧阻障層130。第一蝕刻製程用以形成經蝕刻層的垂直或近垂直側壁。例如，蝕刻製程可為未使用鹵素類電漿的蝕刻製程。適合的蝕刻製程包括未使用鹵 素類電漿的反應性離子蝕刻(RIE)製程。例如，RIE製程的電漿可使用感應偶合電漿(ICP)源來產生。例如，RIE製程可使用以下的一種或多種做為蝕刻物種：氬氣、N2、H2、CO、NH3、He、CH3OH、和C2H5OH。或者，此蝕刻製程可為離子束蝕刻(IBE)製程，亦稱為離子打磨(ion milling)或噴濺蝕刻(sputter etching)。此IBE製程可使用適用於RIE製程的任何氣體或其混合物做為蝕刻物種。
在RIE製程與ICP源一起用於進行蝕刻而沒有鹵素類電漿的實施例中，可使用以下的反應條件。基板支座的溫度可為從約20℃到約300℃，例如從約40℃到約80℃。真空處理腔室的壓力可為從約1mTorr到約100mTorr，例如從約20mTorr到約40mTorr。氬氣、氮氣和氫氣可被導入真空處理腔室。氬氣流速可為從約20sccm到約100sccm，例如從約40sccm到約60sccm。氮氣流速可為從約20sccm到約100sccm，例如從約40sccm到約60sccm。氫氣流速可為從約20sccm到約100sccm，例如從約40sccm到約60sccm。線圈功率可為從約100W到約2000W，例如從約200W到約1000W。偏壓功率可為從約0W到約1000W，例如從約20W到約700W。終點可藉由計時蝕刻和/或光學終點偵測器來確定。適用的蝕刻反應器包括，例如，可購自加州聖克拉拉市應用材料公司的Centris Advantege Mesa EtchTM與Centura Advantege Mesa EtchTM，或其它適合的蝕刻反應器工具。
第1B圖展示了在基板110上所形成的經蝕刻層疊100的一個實施例。第一蝕刻製程形成了上電極層140與穿隧 阻障層130的垂直側壁。在蝕刻製程之後，上電極層140可具有側壁141，且穿隧阻障層130可具有側壁131。側壁131、141、和151具有垂直輪廓。
上電極層140與穿隧阻障層130經蝕刻之後，將毯覆間隔層160沉積於基板110以及其上經蝕刻的層疊100之上。在一實施例中，間隔層160可沉積於導電性硬式光罩層的頂表面152和側壁151、上電極層側壁141、穿隧阻障層側壁131、以及下電極層120的至少一部分(例如下電極層120的暴露部分)之上。在部分實施例中，此沉積可在上電極層140與穿隧阻障層130的蝕刻之後產生而不會破壞真空。在部分實施例中，間隔層160可共形地沉積(如第1C圖所示)。
間隔層160的厚度可為約25Å到約200Å，例如從約40Å到約150Å、例如約80Å。間隔層160對於在蝕刻製程中的離子物理轟擊(bombardment)具有低蝕刻速率，例如在主要是物理蝕刻的反應性離子蝕刻製程或離子束蝕刻製程中。此物理蝕刻速率應小於用於下電極層120與上電極層140中的鐵磁材料的物理蝕刻速率。間隔層160可包含有SiCN、MgO、SiO、SiN、氧化鋁、前述的混合物、或其它適合的材料。
間隔層160可使用以下方法來沉積，例如：化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、物理氣相沉積(PVD)、或其它適合的技術。間隔層160的沉積溫度可為小於約400℃，例如小於約250℃。低於約400℃的溫度可防止對間隔層160造成損傷，例如對MgO製成的間隔 層160。間隔層160可使用包含有電漿壓密製程(plasma densification process)的方法來沉積。與傳統的矽熱氧化層相比，電漿壓密製程的加入可改善間隔層160的濕式蝕刻比率(100：1的稀氫氟酸)。在一代表性的實施例中，間隔層160的濕式蝕刻速率為熱氧化層的濕式蝕刻速率的0.1倍。
在第1C圖所示的實施例中，間隔層160被毯覆沉積於層疊100上。間隔層160具有一頂表面162，在導電性硬式光罩層頂表面152之上；一側表面161，在導電性硬式光罩層側壁151、上電極層側壁141、與穿隧阻障層側壁131之上。間隔層160亦具有一下表面163，在下電極層120的一部分之上。次層疊170包括間隔層下表面163與下電極層120之彼此相鄰的部分。
在沉積間隔層160之後，層疊100和基板可被傳送到蝕刻腔室進行第二蝕刻製程。第二蝕刻製程用以形成下電極層120的垂直或近垂直側壁。在一實施例中，層疊100可被傳送到蝕刻腔室而不破壞真空。第二蝕刻製程可為定向蝕刻製程(directional etching process)，其中蝕刻發生在與基板110大致垂直的方向上。第二蝕刻製程向下蝕刻次層疊170的至少一部分直到基板110。第二蝕刻製程會留下由間隔層側表面161覆蓋的穿隧阻障層側壁131。第二蝕刻製程亦可留下由間隔層側表面161覆蓋的上電極層側壁141與導電性硬式光罩層側壁151。下電極層120可由側壁121界定。第二蝕刻製程可為，例如，未使用鹵素類電漿的蝕刻製程。例如，第二蝕刻製程可為RIE製程。例如，RIE製程可使用適用於第 一蝕刻製程中的RIE製程中的一種或更多種的氣體做為蝕刻物種。例如，RIE製程可使用氬氣和N2/H2。例如，此電漿可使用ICP源來產生。在另一實施例中，此蝕刻製程可為IBE製程。此IBE製程可使用適用於RIE製程的任何氣體或其混合物做為蝕刻物種。在又一實施例中，此蝕刻製程可使用氟類化學品。
在RIE製程與ICP源一起用於蝕刻而沒有鹵素類電漿的實施例中，可使用以下反應條件。基板支座的溫度可為從約20℃到約300℃，例如從約40℃到約150℃。真空處理腔室的壓力可為從約1mTorr到約100mTorr，例如從約20mTorr到約40mTorr。氬氣、氮氣和氫氣可被導入真空處理腔室。氬氣流速可為從約20sccm到約100sccm，例如從約40sccm到約60sccm。氮氣流速可為從約20sccm到約100sccm，例如從約40sccm到約60sccm。氫氣流速可為從約20sccm到約100sccm，例如從約40sccm到約60sccm。線圈功率可為從約100W到約1500W，例如從約200W到約1000W。偏壓功率可為從約0W到約1000W，例如從約20W到約700W。終點可藉由計時蝕刻和/或光學終點偵測器來確定。
在第1D圖展示的實施例中，第二蝕刻製程用以形成下電極層120的垂直側壁。次層疊170被向下蝕刻直到基板110。導電性硬式光罩層150在定向蝕刻製程中已被部分蝕刻，使得頂表面152在蝕刻後與先前相比更靠近基板110。第一蝕刻製程的垂直輪廓在第二蝕刻製程之後仍維持。在第1D圖中展示的實施例可做為MRAM位元。
上述實施例具有眾多優點，包括以下所述。本發明蝕刻製程未使用鹵素類電漿，因此不會侵蝕MRAM位元的MTJ層。本發明蝕刻製程，沒有鹵素類電漿，亦可成功地蝕刻通過MTJ層，其中此層是難以使用習知蝕刻製程來進行蝕刻。間隔層160會防止在後續處理中產生的副產物再沉積於穿隧阻障層上。此等再沉積可能會造成產品失敗。再者，使用蝕刻-沉積-蝕刻順序的實施例有利於簡化製程。
使用SiCN、氧化鋁、MgO做為間隔層160達成了成功的第二蝕刻而未破壞第一蝕刻所生成的垂直或近垂直輪廓。儘管未受限於理論，發明人相信所維持的垂直或近垂直輪廓是由於間隔層160的低物理蝕刻速率所達成的。再者，依照本發明方法製成的MRAM位元展現了高性能。在一晶圓內研究中，具有120nm位元寬度的實施例展現了從約70%到約101%的穿隧磁阻(TMR)，以及從約700歐姆到約1000歐姆的最小初始內阻(Rmin)。在另一晶圓內研究中，具有80nm位元寬度的實施例展現了從約77%到約102%的穿隧磁阻(TMR)，以及從約1500歐姆到約2000歐姆的Rmin。在又一晶圓內研究中，具有60nm位元寬度的實施例展現了從約50%到約100%的穿隧磁阻(TMR)，以及從約2500歐姆到約4500歐姆的Rmin。在使用60nm位元寬度的實施例的電流切換實驗中，Rmin為約3500歐姆，最大初始內阻(Rmax)為約6700歐姆，鋒利正向切換的電流為約1150A/m，且鋒利逆向切換的電流為約850A/m。另外，所得的切換電流密度為2.9MA/cm2。前述優點係做為闡述而非用以限定。本發明的所有 實施例不需要具有本發明所述的所有優點，或不需要達成本發明所述的所有目的。
儘管前述係關於本發明的實施例，在不偏離本發明的基本範疇下可設計出本發明的其它和進一步的實施例，且本發明的範疇係由以下的申請專利範圍所界定。

Claims (20)

  1. 一種磁性隨機存取記憶體位元的製造方法，包括：將一層疊導入一處理腔室，其中該層疊包括：一導電性硬式光罩層；一上電極層，包含有一鐵磁層，其中該上電極層位於該導電性硬式光罩層下方；一穿隧阻障層，其中該穿隧阻障層是由一介電材料構成，且其中該穿隧阻障層相鄰於該上電極層；一下電極層，包含有一鐵磁層，且其中該下電極層相鄰於該穿隧阻障層；以及一基板，其中該基板位於該下電極層下方；蝕刻該上電極層與該穿隧阻障層，藉此暴露該穿隧阻障層的側壁；沉積一間隔層於該穿隧阻障層的側壁與該下電極層的至少一部份之上，藉此形成一次層疊，其中該次層疊包含該下電極層與該間隔層之彼此相鄰的部分；電漿壓密形成在該基板上的該間隔層；以及使用一包含N2與H2的氣體混合物蝕刻該層疊，其中該蝕刻製程包括：向下蝕刻該次層疊的至少一部分直到該基板；以及留下由該間隔層所覆蓋的該穿隧阻障層的側壁。
  2. 如請求項1所述之製造方法，其中該上電極層與該穿隧阻障層的蝕刻步驟不使用由該包含N2與H2的氣體混合物所形成的一鹵素類電漿。
  3. 如請求項2所述之製造方法，其中該上電極層與該穿隧阻障層的蝕刻步驟以及該層疊的蝕刻步驟中之至少一者包括使用一反應性離子蝕刻製程或一離子轟擊蝕刻製程。
  4. 如請求項3所述之製造方法，其中該反應性離子蝕刻製程與該離子轟擊蝕刻製程包括使用氬氣、N2、H2、CO、NH3、He、CH3OH、和C2H5OH中之至少一者來進行蝕刻。
  5. 如請求項4所述之製造方法，其中該反應性離子蝕刻製程與該離子轟擊蝕刻製程包括使用氬氣、N2和H2來進行蝕刻。
  6. 如請求項3所述之製造方法，其中蝕刻該上電極層與該穿隧阻障層、沉積該間隔層、以及蝕刻該層疊是在未破壞真空下進行。
  7. 如請求項2所述之製造方法，其中對該間隔層的離子物理轟擊的蝕刻速率比對該上電極層的該鐵磁層與該下電極層的該鐵磁層的離子物理轟擊的蝕刻速率低。
  8. 如請求項1所述之製造方法，其中對該間隔層的離子物理轟擊的蝕刻速率比對該上電極層的該鐵磁層與該下電極層的該鐵磁層的離子物理轟擊的蝕刻速率低。
  9. 如請求項1所述之製造方法，其中該間隔層包括一材料，選自於由SiCN、MgO、SiO、SiN、氧化鋁、和前述的混合物所構成的群組。
  10. 如請求項9所述之製造方法，其中該間隔層的一厚度為約25Å到約200Å之間。
  11. 如請求項1所述之製造方法，其中該間隔層包括一材料，選自於由SiCN、MgO、SiO、SiN、氧化鋁、和前述的混合物所構成的群組。
  12. 如請求項11所述之製造方法，其中該穿隧阻障層包括一介電材料，選自於由氧化鎂、氧化鈦、氧化鋁、和前述的混合物所構成的群組。
  13. 如請求項12所述之製造方法，其中：該上電極層的該鐵磁層與該下電極層的該鐵磁層中之至少一者包含有一鈷合金、一鐵合金、一鉑合金、一鎳合金、一鈀合金、或前述的混合物；以及該導電性硬式光罩層包含有鉭。
  14. 如請求項13所述之製造方法，其中：該上電極層的一厚度為約50Å到約200Å之間；該穿隧阻障層的一厚度為約7Å到約30Å之間；該下電極層的一厚度為約50Å到約300Å之間；以及該間隔層的一厚度為約25Å到約200Å之間。
  15. 一種磁性穿隧接面位元的製造方法，包括：將一層疊導入一處理腔室，其中該層疊包括：一導電性硬式光罩層，其中該導電性硬式光罩層包含有鉭；一上電極層，包含有一鐵磁層，其中該上電極層位於該導電性硬式光罩層下方，其中該上電極層由一鈷、鐵和鉑合金所構成，且其中該上電極層的一厚度為約50Å到約200Å之間；一穿隧阻障層，其中該穿隧阻障層相鄰於該上電極層，其中該穿隧阻障層由MgO所構成，且其中該穿隧阻障層的一厚度為約7Å到約20Å之間；一下電極層，其中該下電極層包含有一鈷、鐵和鉑合金，其中該下電極層的一厚度為約50Å到約300Å之間，且其中該下電極層相鄰於該穿隧阻障層；以及一基板；蝕刻該上電極層與該穿隧阻障層，藉此暴露該穿隧阻障層的側壁，且其中該上電極層與該穿隧阻障層的蝕刻步驟包括未含有一鹵素類電漿的一離子束蝕刻製程或一反應性離子蝕刻製程；沉積一間隔層於該穿隧阻障層的側壁與該下電極層的至少一部份之上，藉此形成一次層疊，其中該次層疊包含該下電極層與該間隔層之彼此相鄰的部分，且其中該間隔層的厚度為約25Å到約200Å之間；電漿壓密形成在該基板上的該間隔層；蝕刻該層疊，其中該蝕刻製程包括：藉由一包含N2與H2的氣體混合物向下蝕刻該次層疊的至少一部分直到該基板；留下由該間隔層所覆蓋的該穿隧阻障層的側壁；以及包括未含有一鹵素類電漿的一離子束蝕刻製程或一反應性離子蝕刻製程；且其中蝕刻該上電極層與該穿隧阻障層、沉積該間隔層、以及蝕刻該層疊是在未破壞真空下進行。
  16. 如請求項15所述之製造方法，其中該上電極層與該穿隧阻障層的蝕刻步驟以及該層疊的蝕刻步驟中之至少一者包括使用氬氣、氮氣、和氫氣的一反應性離子蝕刻製程。
  17. 一種層疊，包括：一基板；一下電極層，包含有一鐵磁材料，其中該下電極層位於該基板之上，且其中該下電極層具有側壁；一穿隧阻障層，位於該下電極層之上且與該下電極層相鄰，其中該穿隧阻障層具有側壁；一上電極層，由一鐵磁材料所構成，其中該上電極層位於該穿隧阻障層之上，其中該上電極層相鄰於該穿隧阻障層，且其中該上電極層具有側壁；一導電性硬式光罩層，位於該上電極層之上；以及一電漿壓密間隔層，覆蓋該穿隧阻障層的側壁，其中該電漿壓密間隔層具有實質上與該導電性硬式光罩層共平面的一頂表面。
  18. 如請求項17所述之層疊，其中該間隔層包括一材料，選自於由SiCN、MgO、SiO、SiN、氧化鋁、和前述的混合物所構成的一群組。
  19. 如請求項18所述之層疊，其中該穿隧阻障層由一介電材料構成，該介電材料選自於由氧化鎂、氧化鈦、氧化鋁、和前述的混合物所構成的群組，且其中該上電極層的一厚度為約50Å到約200Å之間；且其中該下電極層的一厚度為約50Å到約300Å之間。
  20. 如請求項18所述之層疊，其中該電漿壓密間隔層具有側壁，該側壁對準該下電極層的側壁。
TW104106531A 2014-03-07 2015-03-02 形成磁性穿隧接面的方法 TWI661545B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/201,439 2014-03-07
US14/201,439 US9564582B2 (en) 2014-03-07 2014-03-07 Method of forming magnetic tunneling junctions

Publications (2)

Publication Number Publication Date
TW201537743A TW201537743A (zh) 2015-10-01
TWI661545B true TWI661545B (zh) 2019-06-01

Family

ID=54018171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106531A TWI661545B (zh) 2014-03-07 2015-03-02 形成磁性穿隧接面的方法

Country Status (5)

Country Link
US (1) US9564582B2 (zh)
KR (1) KR102366756B1 (zh)
CN (1) CN106030841A (zh)
TW (1) TWI661545B (zh)
WO (1) WO2015134137A1 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257636B2 (en) 2013-09-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method
US9508922B2 (en) * 2014-09-08 2016-11-29 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same
US9559294B2 (en) 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9806252B2 (en) * 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US11245069B2 (en) 2015-07-14 2022-02-08 Applied Materials, Inc. Methods for forming structures with desired crystallinity for MRAM applications
WO2017052573A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Stepped magnetic tunnel junction devices, methods of forming the same, and devices including the same
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9779955B2 (en) 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
CN107785482A (zh) * 2016-08-25 2018-03-09 中电海康集团有限公司 一种磁性隧道结的制备方法
US9871195B1 (en) * 2017-03-22 2018-01-16 Headway Technologies, Inc. Spacer assisted ion beam etching of spin torque magnetic random access memory
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10283700B2 (en) * 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10276634B2 (en) 2017-06-20 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10263179B2 (en) * 2017-07-18 2019-04-16 Nxp B.V. Method of forming tunnel magnetoresistance (TMR) elements and TMR sensor element
JP7095434B2 (ja) * 2017-08-22 2022-07-05 Tdk株式会社 スピン流磁気抵抗効果素子及び磁気メモリ
US10038138B1 (en) * 2017-10-10 2018-07-31 Headway Technologies, Inc. High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions
CN109994394B (zh) * 2017-12-29 2021-05-28 中电海康集团有限公司 Mram器件中mtj单元的平坦化方法与mram器件
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10541364B2 (en) * 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10693059B2 (en) 2018-02-20 2020-06-23 International Business Machines Corporation MTJ stack etch using IBE to achieve vertical profile
US10748962B2 (en) 2018-04-24 2020-08-18 International Business Machines Corporation Method and structure for forming MRAM device
US10964887B2 (en) 2018-05-22 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices
US10468592B1 (en) 2018-07-09 2019-11-05 Applied Materials, Inc. Magnetic tunnel junctions and methods of fabrication thereof
US11374170B2 (en) 2018-09-25 2022-06-28 Applied Materials, Inc. Methods to form top contact to a magnetic tunnel junction
US10516102B1 (en) * 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices
US10868239B2 (en) 2018-10-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient protection layer in MTJ manufacturing
CN111162005A (zh) * 2018-11-08 2020-05-15 江苏鲁汶仪器有限公司 多层磁性隧道结刻蚀方法和mram器件
US11069853B2 (en) 2018-11-19 2021-07-20 Applied Materials, Inc. Methods for forming structures for MRAM applications
US10756259B2 (en) 2018-11-20 2020-08-25 Applied Materials, Inc. Spin orbit torque MRAM and manufacture thereof
JP7270740B2 (ja) 2018-12-20 2023-05-10 アプライド マテリアルズ インコーポレイテッド ３ｄｎａｎｄ応用のためのメモリセルの製造
US10497858B1 (en) 2018-12-21 2019-12-03 Applied Materials, Inc. Methods for forming structures for MRAM applications
US11127760B2 (en) 2019-02-01 2021-09-21 Applied Materials, Inc. Vertical transistor fabrication for memory applications
CN113383435A (zh) * 2019-02-01 2021-09-10 朗姆研究公司 利用气体处理及脉冲化的离子束蚀刻
US10859644B2 (en) 2019-03-20 2020-12-08 Nxp B.V. Manufacturing of high performance magnetoresistive sensors
US10707413B1 (en) 2019-03-28 2020-07-07 International Business Machines Corporation Formation of embedded magnetic random-access memory devices
US10833258B1 (en) 2019-05-02 2020-11-10 International Business Machines Corporation MRAM device formation with in-situ encapsulation
US11094878B2 (en) * 2019-06-18 2021-08-17 International Business Machines Corporation Short circuit reduction in magnetic tunnel junctions
US10923652B2 (en) 2019-06-21 2021-02-16 Applied Materials, Inc. Top buffer layer for magnetic tunnel junction application
US11264460B2 (en) 2019-07-23 2022-03-01 Applied Materials, Inc. Vertical transistor fabrication for memory applications
CN112310144A (zh) 2019-07-29 2021-02-02 联华电子股份有限公司 半导体结构及其制作方法
US11522126B2 (en) 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
US11462583B2 (en) 2019-11-04 2022-10-04 International Business Machines Corporation Embedding magneto-resistive random-access memory devices between metal levels
US11145808B2 (en) 2019-11-12 2021-10-12 Applied Materials, Inc. Methods for etching a structure for MRAM applications
CN111081867B (zh) * 2019-12-17 2023-04-18 中国科学院微电子研究所 一种stt-mram存储器单元及其制备方法
CN111063798A (zh) * 2019-12-27 2020-04-24 中国科学院微电子研究所 一种刻蚀方法
US20210234091A1 (en) * 2020-01-24 2021-07-29 Applied Materials, Inc. Magnetic memory and method of fabrication
US11502242B2 (en) 2020-03-24 2022-11-15 International Business Machines Corporation Embedded memory devices
CN113745401A (zh) * 2020-05-27 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
US11770977B2 (en) * 2020-10-27 2023-09-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
CN115715141A (zh) * 2021-08-20 2023-02-24 江苏鲁汶仪器股份有限公司 一种降低mram磁隧道节损伤的方法
US20230178628A1 (en) * 2021-12-02 2023-06-08 Applied Materials, Inc. Gate-all-around transistors and methods of forming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645618B2 (en) * 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US20130034917A1 (en) * 2011-08-04 2013-02-07 Min Suk Lee Method for fabricating magnetic tunnel junction device
TW201342676A (zh) * 2011-12-30 2013-10-16 Intel Corp 平衡在垂直式磁性穿隧接面狀態之間的能量障壁

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918612B2 (ja) * 2002-04-03 2007-05-23 ヤマハ株式会社 磁気トンネル接合素子の製法と磁気トンネル接合装置
US6897532B1 (en) 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
KR100535046B1 (ko) * 2002-12-30 2005-12-07 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US7445943B2 (en) 2006-10-19 2008-11-04 Everspin Technologies, Inc. Magnetic tunnel junction memory and method with etch-stop layer
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
KR100939111B1 (ko) * 2007-12-21 2010-01-28 주식회사 하이닉스반도체 자기터널접합소자 제조방법
KR20100076557A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
KR101527533B1 (ko) * 2009-01-09 2015-06-10 삼성전자주식회사 자기 메모리 소자의 형성방법
KR20150015920A (ko) * 2013-08-02 2015-02-11 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645618B2 (en) * 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US20130034917A1 (en) * 2011-08-04 2013-02-07 Min Suk Lee Method for fabricating magnetic tunnel junction device
TW201342676A (zh) * 2011-12-30 2013-10-16 Intel Corp 平衡在垂直式磁性穿隧接面狀態之間的能量障壁

Also Published As

Publication number Publication date
KR102366756B1 (ko) 2022-02-22
CN106030841A (zh) 2016-10-12
KR20160130484A (ko) 2016-11-11
US9564582B2 (en) 2017-02-07
WO2015134137A1 (en) 2015-09-11
TW201537743A (zh) 2015-10-01
US20150255507A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
TWI661545B (zh) 形成磁性穿隧接面的方法
US10522749B2 (en) Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10069064B1 (en) Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
US9406876B2 (en) Method for manufacturing MTJ memory device
US10043851B1 (en) Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
US9748310B2 (en) Structure and method to reduce shorting in STT-MRAM device
US9362490B1 (en) Method of patterning MTJ cell without sidewall damage
US7838436B2 (en) Bottom electrode for MRAM device and method to fabricate it
US20200127195A1 (en) Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application
KR102353070B1 (ko) 무선 주파수(rf) 스퍼터링을 사용하는 자기 터널 접합(mtj) 디바이스용 유전체 캡슐화 층
US10134981B1 (en) Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices
US20200168791A1 (en) Method of making magnetoresistive random access memory device
US20200052196A1 (en) Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process
KR102400371B1 (ko) 자기터널접합(mtj) 에칭 중에 희가스의 유무에 관계 없이 산화제를 메탄올에 도입하는 것에 의한 mtj 성능 개선
US10388860B2 (en) Method for manufacturing high density magnetic random access memory devices using diamond like carbon hard mask
TWI699913B (zh) 磁通道接面結構與其製造方法
CN110071214B (zh) 一种减小刻蚀产物侧壁再淀积的刻蚀方法
US20210104663A1 (en) Novel Integration Scheme for Three Terminal Spin-Orbit-Torque (SOT) Switching Devices
WO2019074944A1 (en) HIGH-TEMPERATURE VOLATILIZATION OF LATERAL WALL MATERIALS FROM MAGNETIC TUNNEL TUNNEL THROUGH PATTERNS