KR102400371B1 - 자기터널접합(mtj) 에칭 중에 희가스의 유무에 관계 없이 산화제를 메탄올에 도입하는 것에 의한 mtj 성능 개선 - Google Patents

자기터널접합(mtj) 에칭 중에 희가스의 유무에 관계 없이 산화제를 메탄올에 도입하는 것에 의한 mtj 성능 개선 Download PDF

Info

Publication number
KR102400371B1
KR102400371B1 KR1020207019923A KR20207019923A KR102400371B1 KR 102400371 B1 KR102400371 B1 KR 102400371B1 KR 1020207019923 A KR1020207019923 A KR 1020207019923A KR 20207019923 A KR20207019923 A KR 20207019923A KR 102400371 B1 KR102400371 B1 KR 102400371B1
Authority
KR
South Korea
Prior art keywords
layer
mtj
etching
hard mask
stack
Prior art date
Application number
KR1020207019923A
Other languages
English (en)
Other versions
KR20200093053A (ko
Inventor
동나 센
유젠 왕
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20200093053A publication Critical patent/KR20200093053A/ko
Application granted granted Critical
Publication of KR102400371B1 publication Critical patent/KR102400371B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

최소의 측벽 잔류물 및 감소한 로우 테일 집단을 갖는 자기터널 접합(MTJ)을 형성하기 위한 공정 플로우가 개시되며, 최상부 MTJ 층인 하드 마스크에 먼저 패턴이 형성된다. 그후, 기준층/터널 배리어/자유층을 포함하는 하부의 MTJ 층을 통해 하드 마스크 패턴이 에칭 전사된다. 에칭 전사는 제1 유량의 O2 및 CH3OH와 같은 제2 유량의 산화제에 기반한 단일 RIE 단계에서 수행되며, 여기서 CH3OH/O2 비는 적어도 7.5:1이다. RIE는 또한 제3 유량의 희가스를 포함할 수도 있다. 다른 실시형태에 있어서, 이온빔 에칭 또는 플라즈마 에칭이 희가스 이온을 수반하는 경우에 MTJ 스택을 통한 에칭 전사에 후속하여, CH3OH와 같은 산화제 및 50℃ 내지 450℃에서의 휘발화를 사용한 화학적 처리가 행해질 수 있다.

Description

자기터널접합(MTJ) 에칭 중에 희가스의 유무에 관계 없이 산화제를 메탄올에 도입하는 것에 의한 MTJ 성능 개선
<관련 특허 출원>
본 출원은 5/15/17에 출원한 도켓 번호 HT17-005, 출원 일련 번호 15/595,484; 및 8/3/17에 출원한 도켓 번호 HT17-011, 출원 일련 번호 15/668,113에 관한 것이며, 이들 출원은 공통 양수인에게 양도되고 여기에 그 전체가 참조로 포함된다.
<기술 분야>
본 개시내용은 MTJ 층 스택을 통해 마스크 패턴을 전사하는 에칭 공정 중에 MTJ 측벽 손상 및 잔류물을 줄이고, 이로써 개선된 자기저항비(DRR) 및 DRR 대 최소 저항의 플롯에서의 감소된 로우 테일 집단(low tail population)을 포함한 기타 자기 특성을 가진 MTJ 나노기둥(nanopillar) 어레이를 생성하는 방법에 관한 것이다.
MTJ 메모리 엘리먼트는 MTJ 나노기둥(nanopillar) 또는 MTJ라고도 칭해지며, 자기 기록 디바이스에서 그리고 자기저항 랜덤 액세스 메모리(MRAM) 및 스핀 토크 트랜스퍼(STT)-MRAM과 같은 메모리 디바이스에서 중요한 부품이다. MTJ의 어레이 제조에 있어서 중요한 단계는 탑다운 뷰로 볼 때에 최신의 디바이스의 경우 실질적으로 100 nm 미만의 임계 치수(CD)를 가진 MTJ 어레이를 형성하기 위해 MTJ 층 스택을 통해 상부의 하드 마스크 내의 패턴을 에칭 전사하는 것이다. 에칭 전사 공정은 통상 반응성 이온 에칭(RIE, reactive ion etch) 및/또는 이온빔 에칭(IBE, ion beam etch)을 수반한 복수의 에칭 단계를 포함하고, 일반적으로 하부 전극인 기판 상에서 정지한다.
MTJ 층 스택은 자유층(FL)과 기준층(RFL)이라고 불리는 2개의 강자성층과, FL과 RL 사이의 유전체층(터널 배리어)을 포함한다. RL은 바람직하게는 평면에 수직인 방향(수직 자기 이방성(perpendicular magnetic anisotropy) 또는 PMA)으로 고정 자화를 갖는 반면에, FL은 RL 자화 방향에 평행(P) 또는 역평행(AP) 방향으로 자유롭게 회전하여 MTJ에 대해 "0" 또는 "1" 메모리 상태를 설정한다. 자기저항비는 dR/R(또는 DRR)로 표현되는데, 여기서 dR은 전류가 MTJ를 통과할 때 두 자기 상태(RAp-Rp) 사이의 저항차이며, R = RP가 최소 저항값이다.
최하부 MTJ 층은 일반적으로 상부층에서의 균일한 성장을 증진시키고 상부의 RL 또는 FL에서의 PMA를 개선시키는 비자성 시드층이다. Ta와 같은 캡핑층은 일반적으로 최상부 MTJ 층으로서 형성되고 후속되는 물리적 및 화학적 에칭 동안 보호층으로서 기능한다. 따라서, MTJ 층 스택을 통한 단일 에칭 전사 공정은 Ar를 사용한 IBE 또는 기존의 CH3OH계 RIE에 노출될 때에 각각 상이한 에칭 속도를 갖는 다양한 재료들(자성 합금, 비자성 금속 및 유전체막)이 존재하기 때문에 문제가 된다. 특히, 메탄올 RIE는 MTJ 측벽 상에서의 에칭된 재료의 재퇴적은 최소이지만 측벽에 화학적 손상 및 플라즈마 손상을 일으킨다. 반면, IBE는 화학적 손상을 일으키지 않으며 플라즈마 손상은 최소이지만 MTJ 측벽 상에 재퇴적되는 재료의 정도가 높다. RIE 및 IBE 둘 다에서, 소위 데드층(dead layer)은 MTJ 측벽 상에 형성되고, MTJ 층의 산화된 부분을 포함한 재퇴적된 재료 및 손상된 재료 중 하나 또는 둘 다를 포함한다. 데드층이 하드 마스크 또는 다른 MTJ 층으로부터 또는 하부 전극으로부터 하나 이상의 금속을 포함하고, 터널 배리어 상에 형성될 때, 전기 분로(electrical shunt) 또는 "단락(short)"이 쉽게 발생하고 디바이스를 사용할 수 없게 할 수 있다.
전기 분로는 도 1에 도시하는 바와 같이 DRR 대 저항(RP)의 플롯에서 종종 "로우 테일" 집단("low tail" population)으로 관찰된다. 메인 집단(2)의 외부에 있고 제로 DRR 및 제로 RP로 확산되는 데이터 포인트들의 클러스터(3)가 "로우 테일"로 정의된다. 이러한 로우 테일 집단을 가진 MTJ는 작은 DRR 및 낮은 RP를 갖기 때문에 STT-MRAM 적용에는 바람직하지 않다. 이러한 결과는 전기 단락(분로)이 커질수록 더 많은 전류가 분로 경로를 통과하고 터널 자기저항에 기여하지 않기 때문에 발생한다.
현재의 기술은 MTJ 측벽 상에서의 하나 이상의 MTJ 재료의 실질적인 재퇴적이 없거나 측벽에 대한 심각한 손상 없이 전체 층 스택을 통해 하드 마스크 패턴을 전사할 수 있는 단일의 에칭 솔루션을 제공하지 않는다. 어쨌든 측벽으로부터 재료를 제거하려면 처리량(throughput)을 줄이고 비용을 추가하는 하나 이상의 추가 단계가 필요하다. 더욱이, 손상된 측벽은 보수하기가 어렵고, 종종 수율 감소로 이어지기 때문에 허용 가능한 제품의 단위당 비용의 상승을 초래한다. 따라서, 단일 에칭 공정에서 MTJ 층 스택을 에칭하기 위한 새로운 방법이 더 높은 처리량 및 더 낮은 비용을 위해 필요하며, 이 방법은 최종적인 복수의 MTJ에 있어서 DRR을 증가시키고 로우 테일 집단을 감소시키는 것을 비롯해 자기 특성을 유지하거나 바람직하게 개선해야 한다. 또한, MTJ 측벽을 에칭하기 위한 공정 플로우는 직경(CD)이 약 60 nm 이하인 디바이스에 대해 측벽 잔류물을 실질적으로 감소시키는 것이 바람직하다.
본 개시내용의 일 목적은 잔류물을 최소화하여 전기 분로의 발생을 줄이는 단일 에칭 단계로 하드 마스크 아래의 MTJ 스택 내의 모든 층을 에칭하는 방법을 제공하는 것이다.
본 개시내용의 두번째 목적은 제1 목적을 만족시키고 기존의 메탄올계 RIE와 비교해서 연관된 에지 효과 및 측벽 손상을 실질적으로 줄임으로써 특히 임계 치수 < 60 nm를 가진 MTJ 나노기둥에 대해 더 높은 DRR를 포함한 개선된 디바이스 성능을 가능하게 하는 MTJ 에칭을 위한 공정 플로우를 제공하는 것이다.
바람직한 실시형태에 따르면, 이들 목적은 적어도, 기준층, 자유층, 기준층과 자유층 사이의 터널 배리어, 및 최상부 하드 마스크를 구비한 MTF 층 스택에 의해 달성된다. 일부 실시형태에서, 시드층이 최상부 MTJ 층으로서 채택된다. 최종 MTJ 나노기둥에 대한 원하는 임계 치수를 가진 복수의 아일랜드 피처를 포함하는 패턴이 먼저 하드 마스크층 위의 포토레지스트 마스크에 규정된다. 바람직하게는, 하드 마스크와 포토레지스트 마스크층 사이에, 포토레지스트 마스크보다 후속 에칭 공정에 대한 내성이 더 우수한 하부 반사방지 코팅(BARC) 또는 유전체 반사방지 코팅(DARC)이 존재한다. 패턴은 제1 RIE 또는 IBE 단계에 의해 BARC 또는 DARC를 통해 에칭 전사된 다음에, 제1 에칭 단계를 계속함으로써 또는 플루오로카본 또는 클로로카본 가스를 포함하는 제2 RIE 단계를 수행함으로써 또는 제2 IBE 단계에 의해 마스크를 통해 전사된다.
본 개시내용의 일 실시형태에 따르면, 아일랜드 피처의 패턴은 희가스, 산소, 및 메탄올, 에탄올, 암모니아 또는 CO와 NH3의 조합과 같은 화학물(산화제)을 포함하는 RIE 단계에 의해 나머지 MTJ 층을 통해 전사된다. 특히, Ar 이온 등은 에칭에 물리적 성분을 제공하는 반면 산소 및 하나 이상의 화학물은 화학적 에칭을 위한 플라즈마 성분을 제공한다. 결과적으로, 희가스 이온 또는 플라즈마는 MTJ 측벽에 대한 화학적 손상을 실질적으로 최소화하고, MTJ 측벽 상에의 에칭된 잔류물의 재퇴적은 산소 및 화학적 성분으로부터 생성된 플라즈마로 인해 현저히 감소한다. 에칭 조건은 기존의 메탄올계 RIE에서보다 실질적으로 적은 측벽 손상 및 측벽 잔류물을 생성하도록 최적화될 수 있다. 바람직한 실시형태에서, CH3OH/산소 비 > 7.5:1이다. 대안적인 실시형태에서, CH3OH/산소 비 > 1:1이거나, 또는 > 7.5:1의 메탄올/산소 비를 유지하면서 희가스 유량은 0으로 감소할 수 있다.
그 후, 형성된 MTJ 상에 밀봉층이 퇴적된 다음, 하드 마스크 위의 모든 층을 제거하기 위해 화학적 기계 연마(CMP) 공정 또는 대체 평탄화 방법이 수행된다. CMP 공정은 주변 밀봉층과 동일 평면에 있는 하드 마스크 상부 표면을 형성한다. 탑다운 뷰로 볼 때에, MTJ는 예컨대 원형 또는 타원형의 어레이를 형성한다.
제2 실시형태에서, 나머지 MTJ 층을 통해 하드 마스크 내의 아일랜드 형상의 패턴을 전사하고 이로써 측벽 손상 및 잔류물이 최소인 복수의 MTJ를 생성하기 위한 공정 시퀀스가 사용된다. 제1 공정 플로우는 IBE 단계와 이어지는 MTJ 측벽 상의 비휘발성 잔류물을 휘발성 잔류물로 개질시키는 별도의 화학적 처리를 포함한다. 그 후, 휘발성 잔류물을 제거하기 위해 제2 IBE 단계, 플라즈마 스퍼터 에칭 단계, 또는 열 처리가 사용된다. 제2 공정 플로우는 RIE 단계와 이어지는 별도의 화학적 처리를 포함하며, 여기서 화학물은 플라즈마 없이 적용되어 임의의 측벽 잔류물을 휘발성 형태로 변질시킬 수 있다. 다음으로, 휘발성 잔류물을 제거하기 위해 선택적 IBE 단계, 플라즈마 스퍼터 에칭 단계 또는 열 처리가 사용된다. 다른 실시형태에서, RIE는 선택적 화학적 처리 및 선택적 휘발화 단계 전에 IBE와 교대로 이루어진다.
도 1은 STT-MRAM 칩 상의 복수의 MTJ에 대한 DRR 대 RP의 플롯이며, 더 낮은 DRR를 갖는 "로우 테일" 집단을 보여준다.
도 2는 포토레지스트 패턴이 형성되어 있는 MTJ 층 스택의 단면도이며, 본 개시내용의 에칭 시퀀스 동안 하부 BARC 또는 DARC를 통해 패턴을 전사하는데 사용되는 이온을 보여준다.
도 3은 본 개시내용의 일 실시형태에 따라 에칭 공정에서 최상부 하드 마스크 MTJ 층을 통해 패턴을 전사한 후의 도 2의 MTJ 스택의 단면도이다.
도 4는 본 개시내용의 일 실시형태에 따라 하부 MTJ 스택을 통해 하드 마스크 패턴을 전사하기 위해 물리적 및 화학적 성분을 조합한 에칭이 사용된 후의 MTJ의 단면도이다.
도 5a는 이온빔 에칭이 하드 마스크 패턴을 에칭 전사하고 잔류물을 MTJ 측벽 상에 형성되게 한 후의 도 3의 MTJ 스택의 단면도이다.
도 5b는 반응성 이온 에칭이 하드 마스크 패턴을 에칭 전사하고 MTJ 측벽 상에 손상 및 잔류물을 형성되게 한 후의 도 3의 MTJ 스택의 단면도이다.
도 6은 본 개시내용의 일 실시형태에 따라 화학적 처리가 MTJ 측벽 상에서 비휘발성 잔류물을 휘발성 잔류물로 개질시킨 후의 도 5a 또는 도 5b의 MTJ 스택의 단면도이다.
도 7은 본 개시내용의 일 실시형태에 따라 휘발성 잔류물을 제거하기 위해 IBE, 플라즈마 스퍼터 에칭 또는 열 처리를 수반한 휘발화 단계가 사용된 후의 도 6의 MTJ의 단면도이다.
도 8은 MTJ를 인접한 MTJ로부터 전기적으로 격리시키기 위해 밀봉층을 퇴적하고 평탄화한 다음의 도 4 또는 도 7의 MTJ의 단면도이다.
도 9는 본 개시내용의 일 실시형태에 따른 행과 열의 어레이로 원형 형상을 가진 복수의 MTJ의 평면도이다.
도 10은 본 개시내용의 일 실시형태에 따른 MTJ를 형성하는 단계들의 시퀀스를 보여주는 흐름도이다.
도 11 내지 도 12는 본 개시내용의 실시형태에 따라 손상 및 잔류물이 실질적으로 최소인 MTJ 측벽을 형성하는 대안의 시퀀스를 보여주는 흐름도이다.
본 개시내용은 MTJ 층 스택을 에칭하는 방법이며, 여기서 하드 마스크 아래의 모든 층이 단일 에칭 공정으로 제거되는데, 이 단일 에칭 공정은 기존의 메탄올계 RIE와 비교해서 실질적으로 적은 측벽 손상, 및 최소의 측벽 잔류물(데드층)을 갖는 MTJ을 형성하기 위해 적어도 산소와, 메탄올과 같은 제2 산화제를 포함하는 가스 흐름을 포함한다. MTJ 성능 개선을 달성하기 위해 물리적 및 화학적 에칭제가 교번으로 사용되거나 별도의 단계에서 사용된 후에 화학적 처리 및 선택적 휘발화 공정이 행해지는 대체 공정 시퀀스가 제공된다. 도면에는 단 하나의 MTJ가 단면도로 도시되지만, 당업자라면 통상의 메모리 디바이스 패턴에는 복수의 MTJ가 형성되는 것을 이해할 것이다. 공정은 하나 이상의 단계를 포함하는 방법으로서 규정되며, 본 개시내용에 따른 공정 플로우 또는 시퀀스는 연속되는 2개 이상의 공정을 의미한다.
관련 특허 출원 일련 번호 15/595,484에는, DRR을 개선해서 MTJ 층 스택을 패터닝하여 로우 테일 집단에서의 최종 MTJ의 수를 감소시키기 위해 CH3OH와 같은 산화제와 희가스의 혼합물을 포함하는 RIE 단계를 개시하고 있다. 또한, 관련 특허 출원 일련 번호 15/668,113에는, MTJ 층 스택을 패터닝할 때 에칭 선택도를 개선하기 위해 Ar 및 CH3OH를 사용한 유사한 RIE 단계를 기술하고 있다. 이제 MTJ 에칭 시에 사용하는 희가스/산화제 가스 혼합물에 제한된 양의 산소를 첨가함으로써 MTJ 성능의 추가 개선이 실현됨을 발견했다. 일부 실시형태에서, 희가스는 MTJ 에칭에서 개선된 결과를 실현하기 위해 생략될 수도 있다.
도 2를 참조하면, 최종적으로 MRAM 또는 STT-MRAM 어레이에서 복수의 MTJ가 될 MTJ 층 스택(1)이 단면도로 도시된다. y축은 MTJ 스택 내의 층의 평면에 수직이다. 일 실시형태에서는 메모리 디바이스 내에 하부 전극인 기판(10)이 있다. 하부 전극은 다층 구조일 수 있고 통상 유전체층(도시 생략) 내에 매립되어 있다.
MTJ 스택(1)이 기판(10) 상에 형성되고 예시적인 실시형태에서 하부 스핀 밸브 구성을 가지며, 이 하부 스핀 밸브 구성에 있어서, 선택적 시드층(11), 고정층 또는 기준층(12), 터널 배리어(13), 자유층(14), 및 하드 마스크(15)가 기판 상에 순차적으로 형성된다. 기준층과 자유층 각각은 포지티브 또는 네거티브 y축 방향으로 정렬된 자화를 가진 PMA를 구비하는 것이 바람직하다. 다른 실시형태에서, 자유층에서 PMA를 강화시키는, 자유층과 하드 마스크 사이의 Hk 강화(금속 산화물)층(도시 생략)과 같은, 적어도 하나의 추가층이 전술한 MTJ 스택에 포함될 수도 있다. 다른 실시형태에서, MTJ 스택은 잘 알려진 탑 스핀 밸브 또는 듀얼 스핀 밸브 구성을 포함할 수 있으며 본 개시내용에 따른 MTJ 에칭 공정을 따라 본 명세서에 기술된 동일한 이점을 제공한다.
시드층은 NiCr, Ta, Ru, Ti, TaN, Cu, Mg, 또는 상부층에서의 매끄럽고 균일한 결정 구조를 도모하기 위해 통상 채택되는 기타 재료 중 하나 이상을 포함할 수 있다. 기준층(12)은 AP2/Ru/AP1으로 표현되는 합성 역평행(SyAP, synthetic anti-parallel) 구성을 가질 수 있는데, 여기서 예컨대 Ru, Rh, 또는 Ir로 제조된 반강자성 결합층이 AP2 자성층과 AP1 자성층(도시 생략) 사이에 개재되어 있다. 외부 고정층(outer pinned layer)이라고도 칭해지는 AP2층은 시드층 상에 형성되고, AP1은 내부 고정층이며 통상 터널 배리어와 접촉한다. AP1과 AP2은 CoFe, CoFeB, Co, 또는 이들의 조합을 포함할 수 있다. 다른 실시형태에서, 기준층은 (Co/Ni)n, (CoFe/Ni)n, (Co/NiFe)n, (Co/Pt)n, (Co/Pd)n 등과 같은 고유 PMA를 가진 적층형 스택(laminated stack)일 수 있고, 여기서 n은 적층 수이다. 또한, CoFeB 또는 Co와 같은 전이층이 적층형 스택 내의 최상층과 터널 배리어층 사이에 삽입될 수 있다. SyAP 구성 내의 AP1 및 AP2 층 중 하나 또는 둘 다는 적층형 스택을 포함할 수 있다.
터널 배리어층(13) 및 선택적 Hk 강화층 각각은 MgO, TiOx, AITiO, MgZnO, Al203, ZnO, ZrOx, HfOx, 또는 MgTaO 중 하나 이상인 금속 산화물인 것이 바람직하다. MgO이 터널 배리어층으로서 선택되는 것이 더 바람직한데 그 이유는 MgO는 특히 예컨대 2개의 CoFeB층 사이에 개재될 때에 최고의 자기저항비(DRR)를 제공하기 때문이다.
자유층(14)은 B와 Ni 중 하나 또는 둘 다, 또는 전술한 조성의 조합을 포함하는 다층 스택을 가진, Co, Fe, CoFe, 또는 이들의 합금일 수 있다. 다른 실시형태에서, 자유층은 강자성으로 결합되어 있는 2개의 CoFe 또는 CoFeB 층 사이에 삽입된 Ta 또는 Mg과 같은 비자성 모멘트 희석층을 구비할 수 있다. 대안적 실시형태에서, 자유층은, FL1/Ru/FL2과 같은 SyAP 구성 - 여기서 FL1과 FL2은 반강자성으로 결합되어 있음 - 을 갖거나, 또는 기준층 조성에 대해 전술한 고유의 PMA를 구비한 적층형 스택이다.
하드 마스크(15)는 캡핑층이라고도 칭해지며, 통상 Ta, Ru, TaN, Ti, TiN, 및 W 중 하나 이상을 포함한다. 하부 전극 상에서 정지하는 측벽을 가진 MTJ 나노기둥을 형성하는 에칭 공정 중에 하부의 MTJ층에 대해 높은 에칭 선택성을 제공하기 위해 MnPt를 포함한 다른 하드 마스크 재료가 선택될 수도 있음이 이해되어야 할 것이다. MTJ 스택 내의 모든 층은, 다중 타겟을 갖는 초고진공 DC 마그네트론 스퍼터 챔버 및 적어도 하나의 산화 챔버를 포함하는 Anelva C-7100 스퍼터 퇴적 시스템과 같은 스퍼터링 시스템의 DC 스퍼터링 챔버에서 퇴적될 수 있다. 통상, 스퍼터 퇴적 공정은 아르곤 스퍼터 가스 및 5 x 108과 5 x 109 torr 사이의 기본 압력을 포함한다.
층(11-15)이 전부 형성되면, MTJ 스택(1)은 약 360℃ 내지 400℃의 온도로 최대 수시간 동안 가열함는 것에 의해 어닐링되어 기준층, 자유층, 및 터널 배리어층에 bcc 구조를 성장시킴으로써 기준층과 자유층에서 PMA를 강화시킬 수 있다. 전술한 층 내의 정합 결정 구조는 또한 최종 MTJ에서 자기저항비(DRR)를 개선시킬 것으로 보인다.
본 개시내용에 따른 MTJ 패터닝 공정의 제1 단계로서, BARC 또는 DARC 층(16) 및 포토레지스트층(17)이 하드 마스크의 상부 표면(15t) 상에 순차적으로 코팅된다. 상부 표면(16t)을 가진 BARC 또는 DARC는 후속의 패턴 방식 노출(patternwise exposure) 중에 광의 반사를 최소화하는 반사율을 가지며 그에 따라 포토레지스트층에 형성될 CD 편차가 적은 보다 균일한 아일랜드 형상을 가능하게 한다. 다음으로, 각각 측벽(20)을 가진 복수의 아일랜드를 포함하는 패턴을 포토레지스트층에 형성하기 위해 기존의 패턴 방식 노출 및 현상제 시퀀스가 채택된다. 이후에 도 9의 평면도에서 설명하겠지만, 아일랜드는 복수의 행과 열을 가진 어레이로 되어 있다. 그러나, 도면을 단순화하기 위해 도 2에는 단 하나의 아일랜드만 도시된다. 각각의 아일랜드는 일부 실시형태에서는 60 nm 내지 100 nm인 임계 치수(w1)를 갖고, 다른 실시형태에서는 최신의 메모리 디바이스에서 요구되는 CD에 해당하는, 10 nm부터 60 nm까지이다. 일부 디바이스는 원형이라서 w1이 x축 및 y측 방향 양쪽에 형성되는 것을 알아야 한다. 그러나, 아일랜드(17)의 평면 형상은 타원이나 다각형이라서 z축 치수가 x축 치수와 상이할 수도 있다.
Ar, Kr, Xe, 또는 Ne 중 하나 이상인 희가스를 사용한 IBE일 수도 있고 플루오로카본 또는 클로로카본 가스를 사용한 RIE를 포함할 수도 있는 초기 에칭 공정(30)에서는, 포토레지스트층(17) 내의 아일랜드 형상이 BARC 또는 DARC 층(16)을 통해 전사된다. 따라서, 측벽(20)이 이제 포토레지스트층의 상부 표면으로부터 하드 마스크(15)의 상부 표면(15t)까지 연장되며, CD(w1)가 DARC 또는 BARC 층에 복제된다. 그런 다음 포토레지스트층은 통상의 방법으로 제거될 수도 있거나 후속 에칭 공정 중에 에칭되어 버린다.
도 3을 참조하면, 하드 마스크(15)를 통해 측벽(20)과 CD(w1)를 가진 아일랜드 형상을 전사하기 위해 제2 에칭 공정(31)이 수행된다. 일부 실시형태에서는, 희가스를 사용한 제2 IBE 또는 제2 플루오로카본 또는 클로로카본 기반의 RIE가 사용될 수 있다. 또한, 제2 IBE 또는 RIE는 산소를 포함할 수도 있다. 그러나, 다른 실시형태에서, 본 개시내용은 에칭 공정(31)에 채택되는 조건이 에칭 공정(30)에 적용된 것과 본질적으로 같아서 하드 마스크를 통한 에칭 전사가 DARC 또는 BARC 층(16)을 통한 에칭 전사의 연속일 수 있음을 기대한다. 다시 말해, 도 2에서의 에칭 공정(30)은 자유층의 상부 표면(14t) 상에서 정지할 때까지 계속될 수 있다. 전술한 바와 같이, 하드 마스크를 통한 에칭 전사 공정은 임의의 잔류한 포토레지스트층(17)을 제거할 가능성이 있는데, 후자를 통한 에칭 속도가 하드 마스크에 비해 일반적으로 높고, 하드 마스크는 에칭 공정(30)이 노출된 DARC 또는 BARC 층(16)을 없앤다면 잔류 포토레지스트층보다 실질적으로 더 두꺼울 수 있기 때문이다. 일부 실시형태에서는, 보다 매끄러운 측벽(20)을 생성하기 위해, 산소 플라즈마를 적용하는 것 또는 산소를 공정 챔버에 흐르게 하는 것, 또는 제2 RIE 또는 IBE가 완료된 직후 간단히 웨이퍼를 언로딩하는 것을 포함하는 패시베이션 단계가 수행된다.
본 명세서에서 설명하는 실시형태에서, IBE 공정은 MTJ 층 스택이 형성되는 워크피스(웨이퍼)를 회전시키는 것을 포함한다. 또한, 웨이퍼 표면에 지향되는 희가스의 입사 또는 침투 각은 약 0° 내지 90°일 수 있다. IBE는 이후의 단락에서 설명하는 하드 마스크 에칭, MTJ 에칭, 클리닝 및 휘발화 단계 중 하나 이상에서 채택될 수 있다. 한편, RIE는 하드 마스크 또는 MTJ 에칭에만 사용되며, 화학 반응물 및 고정 웨이퍼를 수반하며, 형성되는 플라즈마는 웨이퍼 표면에 직교하는 90 ° 방향으로 제한된다. 본 개시내용에 따르면, 플라즈마 스퍼터 에칭은 휘발화 또는 클리닝 단계에만 채택되고, 희가스를 포함하며, 또한 90° 방향(웨이퍼 표면에 직각)으로 제한된다.
도 4를 참조하면, 본 개시내용의 제1 실시형태에 따른 주요 특징은 하부의 MTJ층(11-14) 전부를 통해 하드 마스크 내의 아일랜드 형상을 효과적으로 전사하여 MTJ(1a)를 형성하는 단일 에칭 단계(32m)이다. 에칭 단계(32m)는 희가스 이온 또는 플라즈마로 표현되는 물리적 성분과, 반응성 이온 에칭 조건으로 생성되는 화학종과 산소의 이온 또는 플라즈마를 포함하는 화학적 성분을 포함한다. 희가스는 Ar, Kr, Ne, 및 Xe 중 하나이다. 따라서, 희가스와, 산소와, 메탄올, 에탄올, H202, H20, N20, NH3, 및 CO를 포함한 하나 이상의 화학물이 에칭 챔버에 공급되고 실온 내지 최대 100℃의 온도에서 600와 3000 와트 사이의 RF 전력으로 플라즈마가 유도된다. 상부 전극에 인가되는 RF 전력은 RIE 챔버에서 하부 전극(도시 생략)에 인가되는 RF 전력과 상이할 수 있음을 이해해야 한다. 바람직한 실시형태에 있어서 그렇게 생성된 이온 및 플라즈마는 y축 방향을 따라 기판의 상부 표면에 직교하게 된다. 그 결과, 측벽(20)은 하드 마스크(15)의 상부 표면(15t)으로부터 하부 전극의 상부 표면(10t)까지 연장되는 연속 표면이다.
일부 실시형태에서는, 희가스가 생략되어 RIE 단계(32m)는 산소 및 화학적 성분을 포함할 수도 있다. 예를 들어, CH3OH 및 산소에 기반한 RIE의 경우, DRR 개선 및 로우 테일 집단의 감소를 위해 공급량 비(feed ratio)는 ≥ 7.5:1 CH3OH:O2이어야 한다. CH3OH:O2 비가 1:1 내지 7.5:1이 되도록 추가 산소가 첨가되면, 관련 특허 출원 일련 번호 15/595,484로부터 참조가 되는 CH3OH:O2 및 Ar에 기반한 MTJ 에칭과 비교해서 MTJ 성능이 저하되거나 DRR 또는 로우 테일 집단의 변화가 없을 수 있다.
바람직한 실시형태에서, 측벽(20)은 실질적으로 수직이라서 CD(w1)가 모든 MTJ층(11-15)에서 실질적으로 유지된다. 단계(32m)의 가스 혼합물에 있어서 메탄올(또는 대체 화학물) 및 산소 함량이 증가함에 따라 측벽 각도(α)가 더욱 수직이 되는 경향이 있다. 예를 들어, 각도(α)는 희가스 함량이 100%일 때 70°에 근접할 수 있지만, 희가스 함량이 대략 50% 이상이면 80°와 실질적으로 같아질 수 있다. 여기서, 용어 "함량"은 유량비를 가리킨다. 따라서, 희가스:화학물/O2의 50:50 유량비는 RIE 가스 혼합물에 있어서 50% 희가스 함량과 50% 화학물/O2 함량을 나타낸다. 놀랍게도, 이렇게 조합된 물리적 및 화학적 에칭이 종래의 메탄올 기반 RIE에 비해 감소된 측벽 손상 및 최소 잔류물을 가진 측벽을 제공하는 것을 발견하였다. 바람직하게는, 화학적 성분은 O2의 유량에 비해 실질적으로 더 큰 유량을 갖는다. 희가스가 RIE 가스 혼합물에 포함될 경우, CH3OH 및 Ar에 기반한 RIE 단계보다 개선된 MTJ 성능을 달성하기 위해서는 희가스가 CH3OH:O2 또는 대체 화학물의 유량보다 실질적으로 더 큰 유량을 가져야 한다.
예시적인 실시형태에서, DARC 또는 BARC 층의 두께(d)는 에칭 전사 후에 유지된다. 그러나, 층(16)의 최초 두께 및 조성, 그리고 에칭 조건에 따라, DARC 또는 BARC 층은 하드 마스크 상부 표면(15t)이 노출되도록 에칭 단계(32m) 중에 완전히 제거될 수도 있다. 따라서, 하드 마스크의 실제 두께가 에칭 단계(32m) 후에 남아있도록 하부 MTJ층에 대해 높은 에칭 속도 선택도를 갖는 하드 마스크(15)가 선택되는 것이 유리하다.
도 7에 예시하는 선택적 휘발화 단계(34v)는 에칭 단계(32m)의 말미에서 측벽(20) 상에 축적된 임의의 잔류물을 제거하기 위해 채택될 수 있다. 휘발화는 바람직하게는 희가스를 사용한 IBE 또는 플라즈마 스퍼터 에칭을 포함하며, 여기서 RF 또는 DC 전력으로 생성된 Ar+ 이온 또는 Kr, He 또는 Ne의 이온은 기판의 상부 표면(10t)을 향해 직각으로 또는 소정의 침투각으로 지향된다. MTJ(1)이 형성되는 웨이퍼(도시 생략)는 통상 IBE 중에 회전되거나 단계(34v) 중에 플라즈마 스퍼터 에칭에 대해 정적이다. 다른 실시형태에서, 휘발화는 희가스, 진공 또는 산화제 분위기에서의 50℃ 내지 450℃ 온도의 열 처리이다.
도 5a-5b, 도 6 및 도 7에 도시하는 제2 실시형태에 따르면, 본 개시내용은 제1 실시형태의 조합된 에칭에서의 화학적 성분(O2 및 CH3OH)이 물리적 에칭 성분과 분리되는 공정 플로우를 포함한다. 종래 기술의 기존의 메탄올계 RIE에 비해 잔류물이 최소이고 측벽 손상이 실질적으로 감소된 MTJ(1a)를 형성하기 위해 화학적 처리(도 6) 및 휘발화(도 7)와 관련된 하나 또는 2개의 선택적 단계가 포함될 수도 있다.
도 5a에서, 희가스를 사용한 IBE(32i)는 DARC 또는 BARC 층(16)에 의해 그리고 하드 마스크(15)에 의해 보호되지 않는 MTJ층(11-14)의 일부를 제거하기 위해 사용된다. 결과적으로, MTJ(1a)가 생성되지만 측벽(20) 상에 비휘발성 잔류물(19)을 포함하는 두께 "s"의 데드층을 갖는다. 그 후, 도 6에서, 측벽 상에서 비휘발성 잔류물을 휘발성 잔류물(19x)로 개질시키기 위해 화학적 처리(33)가 수행될 수 있다. 이론에 구속되지 않지만, 화학적 처리는 Ta와 같은 금속 잔류물을 그것의 산화물로 개질시키는 것일 수 있으며 여기서 그 산화물은 금속 잔류물에 비해 보다 휘발성이다. 화학적 처리는 메탄올, 에탄올 및 암모니아 중 하나 이상과 실온 내지 150℃의 온도를 포함한다. 화학적 처리는 Anelva 메인프레임 내의 챔버 등에서 수행되거나 메인프레임 외부의 독립형 공정 툴에서도 수행될 수 있지만, 후자의 옵션은 처리량이 떨어진다. 일부 경우에, 기판이 제자리에 유지되는 챔버 내로 하나 이상의 화학물이 주입된다. 또한, 비휘발성 잔류물(19)의 산화 속도를 높이기 위해 화학적 처리 챔버에 산소가 첨가될 수도 있다. 대안으로, 에칭 챔버에서 RIE 조건으로 하나 이상의 화학물로부터 플라즈마가 생성될 수 있다. 바람직하게는, 인가되는 RF 전력은 MTJ 측벽(20)에 심각한 손상이 생기지 않게 하기 위해 충분히 낮다. 예를 들어, RF 전력은 100 와트 내지 800 와트에서 유지될 수 있다.
도 7을 참조하면, 휘발화 단계(34v)는 휘발성 잔류물(19x)을 제거하기 위해 수행될 수 있고, Ar 또는 다른 희가스 흐름을 사용한 IBE 또는 플라즈마 스퍼터 에칭, 또는 50℃ 내지 450 ℃의 온도로 최대 5분의 시간 동안 에칭 챔버에서의 열 처리를 포함한다. IBE, 플라즈마 스퍼터 에칭 또는 열 처리 실시형태 중 어느 하나에서, 산소 흐름은 휘발화 단계 중에 희가스 흐름에 첨가될 수 있다. 단계(34v)는 전형적인 잔류물(19x) 두께에 대한 휘발화 시간을 설정하는 별도의 실험 연구에 기초하여 미리 설정된 듀레이션 종점 시간을 가질 수 있다. Ar 플라즈마 스퍼터 에칭이 선택될 경우, RF 전력은 MTJ 측벽에 대한 손상을 피파기 위해 100 와트 미만으로 유지되는 것이 바람직하다. 바람직하게는, 동일한 공정 챔버 내에서 플라즈마 스퍼터 에칭 직후에 후술하는 밀봉 공정(encapsulation process)이 이어진다.
본 개시내용은 IBE 공정(32i)에 이어서 단계(33 및 34v)가 동시에 수행되는 실시형태도 포함한다. 구체적으로, 메탄올, 에탄올, NH3, CO, 및 O2 중 하나 이상이 희가스 흐름과 함께 에칭 챔버에 도입될 수 있다. 가스 혼합물이 에칭 챔버 내에 있는 동안에 50℃ 내지 450℃의 온도가 열 처리가 적용될 수도 있다. 일부 실시형태에서, 가스 혼합물이 챔버 내에 있고 50℃ 내지 150℃ 범위의 온도에서 RF 전력에 의해 플라즈마가 생성된다. 대안으로, 실온에 근접한 온도에서 플라즈마 스퍼터 에칭이 수행될 수도 있다.
제2 실시형태에서의 공정 플로우의 변경을 나타내는 제3 실시형태에서는, 메탄올, 에탄올, NH3, 및 CO를 포함한 하나 이상의 화학물을 포함하는, 도 5b에 도시하는 반응성 이온 에칭(32r)이 도 5a에 도시한 단계(32i) 이전 또는 이후에 삽입된다. 이 경우에, 단계(32i)에서 선행 IBE 공정(32i)에 의해 생성된 비휘발성 잔류물(19)을 산화시켜 측벽(20) 상의 휘발성 잔류물(19x)을 포함하는 두께 t - 여기서 t는 < s일 수 있음 - 를 갖는 데드층을 생성할 수 있기 때문에 화학적 처리(33)는 필요하지 않을 수 있다. 휘발화 단계(34v)는 MTJ(1a)의 측벽(20)에 남아있는 임의의 휘발성 잔류물을 제거하기 위해 IBE 공정(32i) 및 RIE(32r) 후에 채택될 수 있다.
제4 실시형태에서, 제2 실시형태의 공정 플로우는 IBE 공정(32i)이 RIE(32r)로 대체되도록 변경된다. RIE(32r)는 측벽(20) 상에 형성된 임의의 비휘발성 잔류물을 산화시키는 동일한 목적을 제공하는 경향이 있기 때문에 화학적 처리 단계(33)는 대개 필요하지 않다. 선택적 휘발화 단계(34v)는 RIE(32r)에 이어져서 MTJ 나노기둥(1a)의 측벽(20) 상에 형성된 임의의 휘발성 잔류물을 제거할 수 있다.
도 8을 참조하면, 전술한 실시형태들 중 하나에 따르면 클리닝된 측벽(20)이 형성된 후에 유전체 재료를 포함하는 밀봉층(25)이 MTJ 어레이 위에 퇴적된다. 바람직하게는, 밀봉층은 5 내지 250 nm의 두께를 가지며, 단계(34v)에서의 플라즈마 스퍼터 에칭을 위해 이전에 채택된 공정 챔버에서 진공을 파괴하지 않고 물리적 기상 퇴적(PVD), 화학적 기상 퇴적(CVD), 이온빔 퇴적(IBD), 또는 원자층 퇴적(ALD)에 의해 휘발화 직후 (인시츄로) 퇴적되는 금속 산화물, 금속 산질화물, 금속 질화물, 금속 탄화물, SiN, SiON, SiO2, SiC 또는 SiCN 중 하나 이상이다. 단계(34v)의 열 처리도 인시츄인 실시형태에서, 밀봉층은 챔버 진공을 파괴하지 않고 열 처리 직후에 퇴적된다.
그 후, 하드 마스크(15) 상의 상부 표면(15t)과 동일 평면에 있는 밀봉층 상에 상부 표면(25t)을 형성하기 위해 화학적 기계 연마(CMP) 공정 또는 다른 평탄화 방법이 수행된다. 일부 실시형태에서, CMP 공정은 전술한 실시형태에서 에칭 전사 단계(32m), IBE 공정(32i), 또는 RIE(32r) 후에 남아있는 임의의 DARC 또는 BARC 층(16)을 제거한다.
도 9를 참조하면, 본 개시내용의 에칭 공정 또는 공정 플로우에 의해 형성된 MTJ 나노기둥의 복수의 아일랜드 형상이 전술한 평탄화 공정 이후의 평면도로 도시된다. MTJ(1a)은 MTJ(1b)과 동일한 행에 있는 것으로, MTJ(1c, 1d)은 MTJ(1a 및 1b)과 동일한 열에 있는 것으로 각각 도시되고 있다. 전술한 바와 같이, MTJ은 원형인 것으로 도시되고 있지만, 다른 실시형태에서는 타원형을 가질 수도 있다. 일반적으로, 수백만개의 MTJ가 어레이로 형성되지만 도면의 간결성을 위해 여기에는 4개만 도시하고 있다.
그 후에, 복수의 평행한 전도성 라인(도시 생략)을 포함하는 상부 전극층이 당업자라면 알고 있는 대로 기존 방법에 의해 MTJ 및 밀봉층(25) 상에 형성된다. 제1 상부 전극 라인이 MTJ(1a, 1c)의 상부 표면(15t)과 접촉할 수 있고 제2 상부 전극 라인이 MTJ(1b, 1d)의 상부 표면(15t)과 접촉할 수 있다. 상부 전극층 내의 전도성 라인은 하부 전극층의 x축 방향을 따라 전도성 라인에 직교하는 z축 방향을 따라 형성되는 것이 바람직하다. 이에, 하부 전극 라인(10)은 양쪽 MTJ(1a 및 1b)의 하부 표면과 접촉할 수 있고, 제2 하부 전극 라인(10-1)은 MTJ(1c 및 1d)의 하부 전극과 접촉할 수 있다.
도 10을 참조하면, 전술한 에칭 공정(30) 또는 두 에칭 공정(30, 31)을 포함하는 에칭 공정(100)에 의해 CD를 가진 패턴이 MTJ 하드 마스크층에 형성되는 제1 실시형태의 공정 플로우에 대한 흐름도가 제공된다. 단계(110)에서, 잔여 MTJ 층을 통해 패턴을 전사하여 복수의 MTJ를 형성하기 위해 조합된 물리적/화학적 에칭(32m)이 적용된다. 단계(110) 이후에 IBE, 플라즈마 에칭, 또는 열 처리를 포함하는 선택적 휘발화 단계(114)가 수행된다. 마지막으로, 단계(120)에서 MTJ 주위에 밀봉층을 형성하여 MTJ를 서로 전기적으로 격리시킨다.
도 11에서, 에칭 공정(100) 후에 단계(111)의 물리적(IBE) 에칭(32i), 단계(113)의 화학적 처리(33), 단계(114)의 휘발화(34v), 그런 다음 단계(120)에 의한 밀봉이 이어지는 본 개시내용의 제2 실시형태의 공정 플로우에 대한 흐름도가 도시된다.
도 12는 에칭 공정(100) 후에 단계(112)의 화학적(RIE) 에칭(32r), IBE 공정(111), 선택적 휘발화 단계(114), 그리고 마지막으로 단계(120)의 밀봉이 이어지는 본 개시내용의 제3 실시형태의 공정 플로우에 대한 흐름도가 도시된다. 전술한 대안의 실시형태에서는 IBE 공정(111)이 RIE 단계(112)에 선행하여 수행된 다음, 선택적 휘발화 단계(114), 및 밀봉 단계(120)이 이어질 수도 있다.
이하에, 30 nm 내지 300 nm의 다양한 직경(도 9에서 w1)을 가진 일련의 MTJ를 제조한 실험으로부터 밝혀지는 본 개시내용의 조합된 물리적/화학적 에칭 공정의 효과를 입증한다. 표 1에 제시하는 에칭 조건은 다양한 가스 조합에 의한 RIE 공정을 사용하여 하부의 MTJ 층 스택을 통해 하드 마스크 패턴을 전사하는 제조 시퀀스에 있어서 도 4의 에칭 단계(32m)에 관한 것이다. 다른 경우에 있어서, 하드 마스크 패터닝 및 밀봉층 퇴적을 포함한 제조 시퀀스의 다른 모든 단계는 모든 샘플에 대해 동일하게 하였다. 기준 조건(참조치)은 이전에 관련 특허 출원 일련 번호 15/595,484에 개시된 90:10 Ar/CH3OH 공급량 비를 특징으로 하는 로우 6에 있다. 표 1의 상이한 조건에 대한 에칭 종점 검출(EPD, etch end point detection)에 따라 33-40초 동안 에칭 챔버에 1500 와트(상부)/1100 와트(하부)의 RF 전력이 인가되었다.
[표 1]
RIE 공정을 사용한 MTJ 에칭에 있어서 CH3OH/O2 비 및 분당 표준 입방 센티미터(seem)의 가스 유량
Figure 112020071411291-pct00001
표 1의 로우(Row) 1-6에 제시된 각각의 에칭 조건을 사용하여 제조된 복수의 MTJ에 대해 DRR 대 RP의 플롯에서의 로우 테일 집단이 결정되었다. 로우 테일 집단이 로우 1, 2 및 5에서는 감소하는 것을 볼 수 있는데, 여기서 CH3OH/O2 비는 로우 6의 기준 샘플과 비교하여 ≥ 7.5:1이다. CH3OH/O2 비가 로우 3-4에서와 같이 7.5:1 미만인 경우, 로우 테일 집단은 로우 6의 기준 샘플과 비교하여 증가하거나 변하지 않았다. 일반적으로, Ar과 같은 희가스의 존재 여부와 관계없이 CH3OH/O2 비가 7.5:1 아래로 떨어질 때, 90:10 Ar/CH3OH/O2 가스 비를 포함하는 참조 MTJ 에칭에 비해 로우 테일 집단의 증가를 포함해 MTJ 성능이 저하한다. 바람직한 실시형태에서는, Ar, CH3OH, 및 O2 모두가 RIE 단계(32m)를 위한 가스 혼합물에 포함되는 경우, Ar 유량은 CH3OH 유량보다 실질적으로 더 크고, CH3OH 유량은 O2 유량보다 실질적으로 더 커서, DRR 및 로우 테일 집단 측면에서 최적의 결과를 제공한다.
본 개시내용은 바람직한 실시형태를 참조하여 구체적으로 도시되고 설명되었지만, 당업자는 본 개시내용의 사상 및 범위를 벗어나지 않고서 형태 및 세부사항에 있어서 다양한 변경이 이루어질 수 있음을 이해할 것이다.

Claims (22)

  1. 자기터널접합(MTJ, magnetic tunnel junction) 층 스택을 에칭하는 방법에 있어서,
    (a) 제1 전극 상에 MTJ 층 스택을 제공하는 단계로서, 상기 MTJ 층 스택은 최상부 하드 마스크층과, 기준층, 자유층, 상기 기준층과 상기 자유층 사이의 터널 배리어층을 포함하는 제1 층 스택을 포함하는 것인, 상기 MTJ 층 스택을 제공하는 단계와,
    (b) 희가스를 사용한 이온빔 에칭(IBE) 또는 플루오로카본이나 클로로카본을 사용한 반응성 이온 에칭(RIE)인 제1 에칭 공정으로 상기 하드 마스크층에 패턴을 형성하는 단계로서, 상기 패턴은 하드 마스크 상부 표면으로부터 상기 제1 층 스택의 상부 표면까지 연장되는 측벽을 갖는 것인, 상기 하드 마스크층에 패턴을 형성하는 단계와,
    (c) 상기 하드 마스크층 내의 측벽과 연속 표면을 형성하고 상기 제1 전극의 상부 표면까지 연장되는 측벽을 가진 패턴을 상기 제1 층 스택에 형성하는 단계
    를 포함하고, 상기 제1 층 스택 내의 패턴은 제1 유량의 산소로부터, 그리고 메탄올, 에탄올, 암모니아, N2O, H2O2, H2O, 및 일산화탄소로부터 선택된 하나 이상의 화학물인 제2 유량의 산화제로부터 생성된 이온 또는 플라즈마를 포함하는 제2 에칭 단계에 의해 형성되고, 상기 제2 유량은 상기 제1 유량보다 큰, MTJ 층 스택 에칭 방법.
  2. 제1항에 있어서, 상기 제2 에칭 단계는 Ar, Kr, Ne, 및 Xe 중 하나인 일정 유량의 희가스를 더 포함하는, MTJ 층 스택 에칭 방법.
  3. 제1항에 있어서, 상기 제2 에칭 단계 이후에 상기 제1 층 스택의 측벽 상의 휘발성 잔류물을 제거하기 위한 휘발화 단계를 더 포함하는, MTJ 층 스택 에칭 방법.
  4. 제3항에 있어서, 상기 휘발화 단계는 희가스, 및 고주파(RF) 또는 직류(DC) 전력을 포함하는 IBE 또는 플라즈마 스퍼터 에칭인, MTJ 층 스택 에칭 방법.
  5. 제3항에 있어서, 상기 휘발화 단계는 50℃와 450℃ 사이의 온도를 포함하는 열 처리인, MTJ 층 스택 에칭 방법.
  6. 제1항에 있어서, 상기 제2 에칭 단계에서의 이온 및 플라즈마의 방향은 상기 제1 전극의 상부 표면에 직각인, MTJ 층 스택 에칭 방법.
  7. 자기터널접합(MTJ) 층 스택을 에칭하는 방법에 있어서,
    (a) 제1 전극 상에 MTJ 층 스택을 제공하는 단계로서, 상기 MTJ 층 스택은 최상부 하드 마스크층과, 기준층, 자유층, 상기 기준층과 상기 자유층 사이의 터널 배리어층을 포함하는 제1 층 스택을 포함하는 것인, 상기 MTJ 층 스택을 제공하는 단계와,
    (b) 희가스를 사용한 이온빔 에칭(IBE) 또는 플루오로카본이나 클로로카본을 사용한 반응성 이온 에칭(RIE)인 제1 에칭 공정으로 상기 하드 마스크층에 패턴을 형성하는 단계로서, 상기 패턴은 하드 마스크 상부 표면으로부터 상기 제1 층 스택의 상부 표면까지 연장되는 측벽을 갖는 것인, 상기 하드 마스크층에 패턴을 형성하는 단계와,
    (c) 상기 하드 마스크층 내의 측벽과 연속 표면을 형성하고 상기 제1 전극의 상부 표면까지 연장되는 측벽을 가진 패턴을 상기 제1 층 스택에 형성하는 단계
    를 포함하고, 상기 제1 층 스택 내의 패턴은,
    (1) 희가스를 사용한 IBE인 제1 단계와,
    (2) 비휘발성 잔류물을 산소로 개질하는 것에 의해 상기 제1 단계 동안 상기 연속 표면 상에 형성되는 상기 비휘발성 잔류물을 휘발성 잔류물로 개질시키기 위한 화학적 처리인 제2 단계로서, 상기 산소는 상기 제2 단계 동안 첨가되는 것인, 상기 제2 단계
    를 포함하는 공정 시퀀스에 의해 형성되는, MTJ 층 스택 에칭 방법.
  8. 제7항에 있어서, 상기 화학적 처리 이후에 상기 연속 표면 상의 휘발성 잔류물을 제거하기 위해 휘발화 단계를 수행하는 단계를 더 포함하는, MTJ 층 스택 에칭 방법.
  9. 자기터널접합(MTJ) 층 스택을 에칭하는 방법에 있어서,
    (a) 제1 전극 상에 MTJ 층 스택을 제공하는 단계로서, 상기 MTJ 층 스택은 최상부 하드 마스크층과, 기준층, 자유층, 상기 기준층과 상기 자유층 사이의 터널 배리어층을 포함하는 제1 층 스택을 포함하는 것인, 상기 MTJ 층 스택을 제공하는 단계와,
    (b) 희가스를 사용한 이온빔 에칭(IBE) 또는 플루오로카본이나 클로로카본을 사용한 반응성 이온 에칭(RIE)인 제1 에칭 공정으로 상기 하드 마스크층에 패턴을 형성하는 단계로서, 상기 패턴은 하드 마스크 상부 표면으로부터 상기 제1 층 스택의 상부 표면까지 연장되는 측벽을 갖는 것인, 상기 하드 마스크층에 패턴을 형성하는 단계와,
    (c) 상기 하드 마스크층 내의 측벽과 연속 표면을 형성하고 상기 제1 전극의 상부 표면까지 연장되는 측벽을 가진 패턴을 상기 제1 층 스택에 형성하는 단계
    를 포함하고, 상기 제1 층 스택 내의 측벽은 제1 유량의 산소와, 메탄올, 에탄올, N2O, H2O2, H2O, 암모니아, 및 일산화탄소 중 하나 이상인 제2 유량의 산화제와, 제3 유량의 희가스를 포함하는 RIE 조건을 가진 제2 에칭 단계에 의해 형성되고, 상기 제2 유량은 상기 제1 유량보다 더 크고, 상기 제3 유량은 상기 제2 유량보다 더 큰, MTJ 층 스택 에칭 방법.
  10. 제9항에 있어서, 상기 제2 에칭 단계 이후 상기 제1 층 스택의 측벽 상의 휘발성 잔류물을 제거하기 위해 휘발화 단계를 수행하는 단계를 더 포함하고, 상기 휘발화 단계는 희가스를 사용한 IBE 또는 플라즈마 스퍼터 에칭을 포함하는, MTJ 층 스택 에칭 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020207019923A 2017-12-28 2018-12-07 자기터널접합(mtj) 에칭 중에 희가스의 유무에 관계 없이 산화제를 메탄올에 도입하는 것에 의한 mtj 성능 개선 KR102400371B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/856,129 US10153427B1 (en) 2017-12-28 2017-12-28 Magnetic tunnel junction (MTJ) performance by introducing oxidants to methanol with or without noble gas during MTJ etch
US15/856,129 2017-12-28
PCT/US2018/064423 WO2019133221A2 (en) 2017-12-28 2018-12-07 Improved magnetic tunnel junction (mtj) performance by introducing oxidants to methanol with or without noble gas during mtj etch

Publications (2)

Publication Number Publication Date
KR20200093053A KR20200093053A (ko) 2020-08-04
KR102400371B1 true KR102400371B1 (ko) 2022-05-23

Family

ID=64535945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207019923A KR102400371B1 (ko) 2017-12-28 2018-12-07 자기터널접합(mtj) 에칭 중에 희가스의 유무에 관계 없이 산화제를 메탄올에 도입하는 것에 의한 mtj 성능 개선

Country Status (5)

Country Link
US (1) US10153427B1 (ko)
KR (1) KR102400371B1 (ko)
CN (1) CN111630674A (ko)
DE (1) DE112018005779B4 (ko)
WO (1) WO2019133221A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815948B (zh) 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法
US20210234091A1 (en) * 2020-01-24 2021-07-29 Applied Materials, Inc. Magnetic memory and method of fabrication
US11778921B2 (en) 2020-12-21 2023-10-03 International Business Machines Corporation Double magnetic tunnel junction device
CN116568120A (zh) * 2022-01-28 2023-08-08 北京超弦存储器研究院 一种磁性隧道结阵列及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253303A (ja) * 2008-04-09 2009-10-29 Magic Technologies Inc Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
JP2012199431A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気メモリの製造方法
JP2014067837A (ja) * 2012-09-25 2014-04-17 Toshiba Corp 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
JP2016171159A (ja) * 2015-03-12 2016-09-23 東京エレクトロン株式会社 磁性層をエッチングする方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346732B1 (en) 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6635496B2 (en) 2001-10-12 2003-10-21 Infineon Technologies, Ag Plate-through hard mask for MRAM devices
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
JP4111274B2 (ja) * 2003-07-24 2008-07-02 キヤノンアネルバ株式会社 磁性材料のドライエッチング方法
US6984529B2 (en) 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7001783B2 (en) 2004-06-15 2006-02-21 Infineon Technologies Ag Mask schemes for patterning magnetic tunnel junctions
US7169654B2 (en) 2004-11-15 2007-01-30 Freescale Semiconductor, Inc. Method of forming a semiconductor device
US7205164B1 (en) * 2005-01-19 2007-04-17 Silicon Magnetic Systems Methods for fabricating magnetic cell junctions and a structure resulting and/or used for such methods
US7471445B2 (en) 2005-11-29 2008-12-30 Spatial Photonics, Inc. Fast-response micro-mechanical devices
US8450119B2 (en) 2006-03-17 2013-05-28 Magic Technologies, Inc. Magnetic tunnel junction patterning using Ta/TaN as hard mask
US7696551B2 (en) 2007-09-20 2010-04-13 Magic Technologies, Inc. Composite hard mask for the etching of nanometer size magnetic multilayer based device
KR100943860B1 (ko) 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
US8125040B2 (en) 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
US7863060B2 (en) * 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8334148B2 (en) * 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
US8722543B2 (en) 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
JP2013012546A (ja) 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
US8716072B2 (en) 2011-07-25 2014-05-06 International Business Machines Corporation Hybrid CMOS technology with nanowire devices and double gated planar devices
US9166154B2 (en) 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9275713B2 (en) 2013-01-17 2016-03-01 Yimin Guo Magnetoresistive element and method of manufacturing the same
US9899227B2 (en) 2013-02-20 2018-02-20 Lam Research Corporation System, method and apparatus for ion milling in a plasma etch chamber
US9269894B2 (en) 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US9887350B2 (en) 2015-05-31 2018-02-06 Headway Technologies, Inc. MTJ etching with improved uniformity and profile by adding passivation step
US9362490B1 (en) 2015-07-09 2016-06-07 Rongfu Xiao Method of patterning MTJ cell without sidewall damage
KR102575405B1 (ko) * 2016-12-06 2023-09-06 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US10522749B2 (en) 2017-05-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10043851B1 (en) 2017-08-03 2018-08-07 Headway Technologies, Inc. Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253303A (ja) * 2008-04-09 2009-10-29 Magic Technologies Inc Ｍｔｊ素子およびその形成方法、ｓｔｔ−ｒａｍの製造方法
JP2012199431A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気メモリの製造方法
JP2014067837A (ja) * 2012-09-25 2014-04-17 Toshiba Corp 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
JP2016171159A (ja) * 2015-03-12 2016-09-23 東京エレクトロン株式会社 磁性層をエッチングする方法

Also Published As

Publication number Publication date
US10153427B1 (en) 2018-12-11
WO2019133221A3 (en) 2019-09-19
KR20200093053A (ko) 2020-08-04
CN111630674A (zh) 2020-09-04
WO2019133221A2 (en) 2019-07-04
DE112018005779T5 (de) 2020-08-20
DE112018005779B4 (de) 2024-08-29

Similar Documents

Publication Publication Date Title
US11316103B2 (en) Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10043851B1 (en) Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
KR102330561B1 (ko) 비에칭 자기 정렬 자석 터널 접합(mtj) 디바이스 구조물
KR102400371B1 (ko) 자기터널접합(mtj) 에칭 중에 희가스의 유무에 관계 없이 산화제를 메탄올에 도입하는 것에 의한 mtj 성능 개선
US11758820B2 (en) Protective passivation layer for magnetic tunnel junctions
US11088320B2 (en) Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices
CN111566831B (zh) 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻
US10921707B2 (en) Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity
KR102353070B1 (ko) 무선 주파수(rf) 스퍼터링을 사용하는 자기 터널 접합(mtj) 디바이스용 유전체 캡슐화 층
US10998496B2 (en) Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
US20200052196A1 (en) Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process
KR102342469B1 (ko) 패터닝된 자기 터널 접합으로부터의 측벽 재료의 고온 휘발화

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant