CN116568120A - 一种磁性隧道结阵列及其制备方法 - Google Patents
一种磁性隧道结阵列及其制备方法 Download PDFInfo
- Publication number
- CN116568120A CN116568120A CN202210106393.9A CN202210106393A CN116568120A CN 116568120 A CN116568120 A CN 116568120A CN 202210106393 A CN202210106393 A CN 202210106393A CN 116568120 A CN116568120 A CN 116568120A
- Authority
- CN
- China
- Prior art keywords
- magnetic tunnel
- tunnel junction
- layer
- hard mask
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
一种磁性隧道结阵列及其制备方法,所述制备方法包括:S10:提供基底;S20:在基底上形成底电极层、磁性隧道结层和硬掩膜层;S30:对磁性隧道结层和硬掩膜层进行图案化;S40:使氰基自由基的前驱体气体在等离子体中形成氰基自由基,将氰基自由基与磁性隧道结层和硬掩膜层的材料进行化学反应和/或采用氰基自由基对磁性隧道结层和硬掩膜层的材料进行化学修饰,并采用惰性气体离子将化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的磁性隧道结层和硬掩膜层的材料移除,得到磁性隧道结阵列。本申请的制备方法可以降低或者避免阴影效应问题,有利于MTJ的缩微化和制备高密度的MRAM存储器。
Description
技术领域
本申请涉及半导体器件领域,尤指一种磁性隧道结阵列及其制备方法。
背景技术
磁性随机存取存储器(Magnetic Random Access Memory,MRAM)是以磁电阻性质来存储数据的随机存储器,它具有高速读写、大容量以及低能耗的特点。MRAM的核心存储器件是磁性隧道结(Magnetic Tunnel Junction,MTJ)。
目前主流的半导体刻蚀工艺为反应离子刻蚀(Reactive Ion Etching,RIE)。在刻蚀多晶硅或金属的时候,一般采用卤素气体(例如Cl2)作为主刻蚀气体,卤素气体在等离子体中形成卤素自由基,卤素自由基与待刻蚀材料进行化学反应,将反应产物抽走即可实现刻蚀。然而,形成MTJ的某些材料,例如Fe、Co、Mg、Ru、Pt、Pd、Al、Rh、Mo、Ni或Ir等,根本不或者非常难与在等离子体中形成的卤素自由基发生反应而被抽走;而且,后续去卤工艺会引入H2O,这是MTJ制造工艺不能接受的。故而,传统的RIE不适用于MTJ阵列的刻蚀。
目前,低密度的MTJ阵列一般采用离子束刻蚀(Ion Beam Etching,IBE)方案。IBE利用辉光放电原理将氩气离化为Ar+,Ar+经过阳极电场的加速对样品表面进行物理轰击,以达到刻蚀的作用。图1为采用IBE对特定的刻蚀前端10进行刻蚀过程中的溅射速率和沉积速率随入射角的变化曲线。如图1所示,由于IBE的副产物并不是气体,副产物会进行再次沉积,所以IBE是一个溅射和沉积的动态平衡过程。对于特定的刻蚀前端(Etch Front)10来说,溅射速率会随着Ar+或Ar的入射角θ变化而变化,而沉积速率并不会随着Ar+或Ar的入射角变化而变化。不过,沉积速率并不是不变的,沉积速率与该特定刻蚀前端10所处的周围环境强相关,并随着时间的推延会动态变化。为了获得较大的溅射速率,一般Ar+或Ar的入射方向都会与刻蚀前端10的法线维持一个倾角θ,特别是沉积速率较大的时候。对特定的刻蚀前端10,当沉积速率大于溅射速率时,可以增大Ar+或Ar入射方向的倾角θ,使溅射速率增大,从而实现特定刻蚀前端10的材料移除。然而,如图2所示,随着被刻蚀区域几何尺寸的缩小,Ar+或Ar入射方向的倾角θ的增大空间有限,导致增大倾角θ所带来的溅射速率增大也不能使溅射速率大于沉积速率,进而无法满足特定刻蚀前端10的材料移除条件,此时“材料移除”(即,刻蚀)会停止,该特定的刻蚀前端10处于材料能被移除的倾角θ的Ar+或Ar束阴影处,这种效应叫阴影效应(Shadowing Effect)。图2为阴影效应的形成原理示意图。由于阴影效应的存在,IBE并不是高密度MTJ阵列的最佳刻蚀方案。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制本申请的保护范围。
本申请提供了一种磁性隧道结阵列的制备方法,该制备方法可以降低或者避免IBE刻蚀高密度MTJ阵列所面临的阴影效应问题,有利于MTJ的缩微化和制备高密度的MRAM存储器。
本申请提供了一种磁性隧道结阵列的制备方法,所述制备方法包括:
S10:提供基底;
S20:在所述基底上依次形成底电极层、磁性隧道结层和硬掩膜层;
S30:对所述磁性隧道结层和硬掩膜层进行图案化;
S40:使氰基自由基的前驱体气体在等离子体中形成氰基自由基,将氰基自由基与图案化的磁性隧道结层和硬掩膜层的材料进行化学反应和/或采用氰基自由基对图案化的磁性隧道结层和硬掩膜层的材料进行化学修饰,并使惰性气体离子的离子源气体形成惰性气体离子,采用所述惰性气体离子将化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层和硬掩膜层的材料移除,得到磁性隧道结阵列。
在本申请的实施例中,所述磁性隧道结层的材料可以包括铁、钴、钴铁硼、镍、钨、钼、铬、钌、铱、钯、铂、氧化镁、铝、锌、钛和铑中的任意一种或多种。
在本申请的实施例中,所述硬掩膜层的材料可以选自钽和氮化钽中的任意一种或多种。
在本申请的实施例中,所述氰基自由基的前驱体气体可以选自HCN、(CN)2、CH3CN、CH4/NH3、CH3OH/NH3和CH3CH2OH/NH3中的任意一种或多种。
在本申请的实施例中,所述化学反应和/或所述化学修饰进行时的压强可以为0.3mTorr-10mTorr。
在本申请的实施例中,所述惰性气体离子的离子源气体可以包括氖气、氩气、氪气、氙气中的任意一种或多种,并可以添加CO、CO2、N2、O2和He中的任意一种或多种作为携气。
在本申请的实施例中,所述氰基自由基的前驱体气体和所述惰性气体离子的离子源气体的总流量可以为100sccm-2000sccm。
在本申请的实施例中,产生并维持所述等离子体的射频源电源的功率可以为100watt-3000watt。
在本申请的实施例中,所述射频源电源的频率可以为13.56MHz。
在本申请的实施例中,所述采用所述惰性气体离子将化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层和硬掩膜层的材料移除可以包括:采用射频偏压电源将所述惰性气体离子加速,并采用加速后的惰性气体离子对所述化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层和硬掩膜层的材料进行轰击以将材料移除。
在本申请的实施例中,射频偏压电源提供的离子加速电压可以为30V-1000V。
在本申请的实施例中,所述射频偏压电源的频率可以为13.56MHz、2MHz或400kHz,优选为400kHz。
在本申请的实施例中,步骤S40可以在电感耦合等离子体刻蚀腔体中进行。
在本申请的实施例中,所述制备方法还可以包括:在步骤S40进行过程中和/或步骤S40完成之后,采用离子束刻蚀对磁性隧道结侧壁进行修剪,得到所述磁性隧道结阵列。
在本申请的实施例中,所述离子束刻蚀的离子源气体可以选自氖气、氩气、氪气、氙气中的任意一种或多种。
本申请还提供了一种磁性隧道结阵列,其通过如上所述的制备方法得到。
在本申请的实施例中,所述磁性隧道结阵列的磁性隧道结的直径可以为亚80nm、亚70nm、亚60nm或亚50nm。
本申请实施例的磁性隧道结阵列的制备方法采用氰基自由基和惰性气体离子进行协同刻蚀,由于化学反应和化学修饰是各向同性的,化学刻蚀副产物的黏附系数(Sticking Coefficient)要小于物理刻蚀的黏附系数,这将有效降低甚至避免IBE刻蚀的阴影效应问题;同时,惰性气体离子对经过化学反应和/或化学修饰以及未经过化学反应和化学修饰的材料通过物理轰击进行移除,可以大大增大移除效率。因此,本申请实施例的磁性隧道结阵列的制备方法有利于MTJ的缩微化,适于制备高密度的MRAM存储器,例如,制备直径为Sub-80nm、Sub-70nm、Sub-60nm或Sub-50nm的MTJ阵列。
本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本申请的技术方案,并不构成对本申请技术方案的限制。
图1为采用IBE对特定刻蚀前端进行刻蚀过程中的溅射速率和沉积速率随入射角的变化曲线;
图2为阴影效应的形成原理示意图;
图3为能够与氰基自由基发生化学反应和/或化学修饰的金属以及反应产物图;
图4为步骤S40的进行过程示意图;
图5为ICP刻蚀腔体的结构示意图以及在不同的射频偏压电源频率下离子能量分布随离子通量的变化图;
图6为本申请实施例1的磁性隧道结阵列的制备方法的流程示意图。
附图中的标记符号的含义为:
10-刻蚀前端;20-气体入口;30-射频源电源;40-射频偏压电源;50-带节流阀的节气门位置传感器;60-等离子体;70-晶片;100-基底;110-电介质;120-通孔;210-底电极层;210’-底电极;220-磁性隧道结层;220’-磁性隧道结;230-硬掩膜层;230’-顶电极;240-绝缘层。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白,下文中将结合附图对本申请的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
本申请实施例提供一种磁性隧道结阵列的制备方法,包括:
S10:提供基底;
S20:在所述基底上依次形成底电极层、磁性隧道结层和硬掩膜层;
S30:对所述磁性隧道结层和硬掩膜层进行图案化;
S40:使氰基自由基的前驱体气体在等离子体中形成氰基自由基,将氰基自由基与图案化的磁性隧道结层和硬掩膜层的材料进行化学反应和/或采用氰基自由基对图案化的磁性隧道结层和硬掩膜层的材料进行化学修饰,并使惰性气体离子的离子源气体形成惰性气体离子,采用所述惰性气体离子将化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层和硬掩膜层的材料移除,得到磁性隧道结阵列。
本申请实施例的磁性隧道结阵列的制备方法采用氰基自由基和惰性气体离子进行协同刻蚀(包括采用氰基自由基对图案化的磁性隧道结层和硬掩膜层的材料进行化学反应和/或化学修饰,以及采用惰性气体离子对材料进行物理轰击移除,实现协同刻蚀),由于化学反应和化学修饰是各向同性的,化学刻蚀副产物的黏附系数(Sticking Coefficient)要小于物理刻蚀的黏附系数,这将有效降低甚至避免IBE刻蚀的阴影效应问题;同时,惰性气体离子对经过化学反应和/或化学修饰以及未经过化学反应和化学修饰的材料通过物理轰击进行移除,可以大大增大移除效率。因此,本申请实施例的磁性隧道结阵列的制备方法有利于MTJ的缩微化,适于制备高密度的MRAM存储器,例如,制备直径为Sub-80nm、Sub-70nm、Sub-60nm或Sub-50nm的MTJ阵列。
在本申请的实施例中,所述基底可以为CMOS基底。
在本申请的实施例中,所述磁性隧道结层的材料可以包含铁(Fe)、钴(Co)、钴铁硼(CoFeB)、镍(Ni)、钨(W)、钼(Mo)、铬(Cr)、钌(Ru)、铱(Ir)、钯(Pd)、铂(Pt)、氧化镁(MgO)、铝(Al)、锌(Zn)、钛(Ti)和铑(Rh)等中的任意一种或多种。
目前,组成磁性隧道结(MTJ)的材料为重金属或磁性金属,比如:铁(Fe)、钴(Co)、镍(Ni)、钨(W)、钼(Mo)、铬(Cr)、钌(Ru)、铱(Ir)、钯(Pd)、铂(Pt)、镁(Mg)、铝(Al)、锌(Zn)、钛(Ti)、铑(Rh)和钽(Ta)等。本申请的发明人在进行磁性隧道结研究时发现,在等离子中形成的常规自由基非常难与这些材料发生化学反应或者是对其进行化学修饰,但在等离子体中形成的氰基自由基(-C≡N,Cyano-Group Radical)能与除了Ta之外的其它金属发生化学反应和/或化学修饰。
图3为本申请的发明人总结出的能够与氰基自由基发生化学反应和/或化学修饰的金属以及反应产物图。如图3所示,在等离子体中形成的氰基自由基可以与Fe、Co、Ni、Mg、Pt、Pd、Al、Zn、Ru、Ir、W、Ti、Rh、Mo等惰性金属发生络合化学反应和/或化学修饰,生成Fe(CN)3、Co(CN)2、Co(CN)3、Ni(CN)2、Mg(CN)2、Pd(CN)2、Al(CN)3、Zn(CN)2、Pt(CN)2、Ru(CN)3、Ir(CN)3、W(CN)4、Ti(CN)4、Rh(CN)3、Mo(CN)4等。图4为步骤S40的进行过程示意图。
在目前的主流的MTJ主堆叠层中,已经抛弃了Ta做层间耦合层材料(作为层间耦合层的Ta不能经受400℃CMOS后端退火工艺);而且由于Ta并不与氰基自由基发生化学反应或化学修饰,因此可以作为MTJ硬掩模(HM)层材料。
在本申请的实施例中,所述硬掩膜层的材料可以选自钽(Ta)和氮化钽(TaN)中的任意一种或多种。
在本申请的实施例中,所述氰基自由基的前驱体气体可以选自HCN、(CN)2、CH3CN、CH4/NH3、CH3OH/NH3和CH3CH2OH/NH3中的任意一种或多种。这些气体在等离子体,例如,由氰基自由基的前驱体气体和惰性气体形成的等离子体中均可以产生氰基自由基。
在本申请的实施例中,所述化学反应和/或所述化学修饰进行时的压强可以为0.3mTorr-10mTorr。
在本申请的实施例中,所述惰性气体离子的离子源气体可以包括氖气、氩气、氪气、氙气中的任意一种或多种,并可以添加CO、CO2、N2,、O2和He中的任意一种或多种作为携气。
步骤S40中,为了获得较好的移除效果,可以尽可能选用大抽力的涡轮增压分子泵(TMP)和较大的气体(包括所述氰基自由基的前驱体气体和所述惰性气体离子的离子源气体)流量。在本申请的实施例中,所述氰基自由基的前驱体气体和惰性气体离子的离子源气体)的总流量可以为100sccm-2000sccm。
在本申请的实施例中,产生并维持所述等离子体的射频源电源(RF SourcePower)的功率可以为100watt-3000watt。在本申请的实施例中,所述射频源电源的频率可以为13.56MHz。
在本申请的实施例中,所述采用所述惰性气体离子将化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层和硬掩膜层的材料移除可以包括:采用射频偏压电源(RF Bias Power)将所述惰性气体离子加速,并采用加速后的惰性气体离子对所述化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层和硬掩膜层的材料进行轰击以将材料移除。
在本申请的实施例中,所述射频偏压电源提供的离子加速电压可以为30V-1000V。
在本申请的实施例中,离子加速电压可以采用脉冲偏压,即在加偏压与不加偏压之间进行反复循环,基于化学反应和/或化学修饰与单纯只有物理刻蚀的反复循环等一系列类似原子层刻蚀(Atomic Layer Etching,ALE)的理念,以获得较佳的刻蚀效果。
在本申请的实施例中,所述射频偏压电源的频率可以为13.56MHz、2MHz或400kHz,优选为400kHz。
在本申请的实施例中,为了减少反应副产物的再次沉积,必须减少其停留时间(Residence Time,Гres),其中:Гres=PV/flow=V/Csccm/mTorr,P为工作压强,V为反应腔体的体积,flow为气体流量,Csccm/mTorr为反应刻蚀腔体的抽力的关键指标。
在本申请的实施例中,步骤S40可以在电感耦合等离子体(Inductively CoupledPlasma,ICP)刻蚀腔体中进行。图5为ICP刻蚀腔体的结构示意图以及在不同的射频偏压电源频率下离子能量分布随离子通量的变化图。如图5左图所示,ICP刻蚀腔体包括气体入口20、射频源电源30、射频偏压电源40、带节流阀的节气门位置传感器50;氰基自由基的前驱体气体、惰性气体离子的离子源气体(包括携气)都通过气体入口20进入ICP刻蚀腔体内部,惰性气体被电离形成等离子体60(包括惰性气体离子),氰基自由基的前驱体气体在等离子体中形成氰基自由基,在ICP刻蚀腔体内采用氰基自由基和惰性气体离子对晶片70(wafer,直径可以为300mm)进行协同刻蚀。
在本申请的实施例中,所述底电极的材料可以选自钛(Ti)和氮化钛(TiN)中的任意一种或多种的组合。
在本申请的实施例中,步骤S20可以包括:在形成底电极层之后,形成磁性隧道结层之前,采用化学机械平坦化(Chemical Mechanical Planarization,CMP)工艺对底电极层进行平坦化处理,以获得制作MTJ单元的平坦化要求。
在本申请的实施例中,所述磁性隧道结层可以包括多个膜层;
例如,所述磁性隧道结层可以包括参考层、势垒层和自由层,此时上述步骤S20可以包括:在所述基底上依次形成底电极层、参考层、势垒层、自由层和硬掩膜层;
又例如,所述磁性隧道结层可以包括合成反铁磁层、参考层、势垒层和自由层,此时上述步骤S20可以包括:在所述基底上依次形成底电极层、反铁磁层、参考层、势垒层、自由层和硬掩膜层;
再例如,所述磁性隧道结层可以包括合成反铁磁层、铁磁耦合层、参考层、势垒层和自由层,此时上述步骤S20可以包括:在所述基底上依次形成底电极层、合成反铁磁层、铁磁耦合层、参考层、势垒层、自由层和硬掩膜层。
在本申请的实施例中,所述磁性隧道结层的总厚度可以为10nm-20nm,并且具有底部钉扎(Bottom Pinned)结构。
在本申请的实施例中,所述参考层具有磁极化不变性,垂直型MRAM(pSTT-MRAM)的参考层一般包括[Co/Ni]nCo/(Ru或Ir)/Co[Ni/Co]m、[Co/Pd]nCo/(Ru或Ir)/Co[Pd/Co]m、或[Co/Pt]nCo/(Ru或Ir)/Co[Pt/Co]m的超晶格多层膜结构,0≤m≤3,2≤n≤7,并可以通过晶格隔断层实现与钴铁硼(CoFeB)、铁化钴(CoFe)/钴铁硼(CoFeB)、铁化钴(CoFe)/镍铁合金(NiFe)、硼化钴(CoB)或硼化铁(FeB)的铁磁耦合;所述参考层的总厚度可以为4nm-15nm。
在本申请的实施例中,所述势垒层的材料可以为非磁性金属氧化物,例如,可以为氧化镁(MgO)、氧化镁锌(MgZnO)、氧化镁硼(MgBO)、氧化镁铝(MgAlO),优选为氧化镁(MgO);所述势垒层的厚度可以为0.5nm-2.5nm。
在本申请的实施例中,所述自由层具有可变磁极化,垂直型pSTT-MRAM自由层的材料可以为钴铁硼(CoFeB)、CoFe/钴铁硼(CoFeB)、铁(Fe)/钴铁硼(CoFeB)、钴铁硼(CoFeB)/钨(W)/钴铁硼(CoFeB)、钴铁硼(CoFeB)/钼(Mo)/钴铁硼(CoFeB);所述自由层的厚度可以为0.8nm-2.3nm。
所述硬掩膜层可以作为形成顶电极的顶电极层。所述硬掩膜层的材料可以为钽(Ta)、氮化钽(TaN)或钽(Ta)/氮化钽(TaN),以期在卤素电浆中获得更好刻轮廓和在MTJ及其BE刻蚀的时候获得更高刻蚀选择比;所述硬掩膜层的厚度可以为20nm-100nm。
另外,可以在硬掩模层上沉积牺牲掩模层,其形成材料可以选自氧化硅(SiO2)、碳化硅(SiC)、氮氧化硅(SiON)、氮化硅(SiN)和氮碳化硅(SiCN)中的任意一种或多种。
在本申请的实施例中,步骤S30可以包括:采用三层掩模(Tri-layer)的模式,对磁性隧道结层完成图形化定义和对硬掩模层完成反应离子刻蚀(RIE),并采用RIE工艺和/或湿法工艺除去残留的聚合物,以使图案转移到磁性隧道结层的顶部。
在本申请的实施例中,所述制备方法还可以包括:在步骤S40进行过程中和/或步骤S40完成之后,采用离子束刻蚀对磁性隧道结侧壁进行修剪,得到所述磁性隧道结阵列,以消除上一步骤的刻蚀带来的再次沉积和刻蚀损伤。
在本申请的实施例中,所述离子束刻蚀的离子源气体可以选自氖气、氩气、氪气、氙气中的任意一种或多种。
在本申请的实施例中,所述制备方法还可以包括:在对磁性隧道结侧壁进行修剪之后,在磁性隧道结周围和顶电极、底电极表面沉积绝缘层,以对所述磁性隧道结、顶电极和底电极进行覆盖。
在本申请的实施例中,所述绝缘层的材料可以选自氮化硅(SiN)、碳化硅(SiC)、氧化硅(SiOx)、氮氧化硅(SiON)和氮碳化硅(SiCN)中的任意一种或多种。
本申请实施例还提供了一种磁性隧道结阵列,所述磁性隧道结阵列可以通过如上所述的制备方法得到。
在本申请的实施例中,所述磁性隧道结阵列的直径可以为Sub-80nm、Sub-70nm、Sub-60nm或Sub-50nm。
实施例1
本实施例的磁性隧道结阵列的制备方法,如图6所示,包括:
S10:提供表面抛光的带非铜(Cu)通孔120的CMOS基底100,基底100上除通孔120之外的为电介质110,如图6中的(a)所示;
S20:在CMOS基底100一侧表面依次沉积形成底电极(Bottom Electrode,BE)的底电极层210、形成磁性隧道结(MTJ)的磁性隧道结层220和硬掩膜层230(可以形成顶电极(Top Electrode,TE),又叫顶电极层),如图6中的(b)所示;
其中,形成所述底电极层210的材料一般为Ti或TiN等;而且,一般在沉积形成底电极层210之后,采用化学机械平坦化的工艺对底电极层210进行平坦化处理,以获得制作MTJ单元的平坦化要求;
所述磁性隧道结层220包括多个膜层,总厚度为10nm-20nm,为由参考层、势垒层和自由层依次向上叠加形成且具有底部钉扎的结构;
所述参考层具有磁极化不变性,垂直型MRAM(pSTT-MRAM)的参考层一般包括[Co/Ni]nCo/(Ru或Ir)/Co[Ni/Co]m、[Co/Pd]nCo/(Ru或Ir)/Co[Pd/Co]m、或[Co/Pt]nCo/(Ru或Ir)/Co[Pt/Co]m的超晶格多层膜结构,并可以通过晶格隔断层实现与钴铁硼(CoFeB)、铁化钴(CoFe)/钴铁硼(CoFeB)、铁化钴(CoFe)/镍铁合金(NiFe)、硼化钴(CoB)或硼化铁(FeB)的铁磁耦合,其总厚度可以为4nm-15nm;
所述势垒层的材料可以为非磁性金属氧化物,优选为氧化镁(MgO),其厚度可以为0.5nm-2.5nm;
所述自由层具有可变磁极化,垂直型pSTT-MRAM自由层的材料可以为钴铁硼(CoFeB)、CoFe/钴铁硼(CoFeB)、铁(Fe)/钴铁硼(CoFeB)、钴铁硼(CoFeB)/钨(W)/钴铁硼(CoFeB)、钴铁硼(CoFeB)/钼(Mo)/钴铁硼(CoFeB),其厚度可以为0.8nm-2.3nm;
所述硬掩膜层230的厚度可以为20nm-100nm,材料可以为钽(Ta)、氮化钽(TaN)或钽(Ta)/氮化钽(TaN),以期在卤素电浆中获得更好刻轮廓和在MTJ及其BE刻蚀的时候获得更高刻蚀选择比;
可以在硬掩模层230上沉积一层牺牲掩模层,所述牺牲掩模层的材料可以为氧化硅(SiOx)、碳化硅(SiC)、氮氧化硅(SiON)、氮化硅(SiN)或氮碳化硅(SiCN)等;
S30:图形化定义磁性隧道结层220的图案,并且转移图案到磁性隧道结层220的顶部;
在此过程中,采用三层掩模(Tri-layer)的模式,对磁性隧道结层220完成图形化定义和对硬掩模层230完成反应离子刻蚀(RIE),并采用RIE工艺和/或湿法工艺除去残留的聚合物,以使图案转移到磁性隧道结层220的顶部;
S40:采用氰基自由基与惰性气体离子协同刻蚀的方案对磁性隧道结层220以及底电极层210进行刻蚀,如图6中的(c)所示;
具体可以包括:使氰基自由基的前驱体气体在等离子体,例如由氰基自由基的前驱体气体和惰性气体形成的等离子体中形成氰基自由基,将氰基自由基与图案化的磁性隧道结层220和硬掩膜层230的材料进行化学反应和/或采用氰基自由基对图案化的磁性隧道结层220和硬掩膜层230的材料进行化学修饰,并使惰性气体离子的离子源气体形成惰性气体离子,采用所述惰性气体离子将化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层220和硬掩膜层230的材料移除;
其中,所述氰基自由基的前驱体气体可以选自HCN、(CN)2、CH3CN、CH4/NH3、CH3OH/NH3和CH3CH2OH/NH3中的任意一种或多种;
所述化学反应和/或所述化学修饰进行时的压强可以为0.3mTorr-10mTorr;
所述惰性气体离子的离子源气体可以包括氖气、氩气、氪气、氙气中的任意一种或多种,并可以添加CO、CO2、N2,、O2和He中的任意一种或多种作为携气;
所述氰基自由基的前驱体气体和所述惰性气体离子的离子源气体的总流量可以为100sccm-2000sccm;
产生并维持所述等离子体的射频源电源(RF Source Power)的功率可以为100watt-3000watt;
所述射频源电源的频率可以为13.56MHz;
射频偏压电源(RF Bias Power)提供的离子加速电压可以为30V-1000V;并且离子加速电压可以采用脉冲偏压;
所述射频偏压电源的频率可以为13.56MHz、2MHz或400kHz;
S50:在步骤S40进行过程中和/或步骤S40完成之后,采用离子束刻蚀对磁性隧道结侧壁进行修剪,得到所述磁性隧道结阵列;
其中,所述离子束刻蚀的离子源气体可以选自氖气、氩气、氪气、氙气中的任意一种或多种;
S60:在磁性隧道结阵列的磁性隧道结220’周围沉积一层绝缘层240,并使绝缘层240覆盖顶电极230’和底电极210’,图6中的(d)所示;
其中,绝缘层240的材料可以为氮化硅(SiN)、氧化硅(SiOx)、碳化硅(SiC)、氮氧化硅(SiON)或氮碳化硅(SiCN)等。
虽然本申请所揭露的实施方式如上,但所述的内容仅为便于理解本申请而采用的实施方式,并非用以限定本申请。任何本申请所属领域内的技术人员,在不脱离本申请所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本申请的保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种磁性隧道结阵列的制备方法,其特征在于,包括:
S10:提供基底;
S20:在所述基底上依次形成底电极层、磁性隧道结层和硬掩膜层;
S30:对所述磁性隧道结层和硬掩膜层进行图案化;
S40:使氰基自由基的前驱体气体在等离子体中形成氰基自由基,将所述氰基自由基与图案化的磁性隧道结层和硬掩膜层的材料进行化学反应和/或采用所述氰基自由基对图案化的磁性隧道结层和硬掩膜层的材料进行化学修饰,并使惰性气体离子的离子源气体形成惰性气体离子,采用所述惰性气体离子将化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层和硬掩膜层的材料移除,得到磁性隧道结阵列。
2.根据权利要求1所述的制备方法,其中,所述磁性隧道结层的材料包括铁、钴、钴铁硼、镍、钨、钼、铬、钌、铱、钯、铂、氧化镁、铝、锌、钛和铑中的任意一种或多种。
3.根据权利要求1所述的制备方法,其中,所述硬掩膜层的材料选自钽和氮化钽中的任意一种或多种。
4.根据权利要求1所述的制备方法,其中,所述氰基自由基的前驱体气体选自HCN、(CN)2、CH3CN、CH4/NH3、CH3OH/NH3和CH3CH2OH/NH3中的任意一种或多种。
5.根据权利要求1至4中任一项所述的制备方法,其中,所述化学反应和/或所述化学修饰进行时的压强为0.3mTorr-10mTorr。
6.根据权利要求1至4中任一项所述的制备方法,其中,所述惰性气体离子的离子源气体包括氖气、氩气、氪气、氙气中的任意一种或多种;
任选地,所述惰性气体离子的离子源气体还包括携气,所述携气选自CO、CO2、N2、O2和He中的任意一种或多种。
7.根据权利要求1至4中任一项所述的制备方法,其中,所述氰基自由基的前驱体气体和所述惰性气体离子的离子源气体的总流量为100sccm-2000sccm;
任选地,产生并维持所述等离子体的射频源电源的功率为100watt-3000watt;还任选地,所述射频源电源的频率为13.56MHz;
任选地,所述采用所述惰性气体离子将化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层和硬掩膜层的材料移除包括:采用射频偏压电源将所述惰性气体离子加速,并采用加速后的惰性气体离子对所述化学反应产物和/或被化学修饰的材料和/或未发生化学反应并且未被化学修饰的图案化的磁性隧道结层和硬掩膜层的材料进行轰击以将材料移除;所述射频偏压电源提供的离子加速电压为30V-1000V;还任选地,所述射频偏压电源的频率为13.56MHz、2MHz或400kHz,优选为400kHz。
8.根据权利要求1至4中任一项所述的制备方法,其中,步骤S40在电感耦合等离子体刻蚀腔体中进行。
9.根据权利要求至1至8中任一项所述的制备方法,还包括:在步骤S40进行过程中和/或步骤S40完成之后,采用离子束刻蚀对磁性隧道结侧壁进行修剪,得到所述磁性隧道结阵列;
任选地,所述离子束刻蚀的离子源气体选自氖气、氩气、氪气、氙气中的任意一种或多种。
10.一种磁性隧道结阵列,其特征在于,通过权利要求至1至9中任一项所述的制备方法得到;
任选地,所述磁性隧道结阵列的磁性隧道结的直径为亚80nm、亚70nm、亚60nm或亚50nm。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210106393.9A CN116568120A (zh) | 2022-01-28 | 2022-01-28 | 一种磁性隧道结阵列及其制备方法 |
PCT/CN2022/110320 WO2023142420A1 (zh) | 2022-01-28 | 2022-08-04 | 半导体器件及其制造方法、电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210106393.9A CN116568120A (zh) | 2022-01-28 | 2022-01-28 | 一种磁性隧道结阵列及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116568120A true CN116568120A (zh) | 2023-08-08 |
Family
ID=87470304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210106393.9A Pending CN116568120A (zh) | 2022-01-28 | 2022-01-28 | 一种磁性隧道结阵列及其制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116568120A (zh) |
WO (1) | WO2023142420A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8158445B2 (en) * | 2009-11-11 | 2012-04-17 | Samsung Electronics Co., Ltd. | Methods of forming pattern structures and methods of manufacturing semiconductor devices using the same |
CN106676532B (zh) * | 2015-11-10 | 2019-04-05 | 江苏鲁汶仪器有限公司 | 金属刻蚀装置及方法 |
CN107331770B (zh) * | 2016-04-29 | 2020-12-22 | 上海磁宇信息科技有限公司 | 一种四层掩模图案化磁性隧道结的方法 |
US10153427B1 (en) * | 2017-12-28 | 2018-12-11 | Headway Technologies, Inc. | Magnetic tunnel junction (MTJ) performance by introducing oxidants to methanol with or without noble gas during MTJ etch |
CN111162005A (zh) * | 2018-11-08 | 2020-05-15 | 江苏鲁汶仪器有限公司 | 多层磁性隧道结刻蚀方法和mram器件 |
CN111490151B (zh) * | 2019-01-28 | 2023-06-02 | 上海磁宇信息科技有限公司 | 一种制作超小型磁性随机存储器阵列的方法 |
-
2022
- 2022-01-28 CN CN202210106393.9A patent/CN116568120A/zh active Pending
- 2022-08-04 WO PCT/CN2022/110320 patent/WO2023142420A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023142420A1 (zh) | 2023-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10043851B1 (en) | Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching | |
US10069064B1 (en) | Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same | |
KR102366756B1 (ko) | 자기 터널링 접합들을 형성하는 방법 | |
US11990167B2 (en) | Magnetic tunnel junction device and method of forming same | |
US11088320B2 (en) | Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices | |
US20180331279A1 (en) | Combined Physical and Chemical Etch to Reduce Magnetic Tunnel Junction (MTJ) Sidewall Damage | |
US20100304504A1 (en) | Process and apparatus for fabricating magnetic device | |
KR101574155B1 (ko) | 자기 저항 효과 소자의 제조 방법 | |
CN107623014A (zh) | 一种磁性随机存储器的制备方法 | |
US9680090B2 (en) | Plasma etching method | |
CN107623069B (zh) | 一种刻蚀磁性隧道结及其底电极的方法 | |
CN108242502B (zh) | 一种制备磁性隧道结的方法 | |
KR20040090928A (ko) | Mram 장치 제조 방법 | |
US20200052196A1 (en) | Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process | |
US10153427B1 (en) | Magnetic tunnel junction (MTJ) performance by introducing oxidants to methanol with or without noble gas during MTJ etch | |
CN110071214B (zh) | 一种减小刻蚀产物侧壁再淀积的刻蚀方法 | |
CN116568120A (zh) | 一种磁性隧道结阵列及其制备方法 | |
WO2023012006A1 (en) | Double magnetic tunnel junction device | |
CN109935681B (zh) | 一种制备磁性隧道结阵列的方法 | |
CN108242503B (zh) | 一种优化磁性隧道结的方法 | |
CN111613571A (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
CN111490151A (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
CN111490152A (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
CN116615087A (zh) | 一种磁性隧道结及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |