KR101574155B1 - 자기 저항 효과 소자의 제조 방법 - Google Patents

자기 저항 효과 소자의 제조 방법 Download PDF

Info

Publication number
KR101574155B1
KR101574155B1 KR1020137030457A KR20137030457A KR101574155B1 KR 101574155 B1 KR101574155 B1 KR 101574155B1 KR 1020137030457 A KR1020137030457 A KR 1020137030457A KR 20137030457 A KR20137030457 A KR 20137030457A KR 101574155 B1 KR101574155 B1 KR 101574155B1
Authority
KR
South Korea
Prior art keywords
layer
film
etching
protective film
effect element
Prior art date
Application number
KR1020137030457A
Other languages
English (en)
Other versions
KR20140007463A (ko
Inventor
도모히코 도요사토
미호코 나카무라
가즈히로 기무라
마사요시 이케다
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20140007463A publication Critical patent/KR20140007463A/ko
Application granted granted Critical
Publication of KR101574155B1 publication Critical patent/KR101574155B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

종래는, 기능 소자의 제조에 있어서, 상부 전극 및 하부 전극을 형성하기 위하여, 많은 공정이 필요하며, 또한 전극의 형성 시에 위치 어긋남의 문제가 발생하고 있었다. 기능 소자의 제조 방법에 있어서, 하지층과 패터닝된 다층막 및 캡층을 덮는 보호막을 성막한 후, 레지스트를 새로이 형성하는 일 없이 하지층의 가공을 행함으로써 종래보다 적은 공정으로 전극을 형성할 수 있다. 또한 패터닝된 다층막 및 캡 상에 형성된 보호막을 마스크로 하기 때문에 위치 어긋남의 문제를 방지할 수 있다.

Description

자기 저항 효과 소자의 제조 방법{METHOD FOR PRODUCING MAGNETIC RESISTANCE EFFECT ELEMENT}
본 발명은 자기 저항 효과 소자의 제조 방법에 관한 것이다.
MRAM(Magnetic Random Access Memory)은 TMR(Tunneling Magneto Resistive) 등의 자기 저항 효과를 이용한 불휘발성 메모리이며, DRAM과 동등한 정도의 집적 밀도와 SRAM과 동등한 정도의 고속성을 가지며, 또한 무제한으로 데이터를 재기록할 수 있는 획기적인 차세대 메모리로서 세계로부터 주목받고 있다.
MRAM의 구성으로서는 예를 들면, 메탈 배선(워드선)을 갖는 실리콘이나 글래스 기판 상에, 하지층(下地層), 자기 저항 효과의 기본 구조를 갖는 다층막, 캡층이 차례로 형성되어 있다. 다층막의 예로서 하측으로부터 반강자성층(反强磁性層), 자화(磁化) 고정층, 절연층, 자화 자유층이 차례로 적층되어 있다.
자기 저항 효과 소자는, 예를 들면, 신호의 판독과 기입에 사용하는 워드선과 비트선의 교점에 설치된다. 자기 저항 효과 소자의 최하층의 하지층과 최상층의 캡층이 각각 하부 전극, 상부 전극으로 가공되고, 배선에 접속함으로써 전극의 역할을 수행하는 메모리 셀로서 사용된다.
자기 저항 효과 소자는, 하부 전극으로부터 상부 전극으로 자기 저항 효과 소자 내에 전류를 수직으로 흘리고, 자화 자유층의 자화의 방향을 자유롭게 바꿈으로써, 절연층에 흐르는 전류의 전기 저항값의 고저를 「0」, 「1」로 변화시켜, 메탈 배선과 정보를 교환함으로써 판독, 기입을 행한다.
자기 저항 효과 소자의 가공에는, 일반적으로 에칭 기술이 이용된다. 에칭 기술에는 이온빔 에칭(IBE : Ion Beam Etching)법이나 반응성 이온 에칭(RIE : Reactive Ion Etching)법이 있다.
종래에는, 이 자기 저항 효과 소자의 가공에 있어서, 하부 전극과 상부 전극은 각각 별개의 공정에서 에칭되고 있었다(예를 들면 특허문헌 1).
도 6은, 종래의 하부 전극 및 상부 전극의 가공 공정을 나타낸 것이다. 도 6의 (a)는, 배선(14) 상에 형성된 하지층(13) 상에, 다층막(12)과 상부 전극으로 되는 캡층(11)이 형성된 기판을 나타낸다. 이 기판에 대하여, 캡층(11), 다층막(12) 및 하지층(13)을 덮도록 보호막(15) 및 층간막(16)을 형성한 상태를 도 6의 (b)에 나타낸다. 다음으로, 층간막(16) 상에 마스크(17)를 형성한 상태를 도 6의 (c)에 나타낸다. 그리고, 에칭에 의하여 마스크(17)에 형성된 패턴을 층간막(16), 보호막(15) 및 하지층(13)에 전사함으로써 하부 전극을 형성한 상태를 도 6의 (d)에 나타낸다. 이 상태에서 마스크(17)를 제거한 상태를 도 6의 (e)에 나타낸다. 그 후, 층간막(16) 및 보호막(15)을 에칭함으로써, 상부 전극으로 되는 당해 캡층(11)의 머리 내기를 행한 상태를 도 6의 (f)에 나타낸다.
일본국 특개2006-60172호 공보
그러나, 도 6에 나타내는 바와 같은 가공 방법에 따르면, 자기 저항 효과 소자의 제조에 있어서 많은 공정이 필요해진다. 또한 공정 수에 따라서 가공 장치의 증가나 대형화를 피할 수 없다. 또한, 소자의 미세화에 수반하여, 층간막(16) 상에 형성되는 마스크를 정밀하게 다층막(12) 상에 형성하는 것이 곤란해져, 위치 어긋남의 문제가 발생할 가능성이 있다. 위치 어긋남이 발생했을 경우, 다층막 측벽의 보호막이 소멸함으로써 전기적인 단락이 발생하여, 소자로서의 기능이 상실될 가능성이 있다.
본 발명은, 상술한 과제를 해결하기 위하여 이루어진 것이며, 다층막을 가공한 후에 하부 전극과 상부 전극을 종래보다 적은 공정으로 가공하는 것이 가능한 자기 저항 효과 소자의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위하여 본 발명은, 자기 저항 효과 소자의 제조 방법으로서, 탄탈륨, 티타늄, 알루미늄, 실리콘, 루테늄, 질화탄탈륨, 질화티타늄, 산화루테늄, 질화루테늄, 탄화탄탈륨, 탄화티타늄 중 어느 것의 단층막 또는 적층막인 하지층과, 상기 하지층 상에 형성된 반강자성층, 자화 고정층, 배리어층, 자화 자유층을 포함하는 패터닝된 다층막과, 상기 다층막 상에 형성된 패터닝된 캡층을 갖는 자기 저항 효과 소자에 대하여, 상기 하지층의 표면, 상기 다층막의 측벽 및 상기 캡층의 표면에 보호막을 형성하는 보호막 형성 공정과, 상기 보호막 및 상기 하지층의 소정의 영역을 에칭함으로써 상부 전극 및 하부 전극을 하나의 공정에 의해 형성하는 전극 형성 공정을 구비하는 것을 특징으로 한다.
본 발명에 따르면, 다층막을 가공한 후에 하부 전극과 상부 전극을 적은 공정으로 가공하는 것이 가능하며, 또한 가공 시의 위치 어긋남을 저감하는 것이 가능해진다.
도 1은 본 발명의 일 실시형태에 따른 자기 저항 효과 소자의 제조 방법을 설명하기 위한 도면.
도 2는 본 발명의 일 실시형태에 따른 자기 저항 효과 소자의 구조의 일례를 설명하기 위한 도면.
도 3은 본 발명의 일 실시형태에 따른 자기 저항 효과 소자의 제조 공정의 일부를 설명하기 위한 도면.
도 4는 본 발명의 일 실시형태에 따른 자기 저항 효과 소자의 제조 장치(반응성 이온 에칭 장치)를 설명하기 위한 도면.
도 5는 본 발명의 일 실시형태에 따른 자기 저항 효과 소자의 제조 장치(라디칼 반응 장치)를 설명하기 위한 도면.
도 6은 종래의 자기 저항 효과 소자의 제조 방법을 설명하기 위한 도면.
도 4는 본 실시형태에 바람직한 에칭 장치의 일례를 설명하기 위한 도면이다.
도 4에 따른 장치는 반응성 이온 에칭법을 이용하여 자기 저항 효과 소자의 가공을 행할 수 있다. 이 에칭 장치는 진공 용기(40) 및, 진공 용기(40)에 대하여 내부 공간이 연통(連通)하도록 해서 기밀하게 접속된 유전체벽 용기(406)를 갖는다. 진공 용기(40)는 내부가 배기계(43)에 의하여 배기된다. 또한, 진공 용기(40)에는, 도시하지 않은 게이트 밸브로부터 기판(7)이 반입되며, 기판 홀더(44)에 유지된다. 기판 홀더(44)는 온도 제어 기구(45)에 의해 소정 온도로 유지하는 것이 가능하다.
진공 용기(40)의 측벽의 외측에는, 다수의 측벽용 자석(42)이 다수 나열하여 배치되며, 이것에 의해 커스프 자장이 진공 용기(40)의 측벽의 내면을 따라 형성된다. 이 커스프 자장에 의하여 진공 용기(40)의 측벽의 내면에의 플라스마의 확산이 방지되어 있다.
다음으로, 에칭 실행 시의 동작에 대하여 설명한다. 우선, 가스 도입계(41)를 동작시켜, 가스가 채워져 있는 봄베로부터 배관, 밸브, 및, 유량 조정기를 통하여, 소정 유량의 에칭 가스를 진공 용기(40) 내에 도입한다. 도입된 에칭 가스는, 진공 용기(40) 내를 경유해서 유전체벽 용기(406) 내로 확산한다. 다음으로 플라스마 공급원(401)을 동작시킨다. 플라스마 공급원(401)은, 유전체벽 용기(406) 내에 유도 자계를 발생시키는 안테나(402)와, 안테나(402)에 도시하지 않은 정합기를 통하여 전송로(404)에 의해 접속되는 전원(403)과, 전자석(405)을 갖는다. 전자석(405)은 유전체벽 용기(406) 내에 소정의 자계를 발생시킨다. 전원(403)은 안테나(402)에 공급하는 고주파 전력(소스 전력)을 발생시킨다. 플라스마용 고주파 전원(403)이 발생시킨 고주파에 의하여 안테나(402)에 전류가 흐르고, 유전체벽 용기(406)의 내부에 플라스마(P)가 형성된다.
형성된 플라스마(P)는 유전체벽 용기(406)로부터 진공 용기(40) 내로 확산하며, 기판(7)의 표면 부근에 도달함으로써 기판(7)의 표면이 에칭된다. 이때, 동시에, 바이어스용 전원(46)을 작동시켜서, 플라스마로부터 기판(7)의 표면에의 이온의 입사를 제어하고 있다.
도 5는 본 실시형태에 바람직한 성막(成膜) 장치의 일례를 설명하기 위한 도면이다.
도 5는 라디칼에 의한 증착법을 이용하여 성막을 행하는 RS-CVD(Radical Shower Chemical Vapor Deposition)에 관한 장치이다. 도 5에 따른 장치는 진공 용기(50)를 갖는다. 진공 용기(50)는 배기계(51)에 의하여 배기된다. 또한, 진공 용기(50)에는, 도시하지 않은 게이트 밸브로부터 기판(7)이 반입되며, 기판 홀더(53)에 유지된다. 기판 홀더(53)는 히터(52)에 의하여 소정의 온도로 유지된다.
다음으로, 도 5에 나타내는 장치의 성막 실행 시의 동작에 대하여 설명한다. 우선, 제1 가스 도입계(54)를 동작시켜, 가스가 채워져 있는 봄베로부터 도시하지 않은 배관, 밸브, 및, 유량 조정기를 통하여, 소정 유량의 성막 가스를 진공 용기(50) 내에 도입한다. 도입된 성막 가스는, 플라스마 생성실(55) 내로 확산한다. 그리고, 고주파 전원(502)을 동작시킨다. 고주파 전극(501)은 전송로(503)에 의하여 고주파 전원(502)과 접속된다. 고주파 전원(502)으로부터 고주파 전극(501)에 고주파 전력(예를 들면, 13.56㎒)을 공급함으로써, 플라스마(P)가 생성된다. 플라스마 생성실(55)과 라디칼 반응실(58) 사이에는 도전성 부재로 이루어지는 격벽판(56)이 배치되며, 격벽판(56)은 관통 구멍(57)을 갖는다. 또한 격벽판(56)에는 제2 가스 도입계(59)가 구비되어 있어, 라디칼 반응실(58)에 원료 가스를 공급할 수 있다. 플라스마(P)는 전자나 라디칼, 이온을 포함하지만, 고주파 방전에 의해 대전한 격벽판(56)에 의하여 전자나 이온은 차단되고, 라디칼이 선택적으로 관통 구멍(57)을 통과해서 라디칼 반응실(58)에 도입된다. 그리고, 격벽판(56)의 제2 가스 도입계(59)로부터도 원료 가스가 도입되며, 기판(7)에 증착하여, 성막이 행해진다.
다음으로, 도 1 내지 도 3을 참조하여, 상술한 도 4 및 도 5에 나타낸 장치를 이용한 본 실시형태에 따른 자기 저항 효과 소자의 제조 방법을 설명한다. 도 1은 본 실시형태에 따른 자기 저항 효과 소자의 제조 방법을 모식적으로 나타내는 도면이다. 도 2는 본 실시형태에 따른 자기 저항 효과 소자의 구조를 모식적으로 나타내는 도면이다. 도 3은 본 실시형태에 따른 자기 저항 효과 소자의 제조에 있어서, 다층막(12)까지의 가공 공정을 모식적으로 나타내는 도면이다.
도 2에 나타내는 바와 같이 본 실시형태에 있어서의 자기 저항 효과 소자에 따른 적층 구조는, 예를 들면 실리콘이나 글래스 등의 기판 상에 배선(14)(예를 들면 Cu)이 형성되고, 배선(14) 상에 배선(14)과 접합되는 하부 전극으로 되는 하지층(13)이 형성된다. 하지층(13) 상에 자기 접합부를 갖는 다층막(12)이 형성되어 있다. 다층막(12) 상에는, 상부 전극의 역할을 담당하는 캡층(11)이 형성되어 있다. 그리고 캡층(11) 상에는, 캡층(11)을 패터닝하기 위한 하드 마스크(예를 들면 SiO2)(18) 및 레지스트(19)가 형성되어 있다. 또 캡층(11)보다 위의 층은 에칭 방법이나 에칭 대상물에 따라 적절히 선택되는 것이다.
하지층(13)은, 추후의 공정에서 하부 전극으로 가공되기 때문에, 도전성의 재질이 이용된다. 하지층(13)에는 탄탈륨이나 티타늄, 알루미늄, 실리콘, 루테늄 혹은 이들의 도전성 화합물인 질화탄탈륨, 질화티타늄, 산화루테늄, 질화루테늄, 탄화탄탈륨, 탄화티타늄 등의 단층막 또는 적층막이 바람직하다.
다층막(12)의 자기 접합부는 예를 들면 반강자성층(124), 자화 고정층(123), 배리어층(122), 자화 자유층(121)이 아래에서부터 차례로 적층되어 있다.
캡층(11)은, 추후의 공정에서 상부 전극으로 가공되기 때문에, 도전성의 재질이 이용된다. 캡층(11)에는 탄탈륨이나 티타늄 혹은 이들의 도전성 화합물인 질화탄탈륨이나 질화티타늄, 탄화탄탈륨, 탄화티타늄 등의 단층막 또는 적층막이 바람직하다.
또, 본 발명에 있어서, 하부 전극으로 되는 하지층, 다층막, 캡층, 패터닝을 위한 하드 마스크 및 레지스트가 적층된 패터닝 전의 것을 「적층 구조」라 한다. 또한 패터닝에 의해 다층막, 캡층, 하드 마스크 및 레지스트에 가공이 실시되고, 하부 전극이 형성된 것을 「자기 저항 효과 소자」라 한다. 또한 「다층막」이란, 자기 저항 효과 소자 등의 기능 소자에 있어서의 기본 구조를 갖는 것을 말한다.
상술한 적층 구조를 예를 들면 도 4 및 5에 나타낸 장치를 이용하여 가공을 행한다. 도 3에 그 일례를 나타낸다.
도 3의 (a)에 레지스트(19)를 패터닝한 상태를 나타낸다. 이 상태에서 플루오로카본을 에칭 가스로서 이용한 RIE에 의하여, 레지스트에 형성된 패턴을 하층의 하드 마스크(18)에 전사한다. 하드 마스크(18)를 패터닝한 후에 애싱(ashing) 처리에 의하여 레지스트(19)를 제거한 상태를 도 3의 (b)에 나타낸다. 다음으로 하드 마스크(18)에 형성된 패턴을, 염소계 가스를 에칭 가스로서 이용한 RIE에 의하여 캡층(11)에 전사한 상태를 도 3의 (c)에 나타낸다. 그리고, 이 상태에서 알코올 등의 탄소 베이스 가스를 에칭 가스로서 이용한 RIE에 의하여, 캡층(11)을 마스크로 해서 다층막(12)의 가공을 행한 상태를 도 3의 (d)에 나타낸다. 다층막(12)의 에칭에 있어서 알코올 등의 탄소 베이스 가스를 이용했을 경우에는, 도 3의 (d)에 나타내는 바와 같이, 하지층(13)이 에칭되기 어렵기 때문에 하지층(13)에서 에칭이 멈춘다. 탄소 베이스 가스로서는 알코올(CH3OH, C2H5OH 등)이나, 탄화수소에 산소나 질소를 가한 혼합 가스(CH4+O2, C2H6+N2+O2, C2H4+O2 등), 일산화탄소와 암모니아의 혼합 가스, 이산화탄소 등을 이용할 수 있다.
도 1에 본 발명에 따른 자기 저항 효과 소자의 제조 방법을 나타낸다.
도 1의 (a)는, 상술한 바와 같이 하지층(13)의 상층까지 패터닝한 후의 상태를 나타내고 있다. 이 상태에서, 하지층(13) 및 다층막(12), 캡층(11) 상에 보호막(15)을 형성한 상태를 도 1의 (b)에 나타낸다. 이 보호막(15)의 성막에는 스퍼터링법이나 CVD법 등의 다양한 방법이 이용된다. 캡층(11) 및 다층막(12)의 측벽에 대하여 충분한 성막량을 확보하는 관점에서 CVD법이 바람직하다. 특히 도 5에 나타낸 장치에 의한 RS-CVD법을 사용함으로써 다층막(12) 및 캡층(11)의 측벽에도 충분한 보호막이 형성되며, 또한 성막 시의 소자에의 데미지를 저감할 수 있다.
여기에서, 도 1의 (b)의 상태에 있어서의 보호막(15)에 대하여, 가공 후의 다층막(12) 및 캡층(11)의 측벽부의 보호막(15)을 측벽부(15b)로 한다. 그리고 보호막(15)의 측벽부(15b) 이외의 부분을 표면부(15a)로 한다. 즉, 표면부(15a)는, 기판면 내측 방향으로 대략 평행한 면을 가리키고 있다. 도 1의 (c)는 도 1의 (b)와 동일한 상태를 나타내는 것이며, 표면부(15a) 및 측벽부(15b)를 설명하기 위한 도면이다.
이 도 1의 (b) 및 도 1의 (c)에 나타내는 상태에서, 보호막(15)을 마스크로 해서 표면부(15a) 및 하지층(13)의 에칭을 행한다. 이 에칭 후의 형상을 도 1의 (d)에 나타낸다. 본 발명에 따르면, 하나의 에칭 공정으로 표면부(15a) 및 하지층(13)의 가공을 행하기 때문에, 상부 전극 및 하부 전극이 동시에 형성되게 된다. 에칭을 행할 때에는 IBE법이나 RIE법 등이 이용된다. 측벽부(15b)의 에칭량에 대한 표면부(15a) 및 하지층(13)의 에칭량을 크게 하기 위하여, 특히 RIE법이 바람직하다. 이하, 측벽부(15b)의 에칭량에 대한 표면부(15a) 및 하지층(13)의 에칭량을 「이방성」이라 한다. 즉, 이방성이 크다는 것은, 측벽부(15b)의 에칭량에 대한 표면부(15a) 및 하지층(13)의 에칭량이 큰 것을 나타낸다. 보호막(15)으로서는 전기적인 단락을 방지하기 위하여 일반적으로 절연막이 이용된다.
RIE법에 의하여 에칭을 행할 때에 에칭 가스로서는, 불활성 가스인 Ar 등 다양한 가스를 이용할 수 있지만, 특히 플루오로카본이나 하이드로플루오로카본(이하 개괄해서 CF계 가스라 함)이 바람직하다. 플루오로카본으로서는 CF4나 C2F6가, 하이드로플루오로카본으로서는 CHF3가 바람직하다. CF계 가스를 이용했을 경우, 이방성을 크게 할 수 있으며, 또한 에칭 중에 생성되는 탄소 폴리머에 의하여 측벽부(15b)에 보호막이 형성되기 때문에, 하지층(13)의 가공 중에 측벽부(15b)가 소멸할 가능성을 저감할 수 있다. 측벽부(15b)가 표면부(15a) 및 하지층(13)을 가공하던 중에 소멸했을 경우, 도전성인 하지층(13)의 물질이 다층막(12)의 측벽부에 부착하여, 전기적으로 단락할 가능성이 있다.
또한 이 CF계 가스에는 첨가 가스로서 아르곤, 헬륨, 질소, 수소, 산소나 제논 등이 첨가되어 있어도 된다.
에칭 가스로서 CF계 가스를 이용할 경우에는, 보호막(15)에 산화실리콘이나 질화실리콘 등의 실리콘계의 절연막을 이용함으로써 보다 이방성을 크게 할 수 있다.
이때, 하지층(13)은 도 1의 (d)에 나타내는 바와 같이 수직으로 가공될 필요는 없으며, 인접하는 소자와의 사이의 하지층(13)이 에칭되어 전기적인 단락이 방지되는 상태이면, 테이퍼 형상으로 되어 있어도 된다.
이렇게, 본 발명에서는 보호막(15)을 마스크로 해서 에칭을 행하기 때문에, 하나의 에칭 공정에 의하여 상부 전극과 하부 전극이 형성되게 된다. 또한, 패터닝된 다층막(12) 및 캡층(11) 상에 형성된 보호막(15)도 패턴을 따른 형상으로 되기 때문에, 이 보호막(15)을 마스크로서 이용함으로써, 하부 전극 패턴의 위치 어긋남의 문제를 방지할 수 있다.
상술한 실시형태에 있어서, 보호막(15)을 마스크로 해서 표면부(15a) 및 하지층(13)을 에칭했지만, 이 에칭 공정은 복수의 스텝으로 구성되어 있어도 된다. 예로서, 에칭 초기에 소스 전력을 크게 하고, 에칭 종기(終期)를 향해 갈수록 소스 전력을 연속적으로 작게 해나가도 된다. 그 외에 에칭 가스나 처리 공간 내의 압력, 가스 유량, 플라스마 생성부에의 공급 전력 등을 변화시킬 수 있다. 또한 상술한 에칭 공정은 보호막이나 하지층의 재질에 맞춰서 둘 이상의 공정에 의하여 에칭을 행해도 된다. 예로서 제1 에칭 공정과 다른 처리 공간 및 다른 분위기 중에서 제2 에칭 공정을 행해도 된다. 이 경우 에칭 공정은 본 실시형태와 비교해서 늘어나게 되지만, 위치 어긋남의 문제는 방지할 수 있다.
또한 상술한 보호막(15)의 성막 및 그 후의 에칭은, 일관적으로 진공 내에서 행해지는 것이 바람직하지만, 보호막(15)의 성막 후에 대기로 취출하고, 다른 장치에 의하여 그 후의 에칭을 행해도 된다.
(실시예)
본 실시형태를 이용하여 자기 저항 효과 소자의 제조를 행한 실시예를 이하에 나타낸다.
도 1의 (a)에 나타내는 상태에서, 도 5에 나타내는 장치를 이용하여 이하의 조건의 RS-CVD법에 의해 보호막(15)을 성막했다. 원료 가스 1 및 2는 제1 가스 도입계(54)로부터 도입되는 가스를, 원료 가스 3은 제2 가스 도입계(59)로부터 도입되는 가스를 나타낸다.
원료 가스 1 : SiH4
원료 가스 2 : Ar
원료 가스 3 : NH3
원료 가스 1의 유량 : 110㎖/min(sccm)
원료 가스 2의 유량 : 250㎖/min(sccm)
원료 가스 3의 유량 : 2500㎖/min(sccm)
소스 전력 : 1000W
진공 용기(50) 내의 압력 : 20㎩
기판(7)을 유지하는 기판 홀더의 온도 : 180℃
다음으로 도 1의 (b)에 나타내는 상태에서, 도 4에 나타내는 장치를 이용하여 이하의 조건의 RIE법에 의해 표면부(15a) 및 하지층(13)의 에칭을 행했다.
에칭 가스 : CF4
에칭 가스의 유량 : 50㎖/min(sccm)
소스 전력 : 700W
바이어스 전력 : 50W
진공 용기(40) 내의 압력 : 0.4㎩
기판(7)을 유지하는 기판 홀더의 온도 : 80℃
상술한 실시예에 의해 제작된 자기 저항 효과 소자를 투과형 전자현미경에 의해 관찰한 바, 하부 전극 및 상부 전극이 자기 저항 효과 소자의 패턴을 따라 형성되어 있는 것이 확인되었다.
상술한 실시형태에 있어서 자기 저항 효과 소자를 예로 설명했지만, 본 발명은 저항 변화 소자(ReRAM)나 강유전체 메모리(FeRAM) 등의, 다양한 기능 소자의 제조 방법에 있어서도 이용할 수 있다. 이들 기능 소자에 있어서도 본 발명과 마찬가지로, 기능 소자의 기본 구조를 갖는 다층막을 패터닝한 후에, 하지층 및 다층막을 덮는 보호막을 형성하고, 당해 보호막을 마스크로 해서 하지층을 가공함으로써 하부 전극을 형성할 수 있다. 따라서, 이들 기능 소자에 이용했을 경우에도 마찬가지로, 하부 전극의 형성에 있어서의 공정 수를 줄이는 것이 가능하며, 또한 위치 어긋남을 방지할 수 있다. 또, 여기에서의 기본 구조란, 예를 들면 자기 저항 효과 소자에 있어서의 자기 저항 효과를 발생시키는 터널 배리어층 및 1세트의 강자성층과 같이, 그 기능을 발휘하기 위하여 최저한 필요한 구조를 가리킨다.
이상, 첨부 도면을 참조하여 본 발명에 따른 실시형태를 설명했지만, 본 발명은 상술한 실시형태로 한정되는 것이 아니며, 특허청구범위의 기재로부터 파악되는 기술적 범위에 있어서 다양한 형태로 변경 가능하다.
본 발명은 기능 소자의 제조 방법에 사용하는 것이 가능하다.
11 : 캡층 12 : 다층막
13 : 하지층 14 : 배선
15 : 보호막 16 : 층간막
17 : 마스크 18 : 하드 마스크
19 : 레지스트 7 : 기판
40 : 진공 용기 401 : 플라스마 공급원
402 : 안테나 403 : 플라스마용 고주파 전원
404 : 전송로 405 : 자석
406 : 유전체벽 용기 41 : 가스 도입계
42 : 자석 43 : 배기계
44 : 기판 홀더 45 : 온도 제어 기구
46 : 바이어스용 고주파 전원 50 : 진공 용기
501 : 고주파 전극 502 : 고주파 전원
503 : 전송로 51 : 배기계
52 : 히터 53 : 기판 홀더
54 : 제1 가스 도입계 55 : 플라스마 생성실
56 : 격벽판 57 : 관통 구멍
58 : 라디칼 반응실 59 : 제2 가스 도입계

Claims (6)

  1. 자기 저항 효과 소자의 제조 방법으로서,
    탄탈륨, 티타늄, 알루미늄, 실리콘, 루테늄, 질화탄탈륨, 질화티타늄, 산화루테늄, 질화루테늄, 탄화탄탈륨, 탄화티타늄 중 어느 것의 단층막 또는 다층막인 하지층(下地層)과, 상기 하지층의 제1 영역 상에 형성된 반강자성층(反强磁性層), 자화(磁化) 고정층, 배리어층, 및 자화 자유층을 포함하는 패터닝된 다층막과, 상기 다층막 상에 형성된 패터닝된 캡층을 갖는 자기 저항 효과 소자에 대하여, 상기 하지층의 제1 영역의 외측인 제2 영역의 표면, 상기 다층막의 측벽 및 상기 캡층의 표면에 보호막을 형성하는 보호막 형성 공정과,
    상기 하지층의 제2 영역의 표면에 형성된 보호막과, 상기 캡층의 표면에 형성된 보호막과, 상기 하지층의 제2 영역을 에칭함으로써, 상기 캡층을 노출시켜 상부 전극으로 하는 공정과, 상기 하지층의 제1 영역을 하부 전극으로 하는 공정을 하나의 공정에 의해 행하는 전극 형성 공정
    을 구비하는 것을 특징으로 하는 자기 저항 효과 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 에칭은 반응성 이온 에칭인 것을 특징으로 하는 자기 저항 효과 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 보호막은 CVD법에 의해 형성되는 것을 특징으로 하는 자기 저항 효과 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 보호막은 산화 실리콘 혹은 질화 실리콘인 것을 특징으로 하는 자기 저항 효과 소자의 제조 방법.
  5. 제4항에 있어서,
    상기 캡층은 탄탈륨, 티타늄, 질화탄탈륨, 질화티타늄, 탄화탄탈륨, 탄화티타늄 중 어느 것의 단층막 또는 적층막인 것을 특징으로 하는 자기 저항 효과 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 반응성 이온 에칭에서 에칭 가스로서 플루오로카본 혹은 하이드로플루오로카본을 이용하는 것을 특징으로 하는 자기 저항 효과 소자의 제조 방법.
KR1020137030457A 2011-06-24 2012-06-19 자기 저항 효과 소자의 제조 방법 KR101574155B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-140392 2011-06-24
JP2011140392 2011-06-24
PCT/JP2012/065562 WO2012176747A1 (ja) 2011-06-24 2012-06-19 機能素子の製造方法

Publications (2)

Publication Number Publication Date
KR20140007463A KR20140007463A (ko) 2014-01-17
KR101574155B1 true KR101574155B1 (ko) 2015-12-03

Family

ID=47422583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137030457A KR101574155B1 (ko) 2011-06-24 2012-06-19 자기 저항 효과 소자의 제조 방법

Country Status (4)

Country Link
US (1) US8970213B2 (ko)
JP (1) JP5689967B2 (ko)
KR (1) KR101574155B1 (ko)
WO (1) WO2012176747A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5647351B2 (ja) 2011-08-25 2014-12-24 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び磁気抵抗効果膜の加工方法
JP2015018885A (ja) 2013-07-10 2015-01-29 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP5824189B2 (ja) 2013-09-25 2015-11-25 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造システム
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US10256395B2 (en) 2015-06-19 2019-04-09 Intel Corporation Capped magnetic memory
US9771261B1 (en) * 2016-03-17 2017-09-26 Texas Instruments Incorporated Selective patterning of an integrated fluxgate device
CN107623014A (zh) * 2016-07-14 2018-01-23 上海磁宇信息科技有限公司 一种磁性随机存储器的制备方法
JP6368837B2 (ja) * 2017-08-22 2018-08-01 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP2019047119A (ja) * 2017-09-04 2019-03-22 Tdk株式会社 磁気抵抗効果素子、磁気メモリ、および磁気デバイス
SG11201807339WA (en) 2017-09-21 2020-04-29 Hitachi High Tech Corp Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus
JP7223507B2 (ja) * 2018-03-29 2023-02-16 東京エレクトロン株式会社 エッチング方法
US10910560B2 (en) * 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure
US11031543B2 (en) * 2018-10-23 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Via landing enhancement for memory device
CN115734700A (zh) * 2021-08-30 2023-03-03 江苏鲁汶仪器股份有限公司 一种mram磁隧道侧壁沾污的控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060172A (ja) * 2004-08-24 2006-03-02 Sony Corp 金属膜のエッチング方法および磁気記憶装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3951902B2 (ja) * 2002-11-25 2007-08-01 ヤマハ株式会社 磁気トンネル接合素子の製法と磁気トンネル接合装置
JP2005340260A (ja) * 2004-05-24 2005-12-08 Sony Corp 磁性体層の加工方法および磁気記憶装置の製造方法
JP2006060044A (ja) * 2004-08-20 2006-03-02 Canon Anelva Corp 磁気抵抗効果素子の製造方法
JP2006179701A (ja) 2004-12-22 2006-07-06 Toshiba Corp 磁気ランダムアクセスメモリ
JP2006261592A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 磁気抵抗効果素子及びその製造方法
JP2008192222A (ja) * 2007-02-02 2008-08-21 Hitachi Global Storage Technologies Netherlands Bv 磁気検出素子及びその製造方法
JP2009032872A (ja) * 2007-07-26 2009-02-12 Sharp Corp 半導体装置の製造方法
TW201131644A (en) * 2009-12-08 2011-09-16 Ulvac Inc Method of processing multilayer electrode
JP5720681B2 (ja) * 2010-05-28 2015-05-20 日本電気株式会社 薄膜磁気デバイス及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060172A (ja) * 2004-08-24 2006-03-02 Sony Corp 金属膜のエッチング方法および磁気記憶装置の製造方法

Also Published As

Publication number Publication date
WO2012176747A1 (ja) 2012-12-27
JPWO2012176747A1 (ja) 2015-02-23
US8970213B2 (en) 2015-03-03
JP5689967B2 (ja) 2015-03-25
US20140138347A1 (en) 2014-05-22
KR20140007463A (ko) 2014-01-17

Similar Documents

Publication Publication Date Title
KR101574155B1 (ko) 자기 저항 효과 소자의 제조 방법
US9601688B2 (en) Method of manufacturing magnetoresistive element and method of processing magnetoresistive film
US8546263B2 (en) Method of patterning of magnetic tunnel junctions
KR101066158B1 (ko) 자기 소자의 제조 방법 및 제조 장치
KR101870873B1 (ko) 반도체 소자의 제조방법
KR101862632B1 (ko) 자기 저항 효과 소자의 제조 방법 및 제조 시스템
US7112454B2 (en) System and method for reducing shorting in memory cells
TWI450427B (zh) 磁阻效應元件的製造方法
CN107623069B (zh) 一种刻蚀磁性隧道结及其底电极的方法
JP2012204408A (ja) 半導体装置の製造方法
TW201503257A (zh) 電漿蝕刻方法
CN103794717A (zh) 一种包含介电层的嵌入型磁隧道结器件的制造方法
TW202017216A (zh) 磁通道接面結構與其製造方法
US20100301008A1 (en) Process and apparatus for fabricating magnetic device
JP5639195B2 (ja) 電極膜の加工方法、磁性膜の加工方法、磁性膜を有する積層体、および該積層体の製造方法
CN108231821B (zh) 一种氧气气体团簇离子束制备磁性隧道结阵列的方法
CN108242503B (zh) 一种优化磁性隧道结的方法
CN111816224B (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN115666206A (zh) 半导体结构及其制造方法、半导体存储器
KR101602869B1 (ko) 자기 저항 효과 소자의 제조 방법 및 제조 시스템
JP2006173166A (ja) 磁気記憶装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 5