CN111630674A - 在有/无稀有气体的磁性穿隧结(mtj)蚀刻过程中将氧化剂导入至甲醇以改善磁性穿隧结(mtj)性能 - Google Patents

在有/无稀有气体的磁性穿隧结(mtj)蚀刻过程中将氧化剂导入至甲醇以改善磁性穿隧结(mtj)性能 Download PDF

Info

Publication number
CN111630674A
CN111630674A CN201880080750.0A CN201880080750A CN111630674A CN 111630674 A CN111630674 A CN 111630674A CN 201880080750 A CN201880080750 A CN 201880080750A CN 111630674 A CN111630674 A CN 111630674A
Authority
CN
China
Prior art keywords
etching
layer
stack
mtj
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880080750.0A
Other languages
English (en)
Inventor
沈冬娜
王郁仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Headway Technologies Inc
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111630674A publication Critical patent/CN111630674A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

公开一种用于形成具有最少的侧壁残留物及减少的低尾族群(low tail population)的磁性穿隧结(MTJ)的工艺流程，其中首先在作为MTJ层最上层的硬掩模中形成图案。之后，蚀刻转移硬掩模图案穿过包括参考层/穿隧阻障/自由层堆叠的下方MTJ层。可以基于第一流速的氧气及第二流速的氧化剂(例如甲醇)在单一RIE步骤中完成蚀刻转移，其中甲醇/氧气的比例至少为7.5：1。RIE也可以包括稀有气体的流速。在其他实施例中，当离子束蚀刻或等离子体蚀刻涉及稀有气体离子时，可在蚀刻转移穿过MTJ堆叠后，以氧化剂例如甲醇进行化学处理以及在50℃至450℃进行挥发。

Description

在有/无稀有气体的磁性穿隧结(MTJ)蚀刻过程中将氧化剂导 入至甲醇以改善磁性穿隧结(MTJ)性能
相关专利申请
本申请与以下相关：案卷号：HT17-005，申请日为2017年5月15日，申请号：15/595,484以及案卷号：HT17-011，申请日为2017年8月3日，申请号：15/668,113，其与本案具有相同受让人，且其整体内容通过引用方式并入本公开。
技术领域
本公开有关于一种在蚀刻过程中减少MTJ侧壁损坏及残留物的方法，其蚀刻过程将掩模图案转移穿过MTJ堆叠层，从而产生MTJ纳米柱阵列，其MTJ纳米柱阵列具有改善的磁阻比(magnetoresistive ratio,DRR)及其他磁性特性，包括在DRR对最小电阻的图中具有减少的低尾族群。
背景技术
MTJ存储元件也称为MTJ纳米柱或MTJ，是磁性记录装置以及存储装置例如磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)及自旋力矩转移-磁阻式随机存取存储器(spin torque transfer MRAM,STT-MRAM)中的关键元件。制造MTJ阵列的重要步骤为蚀刻转移上方硬掩模中的图案穿过MTJ堆叠层，以形成具有临界尺寸(critical dimension,CD)的MTJ阵列，从上向下观察，其MTJ阵列的临界尺寸在现有技术中大抵小于100nm。蚀刻转移工艺通常涉及多个蚀刻步骤，包括反应性离子蚀刻(reactiveion etch,RIE)及/或离子束蚀刻(ion beam etch,IBE)，并停止在基板上，其基板通常为底部电极。
MTJ堆叠层包括两个铁磁层，称为自由层(free layer,FL)及参考层(referencelayer,RL)，以及位于FL和RL之间的介电层(穿隧阻障)。RL具有固定的磁化优选在垂直于平面的方向(垂直磁非等向性(perpendicular magnetic anisotropy,PMA))，而FL可以自由旋转至与RL磁化方向平行(parallel,P)或反平行(anti-parallel,AP)的方向从而为MTJ建立“0＂或“1”的存储态。磁阻比以dR/R(或DRR)表示，dR是当电流流过MTJ时两个磁态(RAP-RP)之间的电阻差，R等于RP，为最小电阻值。
最底部的MTJ层通常为非磁性晶种层，可促进上方层的均匀成长，并增强上方RL或FL中的PMA。盖层例如Ta形成为最上层的MTJ层，并在随后的物理及化学蚀刻中作为保护层。因此，进行单一蚀刻转移工艺穿过MTJ堆叠层具有挑战性，因为当采用具有Ar的IBE或常规基于甲醇的RIE时，存在多种具有不同蚀刻速率的材料(磁性合金、非磁性金属及介电膜)。详细而言，尽管在侧壁上有最少的蚀刻材料再沉积，但甲醇RIE会对MTJ侧壁造成化学及等离子体损坏。另一方面，IBE不会产生化学损坏，且留下最少的等离子体损坏，但会导致MTJ侧壁上高度的再沉积材料。在RIE及IBE中，所谓的死层都形成在MTJ侧壁上，并由再沉积材料及受损材料包括MTJ层的氧化部分的一或两者形成。当死层包括来自硬掩模或另一MTJ层或底部电极的一种或多种金属，并形成在穿隧阻障上时，可能会容易发生电分流或“短路”，并使装置无法使用。
如图1所示，在DRR对电阻(RP)关系图中，电分流通常被视为“低尾”族群。群集3的数据点在主要族群2之外并向零DRR及零RP扩展，被定义为“低尾”。对于STT-MRAM的应用，不期望具有低尾族群的MTJ，因为它们具有较小的DRR和较低的RP。出现此结果的原因是，随着电短路(分流)变大，更多电流通过分流路径，而不对穿隧磁阻产生贡献。
现有技术并未提供转移硬掩模图案穿过整个堆叠层，而不在MTJ侧壁上大抵再沉积一种或多种MTJ材料或不对侧壁造成重大损坏的单一蚀刻解决方案。在任何方案中，从侧壁去除材料都需要一个或多个额外的步骤，这些步骤会降低产量并增加成本。此外，损坏的侧壁难以修复并且经常导致产量降低，因此导致每单位可接受产品的成本更高。因此，需要一种用于在单一蚀刻工艺中蚀刻MTJ堆叠层的新方法以达到更高的产量和更低的成本，并且其方法必须维持或优选地改善所产生的多个MTJ中的磁性特性，包括增加DRR和减少低尾族群。此外，期望一种用于蚀刻MTJ侧壁的工艺流程，其工艺流程可以大抵减少直径(CD)约为60nm或更小的装置的侧壁残留物。
发明内容
本公开的一个目的是提供一种通过单一蚀刻步骤蚀刻硬掩模下方MTJ堆叠中所有层的方法，其方法留下最少的残留物，从而减少电分流的发生。
本公开的第二目的是提供一种用于MTJ蚀刻的工艺流程，其与常规基于甲醇的RIE相比，满足了第一目的并且大抵减少侧壁损坏及相关的边缘效应，从而改善装置性能包括更高的DRR，特别是对于临界尺寸小于60nm的MTJ纳米柱。
根据优选实施例，这些目的是通过具有至少参考层、自由层、在自由层与参考层之间的穿隧阻障以及最上层的硬掩模的MTJ堆叠层实现。在一些实施例中，将晶种层作为最底部的MTJ层。首先在硬掩模层上方的光阻掩模层中定义出包括具有最终MTJ纳米柱所需临界尺寸的多个岛状部件(island feature)的图案。优选地，在硬掩模和光阻掩模层之间存在底部抗反射涂层(bottom anti-reflective coating,BARC)或介电抗反射涂层(dielectric anti-reflective coating,DARC)，其比光阻掩模对后续蚀刻工艺具有更好的耐受性。图案通过第一RIE或IBE步骤通过BARC或DARC进行蚀刻转移，然后通过继续执行第一蚀刻步骤，或通过执行包含氟碳或氯碳气体的第二RIE步骤，或通过第二IBE步骤转移图案。
根据本公开的一个实施例，之后通过包括稀有气体、氧气以及化学品(氧化剂)例如甲醇、乙醇、氨、或CO与NH3的组合的RIE步骤，将岛状部件的图案转移穿过剩余的MTJ层。详细而言，Ar离子或其类似物为蚀刻提供物理成分，而氧气及一种或多种化学品提供用于化学蚀刻的等离子体成分。因此，稀有气体离子或等离子体大抵最少化对MTJ侧壁的化学损坏，并由于氧气和化学成分产生的等离子体，MTJ侧壁上的蚀刻残留物的再沉积显著减少。与常规基于甲醇的RIE相比，可以优化蚀刻条件以产生大抵更少的侧壁损坏及侧壁残留物。在一个优选的实施例中，甲醇/氧气的比例大于7.5：1。在替代实施例中，或等于1：1，或者稀有气体流量可以减少至零，同时保持甲醇/氧气比例大于7.5：1。
之后，将封装层沉积在所得的MTJ上，然后执行化学机械抛光(chemicalmechanical polish,CMP)工艺或替代的平坦化方法以去除硬掩模上的所有层。CMP工艺形成与周围封装层共平面的硬掩模顶表面。由上往下看，MTJ形成例如圆形或椭圆形的阵列。
在第二实施例中，使用工艺流程将硬掩模中岛状的图案转移穿过剩余的MTJ层。从而产生具有最少的侧壁损坏及残留物的多个MTJ。第一工艺流程包括IBE步骤，然后是单独的化学处理以将MTJ侧壁上的非挥发性残留物转化为挥发性残留物。之后，采用第二IBE步骤、等离子体溅射蚀刻步骤或热处理以去除挥发性残留物。第二工艺流程包括RIE步骤，然后是单独的化学处理，其中可以在没有等离子体的情况下施加化学品以将任何侧壁残留物转化为挥发性形式。接续，使用可选的(optional)IBE步骤、等离子体溅射蚀刻步骤或热处理以去除挥发性残留物。在其他实施例中，在可选的化学处理及挥发步骤之前，交替进行RIE与IBE。
附图说明
图1为STT-MRAM芯片上多个MTJ的DRR与RP关系图，并显示具有较低DRR的“低尾”族群。
图2为已形成光阻图案的MTJ堆叠层的截面图，并且显示在本公开蚀刻流程期间用于将图案转移穿过下方BARC或DARC的离子。
图3根据本公开实施例，为图2中的MTJ堆叠在蚀刻工艺通过最上层硬掩模MTJ层转移图案之后的截面图。
图4根据本公开描述实施例，为在组合物理及化学成分的蚀刻用于转移硬掩模图案穿过下方的MTJ堆叠层之后的MTJ的截面图。
图5a为图3中的MTJ堆叠在离子束蚀刻转移硬掩模图案并造成残留物形成在MTJ侧壁上之后的MTJ堆叠的截面图。
图5b为图3中的MTJ堆叠在反应性离子蚀刻转移硬掩模图案并造成损坏及残留物形成在MTJ侧壁上之后的MTJ堆叠的截面图。
图6根据本公开实施例，为图5a或5b中的MTJ堆叠在化学处理将MTJ侧壁上的非挥发性残留物转化为挥发性残留物之后的MTJ堆叠的截面图。
图7根据本公开实施例，为图6中的MTJ堆叠在使用涉及IBE、等离子体溅射蚀刻或热处理的挥发步骤以去除挥发性残留物之后的MTJ堆叠的截面图。
图8为图4或7中的MTJ堆叠在沉积封装层并进行平面化以将MTJ与相邻的MTJ电性隔离之后的MTJ堆叠的截面图。
图9根据本公开实施例，为在行与列的阵列中具有圆形形状的多个MTJ的俯视图。
图10根据本公开实施例为流程图，显示形成MTJ的一系列步骤。
图11-12根据本公开实施例为流程图，显示大抵最少化损坏及残留物的形成MTJ侧壁的替代顺序。
具体实施方式
本公开为一种蚀刻MTJ堆叠层的方法，其中通过单一蚀刻工艺去除在硬掩模之下的所有层，其单一蚀刻工艺包括至少氧气以及第二氧化剂(例如甲醇)的气流，相较于常规基于甲醇的RIE，形成侧壁具有大抵较少损坏的MTJ，并且侧壁具有最少的残留物(死层,dead layer)。提供替代的工艺顺序，其物理蚀刻剂及化学蚀刻剂为交替或于单独的步骤中，之后进行化学处理及可选的挥发工艺以改善MTJ性能。尽管在附图中仅示出一个MTJ的截面图，然而本领域技术人员应理解多个MTJ形成在典型的存储装置图案中。根据本公开，工艺被定义为包括一个或多个步骤的方法，并且顺序或工艺流程是指连续两个或多个工艺。
在相关的专利申请号15/595,484中，我们公开一种RIE步骤，其步骤包括稀有气体及氧化剂(例如甲醇)的混合物，以改善DRR以图案化MTJ堆叠层，从而减少所得MTJ在低尾族群中的数量。在相关的专利申请号15/668,113中，我们描述一种相似具有Ar及甲醇的RIE步骤，以在图案化MTJ堆叠层时提高蚀刻选择性。现在我们发现，通过在蚀刻MTJ期间，在稀有气体/氧化剂气体混合物中添加限量的氧气，可以进一步改善MTJ的性能。在一些实施例中，可以省略稀有气体以理解在蚀刻MTJ中改善的结果。
参照图2，从截面图示出最终将成为MRAM或STT-MRAM阵列中多个MTJ的MTJ堆叠1。y轴垂直于MTJ堆叠中各层的平面。在一个实施例中，存在基板10，基板10为存储装置中的底部电极。底部电极可以是多层结构，且通常嵌入在介电层(未示出)中。
MTJ堆叠1形成在基板10上，并且在示例的实施例中具有底部自旋阀配置，其中晶种层11、钉扎或参考层12、穿隧阻障13、自由层14以及硬掩模15依序形成在基板上。每一参考层及自由层中优选地具有PMA，其PMA具有对齐y轴正向或负向的磁化。在其他实施例中，至少一个附加层可以被包括在上述MTJ堆叠中，例如在自由层及硬掩模之间的高介电常数增强(金属氧化物)层(未示出)，其增强自由层中的PMA。在其他实施例中，MTJ堆叠可以包括公知的顶部自旋阀或双自旋阀配置，并在根据本公开的MTJ蚀刻工艺之后提供本公开所述的相同益处。
晶种层可以包括NiCr、Ta、Ru、Ti、TaN、Cu、Mg或通常用于促进上方层中光滑且均匀的晶粒结构的其他材料的一种或多种。参考层12可以具有合成反平行(synthetic anti-parallel,SyAP)配置，并由AP2/Ru/AP1表示，其中例如由Ru、Rh或Ir形成的反铁磁耦合层被夹设在AP2磁性层及AP1磁性层(未示出)之间。AP2层也称为外钉扎层形成在晶种层上，而AP1为内钉扎层，通常与穿隧阻障接触。AP1及AP2层可以由CoFe、CoFeB、Co或其组合形成。在其他实施例中，参考层可以为具有固有PMA的积层堆叠，例如(Co/Ni)n、(CoFe/Ni)n、(Co/NiFe)n、(Co/Pt)n、(Co/Pd)n等。其中n为积层数。此外，可以在积层堆叠的最上层与穿隧阻障层之间插入过渡层，例如CoFeB或Co。应理解在SyAP配置中的AP1及AP2层之一或两者都可以包含积层堆叠。
每一穿隧阻障层13及可选的高介电常数增强层优选为金属氧化物，其为MgO、TiOx、AlTiO、MgZnO、Al2O3、ZnO、ZrOx、HfOx或MgTaO的一种或多种。更优选地，选择MgO作为穿隧阻障层，因为MgO提供最高的磁阻比，特别是例如夹设在两个CoFeB层之间时。
自由层14可以是Co、Fe、CoFe或上述的合金并具有B及Ni的一或两者，或者可以是包含上述组成的组合的多层堆叠。在另一个实施例中，自由层可以具有插入在两个铁磁耦合的CoFe或CoFeB层之间的非磁矩稀释层，例如Ta或Mg。在替代实施例中，自由层具有SyAP配置，例如FL1/Ru/FL2，其中FL1及FL2是两个反铁磁耦合的磁性层，或者是具有现有描述关于参考层组成并具有固有PMA的积层堆叠。
硬掩模15也称为盖层，并且通常包括Ta、Ru、TaN、Ti、TiN及W中的一或多者。应当理解，可以选择包括MnPt的其他硬掩模材料，以在形成具有终止于底部电极上的侧壁的MTJ纳米柱的蚀刻工艺期间，提供相对于下方的MTJ层高蚀刻选择性。MTJ堆叠中的所有层可以在DC溅射腔室中沉积，溅射系统例如为Anelva C-7100溅射沉积系统，其包括具有多个靶材的超高真空DC磁控溅射腔室及至少一个氧化腔室。通常溅射沉积工艺涉及Ar溅射气体，且基本压力在5×10-8到5×10-9乇之间。
一旦形成所有的膜层11-15，就可以通过将MTJ堆叠1加热到大约360℃至400℃之间的温度进行长达数小时的退火，以在参考层、自由层及穿隧阻障层中生长体心立方结构，从而增强参考层及自由层中的PMA。上述层中的匹配结晶结构也被认为可以改善所得MTJ中的磁阻比(DRR)。
作为根据本公开的MTJ图案化工艺的第一步骤，在硬掩模的顶表面15t上依序涂布BARC或DARC层16及光阻层17。具有顶表面16t的BARC或DARC具有在随后的图案化曝光期间最少化光反射的折射率，从而可以在光阻层中形成具有较少CD变化且更均匀的岛形。接续，依序采用常规的图案化曝光及显影剂以在光阻层中形成图案，其光阻层包括具有侧壁20的多个岛。如稍后图9的俯视图所示，多个岛为具有多个行与列的阵列。然而，为了简化附图，在图2中仅示出一个岛。每个岛具有临界尺寸w1，在一些实施例中介于60nm至100nm之间，并且在其他实施例中介于10nm至60nm之间，对应于现有技术的存储装置所需的CD。应注意的是一些装置为圆形，使得在x轴及z轴方向上都形成w1。然而，岛17由上而下看的形状可以是椭圆或多边形，使得z轴尺寸不同于x轴尺寸。
在初始蚀刻工艺30中，其可以是具有稀有气体的IBE，所述稀有气体为Ar、Kr、Xe或Ne中的一或多者，或者可以是包括具有氟碳或氯碳气体的RIE，光阻层17中的岛形被转移穿过BARC或DARC层16。因此，侧壁20现在从光阻层的顶表面延伸到硬掩模15的顶表面15t，并且CD w1在DARC或BARC层中被复制。之后可以通过常规方法去除光阻层，或者在随后的蚀刻工艺期间将其蚀刻。
参照图3，执行第二蚀刻工艺31以转移具有侧壁20及CD w1的岛形穿过硬掩模15。在一些实施例中，可以使用具有稀有气体的第二IBE，或基于第二氟碳或氯碳的RIE。此外，第二IBE或RIE可以包括氧气。然而，在其他实施例中，本公开预期蚀刻工艺31所采用的条件与蚀刻工艺30中所应用的条件大抵相同，使得蚀刻转移穿过硬掩模可以从蚀刻转移穿过DARC或BARC层16继续。换句话说，可以继续图2中的蚀刻工艺30直到在自由层的顶表面14t上停止。如前所述，蚀刻转移工艺穿过硬掩模可去除任何剩余的光阻层17，因为光阻层的蚀刻速率相对于硬掩模通常较高，并且当蚀刻工艺30清除暴露的DARC或BARC层16时，硬掩模大抵较厚于剩余的光阻层。在一些实施例中，在第二RIE或IBE完成之后，可以执行保护步骤以产生更光滑的侧壁20。其保护步骤包括立即施加氧气等离子体或使氧气流入腔室中，或仅将晶片立即至于到大气中。
在此所述的实施例中，IBE工艺包括旋转其上形成有MTJ堆叠层的工件(晶片)。此外，指向晶片表面的稀有气体离子的入射角或穿透角可以在0°至90°之间。可以在后面段落中描述的硬掩模蚀刻、MTJ蚀刻、清洁及挥发步骤中的一或多者中使用IBE。另一方面，RIE仅用于硬掩模或MTJ蚀刻，涉及化学反应物及固定晶片，并且所产生的等离子体被限制在与晶片表面垂直的90°方向。根据本公开，等离子体溅射蚀刻仅用于挥发或清洁步骤，其包含稀有气体，并且同样限于90°方向(垂直于晶片表面)。
参照图4，根据本公开第一实施例的关键特征为单一RIE步骤32m，其有效地转移硬掩模中的岛形穿过所有下方的MTJ层11-14，从而形成MTJ 1a。蚀刻步骤32m包括由稀有气体离子或等离子体所代表的物理成分，以及化学成分，其包括氧离子或等离子体及在反应性离子蚀刻条件下产生的化学物种。稀有气体为Ar、Kr、Ne及Xe其中之一。因此，将稀有气体、氧气及一种或多种化学物质(包括甲醇、乙醇、H2O2、H2O、N2O、NH3及CO)送至蚀刻腔室，同时以600瓦至3000瓦的RF功率并在室温至100℃的温度诱发等离子体。应当理解，在RIE腔室内，施加至上方电极的RF功率可以不同于施加至下方电极(未示出)的RF功率。在优选实施例中，所得离子及等离子体沿y轴方向垂直于基材的顶表面定向。因此，侧壁20是从硬掩模15的顶表面15t延伸到底部电极的顶表面10t的连续表面。
在一些实施例中，可以省略稀有气体，使RIE步骤32m包括氧气及化学成分。例如，对于基于甲醇及氧气的RIE，甲醇：氧气的进料比例应大于7.5：1以改善DRR及减少低尾族群。如果添加额外的氧气，使得甲醇：氧气的比例在1：1至7.5：1之间，相较于相关的专利申请号15/595,484中基于甲醇及Ar的MTJ蚀刻，MTJ性能可能会下降，DRR或低尾族群也不会改变。
在优选实施例中，侧壁20大抵为垂直的，使CD w1大抵保持在所有MTJ层11-15中。应注意的是，随着步骤32m的气体混合物中的甲醇(或替代化学品)及氧气含量增加，侧壁角度α趋于变得更垂直。例如，当稀有气体含量为100％时，角度α可接近70°，但是当稀有气体含量为约50％或更大时，角度α大抵等于80°。在此，“含量”一词是指流速比例。因此，稀有气体：化学品/氧气的流速比例为50：50表示RIE气体混合物中稀有气体含量为50％，化学品/氧气含量为50％。我们意外地发现，相较于常规基于甲醇的RIE，物理及化学蚀刻的组合提供一种具有大抵降低的侧壁损坏并且残留物最少的侧壁。优选地，化学成分的流速大抵大于氧气的流速。当RIE气体混合物中包含稀有气体时，稀有气体的流速大抵大于甲醇或替代化学品的流速，以在基于甲醇及Ar的RIE步骤上改善MTJ性能。
在示例的实施例中，在蚀刻转移之后保留DARC或BARC层16的厚度d。然而，取决于层16的初始厚度、组成以及蚀刻条件，可以在蚀刻步骤32m期间完全去除DARC或BARC层，从而露出硬掩模顶表面15t。因此，有利地选择对下方MTJ层具有高蚀刻速率选择性的硬掩模15，使得在蚀刻步骤32m之后保留大抵厚度的硬掩模。
可以采用图7所示可选的挥发步骤34v以去除在蚀刻步骤32m结束时在侧壁20上累积的任何残留物。挥发步骤优选地包括用稀有气体进行的IBE或等离子体溅射蚀刻，其中用RF或DC功率产生的Ar+离子或Kr、He或Ne离子以垂直或一定的穿透角朝向基材的顶表面10t。形成MTJ 1的晶片(未显示)通常在IBE期间旋转，或者在步骤34v期间用于等离子体溅射蚀刻时保持静止。在另一实施例中，挥发步骤是在稀有气体、真空或氧化剂环境中并在50℃至450℃的温度下进行热处理。
根据图5a-5b、图6及图7所示的第二实施例，本公开包括分离第一实施例的组合蚀刻中的化学成分(氧气及甲醇)与物理蚀刻成分的工艺流程。相较于现有技术中常规基于甲醇的RIE，可以包括与化学处理(图6)及挥发(图7)有关的一个或两个可选的步骤，以产生具有最少残留物并且具有大抵减少的侧壁损坏的MTJ 1a。
在图5a中，采用具有稀有气体的IBE 32i以去除不受DARC或BARC层16及硬掩模15保护的部分MTJ层11-14。因此产生MTJ 1a，但是具有厚度“s”的死层，其死层包括侧壁20上的非挥发性残留物19。之后，在图6中，可以执行化学处理33以将侧壁上的非挥发性残留物转化为挥发性残留物19x。尽管未受限于理论，据信化学处理将金属残留物例如Ta转化为其氧化物，其中氧化物比金属残留物更容易挥发。化学处理包括甲醇、乙醇及氨的一或多者，以及室温至150℃之间的温度。化学处理在Anelva主架构的腔室内进行，或者可以在主架构外的独立工艺工具中进行，尽管在主架构外的独立工艺工具中进行会减慢产量。在一些情况下，将一种或多种化学品注入腔室中，将基板固定在适当的位置。此外，可以将氧气添加到化学腔室中以提高非挥发性残留物19的氧化速率。替代地，可以在蚀刻腔室内由具有RIE条件的一种或多种化学品产生等离子体。优选地，所施加的RF功率足够低，使得MTJ侧壁20不会发生显著的损坏。例如，RF功率可以保持在100瓦和800瓦之间。
参照图7，可以执行挥发步骤34v以去除挥发性残留物19x，并包括IBE或具有Ar或另一种稀有气体流速的等离子体溅射蚀刻，或在蚀刻腔室中以50℃至450℃之间的温度进行热处理持续5分钟。在IBE、等离子体溅射蚀刻或热处理的任一个实施例中，可以在挥发步骤期间将氧气流添加到稀有气体流中。根据单独的实验研究，步骤34v可具有预设的持续时间终止点，其实验研究建立典型残留物19x厚度的挥发时间。当选择Ar等离子体溅射蚀刻时，RF功率优选地保持在100瓦或更低，以避免损坏MTJ侧壁。优选地，在等离子体溅射蚀刻之后，立即在同一工艺腔室中进行封装工艺，其封装工艺于随后描述。
本公开包括在IBE工艺32i之后同时执行步骤33及34v的实施例。详细而言，可以将甲醇、乙醇、NH3、CO及氧气中的一或多者与稀有气体流一起导入蚀刻腔室。当气体混合物在蚀刻腔室中时，可以在50℃至450℃之间的温度下进行热处理。在一些实施例中，当气体混合物在腔室内且温度在50℃至150℃的范围内时，利用RF功率产生等离子体。替代地，可以在接近室温的温度下进行等离子体溅射蚀刻。
在代表修改第二实施例中的工艺流程的第三实施例中，在图5a中的步骤32i之前或之后插入图5b中所示的包含一种或多种包括甲醇、乙醇、NH3及CO的化学品的反应性离子蚀刻32r。在此情况下，化学处理33可为非必需的，因为步骤32r可以氧化由现有的IBE工艺32i产生的非挥发性残留物19，其产生厚度为t(其中t可小于s)并包含侧壁20上的挥发性残留物19x的死层。在IBE工艺32i及RIE 32r之后，可以采用挥发步骤34v以去除残留在MTJ 1a的侧壁20上的任何挥发性残留物。
在第四实施例中，修改第二实施例中的工艺流程，使得IBE工艺32i被RIE32r取代。通常不需要化学处理步骤33，因为RIE 32r具有达到氧化侧壁20上形成的任何非挥发性残留物的相同目的的趋势。在RIE 32r之后为可选的挥发步骤34v，以去除MTJ纳米柱1a侧壁20上形成的任何挥发性残留物。
参照图8，根据前述实施例之一，在形成干净的侧壁20之后，在MTJ阵列上沉积包含介电材料的封装层25。优选地，封装层具有5-250nm的厚度，并且是在挥发步骤之后立即沉积的金属氧化物、金属氧氮化物、金属氮化物、金属碳化物、SiN、SiON、SiO2、SiC或SiCN中的一或多者，封装层于原位通过物理气相沉积(physical vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、离子束沉积(ion beam deposition,IBD)或原子层沉积(atomic layer deposition,ALD)形成，且不会破坏现有在步骤34v中用于等离子体溅射蚀刻的工艺腔室中的真空。在步骤34v的热处理也原位进行的实施例中，在热处理之后立即沉积封装层而不破坏腔室真空。
之后，执行化学机械抛光(chemical mechanical polish,CMP)工艺或另一种平坦化方法以在封装层上形成与硬掩模15上的顶表面15t共平面的顶表面25t。在一些实施例中，CMP工艺去除在前述实施例中蚀刻转移步骤32m、IBE工艺32i或RIE 32r之后剩余的任何DARC或BARC层16。
参照图9，在上述平坦化工艺之后以俯视图绘示通过本公开的蚀刻工艺或工艺流程形成的MTJ纳米柱的多个岛形。MTJ 1a与MTJ 1b在同一行中显示，MTJ 1c、1d分别与MTJ1a及1b在同一列中。如前所述，MTJ被绘示为圆形，但是在其他实施例中可以为椭圆形。一般来说，数百万个MTJ形成阵列，但此处仅绘示四个以简化附图。
之后，如本领域技术人员所理解的，通过常规方法在MTJ及封装层25上形成包括多条平行导线(未示出)的顶部电极层。第一顶部电极导线可以接触MTJ 1a、1c的顶表面15t，而第二顶部电极导线可以接触MTJ 1b、1d的顶表面15t。顶部电极层中的导线优选地沿着z轴方向形成，其方向与底部电极层中沿着x轴方向的导线垂直。因此，底部电极导线10可以接触MTJ 1a、1b的底表面，而第二底部电极导线10-1可以接触MTJ 1c、1d的底表面。
参照图10，提供第一实施例的工艺流程的流程图，其通过蚀刻工艺100在MTJ硬掩模层中形成具有CD的图案，蚀刻工艺100包括现有所述的蚀刻工艺30或两个蚀刻工艺30、31。在步骤110中，施加组合的物理/化学蚀刻32m以转移图案穿过剩余的MTJ层，从而形成多个MTJ。在步骤110之后，执行可选的挥发步骤114，挥发步骤包括IBE、等离子体蚀刻或热处理。最后，在步骤120中，在MTJ周围形成封装层，以将MTJ彼此电性隔离。
在图11中，绘示本公开的第二实施例的工艺流程的流程图，其中在蚀刻工艺100之后，在步骤111中进行物理(IBE)蚀刻32i、在步骤113中进行化学处理33、在步骤114中进行挥发34v，之后为步骤120的封装。
图12绘示本公开的第三实施例的工艺流程的流程图，其中在蚀刻工艺100之后，在步骤112中进行化学(RIE)蚀刻32r、在步骤111中进行IBE工艺、在步骤114中进行可选的挥发步骤以及最后在步骤120中进行封装。在现有描述的替代实施例中，IBE工艺111可以在RIE步骤112之前，之后为可选的挥发步骤114及封装步骤120。
我们已经呈现本公开组合的物理/化学蚀刻工艺的益处，其来自实验的结果，其中制造了一系列具有从30nm至300nm的各种直径(图9中的w1)的MTJ。表1中所示的蚀刻条件与制造顺序中图4的蚀刻步骤32m相关，其中使用具有各种气体组合的RIE工艺将硬掩模图案转移穿过下方的MTJ堆叠层。制造顺序中的所有其他步骤(包括硬掩模图案及封装层沉积)对于所有样品都是相同的。基线条件(参考)位于第6行，其具有90：10的Ar/甲醇进料比例，现有已在相关的专利申请号15/595,484中公开。根据表1中不同条件的蚀刻终点检测(endpoint detection,EPD)，对蚀刻腔室施加1500瓦(顶部)/1100瓦(底部)的RF功率33至40秒。
表1(使用RIE工艺进行MTJ蚀刻的标准立方公分每分钟(standard cubiccentimeters per minute，sccm)的气体流与甲醇/氧气比例)
Figure GDA0002606266410000121
Figure GDA0002606266410000131
针对使用表1第1-6行所示的每种蚀刻条件制造的多个MTJ，决定DRR与RP关系图中的低尾族群。我们发现与第6行中的参考样品相比，甲醇/氧气比例大于7.5：1的第1、2及5行的低尾族群减少。当3-4行中的甲醇/氧气比例低于7.5：1时，与第6行中的参考样品相比，低尾族群增加或保持不变。一般来说，当甲醇/氧气比例低于7.5：1时，无论是否存在例如Ar的稀有气体，相较于包含Ar/甲醇气体比例为90：10的参考MTJ蚀刻，MTJ性能会降低，包括低尾族群增加。在优选实施例中，当用于RIE步骤32m的气体混合物中都包括Ar、甲醇及氧气时，Ar流速大抵大于甲醇流速，并且甲醇流速大抵大于氧气流速，以提供DRR及低尾族群最佳的结果。
以上绘示与描述本公开优选的实施例，在本公开所属技术领域中具有通常知识者应理解，在不悖离本公开的精神与权利要求下，可作各种的更动。

Claims (22)

1.一种蚀刻磁性穿隧结(MTJ)堆叠层的方法，包括：
(a)在一第一电极上提供一磁性穿隧结堆叠层，其中该磁性穿隧结堆叠层包括最上层的一硬掩模层，以及一第一堆叠层，包括一参考层、一自由层以及位于该参考层与该自由层之间的一穿隧阻障层；
(b)通过一第一蚀刻工艺在该硬掩模层中形成一图案，该第一蚀刻工艺为使用稀有气体的离子束蚀刻(IBE)或使用氟碳化合物或氯碳化合物的反应性离子蚀刻(RIE)，其中该图案具有从一硬掩模顶表面延伸到该第一堆叠层的一顶表面的一侧壁；以及
(c)在该第一堆叠层中形成一图案，该第一堆叠层的一侧壁与该硬掩模层中的该侧壁形成一连续表面，并且延伸到该第一电极的一顶表面，其中该第一堆叠层中的该图案通过一第二蚀刻步骤产生，该第二蚀刻步骤包括以一第一流速由氧气以及一第二流速由一氧化剂所产生的离子或等离子体，该氧化剂是一种或多种选自：甲醇、乙醇、氨、N2O、H2O2、H2O以及CO的化学品，其中该第二流速大于该第一流速。
2.如权利要求1所述的方法，其中该第二蚀刻步骤更包括一稀有气体的一流速，该稀有气体为Ar、Kr、Ne及Xe其中之一。
3.如权利要求1所述的方法，其中更包括一挥发步骤，以在该第二蚀刻步骤之后去除该第一堆叠侧壁上的挥发性残留物。
4.如权利要求3所述的方法，其中该挥发步骤为包括稀有气体及射频(RF)或直流(DC)功率的离子束蚀刻或等离子体溅射蚀刻。
5.如权利要求4所述的方法，其中在该挥发步骤期间的该离子束蚀刻或等离子体溅射蚀刻产生稀有气体离子或等离子体，上述稀有气体离子或等离子体以0°到90°的穿透角定向以进行该离子束蚀刻，或垂直于该第一电极的一顶表面以进行该等离子体溅射蚀刻。
6.如权利要求3所述的方法，其中该挥发步骤包括约50℃至450℃之间的温度的热处理。
7.如权利要求1所述的方法，其中在该第二蚀刻步骤中，离子及等离子体的方向大抵垂直该第一电极的该顶表面。
8.如权利要求1所述的方法，其中该第二蚀刻步骤中的离子及等离子体是通过600至3000瓦的射频功率产生。
9.如权利要求5所述的方法，其中该挥发步骤更包括稀有气体的流速或氧气及稀有气体的流速。
10.如权利要求1所述的方法，其中该第二流速至少比该第一流速大7.5倍。
11.一种蚀刻磁性穿隧结(MTJ)堆叠层的方法，包括：
(a)在一第一电极上提供一磁性穿隧结堆叠层，其中该磁性穿隧结堆叠层包括最上层的一硬掩模层，以及一第一堆叠层，包括一参考层、一自由层以及位于该参考层与该自由层之间的一穿隧阻障层；
(b)通过一第一蚀刻工艺在该硬掩模层中形成一图案，该第一蚀刻工艺为使用稀有气体的离子束蚀刻(IBE)或使用氟碳化合物或氯碳化合物的反应性离子蚀刻(RIE)，其中该图案具有从一硬掩模顶表面延伸到该第一堆叠层的一顶表面的一侧壁；以及
(c)在该第一堆叠层中形成一图案，该第一堆叠层的一侧壁与该硬掩模层中的该侧壁形成一连续表面，并且延伸到该第一电极的一顶表面，其中该第一堆叠层中的该图案通过一工艺顺序产生，包括：
(1)第一步骤，其为使用稀有气体的离子束蚀刻；以及
(2)第二步骤，其为化学处理，将该第一步骤期间在该连续表面上形成的非挥发性残留物转化为挥发性残留物。
12.如权利要求11所述的方法，更包括在该化学处理之后执行一挥发步骤以去除在该连续表面上的该挥发性残留物。
13.如权利要求12所述的方法，其中该挥发步骤包括使用稀有气体及功率小于100瓦的射频功率的第二离子束蚀刻或等离子体溅射蚀刻步骤。
14.如权利要求12所述的方法，其中该挥发步骤包括在约50℃至450℃之间的温度下进行热处理以及将氧气导入一腔室中的一或两者。
15.如权利要求11所述的方法，其中该化学处理包括甲醇、乙醇、NH3及CO的一或多者。
16.如权利要求15所述的方法，其中该化学处理更包括氧气。
17.如权利要求11所述的方法，其中该第二步骤更包括添加稀有气体及温度在25℃至150℃范围内以去除该挥发性残留物。
18.如权利要求15所述的方法，其中该化学处理更包括具有约100至800瓦的射频功率的反应性离子蚀刻条件以产生等离子体。
19.一种蚀刻磁性穿隧结(MTJ)堆叠层的方法，包括：
(a)在一第一电极上提供一磁性穿隧结堆叠层，其中该磁性穿隧结堆叠层包括最上层的一硬掩模层，以及一第一堆叠层，包括一参考层、一自由层以及位于该参考层与该自由层之间的一穿隧阻障层；
(b)通过一第一蚀刻工艺在该硬掩模层中形成一图案，该第一蚀刻工艺为使用稀有气体的离子束蚀刻(IBE)或使用氟碳化合物或氯碳化合物的反应性离子蚀刻(RIE)，其中该图案具有从一硬掩模顶表面延伸到该第一堆叠层的一顶表面的一侧壁；以及
(c)在该第一堆叠层中形成一图案，该第一堆叠层的一侧壁与该硬掩模层中的该侧壁形成一连续表面，并且延伸到该第一电极的一顶表面，其中该第一堆叠层中的该图案通过具有多个反应性离子蚀刻条件的一第二蚀刻步骤产生，该第二蚀刻步骤包括一第一流速的氧气，一第二流速的一氧化剂，该氧化剂是一种或多种甲醇、乙醇、氨、N2O、H2O2、H2O及CO，以及一第三流速的一稀有气体，其中该第二流速大抵大于该第一流速，以及该的流速大抵大于该第二流速。
20.如权利要求19所述的方法，更包括在该第二蚀刻步骤之后执行一挥发步骤以去除该第一堆叠侧壁上的挥发性残留物，其中该挥发步骤包括使用稀有气体的离子束蚀刻或等离子体溅射蚀刻。
21.如权利要求19所述的方法，更包括在该第二蚀刻步骤之后执行一挥发步骤，其中该挥发步骤包括在50℃至450℃范围内的温度。
22.如权利要求20所述的方法，其中上述离子束蚀刻或等离子体溅射蚀刻更包括导入氧气与该稀有气体。
CN201880080750.0A 2017-12-28 2018-12-07 在有/无稀有气体的磁性穿隧结(mtj)蚀刻过程中将氧化剂导入至甲醇以改善磁性穿隧结(mtj)性能 Pending CN111630674A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/856,129 US10153427B1 (en) 2017-12-28 2017-12-28 Magnetic tunnel junction (MTJ) performance by introducing oxidants to methanol with or without noble gas during MTJ etch
US15/856,129 2017-12-28
PCT/US2018/064423 WO2019133221A2 (en) 2017-12-28 2018-12-07 Improved magnetic tunnel junction (mtj) performance by introducing oxidants to methanol with or without noble gas during mtj etch

Publications (1)

Publication Number Publication Date
CN111630674A true CN111630674A (zh) 2020-09-04

Family

ID=64535945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880080750.0A Pending CN111630674A (zh) 2017-12-28 2018-12-07 在有/无稀有气体的磁性穿隧结(mtj)蚀刻过程中将氧化剂导入至甲醇以改善磁性穿隧结(mtj)性能

Country Status (5)

Country Link
US (1) US10153427B1 (zh)
KR (1) KR102400371B1 (zh)
CN (1) CN111630674A (zh)
DE (1) DE112018005779B4 (zh)
WO (1) WO2019133221A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142420A1 (zh) * 2022-01-28 2023-08-03 北京超弦存储器研究院 半导体器件及其制造方法、电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815948B (zh) 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法
US20210234091A1 (en) * 2020-01-24 2021-07-29 Applied Materials, Inc. Magnetic memory and method of fabrication
US11778921B2 (en) 2020-12-21 2023-10-03 International Business Machines Corporation Double magnetic tunnel junction device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346732B1 (en) 1999-05-14 2002-02-12 Kabushiki Kaisha Toshiba Semiconductor device with oxide mediated epitaxial layer
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6635496B2 (en) 2001-10-12 2003-10-21 Infineon Technologies, Ag Plate-through hard mask for MRAM devices
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
JP4111274B2 (ja) 2003-07-24 2008-07-02 キヤノンアネルバ株式会社 磁性材料のドライエッチング方法
US6984529B2 (en) 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7001783B2 (en) 2004-06-15 2006-02-21 Infineon Technologies Ag Mask schemes for patterning magnetic tunnel junctions
US7169654B2 (en) 2004-11-15 2007-01-30 Freescale Semiconductor, Inc. Method of forming a semiconductor device
US7205164B1 (en) * 2005-01-19 2007-04-17 Silicon Magnetic Systems Methods for fabricating magnetic cell junctions and a structure resulting and/or used for such methods
US7471445B2 (en) 2005-11-29 2008-12-30 Spatial Photonics, Inc. Fast-response micro-mechanical devices
US8450119B2 (en) 2006-03-17 2013-05-28 Magic Technologies, Inc. Magnetic tunnel junction patterning using Ta/TaN as hard mask
US7696551B2 (en) 2007-09-20 2010-04-13 Magic Technologies, Inc. Composite hard mask for the etching of nanometer size magnetic multilayer based device
KR100943860B1 (ko) 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8125040B2 (en) 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
US7863060B2 (en) * 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
US8722543B2 (en) 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
JP5417367B2 (ja) * 2011-03-22 2014-02-12 株式会社東芝 磁気メモリの製造方法
JP2013012546A (ja) 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
US8716072B2 (en) 2011-07-25 2014-05-06 International Business Machines Corporation Hybrid CMOS technology with nanowire devices and double gated planar devices
JP5575198B2 (ja) * 2012-09-25 2014-08-20 株式会社東芝 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置
US9166154B2 (en) 2012-12-07 2015-10-20 Avalance Technology, Inc. MTJ stack and bottom electrode patterning process with ion beam etching using a single mask
US9275713B2 (en) 2013-01-17 2016-03-01 Yimin Guo Magnetoresistive element and method of manufacturing the same
US9899227B2 (en) 2013-02-20 2018-02-20 Lam Research Corporation System, method and apparatus for ion milling in a plasma etch chamber
US9269894B2 (en) 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
JP6460853B2 (ja) * 2015-03-12 2019-01-30 東京エレクトロン株式会社 磁性層をエッチングする方法
US9887350B2 (en) 2015-05-31 2018-02-06 Headway Technologies, Inc. MTJ etching with improved uniformity and profile by adding passivation step
US9362490B1 (en) 2015-07-09 2016-06-07 Rongfu Xiao Method of patterning MTJ cell without sidewall damage
KR102575405B1 (ko) * 2016-12-06 2023-09-06 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US10522749B2 (en) 2017-05-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10043851B1 (en) 2017-08-03 2018-08-07 Headway Technologies, Inc. Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142420A1 (zh) * 2022-01-28 2023-08-03 北京超弦存储器研究院 半导体器件及其制造方法、电子设备

Also Published As

Publication number Publication date
US10153427B1 (en) 2018-12-11
WO2019133221A3 (en) 2019-09-19
KR20200093053A (ko) 2020-08-04
KR102400371B1 (ko) 2022-05-23
DE112018005779T5 (de) 2020-08-20
WO2019133221A2 (en) 2019-07-04
DE112018005779B4 (de) 2024-08-29

Similar Documents

Publication Publication Date Title
US11316103B2 (en) Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10043851B1 (en) Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
KR102330561B1 (ko) 비에칭 자기 정렬 자석 터널 접합(mtj) 디바이스 구조물
US11088320B2 (en) Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices
KR102400371B1 (ko) 자기터널접합(mtj) 에칭 중에 희가스의 유무에 관계 없이 산화제를 메탄올에 도입하는 것에 의한 mtj 성능 개선
CN111566831B (zh) 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻
US10921707B2 (en) Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity
US20200052196A1 (en) Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process
KR102222613B1 (ko) 모멘트 향상에 의한 자기 랜덤 액세스 메모리(mram)를 위한 개선된 자기 층
KR102342469B1 (ko) 패터닝된 자기 터널 접합으로부터의 측벽 재료의 고온 휘발화
US20190392879A1 (en) MAGNETIC MEMORY ELEMENT HAVING MgO ISOLATION LAYER

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200904