TWI699913B - 磁通道接面結構與其製造方法 - Google Patents

磁通道接面結構與其製造方法 Download PDF

Info

Publication number
TWI699913B
TWI699913B TW108136992A TW108136992A TWI699913B TW I699913 B TWI699913 B TW I699913B TW 108136992 A TW108136992 A TW 108136992A TW 108136992 A TW108136992 A TW 108136992A TW I699913 B TWI699913 B TW I699913B
Authority
TW
Taiwan
Prior art keywords
layer
spacer
hard mask
mtj
sidewall
Prior art date
Application number
TW108136992A
Other languages
English (en)
Other versions
TW202017216A (zh
Inventor
楊毅
沈冬娜
郁仁 王
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017216A publication Critical patent/TW202017216A/zh
Application granted granted Critical
Publication of TWI699913B publication Critical patent/TWI699913B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

將磁通道接面（magnetic tunneling junction, MTJ）堆疊沉積在底電極上。將頂電極層和硬遮罩沉積在MTJ堆疊上。蝕刻未被硬遮罩覆蓋的頂電極層。之後，將第一間隔物層沉積在圖案化的頂電極層和硬遮罩上。第一間隔物層在水平表面上被蝕去，留下在圖案化的頂電極層的側壁上的第一間隔物。蝕刻未被硬遮罩及第一間隔物覆蓋的自由層。之後，在圖案化的先前層上沉積後續間隔物層的步驟，在水平表面上蝕去後續間隔物層，在圖案化的先前層的側壁上留下後續間隔物層，之後重複蝕刻未被硬遮罩及後續間隔物覆蓋的接續層（next layer），直到已經蝕刻完MTJ堆疊的所有層以完成MTJ結構。

Description

磁通道接面結構與其製造方法
本申請有關磁通道堆疊（magnetic tunneling junctions, MTJ）的一般領域，更詳細而言，有關用於形成MTJ結構的蝕刻方法。
磁阻式隨機存取記憶器（magnetoresistive random-access memory, MRAM）裝置的製造通常涉及一系列製程步驟，在這些步驟中，沉積許多金屬層和介電層，然後圖案化以形成磁阻堆疊以及用於電性連接的電極。為了定義每個MRAM裝置中的MTJ，通常涉及精確的圖案化步驟，包括微影和反應離子蝕刻（reactive ion etching, RIE）、離子束蝕刻（ion beam etching, IBE）或其組合。在RIE期間，高能離子垂直去除未被光阻遮蓋的區域的材料，從而分離一個MTJ元件與另一個MTJ元件。
但是，高能離子還會與未去除的材料、氧氣、水分和其他化學物質發生橫向反應，從而導致側壁損壞並降低裝置性能。為了解決這個問題，利用不同氣體電漿，例如Ar和Xe的純物理蝕刻技術，例如RIE或IBE被應用以蝕刻MTJ堆疊。然而，由於具有非揮發性，MTJ和底電極中經過物理蝕刻的導電材料，會形成一條貫穿通道阻障的連續路徑，從而導致裝置短路。此外，在MTJ的物理蝕刻過程中，可能會再沉積一層並與周圍的層混合在一起，從而降低裝置性能 因此，未來低於60nm的MRAM產品需要一種克服這些缺陷的新方法。
許多參考文獻教示形成MTJ的多步驟蝕刻方法，包括U.S. Patents 9,793,126 (Dhindsa et al)、9,722,174 (Nagel et al)、8,883,520 (Satoh et al)和9,269,893 (Lu et al)。U.S. Patents 9,570,670 (Park et al)和8,642,358 (Lee)教示利用間隔物蝕刻。所有這些參考文獻均與本揭露不同。
本揭露的目的是提供一種改良的形成MTJ結構的方法。
本揭露的另一個目的是提供一種形成MTJ裝置的方法，沒有在MTJ側壁上金屬再沉積或與另一MTJ層相互混合而使通道阻障短路的現象。
根據本揭露的目的，實現一種用於蝕刻MTJ結構的方法。將MTJ堆疊沉積在底電極上，其中MT堆疊包括至少一個第二釘扎（pinned）層、一個第一釘扎層在第二釘扎層上、一個阻障層在第一釘扎層上和一個自由層在阻障層上。將頂電極層沉積在MTJ堆疊上。將硬遮罩沉積在頂電極層上。蝕刻未被硬遮罩覆蓋的頂電極層。之後，將第一間隔物層沉積在圖案化的頂電極層和硬遮罩上。第一間隔物層在水平表面上被蝕去，留下在圖案化的頂電極層的側壁上的第一間隔物。蝕刻未被硬遮罩及第一間隔物覆蓋的自由層。之後，在圖案化的先前層上沉積後續間隔物層的步驟，在水平表面上蝕去後續間隔物層，在圖案化的先前層的側壁上留下後續間隔物層，之後重複蝕刻未被硬遮罩及後續間隔物覆蓋的接續層（next layer），直到已經蝕刻完MTJ堆疊的所有層以完成MTJ結構。
在本揭露的製程中，MTJ圖案化被分為不同步驟。每個步驟包括物理蝕刻一個MTJ層、沉積間隔物層、部分蝕刻間隔物層、以及使用剩餘的間隔物層作為硬遮罩對接續層（next layer）進行物理蝕刻。由於間隔物層的保護，任何金屬再沉積都不能與周圍的層接觸，避免通道阻障上的導電路徑以及與不同MTJ層的混合。因此，消除與電性短路或裝置性能下降相關的問題。這將發揮這類蝕刻全部的潛能，這類蝕刻被認為造成的損壞較小，但受到這些缺陷的限制。此方法對於高密度60nm以下MRAM裝置特別有用，其中對於較小尺寸的MRAM晶片，MTJ側壁上的化學損傷和再沉積變得非常嚴重。
在典型的MTJ製程中，整個MTJ堆疊是藉由單一步驟蝕刻，藉由化學RIE、或物理Ar RIE或IBE進行圖案化。因此，它會在MTJ側壁上造成化學損傷或物理短路/混合。在本揭露的製程中，我們首先藉由物理蝕刻來蝕刻一個MTJ層，用間隔物覆蓋其側壁，然後使用間隔物作為硬遮罩，藉由物理蝕刻再次蝕刻接續層。對每一層重複這些製程，可以圖案化MTJ堆疊而不會出現那些問題。
現在參考第1-8圖，將詳細描述本揭露的新穎方法。現在更詳細參考第1圖，顯示形成在未示出的基板上的底電極10。現在，將層沉積在底電極上以形成磁通道接面。例如，沉積釘扎層-2 12、釘扎層-1 14、通道阻障層16和自由層18。可能存在一層或多層釘扎層、阻障層和/或自由層。金屬硬遮罩20，例如Ta、TaN、Ti、TiN、W、Cu、Mg、Ru、Cr、Co、Fe、Ni或它們的合金，在MTJ堆疊的頂部沉積至10-100nm厚度，厚度≥50nm較佳。
硬遮罩將作為頂電極。最後，將例如SiO 2、SiN、SiON、SiC或SiCN的介電質硬遮罩材料22沉積到頂電極20上，厚度≥20nm。藉由248nm微影圖案化光阻，例如以形成尺寸d1為約70-80nm，並且高度≥200nm的光阻柱狀圖案24。
現在。如第2圖中繪示，藉由氟碳基電漿例如單獨的CF 4或CHF 3，或與Ar和N 2混合以蝕刻介電質硬遮罩22。可以添加氧氣以將柱尺寸從50-60nm減小到30-40nm。接下來，藉由Ar或Xe RIE或IBE蝕刻頂電極20，形成30-40nm的柱尺寸d2。由於物理蝕刻的性質，因此沒有化學損傷，而僅在介電質和金屬硬遮罩的側壁上有一導電金屬再沉積26的薄層。
由具有低離子濺射產率的介電材料，例如SiN、C、TaC或金屬氧化物製成的間隔物28，藉由化學氣相沉積（chemical vapor deposition, CVD）、物理氣相沉積（physical vapor deposition, PVD)或原子層沉積（atomic layer deposition,  ALD)原位或異位沉積在圖案化金屬和介電質硬遮罩上，其厚度d3為5-30nm。
接著，如第3圖中顯示，藉由RIE將間隔物28在水平表面上的部分蝕去，僅將間隔物物28留在側壁上。取決於用於間隔物的材料，此步驟可以用不同的電漿。例如，如果間隔物是C，則可以施加O 2電漿。對於TaC或SiN，可以使用例如CF 4的氟碳或例如Cl 2的鹵素。對於金屬氧化物，可以單獨使用鹵素，例如Cl 2，或與BCl 3混合。
現在，如第4圖中顯示，使用留在金屬硬遮罩側壁上的間隔物28作為自對準硬遮罩，藉由例如Ar或Xe RIE或IBE的物理蝕刻來蝕刻自由層。在相同的物理蝕刻條件下，該間隔物的蝕刻速率≤自由層或任何後續蝕刻層的1/5。藉此，可以避免化學損傷，而僅在圍繞金屬硬遮罩側壁的間隔物上產生導電金屬再沉積30的薄層。更重要的是，由於間隔物（28）的分離，蝕刻自由層產生的再沉積30不與金屬硬遮罩20或其再沉積26接觸。
由Al 2O 3、SiON或SiN製成，具有5-30nm厚度d6的封裝層31，藉由CVD、PVD或ALD原位或異位沉積以保護自由層。此封裝層是必需的，因為自由層對氧氣、濕氣和其他化學物質特別敏感，尤其是在高溫製程期間。僅在自由層上需要封裝層，而在後續層上則不需要。
接著，後續間隔物層32沉積在封裝層31上。間隔物層材料可以與封裝層不同或相同，這取決於所使用的材料。例如，如果將SiN用作封裝層，則封裝層既可以作為封裝層又可以作為後續間隔物層32。其他材料可能不能這麼做。如第4圖中所示，蝕刻封裝層31和間隔物層32兩者以去除水平表面上的材料，並且僅在側壁上保留封裝層和間隔物層。
藉由隨後的通道阻障、釘扎層-1和釘扎層-2重複間隔物沉積、間隔物部分蝕刻和物理蝕刻步驟，可以逐步定義MTJ，而不會連接每個步驟所產生的金屬再沉積，並且避免一層與另一層混合。其顯示在剩餘的圖中。
第5圖顯示用於蝕刻通道阻障層16的部分蝕刻的間隔物32，和在通道阻障側壁上的金屬再沉積34，其藉由間隔物32與先前的再沉積30分離。然後，沉積並部分蝕刻間隔物材料36以形成具有5-30nm厚度d8的間隔物36。
第6圖顯示用於蝕刻第一釘扎層14的部分蝕刻的間隔物36和在第一釘扎層側壁上的金屬再沉積38，其藉由間隔物36與先前的再沉積34分離。沉積並部分蝕刻間隔物材料以形成具有5-30nm厚度d10的間隔物40。
第7圖顯示用於蝕刻第二釘扎層12的部分蝕刻的間隔物40和在第二釘扎層側壁上的金屬再沉積42，其藉由間隔物40與先前的再沉積38分離。第7圖中的圓圈45顯示金屬側壁再沉積材料26、20、24、28和42，它們都藉由介電質彼此分離，因此沒有短路的可能性。
每層的大小在很大程度上取決於用作硬遮罩的間隔物側壁的厚度，該厚度由較早的間隔物沉積厚度和部分蝕刻條件決定。藉由調整這些參數，可以根據裝置設計精確控制每一層的大小。我們可以在自由層的側壁上創建10-30nm的較厚間隔物層，以便之後定義通道阻障和釘扎層的d7、d9、d11尺寸為50-60nm，大於40-50nm的自由層尺寸d5。這對於小元件尺寸的裝置尤其重要，因為它允許強大的釘扎強度、增加能障並減小開關電流。對於釘扎層蝕刻，由於間隔物層在物理蝕刻下的超低消耗率，因此可以在釘扎層-1的側壁上使用非常薄的間隔物（5-10nm）來定義釘扎層-2。這將確保在物理蝕刻期間這兩個釘扎層不會相互混合，仍具有相似的尺寸，從而穩定它們的釘扎強度。
最後，如第8圖中繪示，整個裝置可以填充介電質46，並藉由化學機械拋光（chemical mechanical polishing, CMP）進行平坦化，例如暴露下面的頂電極20，以金屬連接層48完成整個MTJ製造過程。
第8圖中完成的MTJ結構包括至少一個在底電極10上的釘扎層12/14、阻障層16和在釘扎層12/14上的第一側壁間隔物36，在阻障層上的自由層18和第二側壁間隔物32，在自由層上的金屬硬遮罩20和第三側壁間隔物28，以及在自由層上的頂電極48。任何釘扎層側壁上的第一金屬再沉積42/38，和任何上述阻障層側壁上的第二金屬再沉積34，藉由第一側壁間隔物36分離，第二金屬再沉積34，和任何自由層側壁上的第三金屬再沉積30，藉由第二側壁間隔物32分離，以及第三金屬再沉積30，和任何金屬硬遮罩側壁上的第四金屬再沉積26，藉由第三側壁間隔物28分離。
總結來說，本揭露的方法採用間隔物以防止物理蝕刻引起在通道阻障上的金屬再沉積和MTJ相互混合。因此，它解決與此種蝕刻有關的最大問題。因此，它可能取代廣泛使用的化學RIE蝕刻，其不可避免地在MTJ側壁上造成化學損傷。此製程將用於尺寸小於60nm的MRAM晶片，因為與化學損壞的側壁以及從MTJ堆疊和底電極再沉積有關的問題，對於較小尺寸的MRAM晶片而言，將變得非常嚴重。
以上繪示與描述本揭露較佳的實施例，在本揭露所屬技術領域中具有通常知識者應理解，在不悖離本揭露的精神與權利要求下，可作各種的更動。
10 ~      底電極 12 ~      釘扎層-2 14 ~      釘扎層-1 16 ~      通道阻障層 18 ~      自由層 20 ~      硬遮罩/頂電極 22 ~      介電質硬遮罩 24 ~      光阻柱狀圖案 26/30/34/38/42 ~ 金屬再沉積 28/32/36/40 ~ 間隔物 31 ~      封裝層 45 ~      圓圈 46 ~      介電質 48 ~      金屬連接層 d1/d2/d5/d7/d9/d11 ~ 尺寸 d3/d6/d8/d10 ~ 厚度
構成本說明書實質部分的附圖，顯示為： 第1-8圖係根據本揭露的較佳實施例繪示代表步驟的剖面圖。
10 ~      底電極 12 ~      釘扎層-2 14 ~      釘扎層-1 16 ~      通道阻障層 18 ~      自由層 20 ~      硬遮罩/頂電極 26/30/34/38/42 ~ 金屬再沉積 28/32/36/40 ~ 間隔物 31 ~      封裝層 46 ~      介電質 48 ~      金屬連接層

Claims (10)

  1. 一種製造磁通道接面(magnetic tunneling junction,MTJ)結構的方法，包括：在一底電極上沉積一MTJ堆疊，其中上述MTJ堆疊包括至少一釘扎層於上述底電極上、一阻障層於上述釘扎層上和一自由層於上述阻障層上；在上述MTJ堆疊上沉積一頂電極層；在上述頂電極層上形成一硬遮罩；第一蝕刻未被上述硬遮罩覆蓋的上述頂電極層；之後在圖案化的上述頂電極層和上述硬遮罩上沉積一第一間隔物層，並在水平表面上蝕去上述第一間隔物層，在圖案化的頂電極層的側壁上留下第一間隔物；之後第二蝕刻未被上述硬遮罩和上述第一間隔物覆蓋的上述自由層；及之後重複在圖案化的先前層和上述硬遮罩上沉積後續間隔物層，並在水平表面上蝕去上述後續間隔物層，在上述圖案化的先前層的側壁上留下後續間隔物層，之後第三刻蝕未被上述硬遮罩和上述後續間隔物覆蓋的一接續(next)層，直到上述MTJ堆疊的所有層均已被蝕刻以完成上述MTJ結構。
  2. 如申請專利範圍第1項所述之製造MTJ結構的方法，其中上述頂電極層包括Ta、TaN、Ti、TiN、W、Cu、Mg、Ru、Cr、Co、Fe、Ni或它們的合金，並且上述硬遮罩包括SiO2、 SiN、SiON、SiC或SiCN，其中在上述第一蝕刻上述頂電極層之前，上述硬遮罩被氟碳基的電漿蝕刻。
  3. 如申請專利範圍第1或2項所述之製造MTJ結構的方法，更包括：在上述自由層上沉積一後續間隔物層之前，在上述自由層上沉積一封裝層，其中上述封裝層包括厚度為5-30nm的Al2O3、SiON或SiN；及在水平表面上蝕去上述後續間隔物層和上述封裝層，並在上述自由層的側壁上留下後續間隔物。
  4. 如申請專利範圍第1項所述之製造MTJ結構的方法，其中上述第一、第二和第三蝕刻包括一Ar、或Xe RIE或IBE蝕刻。
  5. 如申請專利範圍第1或2項所述之製造MTJ結構的方法，其中上述MTJ堆疊的側壁沒有化學損傷，且其中在上述第一蝕刻之後，在上述頂電極的上述側壁上形成一第一導電金屬再沉積層。
  6. 如申請專利範圍第5項所述之製造MTJ結構的方法，其中對上述MTJ堆疊的側壁沒有化學損傷，且其中在每次上述第二和第三蝕刻之後，在上述第一或後續間隔物上形成一後續導電金屬再沉積層，在上述第一導電金屬再沉積層和上述後續導電金屬再沉積層中的任何一層之間沒有接觸，因為它們被上述第一間隔物和上述後續間隔物隔開。
  7. 如申請專利範圍第1或2項所述之製造MTJ結構的方法，其中上述沉積上述第一或後續間隔物層包括沉積一具有低離子濺射產率的介電材料，上述介電材料包括SiN、碳、TaC或金屬氧化物，藉由原位或異位的化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)或原子層沉積(atomic layer deposition,ALD)以達5-30奈米的厚度。
  8. 如申請專利範圍第1項所述之製造MTJ結構的方法，其中上述間隔物的蝕刻速率
    Figure 108136992-A0305-02-0012-1
    上述自由層或任何上述接續層的蝕刻速率的1/5。
  9. 一種製造磁通道接面(magnetic tunneling junction,MTJ)結構的方法，包括：在一底電極上沉積一MTJ堆疊，其中上述MTJ堆疊包括至少一第二釘扎層、一第一釘扎層於上述第二釘扎層上、一阻障層於上述第一釘扎層上和一自由層於上述阻障層上；在上述MTJ堆疊上沉積一頂電極層；在上述頂電極層上形成一硬遮罩；第一蝕刻未被上述硬遮罩覆蓋的上述頂電極層；之後在圖案化的上述頂電極層和上述硬遮罩上沉積一第一間隔物層，並在水平表面上蝕刻上述第一間隔物層，在圖案化的頂電極層的側壁上留下第一間隔物；之後第二蝕刻未被上述硬遮罩和上述第一間隔物覆蓋的上述自 由層；及之後在上述自由層上沉積一封裝層；及之後重複在圖案化的先前層和上述硬遮罩上沉積後續間隔物層，並在水平表面上蝕刻上述後續間隔物層，在上述圖案化的先前層的側壁上留下後續間隔物層，之後第三刻蝕未被上述硬遮罩和上述後續間隔物覆蓋的一接續(next)層，直到上述MTJ堆疊的所有層均已被蝕刻以完成上述MTJ結構。
  10. 一種磁通道接面(magnetic tunneling junction,MTJ)結構，包括：至少一釘扎層，在一底電極上；一阻障層和第一側壁間隔物，在上述釘扎層上；一自由層和第二側壁間隔物，在上述阻障層上；一金屬硬遮罩和第三側壁間隔物，在上述自由層上；及一頂電極，在上述自由層上，其中上述釘扎層側壁上任何的第一金屬再沉積和上述阻障層側壁上任何的第二金屬再沉積，被上述第一側壁間隔物分隔，上述第二金屬再沉積和上述自由層側壁上任何的第三金屬再沉積，被上述第二側壁間隔物分隔，以及上述第三金屬再沉積和上述金屬硬遮罩側壁上任何的第四金屬再沉積，被上述第三側壁間隔物分隔。
TW108136992A 2018-10-16 2019-10-15 磁通道接面結構與其製造方法 TWI699913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/161,139 2018-10-16
US16/161,139 US10516102B1 (en) 2018-10-16 2018-10-16 Multiple spacer assisted physical etching of sub 60nm MRAM devices

Publications (2)

Publication Number Publication Date
TW202017216A TW202017216A (zh) 2020-05-01
TWI699913B true TWI699913B (zh) 2020-07-21

Family

ID=68979602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136992A TWI699913B (zh) 2018-10-16 2019-10-15 磁通道接面結構與其製造方法

Country Status (5)

Country Link
US (3) US10516102B1 (zh)
KR (1) KR102230436B1 (zh)
CN (1) CN111063797B (zh)
DE (1) DE102019124340A1 (zh)
TW (1) TWI699913B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516102B1 (en) * 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices
CN113113532A (zh) * 2020-01-10 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11972785B2 (en) 2021-11-15 2024-04-30 International Business Machines Corporation MRAM structure with enhanced magnetics using seed engineering

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201143180A (en) * 2010-03-29 2011-12-01 Qualcomm Inc Fabricating a magnetic tunnel junction storage element
TW201304070A (zh) * 2011-07-01 2013-01-16 Toshiba Kk 磁阻元件及其製造方法
TW201537743A (zh) * 2014-03-07 2015-10-01 Applied Materials Inc 形成磁性穿隧接面的方法
TW201603016A (zh) * 2014-03-28 2016-01-16 英特爾股份有限公司 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術
TW201712909A (zh) * 2015-06-25 2017-04-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體單元及磁阻式隨機存取記憶體單元之形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
KR101870873B1 (ko) 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
US8574928B2 (en) * 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
US8883520B2 (en) 2012-06-22 2014-11-11 Avalanche Technology, Inc. Redeposition control in MRAM fabrication process
KR101998676B1 (ko) 2012-07-20 2019-07-10 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
KR20150037047A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9269894B2 (en) * 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US9269893B2 (en) 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9722174B1 (en) 2014-10-01 2017-08-01 Everspin Technologies, Inc. Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices
US9559294B2 (en) * 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US10644229B2 (en) * 2015-09-18 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US9978934B2 (en) * 2015-10-30 2018-05-22 Veeco Instruments Inc. Ion beam etching of STT-RAM structures
US10483460B2 (en) * 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
US9502640B1 (en) * 2015-11-03 2016-11-22 International Business Machines Corporation Structure and method to reduce shorting in STT-MRAM device
US9871195B1 (en) * 2017-03-22 2018-01-16 Headway Technologies, Inc. Spacer assisted ion beam etching of spin torque magnetic random access memory
US10283700B2 (en) * 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10854809B2 (en) * 2017-12-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. STT-MRAM heat sink and magnetic shield structure design for more robust read/write performance
US10367139B2 (en) * 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10516102B1 (en) 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201143180A (en) * 2010-03-29 2011-12-01 Qualcomm Inc Fabricating a magnetic tunnel junction storage element
TW201304070A (zh) * 2011-07-01 2013-01-16 Toshiba Kk 磁阻元件及其製造方法
TW201537743A (zh) * 2014-03-07 2015-10-01 Applied Materials Inc 形成磁性穿隧接面的方法
TW201603016A (zh) * 2014-03-28 2016-01-16 英特爾股份有限公司 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術
TW201712909A (zh) * 2015-06-25 2017-04-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體單元及磁阻式隨機存取記憶體單元之形成方法

Also Published As

Publication number Publication date
TW202017216A (zh) 2020-05-01
US20200411753A1 (en) 2020-12-31
KR102230436B1 (ko) 2021-03-24
US20200119264A1 (en) 2020-04-16
DE102019124340A1 (de) 2020-04-16
US11145809B2 (en) 2021-10-12
US10516102B1 (en) 2019-12-24
KR20200043291A (ko) 2020-04-27
US10770654B2 (en) 2020-09-08
CN111063797A (zh) 2020-04-24
CN111063797B (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
KR102353069B1 (ko) 언더 에칭된 mtj 셀을 물리적으로 분리하여 도전성 재 성막을 감소시키기 위한 자기 정렬 캡슐화 하드 마스크
TWI699913B (zh) 磁通道接面結構與其製造方法
US11856864B2 (en) Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode
US11121314B2 (en) Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US10680168B2 (en) Ion beam etching fabricated sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US11985905B2 (en) Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices
TWI720620B (zh) 磁性穿隧接面結構與其製造方法
US10756137B2 (en) MTJ patterning without etch induced device degradation assisted by hard mask trimming