CN113113532A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、位于衬底上的磁隧道结叠层结构，以及位于磁隧道结叠层结构上的第一盖帽材料层；对第一盖帽材料层进行第一刻蚀处理，形成盖帽层；在盖帽层的侧壁上形成第一侧墙层；对盖帽层和第一侧墙层露出的磁隧道结叠层结构进行第二刻蚀处理，形成磁隧道结单元。本发明实施例中，在第二刻蚀处理的过程中，第一侧墙层能够避免第二刻蚀处理对盖帽层的侧壁造成损伤；通常在第一刻蚀处理的过程中，还在盖帽层上形成第二电极层，在半导体结构工作时，盖帽层能够保护磁隧道结单元中的自由磁层不易受到第二电极层中载流子的影响，使得自由磁层的电子旋向稳定，使得磁隧道结单元具有良好的性能。

Description

半导体结构及其形成方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

磁性随机存取存储器(Magnetic Random Access Memory，MRAM)是一种非挥发性的磁性随机存储器，所谓“非挥发性”是指关掉电源后，仍可以保持记忆完整。MRAM器件拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且基本上可以无限次地重复写入，磁性随机存取存储器是一种“全动能”的固态存储器。因而，其应用前景非常可观，有望主导下一代存储器市场。

MRAM是一种包括MRAM单元阵列的存储器件，每一个该MRAM单元使用电阻值而非电荷存储数据位。每个MRAM单元包括磁隧道结(MTJ)单元，该磁隧道结(MTJ)单元的电阻可以被调整，以代表逻辑“0”或逻辑“1”。该MTJ单元包括固定磁层，隧穿势垒层以及磁自由层。该MTJ单元的电阻，可以通过改变该磁自由层的磁矩相对于固定磁层的方向被调整。特别的，当磁自由层的磁矩与固定磁层的磁矩平行的时候，该MTJ单元的电阻是低的，对应于逻辑0，反之，当该磁自由层的磁矩与固定磁层的磁矩不平行的时候，该MTJ单元的电阻是高的，对应于逻辑1。该MTJ单元在顶部和底部电极之间连接，并且可以检测到从一个电极到另一个流过该MTJ单元的电流，以确定电阻，进而确定逻辑状态。

磁隧道结(MTJ)中的隧道磁阻(TMR)效应是开发磁阻随机存取存储器(MRAM)，磁传感器和新型可编程逻辑器件的关键。

发明内容

本发明实施例解决的问题是提供一种半导体及其形成方法，提升半导体结构中磁隧道结单元的磁阻比，从而提升半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底上的磁隧道结叠层结构，以及位于所述磁隧道结叠层结构上的第一盖帽材料层；对所述第一盖帽材料层进行第一刻蚀处理，形成盖帽层；在所述盖帽层的侧壁上形成第一侧墙层；对所述盖帽层和第一侧墙层露出的磁隧道结叠层结构进行第二刻蚀处理，形成磁隧道结单元。

可选的，提供基底的步骤中，在所述衬底和所述磁隧道结叠层结构之间形成有第一电极材料层；所述半导体结构的形成方法还包括：形成所述磁隧道结单元后，采用各向异性的物理刻蚀工艺刻蚀所述第一电极材料层，形成第一电极层。

可选的，所述各向异性的物理刻蚀工艺包括离子束刻蚀工艺。

可选的，提供基底的步骤中，在所述衬底和所述磁隧道结叠层结构之间形成有第一电极材料层；在所述第一盖帽材料层上形成有刻蚀停止材料层；所述刻蚀停止材料层上形成有第二电极材料层；所述第一刻蚀处理的步骤包括：以所述刻蚀停止材料层顶部为刻蚀停止位置，刻蚀所述第二电极材料层，形成第二电极层；形成所述第二电极层后，以所述第一盖帽材料层的顶部为刻蚀停止位置，刻蚀所述刻蚀停止材料层，形成刻蚀停止层；以所述磁隧道结叠层结构的顶部为刻蚀停止位置，刻蚀所述第一盖帽材料层，形成所述盖帽层；所述第二刻蚀处理的步骤包括：刻蚀所述磁隧道结叠层结构的过程中，以所述第一电极材料层的顶部为刻蚀停止位置。

可选的，所述第一侧墙层的厚度为

至

可选的，所述第一侧墙层的材料包括氧化硅和氮氧化硅。

可选的，形成所述第一侧墙层的步骤包括：形成保形覆盖所述盖帽层以及所述盖帽层之间所述磁隧道结叠层结构的第一侧墙材料层；去除所述磁隧道结叠层结构上以及位于所述盖帽层正上方的所述第一侧墙材料层，剩余的位于所述盖帽层侧壁上的所述第一侧墙材料层作为第一侧墙层。

可选的，采用原子层沉积或者化学气相沉积工艺形成所述第一侧墙材料层。

可选的，所述第一刻蚀处理采用的是各向异性的反应离子刻蚀工艺。

可选的，所述第一刻蚀处理的工艺参数包括：反应气体包括碳氟气体或氯气，反应气体的流量为10sccm至200sccm，腔室压强为3mTorr至50mTorr。

可选的，所述第二刻蚀处理采用的是各向异性的反应离子刻蚀工艺。

可选的，离子束刻蚀工艺的工艺参数包括：刻蚀离子包括Ar、Kr、He和Xe中的一种或多种，离子束刻蚀方向与所述衬底表面法线的夹角小于30°，偏置电压为200V至1000V。

可选的，所述第一刻蚀处理的步骤中，形成所述第二电极层后，刻蚀所述刻蚀停止材料层前，在所述第二电极层的侧壁上形成第二侧墙层；形成所述盖帽层的过程中，刻蚀所述第二电极层和第二侧墙层露出的所述第一盖帽材料层，形成所述盖帽层。

可选的，所述第二侧墙层的材料包括：Ta、Cu、Au、TaN、TiN、Co和Pt中的一种或多种。

可选的，所述第二侧墙层的厚度为

至

可选的，所述半导体结构的形成方法还包括：形成所述第一电极层后；在所述盖帽层和磁隧道结单元的侧壁和顶面上形成第二盖帽材料层。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；位于所述衬底上多个分立的磁隧道结单元；盖帽层，位于所述磁隧道结单元上；第一侧墙层，位于所述盖帽层的侧壁上。

可选的，第二电极层，位于所述盖帽层上；所述第一侧墙层，还位于所述第二电极层的侧壁上。

可选的，所述第一侧墙层的厚度为

至

可选的，所述第一侧墙层的材料包括氧化硅和氮氧化硅。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例所提供的半导体结构的形成方法中，在对所述盖帽层和第一侧墙层露出的磁隧道结叠层结构进行第二刻蚀处理的过程中，所述第一侧墙层能够避免第二刻蚀处理对所述盖帽层的侧壁造成损伤；通常在所述第一刻蚀处理的过程中，在所述盖帽层上形成第二电极层，从而在半导体结构工作时，盖帽层能够更好的保护磁隧道结单元中的自由磁层不易受到第二电极层中载流子的影响，使得所述自由磁层中的电子旋向稳定。此外，在刻蚀所述磁隧道结叠层结构的过程中，通常会形成带有金属离子的聚合物杂质，第一侧墙层能够避免带有金属离子的聚合物杂质直接形成在所述盖帽层的侧壁上，使得带有金属离子的聚合物杂质不易将磁隧道结单元与外部进行导通，有利于提高所述磁隧道结单元的的磁阻比。综上，所述第一侧墙层能够使得磁隧道结单元具有良好的性能。

附图说明

图1和图2示出了一种半导体结构的形成方法中各个步骤对应的结构示意图；

图3至图10是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

目前所形成的半导体结构仍有性能不佳的问题。现结合一种半导体结构的结构示意图分析半导体结构性能不佳的原因。

图1和图2，示出了一种半导体结构的形成方法中各个步骤对应的结构示意图。

如图1所示，提供基底，所述基底包括介电层10(图中未示出)、位于所述介电层10上的第一电极材料层11、位于所述第一电极材料层11上的磁隧道结叠层结构12、位于所述磁隧道结叠层结构12上的盖帽材料层13、位于所述盖帽材料层13上的第二电极材料层14，以及位于所述第二电极材料层14上的掩膜层15，所述介电层10中具有互连结构16。

如图2所示，以所述掩膜层15(如图1所示)为掩膜刻蚀所述第二电极材料层14，形成第二电极层17；刻蚀所述盖帽材料层13，形成盖帽层18；刻蚀所述磁隧道结叠层结构12，形成磁隧道结单元19；刻蚀第一电极材料层11，形成第一电极层20。

通常以所述掩膜层15为掩膜，采用反应离子刻蚀工艺(reactive ion etching，RIE)进行所述刻蚀，刻蚀形成所述第二电极层17和盖帽层18后，刻蚀形成所述磁隧道结单元19和第一电极层20的过程中，所述盖帽层18的侧壁易受损伤，在半导体结构工作时，盖帽层18不能很好的避免磁隧道结单元19中的自由磁层(Free layer)，受到第二电极层17中载流子的影响，易导致所述自由磁层中的电子旋向发生改变。

此外，刻蚀所述第二电极材料层14以及隧道结叠层结构12的过程中，所述第二电极材料层14以及隧道结叠层结构12的侧壁上均易存在不稳固的带有金属离子的聚合物杂质(polymer)，所述带有金属离子的聚合物杂质沉积(Re-deposition)到盖帽层18的侧壁上，易将所述第二电极层17与磁隧道结单元19导通，所述带有金属离子的聚合物杂质沉积到所述磁隧道结单元19中的隧穿势垒层(tunneling layer)的侧壁上，易将所述磁隧道结单元19中的自由磁层(Free layer)和固定磁层(Pinning layer)导通，导致所述磁性随机存取存储器(MRAM)的电学性能较差。

为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括介电层、位于所述介电层上的磁隧道结叠层结构，以及位于所述磁隧道结叠层结构上的第一盖帽材料层；对所述第一盖帽材料层进行第一刻蚀处理，形成盖帽层；在所述盖帽层的侧壁上形成第一侧墙层；对所述盖帽层和第一侧墙层露出的磁隧道结叠层结构进行第二刻蚀处理，形成磁隧道结单元。

本发明实施例所提供的半导体结构的形成方法中，在对所述盖帽层和第一侧墙层露出的磁隧道结叠层结构进行第二刻蚀处理的过程中，所述第一侧墙层能够避免第二刻蚀处理对所述盖帽层的侧壁造成损伤；通常在所述第一刻蚀处理的过程中，在所述盖帽层上形成第二电极层，从而在半导体结构工作时，盖帽层能够更好的保护磁隧道结单元中的自由磁层不易受到第二电极层中载流子的影响，使得所述自由磁层中的电子旋向稳定。此外，在刻蚀所述磁隧道结叠层结构的过程中，通常会形成带有金属离子的聚合物杂质，第一侧墙层能够避免带有金属离子的聚合物杂质直接形成在所述盖帽层的侧壁上，使得带有金属离子的聚合物杂质不易将磁隧道结单元与外部进行导通，有利于提高所述磁隧道结单元的的磁阻比。综上，所述第一侧墙层能够使得磁隧道结单元具有良好的性能。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图10是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。

参考图3，提供基底，所述基底包括衬底100、位于所述衬底100上的磁隧道结叠层结构101，以及位于所述磁隧道结叠层结构101上的第一盖帽材料层102。

所述基底包括器件区I(cell area)和逻辑区II(logic area)，所述器件区I为后续形成磁隧道结(MTJ)单元提供工艺平台，所述逻辑区II用于隔离相邻所述器件区。

具体的，本实施例中，所述衬底100包括介电层。

本实施例中，所述介电层底部可以形成有晶体管、电阻结构以及导电结构等功能结构。其中，所述晶体管可以为NMOS晶体管和PMOS晶体管中的一种或两种，具体的，所述晶体管包括栅极结构、位于栅极结构两侧的源漏掺杂区等功能结构。

所述介电层用于实现以及介电层底部的器件与后续形成的磁隧道结单元之间的电隔离。

本实施例中，所述介电层的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)，有利于降低后段互连结构之间的寄生电容，进而有利于减小后段RC延迟。在其他实施例中，根据实际的工艺，所述介电层还可以为金属层间介电层(IMD)。

需要说明的是，所述介电层中形成有导电结构103。

导电结构103底端与所述介电层底部的所述晶体管中的源漏掺杂区连接，所述导电结构103的顶端用于与后续形成的磁隧道结单元的电连接。

本实施例中，所述导电结构103的材料为铜。在其他实施例中，所述导电结构的材料还可以为钴、钨等其他导电材料。

所述磁隧道结叠层结构101包括：固定磁材料层1011、位于所述固定磁材料层1011上的隧穿势垒材料层1012以及位于所述隧穿势垒材料层1012上的磁自由材料层1013。

所述磁隧道结叠层结构101为后续图形化，形成磁隧道结单元做准备。

所述固定磁材料层1011具有固定的磁方向。

具体的，所述固定磁材料层1011的材料包括：FeCoB、CoFeTa、NiFe和FePt中的一种或多种。本实施例中，所述固定磁材料层1011的材料包括FeCoB。

隧穿势垒材料层1012用于固定磁材料层1011和磁自由材料层1013之间的电隔离，同时在适当的条件下允许电子隧穿通过隧穿势垒材料层1012。

具体的，所述隧穿势垒材料层1012的材料包括MgO、AlO、AlN或AlON。本实施例中，所述隧穿势垒材料层1012的材料包括MgO。

所述磁自由材料层1013具有自由的磁取向，后续图形化所述磁隧道结叠层结构101，形成磁隧道结单元的过程中，图形化所述磁自由材料层1013，形成磁自由层，在磁隧道结单元工作时，通常使用自旋转移力矩(STT)效应来改变或切换磁自由层的磁化方向。

具体的，所述磁自由材料层1013的材料包括：FeCoB、CoFeTa、NiFe和FePt中的一种或多种。本实施例中，所述磁自由材料层1013的材料包括FeCoB。

所述第一盖帽材料层102为后续形成盖帽层做准备。

具体的，所述第一盖帽材料层102的材料包括MgO、AlO、AlN或AlON。本实施例中，所述第一盖帽材料层102的材料包括MgO。

提供基底的步骤中，在所述第一盖帽材料层102上形成有刻蚀停止材料层105，所述刻蚀停止材料层105上形成有第二电极材料层106。

所述第二电极材料层106为后续形成所述上电极(Top Electrode，TE)做准备。

本实施例中，所述第二电极材料层106的材料包括氮化钽(TaN)、钽(Ta)、钛(Ti)和氮化钛(TiN)中的一种或多种。本实施例中，所述第二电极材料层106为单层结构，所述第二电极材料层106的材料为钽。

在后续刻蚀所述第二电极材料层106，形成第二电极层的过程中，所述刻蚀停止材料层105的顶部起到刻蚀停止的作用。

具体的，所述刻蚀停止材料层105的材料包括：氧化硅、氮化硅、氮化钛和氮化钽中的一种或多种。本实施例中，刻蚀停止材料层105的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成刻蚀停止材料层105的工艺难度和工艺成本。

提供基底的步骤中，在所述衬底100和所述磁隧道结叠层结构101之间形成有第一电极材料层104。

第一电极材料层104为后续形成下电极(Bottom Electrode，BE)做准备。

本实施例中，所述第一电极材料层104的材料为氮化钽(TaN)、钽(Ta)、钛(Ti)和氮化钛(TiN)中的一种或多种。本实施例中，所述第一电极材料层104为单层结构，所述第一电极材料层104的材料为钽。

还需要说明的是，提供基底的步骤中，所述第二电极材料层106上形成有掩膜层107。所述掩膜层107作为后续刻蚀第一盖帽材料层102的刻蚀掩膜。

本实施例中，所述掩膜层107的材料包括氮化硅。其他实施例中，所述掩膜层的材料还可以包括氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅。

参考图4至图6，对所述第一盖帽材料层102进行第一刻蚀处理，形成盖帽层108(如图6所示)。

后续过程中，刻蚀所述固定磁材料层1011，形成所述固定磁层；刻蚀所述隧穿势垒材料层1012，形成隧穿势垒层；刻蚀所述磁自由材料层1013，形成磁自由层，所述固定磁层、隧穿势垒层以及所述磁自由层作为磁隧道结单元。在半导体结构工作时，盖帽层108，能够使得后续形成的磁自由层中的电子旋向，不易受到盖帽层108上的膜层结构中载流子的影响而发生改变。此外，还能使得磁场和电场被包含在磁自由层与固定磁层之间。

具体的，所述盖帽层108的材料包括MgO、AlO、AlN或AlON。本实施例中，所述盖帽层108的材料包括MgO。

本实施例中，所述第一刻蚀处理为干法刻蚀工艺。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述盖帽层108的形貌满足工艺需求。

具体的，所述干法刻蚀工艺包括各向异性的反应离子刻蚀工艺(reactive ionetching，RIE)。在各向异性的反应离子刻蚀工艺的过程中，气体放电产生的等离子体中有大量化学活性的气体离子，这些离子与材料表面相互作用导致表面原子产生化学反应，起到刻蚀效果。反应离子刻蚀工艺有利于降低刻蚀所述第一盖帽材料层102的过程中，对所述磁隧道结叠层结构101的损伤。

需要说明的是，形成所述盖帽层108的步骤中，以所述掩膜层107为掩膜，以所述磁隧道结叠层结构101的顶部为刻蚀停止位置，刻蚀所述第一盖帽材料层102，形成所述盖帽层108。

所述第一盖帽材料层102的材料与所述磁自由材料层1013的材料不同，在刻蚀所述第一盖帽材料层102的过程中，通过选择合适的反应气体，能够使得所述第一盖帽材料层102的被刻蚀速率大于所述第一盖帽材料层102的被刻蚀速率，也就是说以磁隧道结叠层结构101顶部为刻蚀停止位置。以磁隧道结叠层结构101顶部为刻蚀停止位置，可以避免因各区域刻蚀速率不一致而引起的刻蚀过量或刻蚀不足的问题，有利于减小逻辑区II和器件区I刻蚀的负载效应。

具体的，采用各向异性的反应离子刻蚀工艺刻蚀所述第一盖帽材料层102的过程中，反应气体包括碳氟气体或氯气。

需要说明的是，采用各向异性的反应离子刻蚀工艺刻蚀所述第一盖帽材料层102的过程中，腔室压强不宜过大，也不宜过小。若所述腔室压强过大，会导致刻蚀第一盖帽材料层102产生的副产物的分解速率过慢，相应的，副产物排出腔室的速率过慢，且腔室压强过大，还易导致反应气体的流量不具有各向异性，对所述盖帽层108的侧壁造成横向刻蚀，在半导体结构工作时，盖帽层108不能很好的避免自由磁层受到第二电极层中载流子的影响，导致所述自由磁层中的电子旋向不稳定。若所述腔室压强过小，腔室中反应气体的等离子体的密度较低，不利于提高盖帽层108的形成速率。本实施例中，腔室压强为腔室压强为3mTorr至50mTorr。

需要说明的是，采用各向异性的反应离子刻蚀工艺刻蚀所述第一盖帽材料层102的过程中，反应气体的流量不宜过大，也不宜过小。若所述反应气体的流量过大，易降低刻蚀处理的工艺控制性和反应速率均匀性，形成的所述盖帽层108侧壁的损伤较大，在半导体结构工作时，盖帽层108不能很好的避免自由磁层受到第二电极层中载流子的影响，导致所述自由磁层中的电子旋向不稳定，且还易导致逻辑区II和器件区I的负载效应。若所述反应气体的流量过小，反应气体的流向不具有各向异性，易对所述盖帽层108的侧壁造成横向刻蚀，在半导体结构工作时，盖帽层108不能很好的避免自由磁层受到第二电极层中载流子的影响，导致所述自由磁层中的电子旋向不稳定。本实施例中，反应气体的流量为10sccm至200sccm。

本实施例中，在刻蚀第一盖帽材料层102，形成盖帽层108的过程中，为了使得各个区域的所述第一盖帽材料层102均完全刻穿，会刻蚀部分厚度的所述磁自由材料层1013。

需要说明的是，在所述第一刻蚀处理的过程中，还刻蚀所述刻蚀停止材料层105，形成所述刻蚀停止层110。

需要说明的是，在刻蚀所述刻蚀停止材料层105的过程中，以所述掩膜层107为掩膜，以所述第一盖帽材料层102顶部为刻蚀停止位置，刻蚀所述刻蚀停止材料层105，形成刻蚀停止层110。

所述刻蚀停止材料层105的材料与所述第一盖帽材料层102的材料不同，通过选择合适的反应气体，能够使得所述刻蚀停止材料层105的被刻蚀速率大于所述第一盖帽材料层102的被刻蚀速率，从而第一盖帽材料层102顶部具有良好的刻蚀停止的作用，可以避免因各区域刻蚀速率不一致而引起的刻蚀过量或刻蚀不足的问题，有利于减小逻辑区II和器件区I刻蚀的负载效应。

需要说明的是，本实施例中，刻蚀所述第一盖帽材料层102，形成所述盖帽层108的过程中，所述掩膜层107被刻蚀去除。其他实施例中，形成所述盖帽层后，所述掩膜层还可以未完全被刻蚀去除。

需要说明的是，如图4所示，所述第一刻蚀处理的步骤还包括：形成所述盖帽层108之前，以所述掩膜层107为掩膜刻蚀所述第二电极材料层106，形成第二电极层109。

所述第二电极层109作为上电极(Top Electrode，TE)，所述第二电极层109用于将后续形成的磁隧道结单元与后续形成在磁隧道结单元上的金属层电连接。

本实施例中，以所述掩膜层107为掩膜采用干法刻蚀工艺刻蚀所述第二电极材料层106，形成所述第二电极层109。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述第二电极层109的形貌满足工艺需求。

具体的，所述干法刻蚀工艺包括各向异性的反应离子刻蚀工艺。

需要说明的是，在刻蚀所述第二电极材料层106的过程中，以所述刻蚀停止材料层105顶部为刻蚀停止位置，刻蚀所述第二电极材料层106，形成第二电极层109。

所述第二电极材料层106的材料与所述刻蚀停止材料层105的材料不同，通过选择合适的反应气体能够使得所述第二电极材料层106的被刻蚀速率大于所述刻蚀停止材料层105的被刻蚀速率，也就是说以刻蚀停止材料层105顶部为刻蚀停止位置，可以避免因各区域刻蚀速率不一致而引起的刻蚀过量或刻蚀不足的问题，有利于减小逻辑区II和器件区I刻蚀的负载效应。

如图5所示，需要说明的是，所述第一刻蚀处理的步骤中，形成所述第二电极层109后，刻蚀所述刻蚀停止材料层105前，在所述第二电极层109的侧壁上形成第二侧墙层110。

相应的，形成盖帽层的过程中，刻蚀所述第二电极层109和第二侧墙层110露出的所述第一盖帽材料层102，形成所述盖帽层。所述第二侧墙层110能够起到增大形成的所述盖帽层的横向尺寸的作用。

具体的，所述第二侧墙层110的材料包括：Ta、Cu、Au、TaN、TiN、Co和Pt中的一种或多种。本实施例中，所述第二侧墙层110的材料包括Ta。所述第二侧墙层110的材料与所述第二电极层109的材料相同，能够使得所述第二侧墙层110与所述第二电极层109之间具有较好的粘附性，且在半导体结构工作时，所述第二侧墙层110还能够降低半导体结构的导通电阻，有利于降低半导体结构的功耗。其他实施例中，所述第二侧墙层还可以为其他的导电材料。

所述第二侧墙层110的形成步骤包括：形成保形覆盖所述第二电极层109以及所述第二电极层109之间的所述刻蚀停止材料层105的第二侧墙材料层(图中未示出)，去除所述刻蚀停止材料层105上以及所述第二电极层109正上方的第二侧墙材料层，位于所述第二电极层109侧壁上的剩余的所述第二侧墙材料层作为第二侧墙层110。

本实施例中，采用原子层沉积工艺(Atomic layer deposition，ALD)形成所述第二侧墙材料层。原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第二侧墙材料层的厚度均一性，使第二侧墙材料层能够保形覆盖在第二电极层109以及所述第二电极层109之间的所述刻蚀停止材料层105上；此外，原子层沉积工艺的间隙填充性能和阶梯覆盖性好。在其他实施例中，还可以采用化学气相沉积工艺形成所述第二侧墙材料层。

需要说明的是，所述第二侧墙层110不宜过厚也不宜过薄。在刻蚀第一盖帽材料层102，形成盖帽层的过程中，会产生聚合物杂质(polymer)，若所述第二侧墙层110过厚，相应的所述器件区I中的相邻所述第二电极层109之间的间距较小，所述聚合物杂质不易及时去除，易导致后续刻蚀过程中，易出现刻蚀停止的风险，即使能够形成盖帽层，盖帽层的侧壁与所述衬底100表面的法线夹角过大，导致后续形成的磁隧道结单元的形成质量较差。若所述第二侧墙层110过薄，在刻蚀过程中，所述第二侧墙层110不易显著起到增大形成的所述盖帽层的横向尺寸的作用。本实施例中，所述第二侧墙层110的厚度为

至

参考图7，在所述盖帽层108的侧壁上形成第一侧墙层111。

后续对所述盖帽层108和第一侧墙层111露出的磁隧道结叠层结构101进行第二刻蚀处理的过程中，所述第一侧墙层111能够避免第二刻蚀处理对所述盖帽层108的侧壁造成损伤；从而在半导体结构工作时，盖帽层108能够更好的保护磁隧道结单元中的自由磁层不易受到第二电极层109中载流子的影响，使得所述自由磁层中的电子旋向稳定。此外，在刻蚀所述磁隧道结叠层结构101的过程中，通常会形成带有金属离子的聚合物杂质，第一侧墙层111能够避免带有金属离子的聚合物杂质直接形成在所述盖帽层108的侧壁上，使得带有金属离子的聚合物杂质不易将磁隧道结单元与外部进行导通，有利于提高所述磁隧道结单元的的磁阻比。综上，所述第一侧墙层能够使得磁隧道结单元具有良好的性能。

具体的，所述第一侧墙层111的材料包括氧化硅和氮氧化硅。本实施例中，所述第一侧墙层111的材料包括氧化硅。氧化硅是工艺常用、成本较低、硬度较高且耐刻蚀的介电材料，且具有较高的工艺兼容性，有利于降低形成第一侧墙层111的工艺难度和工艺成本。

形成所述第一侧墙层111的步骤包括：形成保形覆盖所述盖帽层108以及所述盖帽层108之间所述磁隧道结叠层结构101的第一侧墙材料层(图中未示出)；去除所述磁隧道结叠层结构101上以及位于所述盖帽层108正上方的所述第一侧墙材料层，剩余的位于所述盖帽层108侧壁上的所述第一侧墙材料层作为第一侧墙层111。

本实施例中，采用原子层沉积工艺(Atomic layer deposition，ALD)形成所述第一侧墙材料层。原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第一侧墙材料层的厚度均一性，使第一侧墙材料层能够保形覆盖在第二电极层109以及所述第二电极层109之间的所述刻蚀停止材料层105上；此外，原子层沉积工艺的间隙填充性能和阶梯覆盖性好。在其他实施例中，还可以采用化学气相沉积工艺形成所述第一侧墙材料层。

需要说明的是，所述第一侧墙层111还形成在所述第二电极层109以及所述刻蚀停止层110的侧壁上。

需要说明的是，所述第一侧墙层111不宜过厚也不宜过薄，若所述第一侧墙层111过厚，易花费过多的工艺时间形成所述第一侧墙层111，且还易导致相邻所述第二电极层109、刻蚀停止层110以及所述盖帽层108构成的叠层结构之间的间距过小，因此后续刻蚀所述磁隧道结叠层结构101，形成磁隧道结单元的工艺窗口较小，在刻蚀所述磁隧道结叠层结构101的过程中产生的聚合物杂质堆积在相邻所述盖帽层108之间，对所述磁隧道结叠层结构101的刻蚀造成阻碍，导致所述磁隧道结单元的刻蚀剖面性较差，所述磁隧道结单元的底部横向尺寸，大于所述磁隧道结单元的顶部横向尺寸。若所述第一侧墙层111过薄，所述第一侧墙层111易过早的被去除，所述盖帽层108的侧壁易存在损伤，在半导体结构工作时，盖帽层108不能够很好的避免自由磁层受到第二电极层109中载流子的影响，导致所述自由磁层中的电子旋向不稳定。且所述第一侧墙层111过早的被去除，露出所述盖帽层108、第二电极层109以及第二电极层109后，刻蚀过程中产生的带有金属离子的聚合物杂质会沉积(Re-deposition)到所述盖帽层108的侧壁上，带有金属离子的聚合物杂质易将第二电极层109与后续形成的磁隧道结单元与导通，导致后续形成的所述磁隧道结单元的磁阻比较小。本实施例中，所述第一侧墙层111的厚度为

至

参考图8，对所述盖帽层108和第一侧墙层111露出的磁隧道结叠层结构101进行第二刻蚀处理，形成磁隧道结单元112。

所述磁隧道结单元112用于作为基本的存储单元。

具体的，刻蚀所述固定磁材料层1011，形成固定磁层1121；刻蚀所述隧穿势垒材料层1012，形成隧穿势垒层1122；刻蚀所述磁自由材料层1013，形成所述磁自由层1123。所述固定磁层1121、隧穿势垒层1122以及磁自由层1123作为磁隧道结单元112。

本实施例中，所述第二刻蚀处理为干法刻蚀工艺。干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使所述磁隧道结单元112的形貌满足工艺需求。

具体的，所述干法刻蚀工艺包括各向异性的反应离子刻蚀工艺。在各向异性的反应离子刻蚀工艺的过程中，气体放电产生的等离子体中有大量化学活性的气体离子，这些离子与材料表面相互作用导致表面原子产生化学反应，起到刻蚀效果。

需要说明的是，刻蚀所述磁隧道结叠层结构101的过程中，以所述第一电极材料层104的顶部为刻蚀停止位置，刻蚀所述磁隧道结叠层结构101，形成磁隧道结单元112。

所述磁隧道结叠层结构101的材料与所述第一电极材料层104的材料不同，在刻蚀所述磁隧道结叠层结构101的过程中，通过选择合适的反应气体能够使得所述磁隧道结叠层结构101的被刻蚀速率大于所述第一电极材料层104的被刻蚀速率，也就是说以所述第一电极材料层104顶部为刻蚀停止位置，可以避免因各区域刻蚀速率不一致而引起的刻蚀过量或刻蚀不足的问题，有利于减小逻辑区II和器件区I刻蚀的负载效应。

具体的，采用各向异性的反应离子刻蚀工艺刻蚀所述磁隧道结叠层结构101的过程中，反应气体包括碳氟气体和氧气，或氯气和氧气，反应气体的流量为10sccm至300sccm，腔室压强为3mTorr至40mTorr。

需要说明的是，刻蚀所述磁隧道结叠层结构101，形成磁隧道结单元112的过程中，所述磁隧道结单元112侧壁上易形成有不稳固的带有金属离子的聚合物杂质。

参考图9，所述半导体结构的形成方法还包括：形成所述磁隧道结单元112后，采用各向异性的物理刻蚀工艺刻蚀所述第一电极材料层104，形成第一电极层113。

所述第一电极层113作为下电极(Bottom Electrode，BE)。第一电极层113用于将导电结构103与所述磁隧道结单元112电连接。

本实施例中，各向异性的物理刻蚀工艺，使得形成第一电极层113具有较好的刻蚀剖面控制性，有利于使所述第一电极层113的形貌满足工艺需求。

本实施例中，所述各向异性的物理刻蚀工艺包括离子束刻蚀工艺(Ion beametching，IBE)。离子束刻蚀工艺对加工材料具有非选择性，离子束刻蚀工艺的刻蚀方向性好。

需要说明的是，在刻蚀所述第一电极材料层104，形成所述第一电极层113的过程中，还去除所述磁隧道结单元112侧壁上沉积的带有金属离子的聚合物杂质，避免带有金属离子的聚合物杂质将固定磁层1121和磁自由层1123连接，有利于提高磁隧道结单元112的磁阻比。

离子束刻蚀工艺的过程中，刻蚀离子包括Ar、Kr、He和Xe中的一种或多种。

需要说明的是，离子束刻蚀方向与所述衬底100表面法线的夹角不宜过大。若所述夹角过大，各向异性的物理刻蚀工艺过程中的遮蔽效应(shadow effect)会导致所述磁隧道结单元112侧壁上的带有金属离子的聚合物杂质不易去除，所述固定磁层1123和磁自由层1121电连接，易导致所述磁隧道结单元112的磁阻比较小。本实施例中，离子束刻蚀方向与所述衬底100表面法线的夹角小于30°。

需要说明的是，各向异性的物理刻蚀工艺的过程中，所述偏置电压不宜过大，也不宜过小。若所述偏置电压过大，刻蚀所述第一电极材料层104的速率过快，刻蚀过程的工艺控制性和反应速率均匀性较小，易对所述衬底100中的导电结构103造成损伤，且还易对所述盖帽层108以及所述磁隧道结单元112的侧壁造成损伤，在半导体结构工作时，盖帽层108不能够很好的避免自由磁层1123受到第二电极层109中载流子的影响，导致所述自由磁层1123中的电子旋向不稳定，且易在所述隧穿势垒层1122的侧壁上形成带有金属离子的聚合物杂质，易将第二电极层109与磁隧道结单元112导通，且还易将所述固定磁层1123和磁自由层1121导通，上述两种情形均会导致所述磁隧道结单元112的磁阻比较小。若所述偏置电压过小，易导致所述第一电极层113的形成速率过慢，不易提高半导体结构的形成效率。本实施例中，各向异性的物理刻蚀工艺的过程中，偏置电压为200V至1000V。

需要说明的是，在刻蚀所述第一电极材料层104，形成所述第一电极层113的过程中，还刻蚀部分厚度的所述衬底100，确保各处的所述磁隧道结单元112底部的所述第一电极材料层104被刻穿。

需要说明的是，第二刻蚀处理的过程中，刻蚀所述衬底100的厚度不宜过大也不宜过小。若所述第二刻蚀处理的过程中，所述衬底100的被刻蚀厚度过小，磁隧道结单元112侧壁上易残留较多的带有金属离子的聚合物杂质，相应的，易将第二电极层109与磁隧道结单元112电连接，也易将所述固定磁层1123和磁自由层1121电连接，上述两种情形均会导致所述磁隧道结单元112的磁阻比较小。若所述工艺时间过长，虽能够去除所述磁隧道结单元112侧壁上的带有金属离子的聚合物杂质，但易误刻蚀所述衬底100中的导电结构103，导致半导体结构的电学性能较差。本实施例中，第二刻蚀处理的过程中，刻蚀所述衬底100的厚度为

至

需要说明的是，采用各向异性的物理刻蚀工艺为物理性的刻蚀，刻蚀所述第一电极材料层104的过程中，即使所述器件区I中的磁隧道结单元112分部密集，所述器件区I衬底100的刻蚀速率也近似于逻辑区II中衬底100的刻蚀速率，有利于减小逻辑区II和器件区I刻蚀的负载效应。

还需要说明的是，本实施例中，在刻蚀所述第一电极材料层104，形成所述第一电极层113的过程中，还刻蚀去除了所述第二侧墙层110和第一侧墙层111。其他实施例中，还可以保留所述第二侧墙层和第一侧墙层。

参考图10，所述半导体结构的形成方法还包括：形成所述第一电极层113后；在所述盖帽层108和磁隧道结单元112的侧壁和顶面上形成第二盖帽材料层114。

所述第二盖帽材料层114，用于保护第一电极层113、磁隧道结单元112、盖帽层108、第二侧墙层110以及第二电极层109，使得第一电极层113、磁隧道结单元112、盖帽层108、第二侧墙层110以及第二电极层109在后续刻蚀过程中不易受到损伤，提高半导体结构的电学性能。

本实施例中，采用原子层沉积工艺(Atomic layer deposition，ALD)形成所述第二盖帽材料层114。原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第二盖帽材料层114的厚度均一性，原子层沉积工艺的间隙填充性能和阶梯覆盖性好。在其他实施例中，还可以采用化学气相沉积工艺形成所述第二盖帽材料层。

本实施例中，所述第二盖帽材料层114的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。

相应的，本发明实施例还提供一种半导体结构。参考图8，示出了本发明半导体结构一实施例的结构示意图。

所述半导体结构包括：衬底100；位于所述衬底100上分立的磁隧道结单元112；盖帽层108，位于所述磁隧道结单元112上；第一侧墙层111，位于所述盖帽层108的侧壁上。

本发明实施例所提供的半导体结构中，在刻蚀所述盖帽层108和第一侧墙层111露出的磁隧道结叠层结构101(如图7所示)，形成磁隧道结单元112的过程中，所述第一侧墙层111能够避免所述盖帽层108的侧壁受损；通常所述半导体结构还包括位于所述盖帽层108上的第二电极层109，在半导体结构工作时，盖帽层108能够更好的保护磁隧道结单元112中的自由磁层1123不易受到第二电极层109中载流子的影响，使得所述自由磁层1123中的电子旋向稳定。此外，在刻蚀所述磁隧道结叠层结构101的过程中，通常会形成带有金属离子的聚合物杂质，第一侧墙层111能够避免带有金属离子的聚合物杂质直接形成在所述盖帽层108的侧壁上，使得带有金属离子的聚合物杂质不易将磁隧道结单元112与外部进行导通，因此所述磁隧道结单元112较高的磁阻比。综上，所述第一侧墙层111能够使得磁隧道结单元112具有良好的性能。

所述基底包括逻辑区II和器件区I，所述逻辑区II用于隔离相邻所述器件区I，其中，磁隧道结单元112位于所述器件区I上。

具体的，本实施例中，所述衬底100包括介电层。

本实施例中，所述介电层底部可以形成有晶体管、电阻结构以及导电结构等功能结构。其中，所述晶体管可以为NMOS晶体管和PMOS晶体管中的一种或两种，具体的，所述晶体管包括栅极结构、位于栅极结构两侧的源漏掺杂区等功能结构。

所述介电层用于实现以及介电层底部的器件与磁隧道结单元112之间的电隔离。

本实施例中，所述介电层的材料为低k介质材料，有利于降低后段互连结构之间的寄生电容，进而有利于减小后段RC延迟。在其他实施例中，根据实际的工艺，所述介电层还可以为金属层间介电层(IMD)。

需要说明的是，所述介电层中形成有导电结构103。

导电结构103底端与所述介电层底部的所述晶体管中的源漏掺杂区连接，所述导电结构103的顶端用于与磁隧道结单元112电连接。

本实施例中，所述导电结构103的材料为铜。在其他实施例中，所述导电结构的材料还可以为钴、钨等其他导电材料。

所述磁隧道结单元112包括：固定磁层1121、位于所述固定磁层1121上的隧穿势垒层1122以及位于所述隧穿势垒层1122上的磁自由层1123。

所述磁隧道结单元112作为存储单元。

所述固定磁层1121具有固定的磁方向。

具体的，所述固定磁层1121的材料包括：FeCoB、CoFeTa、NiFe和FePt中的一种或多种。本实施例中，所述固定磁层1121的材料包括FeCoB。

隧穿势垒层1122用于固定磁层1121和磁自由层1123之间的电隔离，同时在适当的条件下允许电子隧穿通过隧穿势垒层1122。

具体的，所述隧穿势垒层1122的材料包括MgO、AlO、AlN或AlON。本实施例中，所述隧穿势垒层1122的材料包括MgO。

所述磁自由层1123具有自由的磁取向，在磁隧道结单元工作时，通常使用自旋转移力矩(STT)效应来改变或切换磁自由层1123的磁化方向，使得与所述固定磁层1121的磁化方向平行或相反，因此磁隧道结单元112能够处于低阻态或高组态。

具体的，所述磁自由层1123的材料包括：FeCoB、CoFeTa、NiFe和FePt中的一种或多种。本实施例中，所述磁自由层1123的材料包括FeCoB。

在半导体结构工作时，盖帽层108，使得磁自由层1123中的电子旋向，不易受到盖帽层108上的膜层结构中载流子的影响而发生改变。此外，还能使得磁场和电场被包含在磁自由层1123与固定磁层1121之间。

具体的，所述盖帽层108的材料包括MgO、AlO、AlN或AlON。本实施例中，所述盖帽层108的材料包括MgO。

所述第二电极层109，位于所述盖帽层108上。

所述第二电极层109为上电极，所述第二电极层109用于将磁隧道结单元112与后续形成在磁隧道结单元112上的金属层电连接。

本实施例中，所述第二电极层109的材料包括氮化钽(TaN)、钽(Ta)、钛(Ti)和氮化钛(TiN)中的一种或多种。本实施例中，所述第二电极层109为单层结构，所述第二电极层109的材料为钽。

需要说明的是，所述半导体结构还包括：刻蚀停止层110，位于所述第二电极层109和所述盖帽层108之间。

在刻蚀形成第二电极层109的过程中，所述刻蚀停止层110的顶部起到刻蚀停止的作用。

具体的，所述刻蚀停止层110的材料包括：氧化硅、氮化硅、氮化钛和氮化钽中的一种或多种。本实施例中，刻蚀停止层110的材料包括氧化硅。氧化硅是工艺常用、成本较低的介电材料，且具有较高的工艺兼容性，有利于降低形成刻蚀停止层110的工艺难度和工艺成本。

需要说明的是，所述半导体结构还包括：第一电极材料层104，位于所述衬底100和所述磁隧道结单元112之间。

第一电极材料层104为后续形成下电极做准备。

本实施例中，所述第一电极材料层104的材料为氮化钽(TaN)、钽(Ta)、钛(Ti)和氮化钛(TiN)中的一种或多种。本实施例中，所述第一电极材料层104为单层结构，所述第一电极材料层104的材料为钽。

在形成磁隧道结单元112的过程中，以及后续刻蚀所述第一电极材料层104，形成所述第一电极层的过程中，第一侧墙层111能够保护所述盖帽层108的侧壁不易受到损伤。

具体的，所述第一侧墙层111的材料包括氧化硅和氮氧化硅。本实施例中，所述第一侧墙层111的材料包括氧化硅。氧化硅是工艺常用、成本较低、硬度较高且耐刻蚀的介电材料，且具有较高的工艺兼容性，有利于降低形成第一侧墙层111的工艺难度和工艺成本。

需要说明的是，所述第一侧墙层111不宜过厚也不宜过薄，若所述第一侧墙层111过厚，易导致相邻所述第二电极层109、刻蚀停止层110以及所述盖帽层108构成的叠层结构之间的间距过小，在刻蚀所述磁隧道结叠层结构101，形成磁隧道结单元112的过程中，产生的聚合物杂质堆积在相邻所述盖帽层108之间，对所述刻蚀过程造成阻碍，导致所述磁隧道结单元112的刻蚀剖面性较差。若所述第一侧墙层111过薄，在后续刻蚀第一电极材料层104，形成第一电极的过程中，所述第一侧墙层111易过早的被去除，所述盖帽层108的侧壁易存在损伤，在半导体结构工作时，盖帽层108不能够很好的避免自由磁层1123受到第二电极层109中载流子的影响，导致所述自由磁层1123中的电子旋向不稳定。且所述第一侧墙层111过早的被去除，在形成所述第二电极层109，产生的带有金属离子的聚合物杂质会沉积(Re-deposition)到所述盖帽层108的侧壁上，易将第二电极层109与磁隧道结单元112导通，导致所述磁隧道结单元112的磁阻比较小。本实施例中，所述第一侧墙层111的厚度为

至

需要说明的是，所述第一侧墙层111还位于所述第二电极层109、刻蚀停止层110的侧壁上。

所述半导体结构还包括：第二侧墙层110，位于所述第二电极层109和所述第一侧墙层111之间。

所述盖帽层108，是刻蚀所述第二电极层109和第二侧墙层110露出的所述第一盖帽材料层形成的。所述第二侧墙层110能够起到增大所述盖帽层108的横向尺寸的作用。

具体的，所述第二侧墙层110的材料包括：Ta、Cu、Au、TaN、TiN、Co和Pt中的一种或多种。本实施例中，所述第二侧墙层110的材料包括Ta。所述第二侧墙层110的材料与所述第二电极层109的材料相同，能够使得所述第二侧墙层110与所述第二电极层109之间具有较好的粘附性，且在半导体结构工作时，所述第二侧墙层110还能够降低半导体结构的导通电阻，有利于降低半导体结构的功耗。其他实施例中，所述第二侧墙层还可以为其他的导电材料。

需要说明的是，所述第二侧墙层110不宜过厚也不宜过薄。在刻蚀第一盖帽材料层，形成盖帽层108的过程中，会产生聚合物杂质(polymer)，若所述第二侧墙层110过厚，相应的所述器件区I中的相邻所述第二电极层109之间的间距较小，所述聚合物杂质不易及时去除，易导致后续刻蚀过程中，易出现刻蚀停止的风险，即使能够形成盖帽层108，盖帽层108的侧壁与所述衬底100表面的法线夹角过大。若所述第二侧墙层110过薄，在刻蚀过程中，所述第二侧墙层110不易显著起到增大所述盖帽层108的横向尺寸的作用。本实施例中，所述第二侧墙层110的厚度为

至

相应的，形成所述盖帽层108的过程中，刻蚀所述第二电极层109和第二侧墙层110露出的所述第一盖帽材料层102，形成所述盖帽层。

本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括衬底、位于所述衬底上的磁隧道结叠层结构，以及位于所述磁隧道结叠层结构上的第一盖帽材料层；

对所述第一盖帽材料层进行第一刻蚀处理，形成盖帽层；

在所述盖帽层的侧壁上形成第一侧墙层；

对所述盖帽层和第一侧墙层露出的磁隧道结叠层结构进行第二刻蚀处理，形成磁隧道结单元。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，在所述衬底和所述磁隧道结叠层结构之间形成有第一电极材料层；所述半导体结构的形成方法还包括：形成所述磁隧道结单元后，采用各向异性的物理刻蚀工艺刻蚀所述第一电极材料层，形成第一电极层。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述各向异性的物理刻蚀工艺包括离子束刻蚀工艺。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，

提供基底的步骤中，在所述衬底和所述磁隧道结叠层结构之间形成有第一电极材料层；在所述第一盖帽材料层上形成有刻蚀停止材料层；所述刻蚀停止材料层上形成有第二电极材料层；

所述第一刻蚀处理的步骤包括：以所述刻蚀停止材料层顶部为刻蚀停止位置，刻蚀所述第二电极材料层，形成第二电极层；形成所述第二电极层后，以所述第一盖帽材料层的顶部为刻蚀停止位置，刻蚀所述刻蚀停止材料层，形成刻蚀停止层；以所述磁隧道结叠层结构的顶部为刻蚀停止位置，刻蚀所述第一盖帽材料层，形成所述盖帽层；

所述第二刻蚀处理的步骤包括：刻蚀所述磁隧道结叠层结构的过程中，以所述第一电极材料层的顶部为刻蚀停止位置。

5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙层的厚度为

至

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙层的材料包括氧化硅和氮氧化硅。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一侧墙层的步骤包括：

形成保形覆盖所述盖帽层以及所述盖帽层之间所述磁隧道结叠层结构的第一侧墙材料层；

去除所述磁隧道结叠层结构上以及位于所述盖帽层正上方的所述第一侧墙材料层，剩余的位于所述盖帽层侧壁上的所述第一侧墙材料层作为第一侧墙层。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，采用原子层沉积或者化学气相沉积工艺形成所述第一侧墙材料层。

9.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第一刻蚀处理采用的是各向异性的反应离子刻蚀工艺。

10.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第一刻蚀处理的工艺参数包括：反应气体包括碳氟气体或氯气，反应气体的流量为10sccm至200sccm，腔室压强为3mTorr至50mTorr。

11.如权利要求1或2所述的半导体结构的形成方法，其特征在于，所述第二刻蚀处理采用的是各向异性的反应离子刻蚀工艺。

12.如权利要求2所述的半导体结构的形成方法，其特征在于，离子束刻蚀工艺的工艺参数包括：刻蚀离子包括Ar、Kr、He和Xe中的一种或多种，离子束刻蚀方向与所述衬底表面法线的夹角小于30°，偏置电压为200V至1000V。

13.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一刻蚀处理的步骤中，形成所述第二电极层后，刻蚀所述刻蚀停止材料层前，在所述第二电极层的侧壁上形成第二侧墙层；

形成所述盖帽层的过程中，刻蚀所述第二电极层和第二侧墙层露出的所述第一盖帽材料层，形成所述盖帽层。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第二侧墙层的材料包括：Ta、Cu、Au、TaN、TiN、Co和Pt中的一种或多种。

15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第二侧墙层的厚度为

至

16.如权利要求2所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：形成所述第一电极层后；在所述盖帽层和磁隧道结单元的侧壁和顶面上形成第二盖帽材料层。

17.一种半导体结构，其特征在于，包括：

衬底；

位于所述衬底上多个分立的磁隧道结单元；

盖帽层，位于所述磁隧道结单元上；

第一侧墙层，位于所述盖帽层的侧壁上。

18.如权利要求17所述的半导体结构，其特征在于，第二电极层，位于所述盖帽层上；

所述第一侧墙层，还位于所述第二电极层的侧壁上。

19.如权利要求17或18所述的半导体结构，其特征在于，所述第一侧墙层的厚度为

至

20.如权利要求17或18所述的半导体结构，其特征在于，所述第一侧墙层的材料包括氧化硅和氮氧化硅。

Images