TW201603016A - 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術 - Google Patents

形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術 Download PDF

Info

Publication number
TW201603016A
TW201603016A TW104104230A TW104104230A TW201603016A TW 201603016 A TW201603016 A TW 201603016A TW 104104230 A TW104104230 A TW 104104230A TW 104104230 A TW104104230 A TW 104104230A TW 201603016 A TW201603016 A TW 201603016A
Authority
TW
Taiwan
Prior art keywords
layer
magnetic layer
dielectric spacer
free magnetic
hard mask
Prior art date
Application number
TW104104230A
Other languages
English (en)
Other versions
TWI564888B (zh
Inventor
查爾斯 郭
肯克 大衛
肯恩 歐固茲
沙亞斯 蘇利
布萊恩 道爾
羅伯特 喬
馬克 達克西
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201603016A publication Critical patent/TW201603016A/zh
Application granted granted Critical
Publication of TWI564888B publication Critical patent/TWI564888B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

揭露了用以製造具有點接觸的自由磁性層之自對準自旋轉移力矩記憶體(STTM)裝置的技術。於某些實施例中，所揭露的STTM裝置包括一覆蓋導電硬遮罩層之側壁的第一電介質間隔物，其被圖案化以提供STTM之自由磁性層的電子接觸。該硬遮罩接觸可較該自由磁性層更窄。第一電介質間隔物可被利用以圖案化STTM之固定磁性層。於某些實施例中，STTM進一步包括覆蓋其自由磁性層之側壁的選擇性第二電介質間隔物。第二電介質間隔物可被利用於圖案化STTM之固定磁性層，並可作用(至少部分地)以保護自由磁性層之側壁不受到此圖案化期間的蝕刻副產物之再沈積，藉此防止介於固定磁性層與自由磁性層之間的電短路。

Description

形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術
本發明係有關形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術。
自旋轉移力矩記憶體(STTM)為一種可利用磁穿隧接面(MTJ)裝置的磁電阻記憶體之類型。典型的MTJ裝置組態包括氧化物為基的穿隧障壁層，其係夾於固定磁性層與自由磁性層之間。固定層中之磁化的方向通常被維持為參考，而自由層中之磁化的方向係相對於該參考而被調整。當MTJ裝置處於其低阻抗狀態時-亦即，固定和自由層之磁化的方向係彼此平行-則具有平行於磁化而定向之自旋的電子(自旋上電子)便輕易地從固定磁性層通過穿隧障壁層而至自由磁性層，且具有反平行於磁化而定向之自旋的電子(自旋下電子)被強烈地散射。相反地，當MTJ裝置處於其高阻抗狀態時-亦即，固定和自由層之磁化的方向 係彼此反平行-則兩種類型之自旋的電子(自旋上和自旋下電子)便被強烈地散射，且通過穿隧障壁層之量子穿隧被抑制。因此，利用MTJ裝置之STTM可被視為一種可編程的磁電阻記憶體，其中二元「0」可藉由改變其電阻至低阻抗狀態而被儲存於MTJ裝置中且二元「1」可藉由改變其電阻至高阻抗狀態而被儲存。於STTM之背景中，磁化之自由磁性層的方向可透過使用自旋極化電流之自旋力矩轉移而被切換。
100‧‧‧積體電路(IC)
105‧‧‧第一磁性層
105'‧‧‧固定磁性層
110‧‧‧下方金屬化電路層
115‧‧‧下互連
120‧‧‧第一絕緣體層
120'‧‧‧已圖案化第一絕緣體層
125‧‧‧第二磁性層
125'‧‧‧已圖案化自由磁性層
130‧‧‧第二絕緣體層
130'‧‧‧已圖案化第二絕緣體層
135‧‧‧硬遮罩層
135'‧‧‧已圖案化硬遮罩層
140‧‧‧第一間隔物層
140'‧‧‧已圖案化第一間隔物層
145‧‧‧第二間隔物層
145'‧‧‧已圖案化第二間隔物層
147'‧‧‧下部分
150‧‧‧囊封層
155‧‧‧上互連
1000‧‧‧計算系統
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通訊晶片
圖1為一依據本發明之實施例而組態的積體電路(IC)之橫斷面視圖。
圖2為圖1之IC的橫斷面視圖，在圖案化硬遮罩層之後，依據本發明之實施例。
圖3為圖2之IC的橫斷面視圖，在形成第一間隔物層之後，依據本發明之實施例。
圖4為圖3之IC的橫斷面視圖，在圖案化第一間隔物層之後，依據本發明之實施例。
圖5為圖4之IC的橫斷面視圖，在圖案化第二絕緣體層、自由磁性層、及第一絕緣體層之後，依據本發明之實施例。
圖6A為圖5之IC的橫斷面視圖，在圖案化固定磁性層之後，依據本發明之實施例。
圖6B為圖6A之IC的橫斷面視圖，在形成囊封層及 上互連之後，依據本發明之實施例。
圖7A為圖5之IC的橫斷面視圖，在形成選擇性第二間隔物層之後，依據本發明之實施例。
圖7B為圖7A之IC的橫斷面視圖，在圖案化第二間隔物層之後，依據本發明之實施例。
圖7C為圖7B之IC的橫斷面視圖，在圖案化固定磁性層之後，依據本發明之實施例。
圖7D為圖7C之IC的橫斷面視圖，在形成囊封層及上互連之後，依據本發明之實施例。
圖8闡明一種以積體電路結構或裝置所實施的計算系統，該些結構或裝置係使用依據一範例實施例之揭露技術來形成。
本實施例之這些或其他特徵將藉由閱讀以下詳細描述(配合文中所述之圖形)而被更佳地瞭解。於圖形中，於各個圖形中所顯示之各相同或幾乎相同的組件可由類似的數字代表。為了簡潔之目的，並非每一組件可被標示於每一圖形中。再者，如所將理解者，圖形不一定依比例而繪製或用來限制所描述的實施例於所顯示的特定組態。例如，雖然某些圖形一般性地指示直線、直角、及平滑表面，但本技術之實際實施方式可具有較不完美的直線、直角等等，且某些特徵可具有表面形貌或者另為製造程序之非平滑的、給定的真實世界限制。簡言之，圖形僅被提供以顯示範例結構。
【發明內容及實施方式】
揭露了用以製造具有點接觸的自由磁性層之自對準自旋轉移力矩記憶體(STTM)裝置的技術。於某些實施例中，所揭露的STTM裝置包括一覆蓋導電硬遮罩層之側壁的第一電介質間隔物，其被圖案化以提供STTM之自由磁性層的電子接觸。依據某些實施例，硬遮罩接觸可被形成為較自由磁性層更窄，而因此(一般地)可被視為下方自由磁性層之點接觸。同時，第一電介質間隔物可被利用(依據一實施例)於圖案化STTM之固定磁性層。於某些實施例中，STTM進一步包括覆蓋其自由磁性層之側壁的選擇性第二電介質間隔物。第二電介質間隔物可被利用(依據一實施例)於圖案化STTM之固定磁性層，並可作用(至少部分地)以保護自由磁性層之側壁不受到此圖案化期間的蝕刻副產物之再沈積，藉此防止介於固定磁性層與自由磁性層之間的電短路。各種組態及變異將根據此說明書而清楚明白。
一般性概述
流經自旋轉移力矩記憶體(STTM)位元之電流係由流出一電晶體一記憶體元件(例如，1T-1R)單元中之電晶體的電流所限制。如此一來，通常希望減少其用以切換記憶體位元所需之所謂的關鍵電流密度。至此，記憶體元件單元之尺寸可被減小。然而，如此亦減少此類非揮發性記憶體之穩定性。持續的製程小型化將傾向於惡化此複雜性。
因此，且依據本發明之某些實施例，揭露了用以製造具有點接觸的自由磁性層之自對準自旋轉移力矩記憶體(STTM)裝置的技術。於某些實施例中，如文中所述而組態的STTM裝置包括一覆蓋導電硬遮罩層之側壁的第一電介質間隔物，其被圖案化以提供STTM之自由磁性層的電子接觸。於某些此類情況下，硬遮罩接觸可具有小於自由磁性層之寬度/直徑。同時，依據一實施例，第一電介質間隔物可被利用以圖案化STTM之固定磁性層。於某些實施例中，STTM進一步包括覆蓋其自由磁性層之側壁的選擇性第二電介質間隔物。於此類情況下，第二電介質間隔物可被利用以圖案化STTM之固定磁性層，並可作用以(至少部分地)保護自由磁性層之側壁不受到此圖案化期間的殘餘蝕刻副產物之再沈積。因此，依據一實施例，第二電介質間隔物可有助於防止介於固定磁性層與自由磁性層之間的電短路。
依據某些實施例，文中所揭露之技術可被利用(例如)以減少用來切換給定的固定尺寸之記憶體單元的所謂關鍵電流。如文中所討論，減少STTM之接觸的尺寸造成局部電流密度增加，其因而造成記憶體單元本身切換。因此，於某些例子中，所揭露的技術可被利用(例如)以減少接觸尺寸來提供小的、可縮放的記憶體單元。同時，如文中所討論，所揭露的技術可被利用(依據某些實施例)於形成嵌入式及/或非嵌入式非揮發性磁電阻記憶體結構。文中所揭露之技術及結構之各種適當的使用及應用將根據本說明 書而清楚明白。再者，於某些情況下，所揭露之技術的使用可(例如)藉由包括一或更多電介質間隔物及導電硬遮罩點接觸(如文中所述而組態)之一既定STTM裝置或其他積體電路的視覺或其他檢視(例如，掃描電子顯微鏡，或SEM；傳輸電子顯微鏡，或TEM；等等)而被檢測。
方法及結構
圖1-5闡明一種積體電路(IC)製程流，依據本發明之實施例。圖6A-6B闡明用以提供IC 101之圖5的IC 100之額外選擇性處理，依據本發明之實施例。圖7A-7D闡明用以提供IC 102之圖5的IC 100之額外選擇性處理，依據本發明之另一實施例。
此製程可開始如圖1，其為一依據本發明之實施例而組態的IC 100之橫斷面視圖。如圖可見，IC 100一開始可包括第一磁性層105、第一絕緣體層120、第二磁性層125、第二絕緣體層130、及硬遮罩層135，其各者被依序討論於下。IC 100之這些層可被堆疊一般如顯示於下方金屬化電路層110的互連115之上，依據某些實施例。下互連115可被形成自任何適當的導電材料(或材料之組合)，如通常所執行者。下互連115之一些範例材料包括：銅(Cu)；鈷(Co)；鉬(Mo)；銠(Rh)；鈹(Be)；鉻(Cr)；錳(Mn)；鋁(Al)；銀(Ag)；金(Au)；鈦(Ti)；銦(In)；釕(Ru)；鈀(Pd)；鎢(W)；鎳(Ni)；及/或其任一者或更多的組合。同時，下互連115之尺寸可被客製化，如針對既定 目標應用或終端使用所欲者。例如，於某些實施例中，下互連115可具有寬度/直徑(D 1 )於約0.1-100nm(例如，約0.1-1nm、約1-25nm、約25-50nm、約50-75nm、約75-100nm、或約0.1-100nm之範圍內的任何其他子範圍)之範圍內。用於下互連115及下方金屬化電路層110之其他適當材料及組態將取決於既定應用且將根據本說明書而清楚明白。
如根據本說明書將理解：第一磁性層105可被防止經歷其磁化之改變，而因此可被視為(一般而言)固定或銷鎖磁性層。為了本發明之一致性及理解的簡易性，第一磁性層105於下文中可被稱為固定磁性層105。固定磁性層105可具有廣泛範圍的組態之任一者。例如，依據某些實施例，固定磁性層105可被形成自一或更多層，包括：鐵(Fe)；鉭(Ta)；釕(Ru)；鈷(Co)；一或更多過渡金屬之組合，諸如鈷-鈀(Co-Pd)或鈷-鉑(Co-Pt)；一或更多過渡金屬與類金屬之組合，諸如鈷-鐵-硼(CoFeB)；及/或其任何一或更多者之組合。依據某些實施例，固定磁性層105可被形成為膜之多層堆疊。例如，依據某些實施例，固定磁性層105可被形成為多層堆疊，包括：鉭(Ta)或其他導電底部電極；鈷-鉑(Co-Pt)合金/釕(Ru)/鈷-鉑(Co-Pt)合金之合成反鐵磁體(SAF)；鉭(Ta)或其他導電金屬間隔物；及鈷-鐵-硼(CoFeB)合金或其他適當參考層。於某些其他實施例中，固定磁性層105替代地可包括鈷-鈀(Co-Pd)於其SAF部分內。於其中固定磁性層105被組態為多層堆疊之某些 例子中，某程度的混用可發生於組成層之間，例如，由於熱退火或其他處理。於某些情況下，固定磁性層105之既定部分的構成材料可被有意地結合以提供合金膜；例如，鈷(Co)、鐵(Fe)、及硼(B)可被濺鍍在一起以提供CoFeB合金膜。用於固定磁性層105之其他適當材料及組態將取決於既定應用且將根據本說明書而清楚明白。
同時，固定磁性層105可使用廣泛範圍的技術之任一者來形成。例如，固定磁性層105可使用以下方式而被形成(依據某些實施例)：物理氣相沈積(PVD)製程，諸如濺射沈積；化學氣相沈積(CVD)製程；及/或分子束外延(MBE)製程。再者，固定磁性層105之尺寸可被客製化，如針對既定目標應用或終端使用所欲者。例如，於某些實施例中，固定磁性層105可具有厚度於約1-100Å(例如，約1-25Å、約25-50Å、約50-75Å、約75-100Å、或約1-100Å之範圍內的任何其他子範圍)之範圍內。於某些情況下，固定磁性層105可具有其一或更多組成材料之單層的厚度。於某些例子中，固定磁性層105可具有實質上均勻的厚度於所提供的形貌之上，例如，藉由IC 100之任何下方層(例如，金屬化層110及/或下互連115)。於某些例子中，固定磁性層105可被提供為實質上保角層於此形貌之上。於某些其他例子中，固定磁性層105可被提供以非均勻或者改變的厚度於此形貌之上。例如，於某些情況下，固定磁性層105之第一部分可具有第一範圍內之厚度而其第二部分具有第二、不同範圍內之厚度。用於形成固 定磁性層105之其他適當尺寸及技術將取決於既定應用且將根據本說明書而清楚明白。
第一絕緣體層120可被形成自任何適當的電絕緣材料(或此類材料之組合)，使用寬廣範圍之技術的任一者。例如，於某些情況下，第一絕緣體層120可被形成自導電氧化物，諸如氧化鎂(MgO)。依據某些實施例，第一絕緣體層120可(例如)使用以下方式而被形成：物理氣相沈積(PVD)製程，諸如濺射沈積；化學氣相沈積(CVD)製程；及/或分子束外延(MBE)製程。用於形成第一絕緣體層120之其他適當材料及技術將取決於既定應用且將根據本說明書而清楚明白。
再者，第一絕緣體層120之尺寸可被客製化，如針對既定目標應用或終端使用所欲者。例如，於某些實施例中，第一絕緣體層120可具有厚度於約1-100Å(例如，約1-25Å、約25-50Å、約50-75Å、約75-100Å、或約1-100Å之範圍內的任何其他子範圍)之範圍內。於某些情況下，第一絕緣體層120可具有其一或更多組成材料之單層的厚度。依據某些實施例，第一絕緣體層120之厚度可被選擇或者調諧以致固定磁性層105及第二磁性層125被足夠地彼此絕緣而仍容許電子經由第一絕緣體層120通過於通孔量子穿隧之間。因此，在某種意義上，第一絕緣體層120可作用(至少部分地)為IC 100之MTJ的自旋過濾器。於某些例子中，第一絕緣體層120可具有實質上均勻的厚度於所提供的形貌之上，例如，藉由IC 100之任何下方 層(例如，固定磁性層105)。於某些例子中，第一絕緣體層120可被提供為實質上保角層於此形貌之上。於某些其他例子中，第一絕緣體層120可被提供以非均勻或者改變的厚度於此形貌之上。例如，於某些情況下，第一絕緣體層120之第一部分可具有第一範圍內之厚度而其第二部分具有第二、不同範圍內之厚度。於某些情況下，第一絕緣體層120可被形成自相同或不同材料之多數層(例如，絕緣體材料及非絕緣體材料)。用於第一絕緣體層120之其他適當尺寸將取決於既定應用且將根據本說明書而清楚明白。
如根據本說明書所將理解者，自由磁性層125可被形成自以上所討論之範例磁性材料的任一者，例如，針對固定磁性層105，依據某些實施例。於某些範例例子中，自由磁性層125可被形成為CoFeB之單層或CoFeB/Ta/CoFeB之多層堆疊。同時，如根據本說明書將理解：自由磁性層125可被允許經歷其磁化之改變，而因此可被視為(一般而言)自由或動態磁性層。為了本發明之一致性及理解的簡易性，自由磁性層125於下文中可被稱為自由磁性層125。如將進一步理解者：自由磁性層125可被形成於IC 100之上，使用參考固定磁性層105而討論於上之範例形成技術的任一者，依據某些實施例。用於形成自由磁性層125之其他適當材料及技術將取決於既定應用且將根據本說明書而清楚明白。
再者，自由磁性層125之尺寸可被客製化，如針對既 定目標應用或終端使用所欲者。例如，於某些實施例中，自由磁性層125可具有厚度於約1-100Å(例如，約1-25Å、約25-50Å、約50-75Å、約75-100Å、或約1-100Å之範圍內的任何其他子範圍)之範圍內。於某些情況下，自由磁性層125可具有其一或更多組成材料之單層的厚度。於某些例子中，自由磁性層125可具有實質上均勻的厚度於所提供的形貌之上，例如，藉由IC 100之任何下方層(例如，第一絕緣體層120)。於某些例子中，自由磁性層125可被提供為實質上保角層於此形貌之上。於某些其他例子中，自由磁性層125可被提供以非均勻或者改變的厚度於此形貌之上。例如，於某些情況下，自由磁性層125之第一部分可具有第一範圍內之厚度而其第二部分具有第二、不同範圍內之厚度。用於自由磁性層125之其他適當尺寸將取決於既定應用且將根據本說明書而清楚明白。
第二絕緣體層130可使用廣泛範圍的材料之任一者來形成。例如，依據某些實施例，第二絕緣體層130可被形成自導電氧化物，諸如氧化鎂(MgO)、氧化鉭(Ta2O5)、氧化鋁(Al2O3)、及/或任何其一或更多者的組合。同時，如根據本說明書將理解者：第二絕緣體層130可被形成於IC 100之上，使用參考第一絕緣體層120而討論於上之範例形成技術的任一者，依據某些實施例。於某些例子中，第二絕緣體層130可被形成於IC 100之上，使用原子層沈積(ALD)製程。用於形成第二絕緣體層130之其他適當 材料及技術將取決於既定應用且將根據本說明書而清楚明白。
再者，第二絕緣體層130之尺寸可被客製化，如針對既定目標應用或終端使用所欲者。於某些實施例中，第二絕緣體層130可具有厚度於以上(例如，針對第一絕緣體層120)所討論的範例範圍之一或更多者中。於某些實施例中，第二絕緣體層130可具有一厚度，其實質上等於(例如，確實等於或者於既定容許度內)第一絕緣體層120之厚度。於某些情況下，第二絕緣體層130可具有其一或更多組成材料之單層的厚度。於某些例子中，第二絕緣體層130可具有實質上均勻的厚度於所提供的形貌之上，例如，藉由IC 100之任何下方層(例如，自由磁性層125)。於某些例子中，第二絕緣體層130可被提供為實質上保角層於此形貌之上。於某些其他例子中，第二絕緣體層130可被提供以非均勻或者改變的厚度於此形貌之上。例如，於某些情況下，第二絕緣體層130之第一部分可具有第一範圍內之厚度而其第二部分具有第二、不同範圍內之厚度。於某些情況下，第二絕緣體層130可被形成自相同或不同材料之多數層(例如，絕緣體材料及非絕緣體材料)。用於第二絕緣體層130之其他適當尺寸將取決於既定應用且將根據本說明書而清楚明白。
硬遮罩層135可被形成自任何適當的硬遮罩材料(或此類材料之組合)，使用寬廣範圍之技術的任一者。例如，於某些情況下，硬遮罩層135可被形成自金屬，諸 如：鎢(W)；鉭(Ta)；鈦(Ti)；釕(Ru)；及/或任何其一或更多者之組合。於某些情況下，硬遮罩層135可被形成自氮化物，諸如：氮化鈦(TiN)；氮化鉭(TaN)；及/或任何其一或更多者之組合。依據某些實施例，硬遮罩層135可(例如)使用以下方式而被形成：物理氣相沈積(PVD)製程，諸如濺射沈積；及/或原子層沈積(ALD)製程。用於形成硬遮罩層135之其他適當材料及技術將取決於既定應用且將根據本說明書而清楚明白。
再者，硬遮罩層135之尺寸可被客製化，如針對既定目標應用或終端使用所欲者。例如，於某些實施例中，硬遮罩層135可具有厚度於約1-200nm(例如，約1-50nm、約50-100nm、約100-150nm、約150-200nm、或約1-200nm之範圍內的任何其他子範圍)之範圍內。於某些例子中，硬遮罩層135可具有實質上均勻的厚度於所提供的形貌之上，例如，藉由IC 100之任何下方層(例如，第二絕緣體層130)。於某些例子中，硬遮罩層135可被提供為實質上保角層於此形貌之上。於某些其他例子中，硬遮罩層135可被提供以非均勻或者改變的厚度於此形貌之上。例如，於某些情況下，硬遮罩層135之第一部分可具有第一範圍內之厚度而其第二部分具有第二、不同範圍內之厚度。用於硬遮罩層135之其他適當尺寸將取決於既定應用且將根據本說明書而清楚明白。
此製程可繼續如圖2，其為在圖案化硬遮罩層135後之圖1的IC 100之橫斷面視圖，依據本發明之實施例。 硬遮罩層135之圖案化可使用任何適當的標準及/或客製圖案化製程而被執行，如根據此說明書所將清楚明白者。依據某些實施例，硬遮罩層135可使用(例如)以下方式而被圖案化：反應離子蝕刻(RIE)製程；及/或離子研磨製程。同時，圖案化硬遮罩層135時所利用的蝕刻化學可被客製化，如針對既定目標應用或終端使用所欲者。於某些情況下，乾式電漿為基的蝕刻製程可被利用於各向異性蝕刻硬遮罩層135。在圖案化之後，所得的硬遮罩層135'可具有寬度/直徑(D 2 )厚度於約1-100nm(例如，約1-25nm、約25-50nm、約50-75nm、約75-100nm、或約1-100nm之範圍內的任何其他子範圍)之範圍內。依據某些實施例，已圖案化硬遮罩層135'可提供點接觸給下方的已圖案化自由磁性層125'。用於圖案化硬遮罩層135之其他適當技術將取決於既定應用且將根據本說明書而清楚明白。
此製程可繼續如圖3，其為在形成第一間隔物層140後之圖2的IC 100之橫斷面視圖，依據本發明之實施例。第一間隔物層140可被形成自任何適當的電介質材料(或此類材料之組合)，使用寬廣範圍之技術的任一者。例如，於某些情況下，第一間隔物層140可被形成自：氧化物，諸如二氧化矽(SiO2)；氮化物，諸如氮化矽(Si3N4)、氮化鈦(TiN)、及/或氮化矽碳(SiCN)；氧氮化物，諸如氧氮化矽(SiOxN y )；及/或其任何一或更多者之組合。例如，依據某些實施例，第一間隔物層140可使用以下方式而被 形成：化學氣相沈積(CVD)製程；及/或原子層沈積(ALD)製程。用於形成第一間隔物層140之其他適當材料及技術將取決於既定應用且將根據本說明書而清楚明白。
再者，第一間隔物層140之尺寸可被客製化，如針對既定目標應用或終端使用所欲者。於某些例子中，第一間隔物層140可具有實質上均勻的厚度於所提供的形貌之上，例如，藉由IC 100之任何下方層(例如，已圖案化硬遮罩層135'及/或第二絕緣體層130)。於某些例子中，第一間隔物層140可被提供為實質上保角層於此形貌之上。於某些其他例子中，第一間隔物層140可被提供以非均勻或者改變的厚度於此形貌之上。例如，於某些情況下，第一間隔物層140之第一部分可具有第一範圍內之厚度而其第二部分具有第二、不同範圍內之厚度。用於第一間隔物層140之其他適當尺寸將取決於既定應用且將根據本說明書而清楚明白。
此製程可繼續如圖4，其為在圖案化第一間隔物層140後之圖3的IC 100之橫斷面視圖，依據本發明之實施例。第一間隔物層140之圖案化可使用任何適當的標準及/或客製圖案化製程而被執行依據某些實施例，如根據此說明書所將清楚明白者。依據某些實施例，第一間隔物層140可(例如)使用反應離子蝕刻(RIE)製程而被圖案化。同時，圖案化第一間隔物層140時所利用的蝕刻化學可被客製化，如針對既定目標應用或終端使用所欲者。於某些情況下，乾式電漿為基的蝕刻製程可被利用於各向異性蝕刻 第一間隔物層140。在圖案化之後，所得的第一間隔物層140'可具有一般性圓柱形幾何，其通常可為圓形的橫斷面輪廓，於某些實施例中。於某些其他實施例中，第一間隔物層140'可具有一般性圓柱形幾何，其通常可為橢圓的橫斷面輪廓。於某些又其他實施例中，第一間隔物層140'可具有一般性管狀幾何，其通常可為圓形環狀或橢圓環狀的橫斷面輪廓，於某些實施例中。於某些情況下，第一間隔物層140'可具有側壁厚度(D 3 )厚度於約1-20nm(例如，約1-5nm、約5-10nm、約10-15nm、約15-20nm、或約1-20nm之範圍內的任何其他子範圍)之範圍內。用於圖案化第一間隔物層140之其他適當技術將取決於既定應用且將根據本說明書而清楚明白。
此製程可繼續如圖5，其為在圖案化第二絕緣體層130、自由磁性層125、及第一絕緣體層120後之圖4的IC 100之橫斷面視圖，依據本發明之實施例。第二絕緣體層130、自由磁性層125、及第一絕緣體層120之圖案化可使用任何適當的標準及/或客製圖案化製程而被執行依據某些實施例，如根據此說明書所將清楚明白者。依據某些實施例，第二絕緣體層130、自由磁性層125、及第一絕緣體層120可使用(例如)以下方式而被圖案化：反應離子蝕刻(RIE)製程；及/或離子研磨製程。同時，圖案化第二絕緣體層130、自由磁性層125、及第一絕緣體層120時所利用的蝕刻化學可被客製化，如針對既定目標應用或終端使用所欲者。於某些情況下，乾式電漿為基的蝕刻製 程可被利用於各向異性蝕刻第二絕緣體層130、自由磁性層125、及第一絕緣體層120。
在圖案化之後，所得的第二絕緣體層130'、自由磁性層125'、及第一絕緣體層120'可具有一般性圓柱形幾何，其通常可為圓形的橫斷面輪廓，於某些實施例中。於某些其他實施例中，第二絕緣體層130'、自由磁性層125'、及第一絕緣體層120'可具有一般性圓柱形幾何，其通常可為橢圓的橫斷面輪廓。於某些例子中，自由磁性層125之圖案化(例如，蝕刻)可停止於下方第一絕緣體層120的上表面之上。然而，於某些其他例子中，自由磁性層125之圖案化(例如，蝕刻)可停止於下方第一絕緣體層120的下表面之下。於某些情況下，第二絕緣體層130'、自由磁性層125'、及第一絕緣體層120'可具有寬度/直徑(D 4 )於約1-100nm(例如，約1-25nm、約25-50nm、約50-75nm、約75-100nm、或約1-100nm之範圍內的任何其他子範圍)之範圍內。如根據本說明書所將理解者，第二絕緣體層130'、自由磁性層125'、及第一絕緣體層120'之寬度/直徑(D 4 )可至少部分地取決於已圖案化第一間隔物層140'之側壁厚度(D 3 )，如以上所討論者。因此，一般而言，已圖案化第一間隔物層140'可至少部分地作用以確保已圖案化硬遮罩層135'係實質上中心對齊(例如，剛好中心對齊或者於既定容許度內)與第二絕緣體層130'、自由磁性層125'、及第一絕緣體層120'，依據一實施例。用於圖案化第二絕緣體層130、自由磁性層125、及第一絕緣體層 120之其他適當技術將取決於既定應用且將根據本說明書而清楚明白。
如先前所述，圖6A-6B闡明用以提供IC 101之圖5的IC 100之額外處理，依據本發明之實施例。因此，於某些情況下，此製程可繼續如圖6A，其為在圖案化固定磁性層105後之圖5的IC 100之橫斷面視圖，依據本發明之實施例。如根據本說明書所將理解者，固定磁性層105之圖案化可使用以上所討論之範例技術的任一者而被執行，例如，針對自由磁性層125。在圖案化之後，所得的固定磁性層105'可具有一般性圓柱形幾何，其通常可為圓形的橫斷面輪廓，於某些實施例中。於某些其他實施例中，固定磁性層105'可具有一般性圓柱形幾何，其通常可為橢圓的橫斷面輪廓。於某些情況下，已圖案化固定磁性層105'可具有寬度/直徑(D 4 )厚度於約1-100nm(例如，約1-25nm、約25-50nm、約50-75nm、約75-100nm、或約1-100nm之範圍內的任何其他子範圍)之範圍內。如根據本說明書所將理解者，固定磁性層105'之寬度/直徑(D 4 )可至少部分地取決於已圖案化第一間隔物層140'之側壁厚度(D 3 )，如以上所討論者。因此，且依據某些實施例，已圖案化第一間隔物層140'可被利用於圖案化(例如，蝕刻)IC 101之MTJ裝置的固定磁性層105。同時，一般而言，已圖案化第一間隔物層140'可至少部分地作用以確保已圖案化硬遮罩層135'係實質上中心對齊(例如，剛好中心對齊或者於既定容許度內)與已圖案化固定磁性層 105'，依據一實施例。
此製程可繼續如圖6B，其為在形成囊封層150及上互連155後之圖6A的IC 101之橫斷面視圖，依據本發明之實施例。囊封層150可被形成自任何適當的材料(或材料之組合)，使用寬廣範圍之技術的任一者。例如，於某些情況下，囊封層150可被形成自：氧化物，諸如氧化鋁(Al2O3)及/或氧化鉭(Ta2O5)；氮化物，諸如氮化矽(Si3N4)、氮化鉭(TiN)、及/或氮化矽碳(SiCN)；及/或其任何一或更多者之組合。依據某些實施例，囊封層150可使用以下方式而被形成：化學氣相沈積(CVD)製程；及/或原子層沈積(ALD)製程。用於形成囊封層150之其他適當材料及技術將取決於既定應用且將根據本說明書而清楚明白。
再者，IC 101的囊封層150之尺寸可被客製化，如針對既定目標應用或終端使用所欲者。於某些例子中，囊封層150可具有實質上均勻的厚度於所提供的形貌之上，例如，藉由IC 100之任何下方層(例如，已圖案化硬遮罩層135'、已圖案化第一間隔物層140'、已圖案化第二絕緣體層130'、已圖案化自由磁性層125'、已圖案化第一絕緣體層120'、已圖案化固定磁性層105'、及/或已金屬化電路層110)。於某些例子中，囊封層150可被提供為實質上保角層於此形貌之上。於某些其他例子中，囊封層150可被提供以非均勻或者改變的厚度於此形貌之上。例如，於某些情況下，囊封層150之第一部分可具有第一範圍內之厚 度而其第二部分具有第二、不同範圍內之厚度。用於IC 101的囊封層150之其他適當尺寸將取決於既定應用且將根據本說明書而清楚明白。
如根據本說明書所將理解者，上互連155可被形成自以上所討論之範例導電材料的任一者，例如，針對下互連115，依據某些實施例。同時，如根據本說明書將理解者：上互連155可被形成於IC 101之上，使用參考下互連115而討論於上之範例形成技術的任一者，依據某些實施例。如將進一步理解者，上互連155之尺寸可被客製化，如針對既定目標應用或終端使用所欲者。例如，於某些實施例中，上互連155可具有寬度/直徑(D 5 )於約0.1-100nm(例如，約0.1-1nm、約1-25nm、約25-50nm、約50-75nm、約75-100nm、或約0.1-100nm之範圍內的任何其他子範圍)之範圍內。於某些例子中，上互連155可具有實質上同等於(例如，剛好等於或於既定容許度內)下互連115之寬度/直徑(D 1 )的寬度/直徑(D 6 )。於某些情況下，上互連155之寬度/直徑(D 5 )可小於或約等於已圖案化硬遮罩層135'之寬度/直徑(D 2 )。於某些其他情況下，上互連155之寬度/直徑(D 5 )可大於已圖案化硬遮罩層135'之寬度/直徑(D 2 )。用於形成上互連155之其他適當材料、組態及技術將取決於既定應用且將根據本說明書而清楚明白。
如先前所述，圖7A-7D闡明用以提供IC 102之圖5的IC 100之額外處理，依據本發明之另一實施例。因此，於某些情況下，此製程可繼續如圖7A，其為在形成 選擇性第二間隔物層145後之圖5的IC 100之橫斷面視圖，依據本發明之實施例。如根據本說明書所將理解者，第二間隔物層145可被形成自以上所討論之範例電介質材料的任一者，例如，針對第一間隔物層140，依據某些實施例。同時，如根據本說明書將理解者：第二間隔物層145可被形成於IC 102之上，使用參考第一間隔物層140而討論於上之範例形成技術的任一者，依據某些實施例。用於形成第二間隔物層145之其他適當材料及技術將取決於既定應用且將根據本說明書而清楚明白。
再者，第二間隔物層145之尺寸可被客製化，如針對既定目標應用或終端使用所欲者。於某些例子中，第二間隔物層145可具有實質上均勻的厚度於所提供的形貌之上，例如，藉由IC 102之任何下方層(例如，已圖案化硬遮罩層135'、已圖案化第一間隔物層140'、已圖案化第二絕緣體層130'、已圖案化自由磁性層125'、已圖案化第一絕緣體層120'、及/或固定磁性層105)。於某些例子中，第二間隔物層145可被提供為實質上保角層於此形貌之上。於某些其他例子中，第二間隔物層145可被提供以非均勻或者改變的厚度於此形貌之上。例如，於某些情況下，第二間隔物層145之第一部分可具有第一範圍內之厚度而其第二部分具有第二、不同範圍內之厚度。用於第二間隔物層145之其他適當尺寸將取決於既定應用且將根據本說明書而清楚明白。
此製程可繼續如圖7B，其為在圖案化第二間隔物層 145後之圖7A的IC 102之橫斷面視圖，依據本發明之實施例。如根據本說明書所將理解者，第二間隔物層145可使用參考第一間隔物層140而討論於上之範例圖案化技術及蝕刻化學的任一者而被圖案化，依據某些實施例。在圖案化之後，所得的第二間隔物層145'可具有一般性圓柱形幾何，其通常可為圓形的橫斷面輪廓，於某些實施例中。於某些其他實施例中，第二間隔物層145'可具有一般性圓柱形幾何，其通常可為橢圓的橫斷面輪廓。於某些又其他實施例中，第二間隔物層145'可具有一般性管狀幾何，其通常可為圓形環狀或橢圓環狀的橫斷面輪廓，於某些實施例中。於某些情況下，第二間隔物層145'可具有側壁厚度(D 6 )厚度於約1-20nm(例如，約1-5nm、約5-10nm、約10-15nm、約15-20nm、或約1-20nm之範圍內的任何其他子範圍)之範圍內。用於圖案化第二間隔物層145之其他適當技術將取決於既定應用且將根據本說明書而清楚明白。
如一般性地顯示以圖7B中之虛線橢圓，已圖案化第二間隔物層145'之下部分147'(例如，足或基部分)可落在沿著其低於已圖案化第一絕緣體層120'且高於固定磁性層105之IC 102的MTJ裝置之側壁的位置上，依據某些實施例。然而，應注意：本發明並非限定於此。例如，依據某些其他實施例，已圖案化第二間隔物層145'之下部分147'可落在沿著其低於已圖案化自由磁性層125'且高於已圖案化第一絕緣體層120'之IC 102的MTJ裝置之側壁的 位置上。更一般性地，已圖案化第二間隔物層145'之下部分147'可落在沿著其並未將已圖案化自由磁性層125'暴露至固定磁性層105之圖案化期間的蝕刻副產物的再沈積之IC 102的MTJ裝置之側壁的任何位置上。
此製程可繼續如圖7C，其為在圖案化固定磁性層105後之圖7B的IC 102之橫斷面視圖，依據本發明之實施例。在圖案化第二間隔物層145(例如，用以形成已圖案化第二間隔物層145')後，下方固定磁性層105可經歷圖案化。依據某些實施例，已圖案化第二間隔物層145'可至少部分地作用以保護已圖案化自由磁性層125'之側壁(及/或IC 102之MTJ的其他層)不受到固定磁性層105之圖案化期間的殘餘蝕刻副產物之再沈積。因此，且依據某些實施例，已圖案化第二間隔物層145'可組態成防止或減少對於IC 102之MTJ的已圖案化自由磁性層125'與已圖案化固定磁性層105'間之電短路的任何易受性。於某些情況下，已圖案化固定磁性層105'可具有寬度/直徑(D 7 )厚度於約1-100nm(例如，約1-25nm、約25-50nm、約50-75nm、約75-100nm、或約1-100nm之範圍內的任何其他子範圍)之範圍內。如根據本說明書所將理解者，固定磁性層105'之寬度/直徑(D 7 )可至少部分地取決於已圖案化第二間隔物層145'之側壁厚度(D 6 )，如以上所討論者。因此，且依據某些實施例，已圖案化第二間隔物層145'可被利用於圖案化(例如，蝕刻)IC 102之MTJ裝置的固定磁性層105。更一般性地，且依據某些實施例，已圖案化第二間 隔物層145'與已圖案化第一間隔物層140'之雙間隔物組合可被利用於圖案化IC 102之MTJ裝置的固定磁性層105。
此製程可繼續如圖7D，其為在形成囊封層150及上互連155後之圖7C的IC 102之橫斷面視圖，依據本發明之實施例。IC 102的囊封層150之尺寸可被客製化，如針對既定目標應用或終端使用所欲者。於某些例子中，囊封層150可具有實質上均勻的厚度於所提供的形貌之上，例如，藉由IC 102之任何下方層(例如，已圖案化硬遮罩層135'、已圖案化第一間隔物層140'、已圖案化第二間隔物層145'、已圖案化固定磁性層105'、及/或已金屬化電路層110)。於某些例子中，囊封層150可被提供為實質上保角層於此形貌之上。於某些其他例子中，囊封層150可被提供以非均勻或者改變的厚度於此形貌之上。例如，於某些情況下，囊封層150之第一部分可具有第一範圍內之厚度而其第二部分具有第二、不同範圍內之厚度。用於IC 102的囊封層150之其他適當尺寸將取決於既定應用且將根據本說明書而清楚明白。
範例系統
圖8闡明一種以積體電路結構或裝置所實施的計算系統1000，該些結構或裝置係使用依據一範例實施例之揭露技術來形成。如圖可見，計算系統1000包含主機板1002。主機板1002可包括數個組件，包括(但不限定於) 處理器1004及至少一通訊晶片1006，其各可被實體地及電氣地耦合至主機板1002、或者被集成於其中。如將理解者，主機板1002可為(例如)任何印刷電路板，無論是主板、安裝於主板上之子板、或系統1000之唯一板，等等。根據其應用，計算系統1000可包括其可被或可不被實體地且電氣地耦合至主機板1002之一或更多其他組件。這些其他組件可包括(但不限定於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示、觸控螢幕顯示、觸控螢幕控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、迴轉儀、揚聲器、相機、及大量儲存裝置(諸如硬碟機、光碟(CD)、數位光碟(DVD)，等等)。計算系統1000中所包括之任何組件可包括一或更多積體電路結構或裝置，該些結構或裝置係使用依據一範例實施例之揭露技術來形成。於某些實施例中，多重功能可被集成入一或更多晶片(例如，注意：通訊晶片1006可為處理器1004之部分或者被集成入處理器1004)。
通訊晶片1006致能無線通訊，以供資料之轉移至及自計算系統1000。術語「無線」及其衍生詞可被用以描述電路、裝置、系統、方法、技術、通訊頻道，等等，其可藉由使用透過非固體媒體之經調變的電磁輻射來傳遞資料。該術語並未暗示其相關裝置不含有任何佈線，雖然於某些實施例中其可能不含有。通訊晶片1006可實施數種 無線標準或協定之任一者，包括(但不限定於)Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物，以及其被指定為3G、4G、5G、及以上的任何其他無線協定。計算系統1000可包括複數通訊晶片1006。例如，第一通訊晶片1006可專用於較短距離無線通訊，諸如Wi-Fi及藍牙；而第二通訊晶片1006可專用於較長距離無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
計算系統1000之處理器1004包括封裝於處理器1004內之積體電路晶粒。於某些實施例中，處理器之積體電路晶粒包括板上電路，其被實施以一或更多使用所揭露技術來形成的積體電路結構或裝置，如文中多處所述者。術語「處理器」可指稱任何裝置或裝置之部分，其處理(例如)來自暫存器及/或記憶體之電子資料以將該電子資料轉變為其可被儲存於暫存器及/或記憶體中之其他電子資料。
通訊晶片1006亦可包括封裝於通訊晶片1006內之積體電路晶粒。依據某些此等範例實施例，通訊晶片之積體電路晶粒包括使用如文中所述之已揭露技術所形成的一或更多積體電路結構或裝置。如根據本說明書所將理解者，注意：多重標準無線能力可被直接地集成入處理器1004(例如，其中任何晶片1006之功能被集成入處理器 1004，而非具有分離的通訊晶片)。進一步注意：處理器1004可為具有此類無線能力之晶片組。簡言之，任何數目的處理器1004及/或通訊晶片1006可被使用。類似地，任一晶片或晶片組可具有集成入其中之多重功能。
於各種實施方式中，計算系統1000可為膝上型電腦、小筆電、筆記型電腦、智慧型手機、輸入板、個人數位助理(PDA)、超輕行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、數位錄影機、或任何其他電子裝置，其係處理資料或利用使用已揭露技術所形成的一或更多積體電路結構或裝置，如文中多處描述者。
進一步範例實施例
下列範例係有關於進一步實施例，從該些實施例將清楚明白各種變異及組態。
範例1是一種積體電路，包括：固定磁性層；形成於該固定磁性層之上的第一絕緣體層；形成於該第一絕緣體層之上的自由磁性層；形成於該自由磁性層之上的第二絕緣體層；形成於該第二絕緣體層之上的導電硬遮罩層，其中該硬遮罩層具有小於該自由磁性層之寬度/直徑的寬度/直徑；及形成於該第二絕緣體層之上並覆蓋該硬遮罩層之側壁的第一電介質間隔物。
範例2包括範例1及3-34之任一者的請求標的，其中該固定磁性層包含鐵(Fe)、鉭(Ta)、釕(Ru)、鈷(Co)、 鈷-鈀(Co-Pd)、鈷-鉑(Co-Pt)、鈷-鐵-硼(CoFeB)、及/或其任何一或更多者之組合。
範例3包括範例1-2及4-34之任一者的請求標的，其中該固定磁性層具有約1-100Å之範圍內的厚度。
範例4包括範例1-3及5-34之任一者的請求標的，其中該固定磁性層具有約1-100nm之範圍內的寬度/直徑。
範例5包括範例1-4及6-34之任一者的請求標的，其中該固定磁性層被電子地耦合與下方互連。
範例6包括範例1-5及7-34之任一者的請求標的，其中該自由磁性層包含鈷-鐵-硼(CoFeB)及/或鉭(Ta)之至少一者。
範例7包括範例1-6及8-34之任一者的請求標的，其中該自由磁性層具有約1-100Å之範圍內的厚度。
範例8包括範例1-7及9-34之任一者的請求標的，其中該自由磁性層具有約1-100nm之範圍內的寬度/直徑。
範例9包括範例1-8及10-34之任一者的請求標的，其中該自由磁性層被電子地耦合與下方互連。
範例10包括範例1-9及11-34之任一者的請求標的，其中該第一絕緣體層包含氧化鎂(MgO)。
範例11包括範例1-10及12-34之任一者的請求標的，其中該第一絕緣體層具有約1-100Å之範圍內的厚度。
範例12包括範例1-11及13-34之任一者的請求標的，其中該第一絕緣體層具有約1-100nm之範圍內的寬度/直徑。
範例13包括範例1-12及14-34之任一者的請求標的，其中該第二絕緣體層包含氧化鎂(MgO)、氧化鉭(Ta2O5)、氧化鋁(Al2O3)、及/或其任何一或更多者之組合。
範例14包括範例1-13及15-34之任一者的請求標的，其中該第二絕緣體層具有約1-100Å之範圍內的厚度。
範例15包括範例1-14及16-34之任一者的請求標的，其中該第二絕緣體層具有約1-100nm之範圍內的寬度/直徑。
範例16包括範例1-15及17-34之任一者的請求標的，其中該硬遮罩層包含鎢(W)、鉭(Ta)、鈦(Ti)、釕(Ru)、氮化鈦(TiN)、氮化鉭(TaN)、及/或其任何一或更多者之組合。
範例17包括範例1-16及18-34之任一者的請求標的，其中該硬遮罩層具有約1-200nm之範圍內的厚度。
範例18包括範例1-17及19-34之任一者的請求標的，其中該硬遮罩層具有約1-100nm之範圍內的寬度/直徑。
範例19包括範例1-18及20-34之任一者的請求標的，其中該硬遮罩層係中心對齊與該自由磁性層。
範例20包括範例1-19及21-34之任一者的請求標的，其中該第一電介質間隔物包含二氧化矽(SiO2)、氮化矽(Si3N4)、氮化鉭(TiN)、氮化矽碳(SiCN)、氧氮化矽(SiOxN y )、及/或其任何一或更多者之組合。
範例21包括範例1-20及22-34之任一者的請求標的，其中該第一電介質間隔物具有約1-20nm之範圍內的側壁厚度。
範例22包括範例1-21及23-34之任一者的請求標的，其中該第一電介質間隔物具有其為圓形或橢圓形之橫斷面輪廓的圓柱形幾何。
範例23包括範例1-22及24-34之任一者的請求標的並進一步包括囊封層，其係形成於由該硬遮罩層、該第一電介質間隔物、該第二絕緣體層、該自由磁性層、該第一絕緣體層、及該固定磁性層所提供的形貌之上。
範例24包括範例1-23及25-34之任一者的請求標的並進一步包括第二電介質間隔物，其係形成於該固定磁性層之上並覆蓋該自由磁性層之側壁。
範例25包括範例24之請求標的，其中該第二電介質間隔物之下部分係駐存在該第一絕緣體層之側壁底下以及該固定磁性層之側壁上方。
範例26包括範例24之請求標的，其中該第二電介質間隔物之下部分係駐存在該自由磁性層之側壁底下以及該第一絕緣體層之側壁上方。
範例27包括範例24之請求標的，其中該第二電介質 間隔物包含下列至少一者：二氧化矽(SiO2)、氮化矽(Si3N4)、氮化鉭(TiN)、氮化矽碳(SiCN)、氧氮化矽(SiOxN y )、及/或其任何一或更多者之組合。
範例28包括範例24之請求標的，其中該第二電介質間隔物與該第一電介質間隔物為不同的材料組成。
範例29包括範例24之請求標的，其中該第二電介質間隔物具有約1-20nm之範圍內的側壁厚度。
範例30包括範例24之請求標的，其中該第二電介質間隔物具有其為圓形或橢圓形之橫斷面輪廓的圓柱形幾何。
範例31包括範例24之請求標的，其中該第二電介質間隔物組態成防止介於該自由磁性層與該固定磁性層之間的電短路。
範例32包括範例24之請求標的並進一步包括囊封層，其係形成於由該硬遮罩層、該第一電介質間隔物、該第二電介質間隔物、及該固定磁性層所提供的形貌之上。
範例33是一種嵌入式記憶體裝置，包括範例1-32之任一者的積體電路。
範例34包括範例33之請求標的，其中該嵌入式記憶體裝置為自旋力矩轉移記憶體(STTM)裝置。
範例35是一種形成積體電路之方法，該方法包括：形成磁穿隧接面(MTJ)，其包含固定磁性層、該固定磁性層之上的第一絕緣體層、及該第一絕緣體層之上的自由磁性層；形成第二絕緣體層於該自由磁性層之上；形成導電 硬遮罩層於該第二絕緣體層之上；及形成第一電介質間隔物於該第二絕緣體層之上並覆蓋該硬遮罩層之側壁。
範例36包括範例35及37-51之任一者的請求標的且進一步包括：圖案化該固定磁性層以減少其寬度/直徑至約等於該自由磁性層之寬度/直徑。
範例37包括範例35-36及38-51之任一者的請求標的，其中形成該硬遮罩層包括：沈積該硬遮罩層於由該第二絕緣體層所提供的形貌之上；及圖案化該硬遮罩層以減少其寬度/直徑至小於或約等於該第二絕緣體層之寬度/直徑。
範例38包括範例37之請求標的，其中沈積該硬遮罩層涉及物理氣相沈積(PVD)製程及/或原子層沈積(ALD)製程之至少一者。
範例39包括範例37之請求標的，其中圖案化該硬遮罩層涉及反應離子蝕刻(RIE)製程及/或離子研磨製程之至少一者。
範例40包括範例35-39及41-51之任一者的請求標的，其中形成該第一電介質間隔物包括：沈積該第一電介質間隔物於由該硬遮罩層和該第二絕緣體層所提供的形貌之上；及圖案化該第一電介質間隔物以減少其尺寸來覆蓋該硬遮罩層之側壁。
範例41包括範例40之請求標的，其中沈積該第一電介質間隔物涉及化學氣相沈積(CVD)製程及/或原子層沈積(ALD)製程之至少一者。
範例42包括範例40之請求標的，其中圖案化該第一電介質間隔物涉及反應離子蝕刻(RIE)製程。
範例43包括範例35-42及44-51之任一者的請求標的並進一步包括：形成囊封層於由該硬遮罩層、該第一電介質間隔物、該第二絕緣體層、該自由磁性層、該第一絕緣體層、及該固定磁性層所提供的形貌之上。
範例44包括範例35-43及45-51之任一者的請求標的並進一步包括：形成第二電介質間隔物於該固定磁性層之上並覆蓋該自由磁性層之側壁。
範例45包括範例44之請求標的，其中形成該第二電介質間隔物包括：沈積該第二電介質間隔物於由該硬遮罩層、該第一電介質間隔物、該第二絕緣體層、及該自由磁性層所提供的形貌之上；及圖案化該第二電介質間隔物以致該第二電介質間隔物之下部分駐存在以下任一者：該自由磁性層之側壁底下以及該第一絕緣體層之側壁上方；或者該第一絕緣體層之側壁底下以及該固定磁性層之側壁上方。
範例46包括範例45之請求標的，其中沈積該第二電介質間隔物涉及化學氣相沈積(CVD)製程及/或原子層沈積(ALD)製程之至少一者。
範例47包括範例45之請求標的，其中圖案化該第二電介質間隔物涉及反應離子蝕刻(RIE)製程。
範例48包括範例35-47及49-51之任一者的請求標的且進一步包括：圖案化該固定磁性層以減少其寬度/直 徑至大於該自由磁性層之寬度/直徑。
範例49包括範例35-48及50-51之任一者的請求標的並進一步包括：形成囊封層於由該硬遮罩層、該第一電介質間隔物、該第二電介質間隔物、及該固定磁性層所提供的形貌之上。
範例50是一種嵌入式記憶體裝置，其係使用包括範例35-49及51之任一者的請求標的之方法來形成。
範例51包括範例50之請求標的，其中該嵌入式記憶體裝置為自旋力矩轉移記憶體(STTM)裝置。
範例52是一種自旋力矩轉移記憶體(STTM)裝置，包括：固定磁性層；形成於該固定磁性層之上的第一氧化鎂(MgO)層；及形成於該第一絕緣體層之上的自由磁性層；形成於該自由磁性層之上的第二氧化鎂(MgO)層；形成於該第二絕緣體層之上的金屬基硬遮罩層，其中該金屬基硬遮罩層具有小於該自由磁性層之寬度/直徑且於約1-100nm之範圍內的寬度/直徑，且其中該金屬基硬遮罩層被電子地耦合與該自由磁性層；及形成於該第二絕緣體層之上並覆蓋該金屬基硬遮罩層之側壁的第一電介質間隔物，其中該第一電介質間隔物具有約1-20nm之範圍內的側壁厚度。
範例53包括範例52及54-61之任一者的請求標的，其中該固定磁性層包含鐵(Fe)、鉭(Ta)、釕(Ru)、鈷(Co)、鈷-鈀(Co-Pd)、鈷-鉑(Co-Pt)、鈷-鐵-硼(CoFeB)、及/或其任何一或更多者之組合。
範例54包括範例52-53及55-61之任一者的請求標的，其中該自由磁性層包含鈷-鐵-硼(CoFeB)及/或鉭(Ta)之至少一者。
範例55包括範例52-54及56-61之任一者的請求標的，其中該金屬基硬遮罩層包含鎢(W)、鉭(Ta)、鈦(Ti)、釕(Ru)、氮化鈦(TiN)、氮化鉭(TaN)、及/或其任何一或更多者之組合。
範例56包括範例52-55及57-61之任一者的請求標的，其中該第一電介質間隔物包含二氧化矽(SiO2)、氮化矽(Si3N4)、氮化鉭(TiN)、氮化矽碳(SiCN)、氧氮化矽(SiOxN y )、及/或其任何一或更多者之組合。
範例57包括範例52-56及58-61之任一者的請求標的並進一步包括第二電介質間隔物，其係形成於該固定磁性層之上並覆蓋該自由磁性層之側壁，其中該第二電介質間隔物具有約1-20nm之範圍內的側壁厚度。
範例58包括範例57之請求標的，其中該第二電介質間隔物之下部分係駐存在以下任一者：該自由磁性層之側壁底下以及該第一絕緣體層之側壁上方；或者該第一絕緣體層之側壁底下以及該固定磁性層之側壁上方。
範例59包括範例57之請求標的，其中該第二電介質間隔物包含二氧化矽(SiO2)、氮化矽(Si3N4)、氮化鉭(TiN)、氮化矽碳(SiCN)、氧氮化矽(SiOxN y )、及/或其任何一或更多者之組合。
範例60包括範例52-59及61之任一者的請求標的並 進一步包括：電子地耦合至該固定磁性層之下電極；及電子地耦合至該自由磁性層之上電極。
範例61是一種嵌入式記憶體裝置，包括範例52-60之任一者的STTM裝置。
範例實施例之前述說明已被提呈以供闡明及描述之目的。不是想要窮舉的或將本發明限制於所揭露的精確形式。許多組態及變異將根據此說明書而為可能的。意欲使本發明之範圍不受此詳細說明所限制，而是由後附的申請專利範圍所限制。主張本申請案之優先權的未來申請案可用不同方式主張所揭露之請求標的，且可一般性地包括如文中所多樣地揭露或另展示的一或更多限制之任何集合。
100‧‧‧積體電路(IC)
105‧‧‧第一磁性層
110‧‧‧下方金屬化電路層
115‧‧‧下互連
120‧‧‧第一絕緣體層
125‧‧‧第二磁性層
130‧‧‧第二絕緣體層
135‧‧‧硬遮罩層
MTJ‧‧‧磁穿隧接面

Claims (25)

  1. 一種積體電路，包含：固定磁性層；形成於該固定磁性層之上的第一絕緣體層；形成於該第一絕緣體層之上的自由磁性層；形成於該自由磁性層之上的第二絕緣體層；形成於該第二絕緣體層之上的導電硬遮罩層，其中該硬遮罩層具有小於該自由磁性層之寬度/直徑的寬度/直徑；及形成於該第二絕緣體層之上並覆蓋該硬遮罩層之側壁的第一電介質間隔物。
  2. 如申請專利範圍第1項之積體電路，其中該固定磁性層與下方互連電子地耦合，及其中該自由磁性層與上方互連電子地耦合。
  3. 如申請專利範圍第1項之積體電路，其中該自由磁性層與該硬遮罩層之每一者具有約1-100nm之範圍內的寬度/直徑。
  4. 如申請專利範圍第1項之積體電路，其中該硬遮罩層係中心對齊與該自由磁性層。
  5. 如申請專利範圍第1項之積體電路，其中該第一電介質間隔物具有其為圓形或橢圓形之橫斷面輪廓的圓柱形幾何。
  6. 如申請專利範圍第1項之積體電路，進一步包含囊封層，其係形成於由該硬遮罩層、該第一電介質間隔物、 該第二絕緣體層、該自由磁性層、該第一絕緣體層、及該固定磁性層所提供的形貌之上。
  7. 如申請專利範圍第1項之積體電路，進一步包含第二電介質間隔物，其係形成於該固定磁性層之上並覆蓋該自由磁性層之側壁。
  8. 如申請專利範圍第7項之積體電路，其中該第二電介質間隔物具有其為圓形或橢圓形之橫斷面輪廓的圓柱形幾何。
  9. 如申請專利範圍第7項之積體電路，進一步包含囊封層，其係形成於由該硬遮罩層、該第一電介質間隔物、該第二電介質間隔物、及該固定磁性層所提供的形貌之上。
  10. 一種嵌入式記憶體裝置，包含申請專利範圍第1至9項之任一項的積體電路。
  11. 如申請專利範圍第10項之嵌入式記憶體裝置，其中該嵌入式記憶體裝置為自旋力矩轉移記憶體(STTM)裝置。
  12. 一種形成積體電路之方法，該方法包含：形成磁穿隧接面(MTJ)，其包含固定磁性層、該固定磁性層之上的第一絕緣體層、及該第一絕緣體層之上的自由磁性層；形成第二絕緣體層於該自由磁性層之上；形成導電硬遮罩層於該第二絕緣體層之上；及形成第一電介質間隔物於該第二絕緣體層之上並覆蓋 該硬遮罩層之側壁。
  13. 如申請專利範圍第12項之方法，進一步包含：圖案化該固定磁性層以減少其寬度/直徑至約等於該自由磁性層之寬度/直徑。
  14. 如申請專利範圍第12項之方法，其中形成該硬遮罩層包含：沈積該硬遮罩層於由該第二絕緣體層所提供的形貌之上；及圖案化該硬遮罩層以減少其寬度/直徑至小於或約等於該第二絕緣體層之寬度/直徑。
  15. 如申請專利範圍第12項之方法，其中形成該第一電介質間隔物包含：沈積該第一電介質間隔物於由該硬遮罩層和該第二絕緣體層所提供的形貌之上；及圖案化該第一電介質間隔物以減少其尺寸來覆蓋該硬遮罩層之側壁。
  16. 如申請專利範圍第12項之方法，進一步包含：形成囊封層於由該硬遮罩層、該第一電介質間隔物、該第二絕緣體層、該自由磁性層、該第一絕緣體層、及該固定磁性層所提供的形貌之上。
  17. 如申請專利範圍第12項之方法，進一步包含：形成第二電介質間隔物於該固定磁性層之上並覆蓋該自由磁性層之側壁。
  18. 如申請專利範圍第17項之方法，其中形成該第二 電介質間隔物包含：沈積該第二電介質間隔物於由該硬遮罩層、該第一電介質間隔物、該第二絕緣體層、及該自由磁性層所提供的形貌之上；及圖案化該第二電介質間隔物以致該第二電介質間隔物之下部分駐存在以下任一者：該自由磁性層之側壁底下以及該第一絕緣體層之側壁上方；或者該第一絕緣體層之側壁底下以及該固定磁性層之側壁上方。
  19. 如申請專利範圍第18項之方法，進一步包含：圖案化該固定磁性層以減少其寬度/直徑至大於該自由磁性層之寬度/直徑。
  20. 如申請專利範圍第18項之方法，進一步包含：形成囊封層於由該硬遮罩層、該第一電介質間隔物、該第二電介質間隔物、及該固定磁性層所提供的形貌之上。
  21. 一種自旋力矩轉移記憶體(STTM)裝置，包含：固定磁性層；形成於該固定磁性層之上的第一氧化鎂(MgO)層；形成於該第一絕緣體層之上的自由磁性層；形成於該自由磁性層之上的第二氧化鎂(MgO)層；形成於該第二絕緣體層之上的金屬基硬遮罩層，其中該金屬基硬遮罩層具有小於該自由磁性層之寬度/直徑且 於約1-100nm之範圍內的寬度/直徑，且其中該金屬基硬遮罩層與該自由磁性層電子地耦合；及形成於該第二絕緣體層之上並覆蓋該金屬基硬遮罩層之側壁的第一電介質間隔物，其中該第一電介質間隔物具有約1-20nm之範圍內的側壁厚度。
  22. 如申請專利範圍第21項之STTM裝置，進一步包含第二電介質間隔物，其係形成於該固定磁性層之上並覆蓋該自由磁性層之側壁，其中該第二電介質間隔物具有約1-20nm之範圍內的側壁厚度。
  23. 如申請專利範圍第22項之STTM裝置，其中該第二電介質間隔物之下部分駐存在以下任一者：該自由磁性層之側壁底下以及該第一絕緣體層之側壁上方；或者該第一絕緣體層之側壁底下以及該固定磁性層之側壁上方。
  24. 如申請專利範圍第23項之STTM裝置，進一步包含：電子地耦合至該固定磁性層之下電極；及電子地耦合至該自由磁性層之上電極。
  25. 一種嵌入式記憶體裝置，包含申請專利範圍第21至24項之任一項的STTM裝置。
TW104104230A 2014-03-28 2015-02-09 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術 TWI564888B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/032138 WO2015147855A1 (en) 2014-03-28 2014-03-28 Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer

Publications (2)

Publication Number Publication Date
TW201603016A true TW201603016A (zh) 2016-01-16
TWI564888B TWI564888B (zh) 2017-01-01

Family

ID=54196171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104230A TWI564888B (zh) 2014-03-28 2015-02-09 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術

Country Status (6)

Country Link
US (2) US9882121B2 (zh)
EP (1) EP3123476B1 (zh)
KR (1) KR102312731B1 (zh)
CN (1) CN106062880A (zh)
TW (1) TWI564888B (zh)
WO (1) WO2015147855A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699913B (zh) * 2018-10-16 2020-07-21 台灣積體電路製造股份有限公司 磁通道接面結構與其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015147855A1 (en) 2014-03-28 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
EP3243218A4 (en) * 2015-01-09 2018-09-12 Hewlett-Packard Enterprise Development LP Sidewall spacers
US10707411B1 (en) 2015-06-19 2020-07-07 Marvell International Ltd. MRAM structure for efficient manufacturability
US20170069832A1 (en) * 2015-09-03 2017-03-09 Yong-Jae Kim Magnetoresistive memory devices and methods of manufacturing the same
US10381556B2 (en) * 2015-09-18 2019-08-13 Intel Corporation Spin transfer torque memory (STTM), methods of forming the same using a non-conformal insulator, and devices including the same
US10304603B2 (en) * 2016-06-29 2019-05-28 International Business Machines Corporation Stress control in magnetic inductor stacks
US10811177B2 (en) 2016-06-30 2020-10-20 International Business Machines Corporation Stress control in magnetic inductor stacks
DE112016007034T5 (de) 2016-07-01 2019-03-21 Intel Corporation Trigate- und finfet-bauelemente mit selbstausgerichtetem gate-rand
US10879456B2 (en) 2018-06-27 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall spacer stack for magnetic tunnel junctions
US10714680B2 (en) * 2018-08-27 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US10726892B2 (en) 2018-12-06 2020-07-28 Sandisk Technologies Llc Metallic magnetic memory devices for cryogenic operation and methods of operating the same
CN111952440B (zh) * 2019-05-16 2023-04-07 中电海康集团有限公司 Mram器件的制造方法
JP2021044359A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置
US11437431B2 (en) * 2020-01-15 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited Memory device with flat-top bottom electrodes and methods for forming the same
CN115249764A (zh) * 2021-04-28 2022-10-28 浙江驰拓科技有限公司 一种硬掩模的制备方法及磁随机存储器的制备方法
US20230061985A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device and formation method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
KR100535046B1 (ko) * 2002-12-30 2005-12-07 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
US7381343B2 (en) * 2005-07-08 2008-06-03 International Business Machines Corporation Hard mask structure for patterning of materials
US7531367B2 (en) * 2006-01-18 2009-05-12 International Business Machines Corporation Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7939188B2 (en) * 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
WO2010067214A1 (en) * 2008-12-08 2010-06-17 Nxp B.V. Method of manufacturing a tunnel transistor and ic comprising the same
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US7989224B2 (en) * 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8133809B2 (en) 2010-08-11 2012-03-13 Magic Technologies, Inc. Method to fabricate thin metal via interconnects on copper wires in MRAM devices
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
US9245608B2 (en) 2011-09-22 2016-01-26 Qualcomm Incorporated Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device
US8866242B2 (en) 2011-11-10 2014-10-21 Qualcomm Incorporated MTJ structure and integration scheme
CN104137185B (zh) * 2011-12-20 2018-01-12 英特尔公司 用于减小磁存储器元件接触部的尺寸和中心定位的方法
US9172033B2 (en) * 2013-07-03 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US9406875B2 (en) * 2013-12-17 2016-08-02 Qualcomm Incorporated MRAM integration techniques for technology scaling
EP3123536B1 (en) * 2014-03-26 2019-03-13 Intel Corporation Techniques for forming spin-transfer torque memory (sttm) elements having annular contacts
WO2015147855A1 (en) 2014-03-28 2015-10-01 Intel Corporation Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer
US9972775B2 (en) * 2015-03-12 2018-05-15 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device having low-k interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699913B (zh) * 2018-10-16 2020-07-21 台灣積體電路製造股份有限公司 磁通道接面結構與其製造方法

Also Published As

Publication number Publication date
TWI564888B (zh) 2017-01-01
KR102312731B1 (ko) 2021-10-15
US20160359101A1 (en) 2016-12-08
EP3123476B1 (en) 2019-10-16
US9882121B2 (en) 2018-01-30
EP3123476A1 (en) 2017-02-01
WO2015147855A1 (en) 2015-10-01
KR20160138387A (ko) 2016-12-05
US20180166625A1 (en) 2018-06-14
US10707409B2 (en) 2020-07-07
CN106062880A (zh) 2016-10-26
EP3123476A4 (en) 2017-11-15

Similar Documents

Publication Publication Date Title
TWI564888B (zh) 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術
US10580973B2 (en) Spin-transfer torque memory (STTM) devices having magnetic contacts
KR102249872B1 (ko) 환상 콘택트들을 갖는 스핀 전달 토크 메모리(sttm) 소자들을 형성하는 기술들
US9525128B2 (en) Semiconductor devices and methods of manufacturing the same
US10811595B2 (en) Techniques for forming logic including integrated spin-transfer torque magnetoresistive random-access memory
US20200212291A1 (en) Antiferromagnet based spin orbit torque memory device
US11605671B2 (en) Double selector element for low voltage bipolar memory devices
TW201742278A (zh) 用於垂直磁性穿隧接面之應變工程的方法及所得結構
TWI747833B (zh) 自旋轉移力矩記憶體（ｓｔｔｍ），利用揮發性化合物形成元件以形成該記憶體之方法及包括該記憶體之裝置
US11430942B2 (en) Multilayer free magnetic layer structure for spin-based magnetic memory
US11393874B2 (en) Independently scaling selector and memory in memory cell
US11171176B2 (en) Asymmetric selector element for low voltage bipolar memory devices
CN107667437B (zh) 封盖的磁性存储器
WO2019135743A1 (en) Filter layer for an in-plane top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory