TWI747833B - 自旋轉移力矩記憶體（ｓｔｔｍ），利用揮發性化合物形成元件以形成該記憶體之方法及包括該記憶體之裝置 - Google Patents

自旋轉移力矩記憶體（ｓｔｔｍ），利用揮發性化合物形成元件以形成該記憶體之方法及包括該記憶體之裝置 Download PDF

Info

Publication number
TWI747833B
TWI747833B TW105124628A TW105124628A TWI747833B TW I747833 B TWI747833 B TW I747833B TW 105124628 A TW105124628 A TW 105124628A TW 105124628 A TW105124628 A TW 105124628A TW I747833 B TWI747833 B TW I747833B
Authority
TW
Taiwan
Prior art keywords
layer
sttm
redeposited
conductive
item
Prior art date
Application number
TW105124628A
Other languages
English (en)
Other versions
TW201721918A (zh
Inventor
馬克 達克西
布萊恩 道爾
查爾斯 郭
肯恩 歐固茲
凱文 歐布萊恩
沙亞斯 蘇利
泰亞斯威 英道
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201721918A publication Critical patent/TW201721918A/zh
Application granted granted Critical
Publication of TWI747833B publication Critical patent/TWI747833B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

揭露製造自旋轉移力矩記憶體(STTM)元件之技術。在若干實施例中，技術包括移除重新沉積層及/或中斷重新沉積層之電氣導通之方法，重新沉積層可於形成期間，形成於STTM元件之一或更多個側壁上。亦描述包括該等STTM元件之裝置及系統。

Description

自旋轉移力矩記憶體(STTM)，利用揮發性化合物形成元件以形成該記憶體之方法及包括該記憶體之裝置
本揭露大體上關於記憶體裝置，尤其關於自旋轉移力矩記憶體(STTM)裝置。亦描述形成STTM元件及包括STTM之裝置的方法。
過去數十年來，特徵縮放為半導體產業中，生產積體電路之驅動力。尺寸縮至越來越小可致能裝置生產，其於半導體晶片之有限晶片面積內包括更大量功能單元。例如，收縮電晶體尺寸可允許增加數量之記憶體裝置置於半導體晶片之特定面積內，導致生產具增加儲存能力之記憶體裝置。然而，收縮特徵尺寸亦可導致製造期間之挑戰，在若干狀況下難以處理。
基於上述，自旋轉移力矩記憶體(STTM)為一種記憶體裝置，因元件之相對小尺寸、低電力作業之可能性、及與其他元件直接整合於半導體晶片上之可能性， 諸如電晶體，STTM在半導體產業中受到越來越多關注。通常，STTM裝置之作業係基於自旋轉移力矩之現象。當電流通過該裝置之磁化層時，稱為固定磁性層，電流將出現極化自旋。基於電流中每一電子通過固定磁性層，最後自旋(角動量)可轉移為裝置中另一磁性層之磁化，稱為自由磁性層，導致自由磁性層中磁化之小改變。事實上，此為造成自由磁性層之磁化進動的力矩。同樣地，力矩可施加於空氣相關聯之固定磁性層，例如因電子反射。
最後，當施加電流(例如脈衝)超過閾值(其至少部分由磁性材料及其環境造成之阻尼定義)時，自由磁性層之磁化方位可於與固定磁性層之磁化方位平行的狀態，及與固定磁性層之磁化方位反平行的狀態之間切換。固定磁性層之磁化方位例如可藉由施加電流而保持未變，因為施加之電流低於固定磁性層之閾值，及/或因為固定磁性層之磁化方位可由一或更多個鄰近層「固定」，諸如合成反鐵磁性層。同樣地，自旋轉移力矩可用以倒裝隨機存取記憶體中之作用元件，諸如STTM裝置。
儘管先前發展之STTM裝置已證實有用，因為該等裝置縮小為越來越小尺寸，便產生了製造挑戰。
100‧‧‧方法
101、102、104、106、108、110、112、114‧‧‧方塊
201‧‧‧基板
202‧‧‧傳導層
203‧‧‧材料堆疊
204‧‧‧固定磁性層
205‧‧‧介電層
206‧‧‧自由磁性層
207‧‧‧遮罩
208、208’‧‧‧重新沉積層
210‧‧‧磁性穿隧接面
214‧‧‧離子
220‧‧‧凹槽
230‧‧‧腔室
240‧‧‧反應氣體
250、250’‧‧‧自旋轉移力矩記憶體(STTM)先質
300‧‧‧自旋轉移力矩記憶體(STTM)元件/裝置
301‧‧‧第一電極
302‧‧‧第二電極
303、305‧‧‧方位
400‧‧‧電子系統
402、504‧‧‧處理器
404‧‧‧控制器
406‧‧‧記憶體裝置
410‧‧‧輸入/輸出裝置
500‧‧‧運算裝置
502‧‧‧主機板
506‧‧‧通訊電路
g‧‧‧間隙
所主張技術主題之實施例的特徵及優點將因下列「實施方式」及參照附圖，而變得顯而易見，其中類似編號描繪類似零件，且其中： 圖1為形成符合本揭露之實施例之自旋轉移力矩記憶體(STTM)元件之方法之一範例作業的流程圖。
圖2A-2K逐步描繪依據形成符合本揭露之實施例之STTM元件之方法之各式作業的截面圖。
圖3描繪符合本揭露之實施例之垂直STTM裝置之一範例的截面圖。
圖4為符合本揭露之實施例之電子系統的方塊圖。
圖5為符合本揭露之實施例之運算裝置的方塊圖。
【發明內容及實施方式】
文中描述自旋轉移力矩記憶體(STTM)元件及形成該等元件之方法。亦描述包括STTM元件之裝置及系統。請注意，為求清晰及易於理解，下列「實施方式」將始自參照如附圖所示之描繪實施例，以便提供其徹底理解。然而，本技藝中一般技術之人士將顯而易見的是文中所描述之技術，不侷限於所描繪之實施例，並可於其他背景中及/或無所描繪實施例中所包括之某特定細節下加以實現。亦應理解的是圖中所示之各式實施例為描繪實施例，且未依比例繪製。
本揭露之一方面關於形成自旋轉移力矩記憶體(STTM)元件之方法。如將理解，該等方法可有助於 在廣泛裝置之背景中形成STTM元件。例如，文中所描述之技術可有助於在下列背景中形成STTM元件：非揮發性記憶體(NVM)；磁性隨機存取記憶體(MRAM)；磁性穿隧接面(MTJ)裝置，包括但不侷限於垂直MTJ裝置、STTM裝置(例如垂直STTM裝置)、非嵌入式或獨立記憶體裝置、其組合等。當然，所列舉之該等端點使用僅為範例，且應理解的是文中所描述之技術可用於其他裝置之背景(或其形成)。
如從下列討論將理解，本揭露之若干實施例旨在處理STTM元件生產期間產生之某些挑戰。尤其是及如以下將進一步描述，STTM元件可經由多步驟程序而形成於介電或其他基板上。例如，在若干狀況下，形成STTM元件之程序可包括於傳導元件/層上形成材料堆疊，諸如互連、焊墊、軌線等，呈現於介電基板之上或之內，諸如但不侷限於互連結構之層間介電。材料堆疊可包括用於形成STTM元件之各式層。例如，材料堆疊可包括「固定」磁性層、固定磁性層上之介電(例如穿隧氧化物)層、介電層上之「自由」磁性層。在若干狀況下，一或更多個電晶體可形成於傳導層之下、之中或之上，以便形成包括(例如一)電晶體及STTM元件之記憶格。
如本技藝中一般技術之人士將理解的，材料堆疊中亦可包括各式其他層。該等其他層之一範例為固定磁性層之釘鎖層，例如一或更多個合成反鐵磁性層，可位於固定磁性層之下，並可做動而將固定磁性層之磁化釘鎖 於特定方位。可包括於材料堆疊中之其他層的進一步範例包括固定及自由磁性層之電極(接點)。例如，在若干實施例中，材料堆疊可包括固定磁性層之第一接點層，及耦接至自由磁性層之第二接點層。當然，亦可使用各式其餘層。
在若干程序中，可選擇性移除材料層堆疊之區域，而產生具所欲幾何之STTM元件。例如，材料層堆疊之區域可選擇性移除，以於傳導元件之表面上形成具有「柱狀」或「點形」結構之STTM元件(例如互連)。結果可為形成類似於圖2H中所示結構的結構，將於之後描述。材料層堆疊部分之選擇移除可以若干方式完成，諸如執行蝕刻程序及/或其他材料處理步驟以移除材料層堆疊之區域。
當蝕刻及其他程序可順利移除材料層堆疊之選擇部分時，材料堆疊中一或更多層可包含非揮發性組件，諸如各式金屬。事實上在許多狀況下，材料堆疊中底層、自由磁性層、及/或固定磁性層可包括金屬，諸如鈷、鐵、鉑等。儘管可從材料堆疊順利移除該等組件，例如經由蝕刻或另一程序，它們可再沉積於另一位置，而非從處理之工件完全移除。事實上，發明者已觀察到當材料堆疊歷經蝕刻(例如電漿蝕刻)時，材料堆疊之至少部分非揮發性組件(例如金屬)可於最後STTM元件之側壁上重新沉積為層(文中亦稱為「重新沉積層」)，例如之後結合圖2H而顯示及描述。此可證實重新沉積材料為傳導 之狀況下的問題，因為重新沉積層可電氣連接自由磁性層及固定磁性層(及/或其相關電接點)，可能導致短路。
儘管可藉由例如離子研磨或另一程序而移除重新沉積材料，該研磨可能造成來自側壁上之STTM元件下傳導元件之傳導材料的重新沉積，其亦可能造成電短路。當從傳導材料(例如銅、金、鋁等)形成傳導元件時，其在室溫或接近室溫用以實施重新沉積層移除之狀況下，例如離子研磨，並未形成揮發性化合物，此特別真實。
基於上述，本揭露之一方面關於形成STTM元件之方法。如以下將詳細描述，本揭露之方法可有效地處理電的問題，其可能因STTM元件之一或更多個側壁上傳導材料之重新沉積而產生，例如做為材料堆疊之蝕刻或其他處理的結果。特別是如以下將描述的，本揭露之方法可允許從STTM元件之側壁移除重新沉積層，同時限制或甚至避免從該些側壁上之其下傳導層重新沉積傳導材料。
因此，參照圖1，其係依據符合本揭露之形成STTM元件之方法之範例作業的流程圖。為求方便及易於理解，將結合圖2A-2K描述圖1之作業，其逐步描繪方法，因該方法用以形成符合本揭露之STTM元件之一非限制範例。當然，應理解的是圖2A-2K僅為描繪，藉以描繪之STTM元件的幾何、比例、及/或一般組態僅用於範例。事實上如本技藝中一般技術之人士將理解，文中所描述之方法可有用地應用，以形成廣泛地STTM元件，且不 侷限於具有圖2J-2K中所示之特定組態之元件的形成。
返回至圖1，方法100可始自方塊101。方法可前進至可選方塊102，據此可提供基板。假定適於形成及/或支撐STTM元件，基板之類型及性質未予限制。適當基板之非限制範例包括但不侷限於介電層，諸如可於半導體裝置之各式組件(例如互連層、金屬化層上之凸部等)或可使用介電層之其他組件中發現者。無所限制，在若干實施例中，基板可為層間介電(ILD)，例如其可置於半導體裝置之一或更多個互連中或最接近處。當然，所列舉之該等基板僅為範例，可使用其他適當類型基板，並為本揭露所預想。在若干實施例中，一或更多個電晶體(未顯示)可形成於基板之上或之內，並耦接至磁性穿隧接面(例如STTM)裝置，藉以形成包括電晶體及STTM元件之記憶格。
在任何狀況下，依據方塊102，基板可包括部件經設計以容納或支援傳導路徑(例如傳導層/元件，諸如互連)，其依序可用以將STTM元件耦接至電壓或其他電源。在若干實施例中，如本技藝中所理解，例如基板可圖案化而包括一系列凹槽、凹部、通孔、或可用於半導體裝置之其他結構，以容納用於半導體裝置之電路徑中的傳導材料。
關於依據本揭露可使用之基板之一範例，參照圖2A，其描繪基板201包括凹槽220，之後將支撐導體層，可用以將STTM元件連接至電壓或其他電源。請注 意，為予描繪及易於理解，圖2A-2K提供單一STTM元件生產之「放大」圖，因此基板201顯示為包括單一凹槽220。然而，應理解的是基板201可包括複數凹槽、凹部、通孔等，其任一或所有均可用以支撐導體層及相關STTM元件。如之後將清楚的是，在若干實施例中，可標定凹槽220之尺寸，使得其具有寬度大於STTM元件之寬度至少一維度。再者，為求清晰，描繪圖2A-2K不具電晶體(例如在基板上)，儘管應理解的是在若干實施例中，在基板上可以1：1或大於1：1相應於STTM元件之材料堆疊而呈現一或更多個電晶體。
返回至圖1，一旦形成適當基板(或若由若干其他機制提供該基板)，方法可從方塊102前進至方塊104。依據方塊104，傳導層可形成於基板上。在這方面，參照圖2B及2C，描繪傳導層202之形成。如圖2B中所示，在若干實施例中，可由基板201之上表面上傳導材料之大量沉積啟動傳導層202之形成，使得傳導層202最初形成於基板201之上表面上，其係在凹槽220內，及凹槽220外。該大量沉積可以任何適當方式實施，諸如藉由物理氣相沉積、化學氣相沉積、原子層沉積、電鍍、無電沉積等。
接著，在若干實施例中，可處理大量沉積之傳導層，而從凹槽220外之基板201之上表面移除傳導材料。該移除可以任何適當方式完成，諸如藉由選擇性蝕刻程序、拋光程序、或其組合。無所限制，在若干實施例 中，施加化學機械平面化(CMP)或其他拋光程序而從凹槽220外之基板201之表面移除傳導材料。
該等程序可導致圖2C中所示之結構的生產，其描繪傳導層202於凹槽220內隔離。如進一步所示，CMP或其他拋光程序亦可傳遞形貌至傳導層202。在所描繪之實施例中，此形貌顯示為凹槽220內略為凹陷之傳導層202，但應理解的是，傳導層202可具有任何適當形貌。例如傳導層202可具有實質上平坦形貌，即其中，其上表面實質上與凹槽220外之基板201之上表面共平面。
當然，傳導層202不需藉由如以上所描述之程序形成，其中傳導材料大量沉積，接著為CMP或其他拋光程序。事實上，其他程序可用以形成傳導層202。例如，可藉由微影程序形成傳導層202。在該程序之一範例中，遮罩可用以保護基板201之上表面，其未在凹槽220內，同時留下暴露之凹槽220。接著，傳導材料可沉積於凹槽220內(例如藉由物理氣相沉積、化學氣相沉積、原子層沉積等)，之後移除遮罩。在各式實施例中，如圖2J及2K中所示，可標定傳導層202之尺寸，使得其具有寬度大於STTM元件之寬度至少一維度。
不論其形成之方式，可從一或更多個電氣傳導材料形成傳導層202。無所限制，在若干實施例中，傳導層202係以傳導材料形成，例如金屬或基於傳導碳之化合物，如之後描述，當其暴露於用以從STTM裝置之側壁移除重新沉積層之處理狀況下，可形成揮發性化合物。尤 其，在若干實施例中，傳導層202係從傳導金屬M形成，當於包含大氣之氧中暴露至離子束時，可形成式MOx之揮發性氧化物，其中，M為金屬及x介於1至5範圍。
金屬M之非限制範例可用做傳導層202，包括但不侷限於釕、銥、銠、其組合及合金等。另一方面，傳導層202可包括基於傳導碳之材料或從其形成，其在某些大氣中(例如氧、臭氧(O3)等)形成揮發性化合物。
無所限制，在若干實施例中，傳導層202包括金屬M或從其形成，其中M為釕。如可理解的，其中釕之小粒子及/或薄層(其可於例如藉由離子研磨或另一程序移除重新沉積層期間產生)係暴露至包含環境之氧中，其中至少一部分釕可於大氣中與氧反應，以形成一或更多個式RuOy之揮發性氧化物，其中，y介於1至4之範圍。
返回至圖1，一旦於基板上形成傳導層，方法可從方塊104前進至方塊106，據此可形成材料堆疊。如文中所使用，「材料堆疊」用詞係用以指一系列材料層，其可接著經處理而形成全部或部分STTM裝置。考慮到這一點，本揭露將描述材料堆疊之一範例的產生，其可用以形成STTM元件之磁性穿隧接面(MTJ)。
為予描繪及易於理解，描述侷限於MTJ之生產，其包括單一固定磁性層、介電(例如穿隧氧化物)層、及自由磁性層，但應理解的是，亦可包括其他層。事實上，如上面所提到，在若干實施例中，材料堆疊可包括 一或更多個其餘層，諸如在固定磁性層下之一或更多個底層。如熟悉本技藝之人士所理解，該等底層可包括例如釘鎖層，諸如合成反鐵磁性層；電接點，諸如第一接點層；其組合等。例如在若干實施例中(儘管圖中未顯示)，材料堆疊可包括傳導層202上之第一接點層、第一接點層上之一或更多個底層(例如反鐵磁性層)、及底層上之固定磁性層。
另一方面，材料堆疊亦可包括一或更多個覆層，即可形成於MTJ之自由磁性層上之層。如熟悉本技藝之人士所理解，該等覆層可包括例如以上所描述之第二接點層，獨立或與其他覆層結合。同樣地，應理解的是文中所描述之MTJ之固定磁性層、自由磁性層、及介電(例如穿隧氧化物)層，可各以一或多層形成。再者，在若干實施例中，材料堆疊可包括一或更多層，其包括一或更多個電晶體。
基於上述參照圖2D，其描繪材料堆疊203之一範例係形成於基板201及傳導層202之上表面上。如同所示，材料堆疊203包括固定磁性層204、介電層205、及自由磁性層206。
在所描繪之實施例中，固定磁性層204係形成於基板201及傳導層202之上表面上(例如直接上方)，但請注意，先前其他層(例如第一接點層、一或更多個底層等)可呈現於固定磁性層204與基板201及傳導層202之上表面之間。在任何狀況下，固定磁性層可以可 用於STTM元件之任何適當材料形成，包括一或更多層，如先前所描述。可用以形成固定磁性層之適當材料的非限制範例包括鈷之磁性合金，諸如但不侷限於鈷、鐵、及硼之合金(例如CoFeB)；一或多層交替鐵及鉑層；一或多層交替鈷(Co)及鉑(Pt)層(Co/Pt)；一或多層交替鈷鐵合金(CoFe)及Pt層(CoFe/Pt)；一或多層交替鐵鉑(FePt)合金及Pt層(FePt/Pt)；一或多層金屬X摻雜摻雜劑Y，其中X為鐵、鈷、及/或鎳，及Y為硼、磷、碳、或矽；一或更多個鐵鉑(FePt)合金層；一或多層CoFeB及重金屬J之交替層，其中J為鎢、鉭(Ta)、鉬(Mo)、鈮(Nb)、鉻(Cr)、或其組合(例如CoFeB/J/CoFeB)等。
無所限制，在若干實施例中，可從一或更多層CoFeB形成固定磁性層204。在其他實施例中，固定磁性層204係從堆疊形成，包括CoFeB或CoFe之第一層、第一層上之釕的第二層、釕層上之CoFeB的第三層。在該等實施例中，固定磁性層204可為CoFe、釕、及CoFeB之反鐵磁性堆疊，其中，第二層(即釕層)之厚度可改變，例如介於約4至約9奈米(nm)之範圍。另一方面，在若干實施例中，固定磁性層204可從CoFeB及重金屬J之一或更多個交替層形成，其中J定義如上，且每一重金屬層為約3至約5埃厚。
與其組成或組態無關，固定磁性層204可以適於維持固定大多數自旋之材料或材料堆疊形成。因而， 在若干實施例中，固定磁性層204可稱為鐵磁層。例如在若干實施例中，固定磁性層204係組配以維持固定大多數自旋，其實質上與基板201之平面對齊，及/或其垂直或實質上垂直於基板201之平面。無所限制，在若干實施例中，材料堆疊203用於形成垂直STTM元件，在此狀況下，固定磁性層204可組配以維持大多數自旋，其垂直於基板201之平面。
固定磁性層204內一或更多層之厚度可相當程度地改變，取決於用於材料堆疊203之材料的應用及性質。例如，在若干實施例中，固定磁性層204中一或更多層之厚度可介於約3埃至約14埃範圍。
傳導層202之上表面至介電層205之下表面間之距離(即「高度」)可相當程度地改變，至少部分係由固定磁性層204之厚度定義。例如，傳導層202之上表面至介電層205之下表面間之高度可介於約5奈米(nm)至約100nm範圍，諸如從約5nm至約50nm，或甚至約5nm至約25nm。如可理解的，可控制組成固定磁性層204之各層的相對厚度，以獲得所欲磁性方位，例如獲得垂直或水平磁性方位。
在若干實施例中，介電層205所包含材料適於允許大多數自旋之電流通過，同時至少若干程度阻止少數自旋之電流通過。介電層205可因此理解為穿隧層，且文中可稱為穿隧層。在若干實施例中，介電層205可為穿隧氧化物層，其係從一或更多個氧化物形成。可用以形成 介電層205之氧化物的非限制範例包括氧化鎂(MgO)、三氧化二鋁(Al2O3)、氧化銪(EuO)、氧化銪鎂(EuMgO)、硫化銪(EuS)、硒化銪(EuSe)、錳酸鉍(BiMnO3)、四氧鎳酸二鐵(NiFe2O4)、四氧二鐵酸鈷(CoFe2O4)、砷化鎵(GaAs)、鈦酸鍶(SrTiO3)、鋁酸鎂(MgAlO)、其組合等。當然，亦可使用其他適當材料而形成介電層205。無所限制，在若干實施例中，介電層205係從MgO形成。
介電層205之厚度可相當程度地改變，取決於用於材料堆疊203之材料的應用及性質。例如，在若干實施例中，介電層205之厚度可介於約6埃至約12埃範圍。如可理解的，介電層205之厚度可影響膜之電阻面積乘積(RA)，如以歐姆微米平方(Ωμ2)測量。因此可希望控制介電層205之厚度，以達成所欲RA，諸如從約1至約20Ωμ2。
材料堆疊203一般可組配以提供平面或垂直STTM元件。依據所欲組態，固定磁性層204及自由磁性層206之組態可改變。無所限制，在若干實施例中，材料堆疊203係組配而提供垂直STTM元件。在這方面，自由磁性層可組配使得磁性方位之垂直組件主宰超越層之磁性方位的同面組件。例如，在自由磁性層為或包括一或更多層CoFeB合金處，從層之鐵獲得磁化之垂直組件與介電層205(例如MgO)中之氧互動，鐵可主宰超越層中提供之磁化的水平組件。如可理解的，與介電(MgO)層205 介接之自由磁性層206中表面(Fe)原子的氧化程度可致使自由磁性層206具有垂直主宰之自旋狀態。
如先前所注意，在若干實施例中，一或更多層CoFeB合金可用以形成自由磁性層206。儘管在若干應用中CoFeB特別適當，應理解的是可使用其他材料以形成自由磁性層206。在這方面，可從一或更多層鈷磁性合金形成自由磁性層206，諸如但不侷限於鈷、鐵、及硼合金(例如CoFeB)；一或多交替鐵及鉑層；一或多層交替鈷(Co)及鉑(Pt)層(Co/Pt)；一或多層交替鈷鐵合金(CoFe)及Pt層(CoFe/Pt)；一或多層交替鐵鉑(FePt)合金及Pt層(FePt/Pt)；一或多層金屬X摻雜摻雜劑Y，其中X為鐵、鈷、及/或鎳，及Y為硼、磷、碳、或矽；一或更多個鐵鉑(FePt)合金層；一或多層CoFeB及重金屬J之交替層，其中J如以上定義，或其中之一組合(例如CoFeB/H/CoFeB)；其中之多種組合及其類似物等。
自由磁性層206內之一或更多層的厚度亦可相當程度地改變，取決於材料堆疊203中使用之材料的應用及性質。例如，在若干實施例中，自由磁性層206中一或更多層之厚度可介於約3埃至約14埃範圍。
返回至圖1，一旦依據方塊106形成材料堆疊，方法可前進至方塊108，據此可圖案化材料堆疊，而定義STTM裝置之幾何。在這方面，請注意可採用廣泛處理技術，以圖案化材料堆疊203成為所欲組態。考慮到這 一點，為求完整性及易於理解，本揭露將描述程序，其中經由微影程序而圖案化材料堆疊203。
因此，關注圖2E至2G，其描繪用於圖案化材料堆疊之微影程序，尤其是材料堆疊203。如圖2E中所示，材料堆疊203之圖案化可始自材料堆疊203之上表面上遮罩207之沉積。在所描繪之實施例中，遮罩207顯示為直接形成於自由磁性層206之上表面上。然而，應理解的是該組態並非必要，且一或更多層間(例如電接點、其他層等)可呈現於自由磁性層206及遮罩207之間。
遮罩207可包括或從任何適當材料形成，其可用以遮罩材料堆疊203之一或更多個區域，例如在後續蝕刻或其他選擇性移除程序期間。無所限制，在若干實施例中，遮罩207為硬遮罩，可抵抗於後續程序期間被移除，以選擇性移除層堆疊203之區域。例如在若干狀況下，遮罩207為重金屬硬遮罩，諸如包含或從釕、鉭、鎢、鉿、鉬、其組合及/或合金等形成之硬遮罩。無所限制，在若干實施例中，遮罩207為鉭硬遮罩。
在遮罩207沉積之後，可圖案化(例如經由微影或另一程序)而定義材料堆疊203之保護區(未標示)。例如圖2F中所示，可移除遮罩207之區域，使得保持一部分遮罩207做為材料堆疊203之後續處理的遮罩。應注意的是，在所描繪之實施例中，遮罩207經處理使得僅最接近凹槽220中心的部分保持。如此一來，遮罩207之剩餘部分可保護材料堆疊203之其下部分，例如後 續處理步驟期間。
一旦遮罩207圖案化，或定義於材料堆疊203之一或更多個區域之上，可進行材料堆疊203之圖案化。例如，可藉由選擇性移除未受遮罩203保護之材料堆疊203之區域，而進行材料堆疊203之圖案化。在這方面，可以任何適當方式進行該等區域之選擇性移除，諸如藉由蝕刻或其他適當程序。無所限制，在若干實施例中，實施層堆疊之圖案化，使圖2F之結構歷經電漿蝕刻。在該蝕刻期間，電漿中之離子可接觸層堆疊203之未保護區域，藉以移除未受遮罩207保護之層堆疊203部分(即自由磁性層206、介電層205、及固定磁性層204)。電漿蝕刻可進行，直至未受遮罩207保護之層堆疊的區域完全從傳導層202之表面移除為止，導致STTM先質250之生產，包括具有圖2G中所示結構之磁性穿隧接面210。
返回至圖1，此時方塊108之作業可視為結束。方法接著可前進至可選方塊110，據此可從自由磁性層206之上表面可選地移除遮罩207，導致STTM先質250'包括具有圖2H中所示結構之磁性穿隧接面。可視需要使用微影、研磨程序(例如離子束研磨)、或若干其他適當方法實施該移除。
如圖2G及2H之實施例中所示，磁性穿隧接面210可具有柱狀或「點形」幾何，其從傳導層202之表面延伸。然而，如進一步顯示，在選擇性移除程序期間，從傳導層202之上表面移除之自由磁性層206、固定磁性 層204、及/或介電層205之組件，可再沉積於磁性穿隧接面210之一或更多個側壁上，導致重新沉積層208之形成。如進一步顯示，在若干狀況下，重新沉積層208可從固定磁性層204延伸至自由磁性層206。在重新沉積層208包括傳導材料(例如來自自由及/或固定磁性層之鐵、鈷等)之狀況下，可製造自由磁性層206及固定磁性層204間之電通路，可能導致短路。
為處理此問題，可因此希望移除重新沉積層208，及/或中斷重新沉積層208之連續性，例如在最接近介電層205之區域中。如可理解的，此可藉由例如經由離子束研磨程序，移除至少部分重新沉積層208而予完成。在該程序期間，離子可以相對於基板201之角度導入，並可用以從MTJ 210之側壁濺射掉或移除至少重新沉積層208之部分材料。
應注意的是，在經由離子研磨而移除重新沉積層208期間，程序中使用之離子可接觸傳導層202之表面，可能導致傳導材料從其表面彈出。因此，若傳導層202包括傳導材料(例如各式金屬，諸如銅)或從其形成，傳導材料在重新沉積層208移除期間使用之處理狀況下未形成揮發性化合物，至少一部分彈出之傳導材料可重新沉積於MTJ 210之側壁上，導致重新沉積層208激起相同或類似電問題。
基於上述及如上面所提到，本揭露之方法藉由從重新沉積層208移除期間施加之程序狀況下，例如經 由離子研磨，形成揮發性化合物之材料，來形成傳導層202，而處理此問題。尤其，如以下所描述，文中所描述之方法可從一或更多個傳導材料形成傳導層202，當STTM先質250、250’於包含反應氣體及/或其離子之大氣中歷經離子研磨時，傳導材料可形成一或更多個揮發性氧化物。
基於上述及如上面所提到，在若干實施例中，傳導層202係從傳導材料形成，當STTM先質250、250’歷經離子研磨以移除至少一部分重新沉積層208時，傳導材料形成揮發性氧化物。無所限制，在若干實施例中，傳導層202包括釕、銥、其組合等或從其形成，其可形成一或更多個揮發性氧化物(例如氧化釕、氧化銥等)。如可理解的，因為該等材料於包含反應氣體之大氣存在下，諸如氧或其離子，形成揮發性氧化物，介電層205之屬性(其本身可由諸如MgO之氧化物形成)可不受影響，或實質上不受暴露於氧氣影響。
基於上述，本揭露現在將描述程序之一範例，用於經由離子研磨而從MTJ 210之側壁移除至少一部分重新沉積層208，其中，釕用以形成傳導層202。應注意的是，下列討論聚焦於實施例，其中重新沉積層208之連續性藉由選擇性移除部分重新沉積層208而中斷，例如於最接近介電層205之區域中導入中斷。然而，應理解的是下列討論僅用於範例，且藉由於任何適當位置導入中斷，或經由若干其他適當機制，諸如從MTJ 210之側壁移 除全部或實質上全部重新沉積層208，可中斷重新沉積層之連續性。再者，如從下列討論將顯而易見的，文中方法可限制或避免從MTJ 210之側壁上的傳導層202重新沉積傳導材料。
再返回至圖1，在方塊108之作業及/或可選方塊110之作業後，方法可前進至方塊112，據此可處理STTM先質250、250’，而移除至少一部分重新沉積層208。在這方面，在若干實施例中，例如可經由離子研磨或另一適當程序而移除至少一部分重新沉積層208。
為參照圖2I描繪此概念，其描繪離子研磨程序之一範例，用於從MTJ 210之側壁移除至少一部分重新沉積層208。如同所示，圖2G或2H之STTM先質250、250’可置於腔室230中，其中，腔室包括包含反應氣體240及/或其離子之大氣。反應氣體240及/或其離子可組配而與傳導層202之材料反應，特別是與可於先質250、250’歷經離子研磨時形成之其粒子反應。在這方面，反應氣體240可包括氧(O2)及/或其離子、臭氧(O3)及其離子、二氧化氮(NO2)及其離子、一氧化氮(NO)及其離子、氧化亞氮(N2O)及其離子、二氧化碳(CO2)及其離子、一氧化碳(CO)及其離子、水(H2O)及其離子、其組合等。無所限制，在若干實施例中，反應氣體240包含氧(O2)及/或其離子，單獨或與其他元件組合。在進一步非限制實施例中，大氣240僅包含氧及其離子，例如在導入重新沉積層208之離子研磨期 間可使用之離子之前。
腔室230中反應氣體240(或其離子)之量可相差很大，且對於傳導層202之傳導材料之揮發性物種的形成率有影響。事實上，若反應氣體(或其離子)之量過低，可不形成傳導層202之傳導材料之揮發性物種，或可以不希望之緩慢速率形成。另一方面，若反應氣體(或其離子)之量過高，可不利地影響離子研磨程序之性能(之後描述)，例如藉由偏移或以其他方式影響用以移除至少一部分重新沉積層208之荷能離子的路徑。
因此，在若干實施例中，控制腔室230內反應氣體240或其離子之量是有利的。因此，在若干實施例中，腔室230中反應氣體240(及/或其離子)之量可介於約0.01至約1毫托(mTorr)範圍。無所限制，在若干實施例中，反應氣體(及/或其離子)之量可介於約0.1至約0.5mTorr範圍。在進一步非限制實施例，反應氣體240包括介於約0.01至約1mTorr範圍之量的氧及/或其離子。
繼續前進，如圖2I中進一步所示，荷能離子214(例如來自離子研磨機器)可導入腔室230，使得其入射於STTM先質240、250。任何適當離子可用於此目的，包括但不侷限於惰性氣體之離子，諸如氬、氦、氙等。無所限制，在若干實施例中，離子214為氬離子。在任何狀況下，可以介於約30至80度範圍之入射角導入離子214，並以0度垂直於表面研磨。
再者，可設定離子214之能量及或密度，以達成所欲材料移除率。例如，在若干實施例中，離子214可具有約20至約1500電子伏特範圍能量。
如圖2I中進一步所示，離子214可接觸全部或部分重新沉積層208。結果，至少一部分重新沉積層208可從MTJ 210之側壁濺射掉(或移除)。結果，重新沉積層208中可形成間隙或中斷g，如圖2J中所示。中斷g可具有任何適當寬度，只要其足以中斷重新沉積層208之電氣導通。在若干實施例中，配置中斷g並具有寬度，使得其跨越MTJ 210之介電層205的完整厚度。在任何狀況下，可理解的是中斷g可中斷重新沉積層208之電氣導通，藉以避免層造成電短路。
另一方面，STTM先質250、250’之暴露可導致全部或實質上全部重新沉積層208從MTJ 210之側壁移除。本概念於圖2K中顯示，其描繪實施例，其中在先質250’之背景下，已從MTJ 210之側壁移除所有重新沉積層208。
如可理解的，圖2I描繪實施例，其中導入高能離子214，同時處理之裝置暴露於反應氣體。同樣地，圖2I可理解為描繪化學支援之離子束蝕刻程序之一範例。雖然該程序適於移除至少一部分重新沉積層205，但非必要。例如，在若干實施例中，反應氣體之組件可用於離子束來源中，使得214本身可包括反應物種，其可與傳導層202之材料反應，以及移除至少一部分重新沉積層 208。
在任何狀況下，在離子研磨離子214可接觸傳導層202之表面期間，可能導致傳導材料粒子由此彈出。因為傳導層202係從傳導材料形成，其在反應氣體240(或其離子)存在下形成揮發性化合物，傳導材料之粒子可與反應氣體240(及/或其離子)反應，以形成該等揮發性化合物。如可理解的，此可限制或甚至避免形成傳導層202之傳導材料重新沉積於MTJ 210之側壁上。然而，即使傳導層202之傳導材料再沉積於該等側壁上，重新沉積材料本身可與反應氣體240(或其離子)反應，而形成揮發性物種。
無所限制，在若干實施例中，傳導層202係從釕形成，介電層為諸如MgO之氧化物，反應氣體240包括氧及/或氧離子，及離子214為諸如氬之惰性氣體的離子。在該等實施例中，於傳導層202入射之離子214可使釕之粒子由此彈出。在後續其重新沉積之前，彈出之釕粒子可與反應氣體240中之氧(或其離子)反應，而形成式RuOy之揮發性釕氧化物，其中，y介於1-4範圍。如可理解的，此可限制或甚至避免釕形成於MTJ 210之側壁上。同時，離子214可從MTJ 210之至少一部分側壁移除重新沉積層208之材料，導致與圖2J或2K中所示之結構相同或類似之結構形成。再者，因為反應氣體包括氧及/或氧離子，介電層205(例如氧化物)之性能可不受研磨程序之不利影響。
另一方面，本揭露關於包括一或更多個STTM元件之STTM裝置，諸如具有以上所描述之圖2J或2K中所示之結構者。應注意的是，威然本揭露聚焦於垂直STTM裝置及元件，亦考量水平或平面STTM元件/裝置。
在這方面，參照圖3，其描繪符合本揭露之STTM元件/裝置之一範例。如同所示，STTM元件/裝置300可包括傳導層202上之材料堆疊(未標記)，諸如互連。如前述，傳導層202可形成於基板201上，且在若干狀況下，可將STTM元件之材料堆疊耦接至一或更多個電晶體(未顯示，但可能亦形成於基板201上)，藉以形成記憶格。如同所示，材料堆疊可包括傳導層202上之固定磁性層204、固定磁性層204上之介電層205、及介電層205上之自由磁性層206。先前已描述該層之性質及功能，為求簡潔，因此不重申。在若干狀況下，傳導層202為或包括傳導材料，諸如釕、銥、其組合等，其在可施加以從MTJ 210之側壁移除重新沉積層之狀況下形成揮發性物種。無所限制，在若干實施例中，傳導層為或包括釕。在該等實施例中，介電層205可為介電氧化物，諸如MgO。
如上面所提到，固定磁性層204可具有固定於垂直於基板201之平面之方向的磁性方位。圖3中顯示本概念，其中，以指向垂直於基板201之平面之箭頭顯示固定磁性層之磁化方位305。如先前所說明，及如熟悉 STTM裝置技藝之人士所理解，自由磁性層206可具有磁化方位303，其亦可垂直於基板201之平面，但其可與固定磁性層303之磁化方位平行或反平行對齊。如圖3中所示，當自由磁性層206之磁化方位303與固定磁性層206之磁化方位305平行對齊時，元件/裝置300可處於低阻抗狀態，即電子可相對容易穿隧通過介電層205之狀態。然而，在方位303與方位305反平行對齊之狀況下，元件300可處於高阻抗狀態，即電子相對困難穿隧通過介電層205之狀態。
與先前描述相符，儘管圖3中未顯示，材料堆疊可包括自由磁性層206、固定磁性層204、或二者以上及/或以下之其餘層。例如，在若干實施例中，例如鉭之第一接點(電極)形成為固定磁性層204以下之層，及例如鉭之第二接點(電極)形成為自由磁性層206以上之層。另一方面，在若干實施例中，合成反鐵磁性層係形成於固定磁性層204以下。
亦與上述相符，自由磁性層、介電層、及固定磁性層可形成具有一或更多個側壁之磁性穿隧接面。如圖3中進一步所示，重新沉積層之部分208可呈現於該等側壁上。在若干實施例中，部分208’可包括自由磁性層206、介電層205、及/或固定磁性層204之一或更多者之組件，諸如一或更多個金屬。另一方面，在若干實施例中，裝置300可缺少部分208’，例如在重新沉積層208已完全移除之實施例中。
如圖3中進一步所示，在若干實施例中，第一電極301(例如第一軌線)可用以將自由磁性層206耦接至例如電壓源之另一組件。類似地，第二電極302(例如第二軌線)可耦接至傳導材料202，例如以便將固定磁性層電耦接至另一組件。經由第一及第二電極301、302，電壓可施加於裝置/元件300，致使方位303從與方位305平行之方向切換為與方位305反平行之方向，反之亦然。
圖4描繪依據本揭露之實施例之電子系統400之方塊圖。電子系統400可相應於例如可攜式系統、電腦系統、程序控制系統、或使用處理器及相關記憶體之任何其他系統。電子系統400可包括例如處理器402、控制器404、記憶體裝置406、及輸入/輸出裝置(I/O)410。雖然圖4中描繪系統400具有限組件，應理解的是其可包括複數處理器、記憶體裝置、控制器、I/O、及可在積體電路中發現之其他元件。在若干實施例中，系統400可組配以執行指令，其定義將由處理器402在資料上實施之作業，以及處理器402、記憶體裝置406、控制器404、及/或I/O 410間之其他交易。
通常，藉由循環傳第一組作業，致使從記憶體裝置708提取指令並執行，控制器404可用以整合處理器404、記憶體裝置406、及I/O 410之作業。在這方面，記憶體裝置406可包括STTM元件及/或裝置，諸如以上所描述者。在若干實施例中，記憶體裝置406包括複數同 平面或垂直STTM元件。另一方面，一或更多個符合本揭露之STTM元件/裝置可嵌入處理器402、控制器404、及/或I/O 410中，例如本機記憶體。
本揭露之另一方面關於包括符合本揭露之STTM元件/裝置之運算裝置。在這方面，參照圖5，其描繪依據本揭露之各式實施例的運算裝置500。如同所示，運算裝置500包括主機板802，其可包括各式組件，諸如但不侷限於處理器404、通訊電路(COMMS)506，任一者或全部可與主機板502實體及電耦接。
依據其應用，運算裝置500亦可包括其他組件，諸如但不侷限於揮發性記憶體(例如DRAM)、非揮發性記憶體(例如ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕控制器、電池、各式編解碼器、各式感測器(例如全球定位系統(GPS)、加速計、羅盤等)、一或更多個揚聲器、相機、及/或大量儲存裝置。
COMMS 406可組配而致能有線或無線通訊，用於將資料轉移至及自運算裝置400。在若干實施例中，COMMS 406可組配而致能經由任何數量無線標準或協定之無線通訊，包括但不侷限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、EV-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物，以及配賦予3G、4G、5G及更先進者之任何其他 無線協定。
STTM元件/裝置可包括於積體電路晶片中，其可呈現於運算裝置500之各式實施例中。例如，在若干實施例中，處理器504可包括積體電路晶片，其包括一或更多個記憶體裝置，諸如文中所描述之一或更多個STTM元件/裝置。同樣地，COMMS 406可包括積體電路晶片，其可包括符合本揭露之一或更多個STTM元件/裝置。再者，運算裝置500之各式其他記憶體(例如DRAM、ROM、大量儲存裝置等)可組成或包括符合本揭露之STTM元件/裝置。
運算裝置500可為任何或廣泛的運算裝置，包括但不侷限於膝上型電腦、輕省筆電、筆記型電腦、超筆電、智慧手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、感測器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機、其組合等。當然，所列舉該等裝置僅用於範例，且運算裝置500可為任何適當類型之行動或固定電子裝置。
如從上述可理解的，文中所描述之技術可致能生產STTM元件/裝置，且積體電路包括該等組件，其中STTM元件/裝置之側壁上之重新沉積層的電氣導通中斷。以此方式，文中所描述之技術可致能及/或促進STTM元件/裝置之大量生產，同時減少或甚至排除存在重新沉積層所導致之電短路。
其餘實施例
下列範例代表本揭露之其餘非限制實施例。
範例1：依據本範例提供一種形成自旋轉移力矩記憶體(STTM)元件之方法，包括：提供包括基板之STTM先質、基板上之傳導層、及傳導層上之材料堆疊，材料堆疊定義磁性穿隧接面(MTJ)，其包括固定磁性層、介電層、及自由磁性層，磁性穿隧接面包括至少一側壁，其中，於至少一側壁上呈現重新沉積層，重新沉積層包括固定磁性層、介電層、及自由磁性層之至少一者的組件，傳導層包括傳導材料；以及選擇性移除至少若干重新沉積層，以中斷其電氣導通，而未於一或更多個側壁上重新沉積傳導材料。
範例2：本範例包括範例1之任何或全部元件，其中，選擇性移除至少若干重新沉積層，包括於重新沉積層中形成間隙。
範例3：本範例包括範例1之任何或全部元件，其中，選擇性移除至少若干重新沉積層，包括移除所有重新沉積層。
範例4：本範例包括範例1之任何或全部元件，其中，選擇性移除至少若干暴露部分，包含使重新沉積層歷經離子研磨。
範例5：本範例包括範例4之任何或全部元件，其中：離子研磨係在腔室中實施，其中包括包括反應 氣體之大氣；離子研磨導致傳導材料之粒子彈出；以及至少一部分傳導材料之粒子與反應氣體反應，而形成一或更多個揮發性物種。
範例6：本範例包括範例1至5任一項之任何或全部元件，其中，傳導材料係選自包含釕、銥、基於碳之傳導材料、及其合金或混合物之群組。
範例7：本範例包括範例6之任何或全部元件，其中，傳導材料為釕。
範例8：本範例包括範例1至7任一項之任何或全部元件，其中，提供STTM先質包括：提供基板；於基板中形成至少一凹槽；以及於至少一凹槽中形成傳導層。
範例9：本範例包括範例8之任何或全部元件，其中，傳導層之寬度在至少一維度大於MTJ之寬度。
範例10：本範例包括範例1至9任一項之任何或全部元件，其中，固定磁性層包括一或更多個鈷、鐵、硼(CoFeB)合金層。
範例11：本範例包括範例1至10任一項之任何或全部元件，其中，自由磁性層包含一或更多個鈷、鐵、硼(CoFeB)合金層。
範例12：本範例包括範例1至12任一項之任何或全部元件，其中，介電層包括以下一項以上，氧化鎂(MgO)、三氧化二鋁(Al2O3)、氧化銪(EuO)、氧化 銪鎂(EuMgO)、硫化銪(EuS)、硒化銪(EuSe)、錳酸鉍(BiMnO3)、氧化鎳鐵(NiFe2O4)、四氧二鐵酸鈷(CoFe2O4)、砷化鎵(GaAs)、氧化銪(EuO)、鈦酸鍶(SrTiO3)、鋁酸鎂(MgAlO)、或其組合。
範例13：本範例包括範例9之任何或全部元件，其中，介電層包括氧化鎂或三氧化二鋁。
範例14：本範例包括範例13之任何或全部元件，其中，介電層包括氧化鎂。
範例15：本範例包括範例1至14任一項之任何或全部元件，其中，STTM元件為平面STTM元件或垂直STTM元件。
範例16：本範例包括範例2之任何或全部元件，其中，間隙係形成於最接近介電層之重新沉積層之區域中。
範例17：本範例包括範例16之任何或全部元件，其中，介電層具有厚度，且間隙跨越介電層之完整厚度。
範例18：依據本範例提供一種積體電路裝置，包括至少一自旋轉移力矩記憶體(STTM)元件，其中：STTM元件包含基板、基板上之傳導層、及傳導層上之材料堆疊，材料堆疊定義磁性穿隧接面(MTJ)，其包括固定磁性層、介電層、及自由磁性層，磁性穿隧接面包含至少一側壁；其中，傳導層包括傳導材料，其於暴露至反應氣體時形成揮發性物種。
範例19：本範例包括範例18之任何或全部元件，其中，傳導材料係選自由釕、銥、基於碳之傳導材料、或其合金或混合物所組成之群組。
範例20：本範例包括範例19之任何或全部元件，其中，傳導材料包括釕。
範例21：本範例包括範例20之任何或全部元件，其中，傳導材料為釕。
範例22：本範例包括範例18至21任一項之任何或全部元件，其中，重新沉積層呈現於至少一側壁上，重新沉積層包括固定磁性層、介電層、自由磁性層、或其組合之至少一者的組件；以及間隙呈現於重新沉積層中，間隙中斷重新沉積層之電氣導通。
範例23：本範例包括範例18至22任一項之任何或全部元件，進一步包括基板中之凹槽，其中，傳導層係形成於凹槽中。
範例24：本範例包括範例18至23任一項之任何或全部元件，其中，傳導層之寬度在至少一維度大於MTJ之寬度。
範例25：本範例包括範例18至24任一項之任何或全部元件，其中，固定磁性層包含一或更多個鈷、鐵、硼(CoFeB)合金層。
範例26：本範例包括範例18至25任一項之任何或全部元件，其中，自由磁性層包含一或更多個鈷、鐵、硼(CoFeB)合金層。
範例27：本範例包括範例18至26任一項之任何或全部元件，其中，介電層包括以下一項以上，氧化鎂(MgO)、三氧化二鋁(Al2O3)、氧化銪(EuO)、氧化銪鎂(EuMgO)、硫化銪(EuS)、硒化銪(EuSe)、錳酸鉍(BiMnO3)、氧化鎳鐵(NiFe2O4)、四氧二鐵酸鈷(CoFe2O4)、砷化鎵(GaAs)、氧化銪(EuO)、鈦酸鍶(SrTiO3)、鋁酸鎂(MgAlO)、或其組合。
範例28：本範例包括範例27之任何或全部元件，其中，介電層包括氧化鎂或三氧化二鋁。
範例29：本範例包括範例28之任何或全部元件，其中，介電層包括氧化鎂。
範例30：本範例包括範例18至29任一項之任何或全部元件，其中，STTM元件為平面STTM元件或垂直STTM元件。
範例31：本範例包括範例22之任何或全部元件，其中，間隙係形成於最接近介電層之重新沉積層之區域中。
範例32：本範例包括範例31之任何或全部元件，其中，介電層具有厚度，且間隙跨越第一介電層之完整厚度。
文中已採用之用詞及表達係用做描述之用詞，未有所侷限，且在使用該等用詞及表達中，不希望排除所示及描述之部件(或其部分)的任何等效物件，並認同在申請項之範圍內，可進行各式修改。因此，希望申請 項能涵蓋所有該等等效物件。文中已描述各式部件、觀點、及實施例。部件、觀點、及實施例易於相互組合，以及改變及修改，如熟悉本技藝之人士將理解。因此本揭露應視為包含該等組合、改變及修改。
100‧‧‧方法
101、102、104、106、108、110、112、114‧‧‧方塊

Claims (24)

  1. 一種形成自旋轉移力矩記憶體(STTM)元件之方法，包含：提供包含基板之STTM先質、該基板上之傳導層、及該傳導層上之材料堆疊，該材料堆疊定義磁性穿隧接面(MTJ)，其包括固定磁性層、介電層、及自由磁性層，該磁性穿隧接面包含至少一側壁，其中，於至少一該側壁上呈現重新沉積層，該重新沉積層包含該固定磁性層、介電層、及自由磁性層之至少一者的組件，該傳導層包含傳導材料；以及選擇性移除至少若干該重新沉積層，以中斷其電氣導通，而未於一或更多個該側壁上重新沉積該傳導材料。
  2. 如申請專利範圍第1項之方法，其中，選擇性移除至少若干該重新沉積層，包含於該重新沉積層中形成間隙。
  3. 如申請專利範圍第1項之方法，其中，選擇性移除至少若干暴露部分，包含使該重新沉積層歷經離子研磨。
  4. 如申請專利範圍第3項之方法，其中：該離子研磨係在腔室中實施，其中包括包含反應氣體之大氣；該離子研磨導致該傳導材料之粒子彈出；以及至少一部分該傳導材料之粒子與該反應氣體反應，而形成一或更多個揮發性物種。
  5. 如申請專利範圍第1項之方法，其中，該傳導材料係選自由釕、銥、基於碳之傳導材料、及其合金或混合物所組成之群組。
  6. 如申請專利範圍第1項之方法，其中，該傳導材料為釕。
  7. 如申請專利範圍第1項之方法，其中，提供該STTM先質包含：提供該基板；於該基板中形成至少一凹槽；以及於該至少一凹槽中形成該傳導層。
  8. 如申請專利範圍第7項之方法，其中，該傳導層之寬度在至少一維度大於該MTJ之寬度。
  9. 如申請專利範圍第1項之方法，其中，該介電層包括以下一項以上，氧化鎂(MgO)、三氧化二鋁(Al2O3)、氧化銪(EuO)、氧化銪鎂(EuMgO)、硫化銪(EuS)、硒化銪(EuSe)、錳酸鉍(BiMnO3)、氧化鎳鐵(NiFe2O4)、四氧二鐵酸鈷(CoFe2O4)、砷化鎵(GaAs)、氧化銪(EuO)、鈦酸鍶(SrTiO3)、鋁酸鎂(MgAlO)、或其組合。
  10. 如申請專利範圍第9項之方法，其中，該介電層包含氧化鎂。
  11. 如申請專利範圍第1項之方法，其中，該STTM元件為平面STTM元件或垂直STTM元件。
  12. 如申請專利範圍第11項之方法，其中，該間隙 係形成於最接近該介電層之該重新沉積層之區域中。
  13. 一種積體電路裝置，包含至少一自旋轉移力矩記憶體(STTM)元件，其中：該STTM元件包含基板、該基板上之傳導層、及該傳導層上之材料堆疊，該材料堆疊定義磁性穿隧接面(MTJ)，其包括固定磁性層、介電層、及自由磁性層，該磁性穿隧接面包含至少一側壁；其中，該傳導層包含傳導材料，其於暴露至反應氣體時形成揮發性物種，其中，重新沉積層呈現於至少一該側壁上，該重新沉積層包含該固定磁性層、介電層、該自由磁性層、或其組合之至少一者的組件；以及間隙呈現於該重新沉積層中，該間隙中斷該重新沉積層之電氣導通。
  14. 如申請專利範圍第13項之積體電路裝置，其中，該傳導材料係選自由釕、銥、基於碳之傳導材料、或其合金或混合物所組成之群組。
  15. 如申請專利範圍第13項之積體電路裝置，其中，該傳導材料包含釕。
  16. 如申請專利範圍第13項之積體電路裝置，其中，該傳導材料為釕。
  17. 如申請專利範圍第13項之積體電路裝置，進一步包含該基板中之凹槽，其中，該傳導層係形成於該凹槽中。
  18. 如申請專利範圍第13項之積體電路裝置，其中，該傳導層之寬度在至少一維度大於該MTJ之寬度。
  19. 如申請專利範圍第13項之積體電路裝置，其中，該固定磁性層包含一或更多個鈷、鐵、硼(CoFeB)合金層。
  20. 如申請專利範圍第13項之積體電路裝置，其中，該自由磁性層包含一或更多個鈷、鐵、硼(CoFeB)合金層。
  21. 如申請專利範圍第13項之積體電路裝置，其中，該介電層包括以下一項以上，氧化鎂(MgO)、三氧化二鋁(Al2O3)、氧化銪(EuO)、氧化銪鎂(EuMgO)、硫化銪(EuS)、硒化銪(EuSe)、錳酸鉍(BiMnO3)、氧化鎳鐵(NiFe2O4)、四氧二鐵酸鈷(CoFe2O4)、砷化鎵(GaAs)、氧化銪(EuO)、鈦酸鍶(SrTiO3)、鋁酸鎂(MgAlO)、或其組合。
  22. 如申請專利範圍第13項之積體電路裝置，其中，該STTM元件為平面STTM元件或垂直STTM元件。
  23. 如申請專利範圍第13項之積體電路裝置，其中，該間隙係形成於最接近該介電層之該重新沉積層之區域中。
  24. 如申請專利範圍第23項之積體電路裝置，其中，該介電層具有厚度，且該間隙跨越該介電層之完整厚度。
TW105124628A 2015-09-18 2016-08-03 自旋轉移力矩記憶體（ｓｔｔｍ），利用揮發性化合物形成元件以形成該記憶體之方法及包括該記憶體之裝置 TWI747833B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/050836 WO2017048270A1 (en) 2015-09-18 2015-09-18 Spin transfer torque memory (sttm), methods of forming the same using volatile compound forming elements, and devices including the same
WOPCT/US15/50836 2015-09-18

Publications (2)

Publication Number Publication Date
TW201721918A TW201721918A (zh) 2017-06-16
TWI747833B true TWI747833B (zh) 2021-12-01

Family

ID=58289652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124628A TWI747833B (zh) 2015-09-18 2016-08-03 自旋轉移力矩記憶體（ｓｔｔｍ），利用揮發性化合物形成元件以形成該記憶體之方法及包括該記憶體之裝置

Country Status (4)

Country Link
US (1) US10580975B2 (zh)
CN (1) CN107924993B (zh)
TW (1) TWI747833B (zh)
WO (1) WO2017048270A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017048270A1 (en) 2015-09-18 2017-03-23 Intel Corporation Spin transfer torque memory (sttm), methods of forming the same using volatile compound forming elements, and devices including the same
US10964887B2 (en) 2018-05-22 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices
US11094878B2 (en) 2019-06-18 2021-08-17 International Business Machines Corporation Short circuit reduction in magnetic tunnel junctions
US11456411B2 (en) * 2019-07-02 2022-09-27 HeFeChip Corporation Limited Method for fabricating magnetic tunneling junction element with a composite capping layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120135273A1 (en) * 2010-11-30 2012-05-31 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) Magnetic Tunnel Junctions

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737283B2 (en) * 2002-08-29 2004-05-18 Micron Technology, Inc. Method to isolate device layer edges through mechanical spacing
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US8981502B2 (en) 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
KR20120058113A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법
KR20130078456A (ko) 2011-12-30 2013-07-10 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 제조 방법
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US8574928B2 (en) * 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
JP5514256B2 (ja) 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
US9166153B2 (en) 2013-02-08 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and process to remove film from semiconductor devices
US9017526B2 (en) * 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US8975089B1 (en) * 2013-11-18 2015-03-10 Avalanche Technology, Inc. Method for forming MTJ memory element
US9735350B2 (en) * 2015-01-05 2017-08-15 Samsung Electronics Co., Ltd. Method and system for removing boron from magnetic junctions usable in spin transfer torque memory applications
WO2016204774A1 (en) * 2015-06-19 2016-12-22 Intel Corporation Capped magnetic memory
WO2017048270A1 (en) 2015-09-18 2017-03-23 Intel Corporation Spin transfer torque memory (sttm), methods of forming the same using volatile compound forming elements, and devices including the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120135273A1 (en) * 2010-11-30 2012-05-31 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) Magnetic Tunnel Junctions

Also Published As

Publication number Publication date
TW201721918A (zh) 2017-06-16
CN107924993B (zh) 2022-03-18
US10580975B2 (en) 2020-03-03
WO2017048270A1 (en) 2017-03-23
CN107924993A (zh) 2018-04-17
US20180248116A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
US9577183B2 (en) Methods of manufacturing a magnetoresistive random access memory device
EP3472875B1 (en) Reducing or avoiding metal deposition from etching magnetic tunnel junction (mtj) devices, including magnetic random access memory (mram) devices
US8866242B2 (en) MTJ structure and integration scheme
JP5697271B2 (ja) 複合ハードマスク構造およびスピントルク駆動磁気トンネル接合のための不均一な電流経路を形成する方法
US10381556B2 (en) Spin transfer torque memory (STTM), methods of forming the same using a non-conformal insulator, and devices including the same
TWI564888B (zh) 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術
US9246082B2 (en) Method of forming magnetic memory devices
TWI747833B (zh) 自旋轉移力矩記憶體（ｓｔｔｍ），利用揮發性化合物形成元件以形成該記憶體之方法及包括該記憶體之裝置
TWI538050B (zh) 磁性元件及其製造方法
JP2017527101A (ja) 磁性コンタクトを有するスピントランスファートルクメモリ（ｓｔｔｍ）デバイス
CN107623069B (zh) 一种刻蚀磁性隧道结及其底电极的方法
US20130008867A1 (en) Methods for manufacturing magnetic tunnel junction structure
CN108242502A (zh) 一种制备磁性隧道结的方法
TW201803164A (zh) 用以使底部電極與垂直磁性穿隧接面（ｐｍｔｊ）裝置解耦的紋理斷裂層
CN107667437B (zh) 封盖的磁性存储器
US10804458B2 (en) Boron segregation in magnetic tunnel junctions
CN110352506B (zh) 铁磁隧道结元件及其制造方法
TW201724593A (zh) 階梯式磁穿隧接面裝置，形成階梯式磁穿隧接面裝置之方法，及包括階梯式磁穿隧接面之裝置
TW201633303A (zh) 供垂直自旋轉移扭矩記憶體應用的結晶磁性膜的製造方法
JP2006173166A (ja) 磁気記憶装置の製造方法