CN107924993B - 自旋转移矩存储器(sttm)、使用易失性化合物形成元素来形成其的方法以及包括其的设备 - Google Patents

自旋转移矩存储器(sttm)、使用易失性化合物形成元素来形成其的方法以及包括其的设备 Download PDF

Info

Publication number
CN107924993B
CN107924993B CN201580082488.XA CN201580082488A CN107924993B CN 107924993 B CN107924993 B CN 107924993B CN 201580082488 A CN201580082488 A CN 201580082488A CN 107924993 B CN107924993 B CN 107924993B
Authority
CN
China
Prior art keywords
layer
sttm
conductive
magnetic layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580082488.XA
Other languages
English (en)
Other versions
CN107924993A (zh
Inventor
M·L·多齐
B·S·多伊尔
C·C·郭
K·奥乌兹
K·P·奥布莱恩
S·苏里
T·K·因杜库里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107924993A publication Critical patent/CN107924993A/zh
Application granted granted Critical
Publication of CN107924993B publication Critical patent/CN107924993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

公开了用于制造自旋转移矩存储器(STTM)元件的技术。在一些实施例中，该技术包括用于去除再沉积的层和/或中断在STTM元件的一个或多个侧壁上形成的再沉积层在其形成期间的电气连续性的方法。还描述了包括这样的STTM元件的器件和系统。

Description

自旋转移矩存储器(STTM)、使用易失性化合物形成元素来形 成其的方法以及包括其的设备
技术领域
本公开总体上涉及存储器器件，并且具体而言涉及自旋转移矩存储器 (STTM)器件。还描述了形成STTM元件的方法和包括STTM的设备。
背景技术
对于过去的几十年，特征缩放已经成为半导体产业中的集成电路生产的驱动力。将特征缩放到越来越小的尺寸可以使得在半导体芯片的有限基板面内包括更大数量的功能单元的器件生产成为可能。例如，缩小的晶体管尺寸可以允许将增加数量的存储器器件放置在半导体芯片的给定区域内，从而使得能够生产具有增加的储存容量的存储器器件。然而，缩小的特征尺寸也会导致制造过程中的某些情况下可能难以解决的挑战。
考虑到前述内容，自旋转移矩存储器(STTM)是一种类型的存储器器件，由于其元件的尺寸相对较小、其在低功率操作下的潜力以及其与半导体芯片(例如晶体管)上的其它元件直接集成的潜力而正变得越来越受到半导体产业的关注。一般而言，STTM器件的操作是根据自旋转移矩的现象来预测的。当电流通过这种器件的磁性层(被称为固定磁性层)时，电流将出现自旋极化。随着电流中的每个电子穿过固定磁性层，所产生的自旋(角动量)可以转移成器件中的另一个磁性层(被称为自由磁性层)的磁化，从而使自由磁性层的磁化产生小变化。实际上，这是引起自由磁性层的磁化进动的转矩。类似地，例如由于电子的反射，可以将转矩施加到相关联的固定磁性层。
最终，当施加的电流(例如，脉冲)超过阈值(其可以至少部分地由磁性材料及其环境引起的衰减来限定)时，自由磁性层的磁化的取向可以在与固定磁性层的磁化取向平行的状态和与固定磁性层的磁化的取向反平行的状态之间切换。例如，由于所施加的电流低于固定磁性层的阈值和/或由于固定磁性层的磁化取向可能由一个或多个相邻的层(例如合成反铁磁性层)“钉扎”，所以固定磁性层的磁化取向可以通过所施加的电流而保持不变。如此，自旋转移矩可以用于翻转诸如STTM器件之类的随机存取存储器中的有源元件。
尽管以前开发的STTM器件已经被证明是有用的，但是由于这种器件已经缩放到越来越小的尺寸，所以已经出现了制造挑战。
附图说明
所要求保护的主题的实施例的特征和优点将在进行以下具体实施方式和参考附图时变得显而易见，其中相同的附图标记描绘相同的部分，并且在附图中：
图1是与本公开的实施例一致的形成自旋转移矩存储器(STTM)元件的方法的一个示例的操作的流程图。
图2A-2K逐步例示了根据与本公开的实施例一致的形成STTM元件的方法的各种操作的截面视图。
图3例示了与本公开的实施例一致的垂直STTM器件的一个示例的截面视图。
图4是与本公开的实施例一致的电子系统的方框图。
图5是与本公开的实施例一致的计算设备的方框图。
具体实施方式
本文描述了自旋转移矩存储器(STTM)元件和形成这种元件的方法。还描述了包括STTM元件的设备和系统。注意，为了清楚和易于理解，下面的具体实施方式将参考附图(FIGS)中所示的说明性实施例进行，以便提供对其透彻的理解。然而，对于本领域的普通技术人员来说显而易见的是，本文描述的技术不限于所示的实施例，并且可以在其它环境下和/或在没有被包括在所示实施例中的某些特定细节的情况下实践。还应当理解，附图中所示的各种实施例是说明性实施例，并且不是按比例绘制的。
本公开的一个方面涉及用于形成自旋转移矩存储器(STTM)元件的方法。如将理解的，这样的方法可以用于在各种各样的设备的环境下形成 STTM元件。例如，本文所述的技术可以用于在非易失性存储器(NVM)、磁随机存取存储器(MRAM)、磁性隧道结(MTJ)器件(包括但不限于垂直MTJ器件)、STTM器件(例如，垂直STTM器件)、非嵌入式或独立存储器器件、它们的组合等的环境下形成STTM元件。当然，仅为了示例的目的，列举了这样的最终用途，并且应理解的是，本文所述的技术可以用于其它设备(或其形成)的环境中。
如根据下面的讨论将理解的，本公开的一些实施例旨在解决在STTM 元件的生产过程中可能出现的某些挑战。具体地，如下面将进一步描述的， STTM元件可以经由多步过程形成在电介质或其它衬底上。例如，在某些情况下，用于形成STTM元件的过程可以包括在诸如互连、接合焊盘、迹线等的导电元件/层上形成材料叠置体，所述导电元件/层存存在于电介质衬底上或电介质衬底内，例如但不限于互连结构的层间电介质。材料叠置体可以包括用于形成STTM元件的各种层。例如，材料叠置体可以包括“固定”磁性层、位于固定磁性层上的电介质(例如，隧道氧化物)层、位于电介质层上的“自由”磁性层等。在一些情况下，可以在在导电层下方、中或上形成一个或多个晶体管，以便形成包括(例如，一个)晶体管和STTM 元件的存储器单元。
在材料叠置体中还可以包括各种其它层，如本领域普通技术人员所理解的那样。这样的其它层的一个示例是用于固定磁性层的钉扎层，例如，一个或多个合成反铁磁性层可以位于固定磁性层之下，并且可以起到以特定的取向钉扎固定磁性层的磁化的作用。可以包括在材料叠置体中的其它层的另外的示例包括用于固定和自由磁性层的电极(接触部)。例如，在一些实施例中，材料叠置体可以包括用于固定磁性层的第一接触层以及耦合到自由磁性层的第二接触层。当然，还可以使用各种附加层。
在一些过程中，材料层叠置体的区域可以被选择性地去除以产生具有期望几何形状的STTM元件。例如，材料层叠置体的区域可以被选择性地去除以形成具有在导电元件(例如，互连)的表面上的“柱”或“点状”结构的STTM元件。结果可以是形成了类似于图2H中所示的结构的结构，稍后将对其进行描述。可以以几种方式实现对材料层叠置体的部分的选择性去除，例如通过执行蚀刻过程和/或其它材料处理步骤以去除材料层叠置体的区域。
在蚀刻和其它过程能够成功地去除材料层叠置体的选定部分时，材料叠置体中的一个或多个层可以包含非易失性组分，例如各种金属。实际上，在许多情况下，下层、自由磁性层、和/或材料叠置体中的固定磁性层可以包括诸如钴、铁、铂等的金属。尽管这样的组分可以例如经由蚀刻或另一过程从材料叠置体中成功地去除，但它们可以再沉积在另一位置处，而不是从正被处理的工件完全去除。实际上，发明人已经观察到，当材料叠置体经受蚀刻(例如，等离子刻蚀)时，材料叠置体的非易失性组分的至少一部分(例如，金属)可以在所得到的STTM元件的侧壁上被再沉积为层 (在本文中也被称为“再沉积层”)，例如，如后面结合图2H所示和描述的那样。在再沉积的材料是导电的情况下，这可以证明是有问题的，因为再沉积层可能电连接自由磁性层和固定磁性层(和/或它们相关联的电接触部) 从而导致短路。
尽管可以例如通过离子铣削或另一过程去除再沉积的材料，但是这样的铣削可能引起导电材料从位于侧壁上的STTM元件下方的导电元件的再沉积，这还可以引起电短路。这在导电元件由导电材料(例如，铜、金、铝等)形成时尤其如此，所述导电材料不会在用于执行再沉积层的去除(例如在室温或接近室温下进行离子铣削)的条件下形成易失性化合物。
考虑到上述内容，本公开的一个方面涉及形成STTM元件的方法。如将在下面详细描述的那样，本公开的方法能够有效地解决由于导电材料在 STTM元件的一个或多个侧壁上的再沉积而产生的电气问题，例如，作为材料叠置体的蚀刻或其它处理的结果。具体而言并如下所述，本公开的方法可以允许从STTM元件的侧壁去除再沉积层，同时限制或甚至防止导电材料从那些侧壁上的下导电层再沉积。
因此参考图1，图1是根据与本公开一致的形成STTM元件的方法的示例性操作的流程图。为了方便和容易理解，将结合图2A-2K描述图1的操作，它们逐步地例示了可以用于形成与本公开一致的STTM元件的一个非限制性示例。当然，应当理解，图2A-2K仅是说明性的并且由此所示的 STTM元件的几何形状、尺寸和/或一般配置是为了示例的目的。实际上，本领域普通技术人员将理解的是，本文中所描述的方法可以被有效地应用以形成各种各样的STTM元件，并且不限于具有图2J-K中所示的特定配置的元件的形成。
返回到图1，方法100可以在方框101开始。该方法可以进行到可选方框102，根据方框102可以提供衬底。衬底的类型和性质不受限制，只要它适合于STTM元件的形成和/或支撑。合适的衬底的非限制性示例包括但不限于电介质层，例如可以建立在半导体器件的各种组分中的电介质层(例如，互连层、金属化层上的凸块等)或可以使用电介质层的其它组分。在没有限制的情况下，在一些实施例中，衬底可以是层间电介质(ILD)，例如，其可以位于半导体器件的一个或多个互连中或附近。当然，仅为了示例的目的，列举了这样的衬底，可以使用并由本公开设想其它合适类型的衬底。在一些实施例中，一个或多个晶体管(未示出)可以形成在衬底上或衬底内，并耦合到磁性隧道结(例如，STTM)器件，从而形成包括晶体管和STTM元件的存储器单元。
在任何情况下，根据方框102，衬底可以包括被设计成容纳或以其它方式支撑导电路径的特征(例如，诸如互连之类的导电层/元件)，其进而可以用于将STTM元件耦合到电压源或其它源。在一些实施例中，例如，衬底可以被图案化以包括一系列凹槽、凹坑、过孔、或可以用于半导体器件中的其它结构以容纳用于半导体器件的电路径中的导电材料，如本领域所理解的那样。
作为可以根据本公开使用的衬底的一个示例，参考图2A，其将衬底201 例示为包括凹槽220，凹槽220稍后将支撑可用于将STTM元件连接到电压源或其它源的导体层。注意，为了说明和易于理解，2A-2K提供了单个 STTM元件的生产的“放大”视图，并且因此，衬底201被显示为包括单个凹槽220。然而应理解的是，衬底201可以包括多个凹槽、凹坑、过孔等，它们中的任一者或全部可以用于支撑导体层和相关联的STTM元件。如稍后将变得清楚的，在一些实施例中，凹槽220可以被定制尺寸为使得其在至少一个维度上具有比STTM元件的宽度更大的宽度。此外，为了清楚起见，描绘了图2A-2K而没有示出晶体管(例如，在衬底上)，尽管应当理解的是，在一些实施例中，一个或多个晶体管可以以对应于STTM元件的材料叠置体1:1或大于1:1的比例存在于衬底上。
返回到图1，一旦形成了适当的衬底(或者在通过一些其它手段提供这种衬底的情况下)，该方法可以从方框102进行到方框104。根据方框104，可以在衬底上形成导电层。在这点上，参考图2B和2C，其描绘了导电层 202的形成，如图2B所示，在一些实施例中，可以通过在衬底201的上表面上体沉积导电材料来发起导电层202的形成，使得导电层202初始形成在衬底201的位于凹槽220内和凹槽220外的上表面上。这种体沉积可以任何合适的方式执行，例如通过物理气相沉积、化学气相沉积、原子层沉积、电沉积、化学沉积等。
随后，在一些实施例中，可以对体沉积的导电层进行处理以从衬底201 的位于凹槽220外的上表面去除导电材料。这样的去除可以以任何合适的方式完成，例如通过选择性蚀刻过程、抛光过程或它们的组合。在没有限制的情况下，在一些实施例中，化学机械平面化(CMP)或其它抛光过程被应用以从凹槽220外部的衬底201的表面去除导电材料。
这些过程可能导致图2C中所示的结构的产生，其描绘了正在凹槽220 内隔离的导电层202。如进一步所示的，CMP或其它抛光过程也可以将形貌赋予导电层202。在所例示的实施例中，该形貌显示为凹槽220内的导电层202的轻微凹陷，但是应当理解，导电层220可以具有任何合适的形貌。例如，导电层202可以具有基本上平坦的形貌，即，其中，其上表面与衬底201的位于凹槽220外的上表面基本上共平面。
当然，导电层202不需要通过体沉积导电材料并接着进行CMP或其它抛光过程的过程形成，如上文所描述的那样。实际上，可以使用其它过程来形成导电层202。例如，可以通过光刻过程形成导电层202。在这种过程的一个示例中，可以使用掩模来保护衬底201的不在凹槽220内的上表面，同时留下凹槽220被暴露。随后，可以在凹槽220内沉积导电材料(例如，通过物理气相沉积、化学气相沉积、原子层沉积等)，然后去除掩模。在各种实施例中，如图2J和2K所示，导电层202可以被定制尺寸为使得其在至少一个维度上具有比的STTM元件的宽度更大的宽度。
无论其形成的方式如何，导电层202可以由一种或多种导电材料形成。在没有限制的情况下，在一些实施例中，导电层202由导电材料形成，例如，金属或导电碳基化合物，其在暴露于所用的处理条件时可以形成易失性化合物，以从STTM器件的侧壁去除再沉积层，如后文所述的那样。具体而言，在一些实施例中，导电层202由导电金属M形成，当导电金属M暴露于含氧气氛中的离子束时，可以形成化学式MOx的易失性氧化物，其中，M为金属，并且x的范围为1至5。
可以用作导电层202的金属的非限制性示例包括但不限于钌、铱、铑、它们的组合及合金等。替代地或另外地，导电层202可以由在某些气氛(例如，氧气、臭氧(O3)等)中形成易失性化合物的导电碳基材料形成或包括某些气氛(例如，氧气、臭氧(O3)等)中形成易失性化合物的导电碳基材料。
在没有限制的情况下，在一些实施例中，导电层202由金属M形成或包括金属M，其中M是钌。如可以理解的是，当小颗粒和/或钌的薄层(如可以在去除再沉积层期间产生的，例如，通过离子铣削或另一过程)暴露于含氧环境中时，其中至少一部分钌可以与气氛中的氧起反应以形成一种或多种化学式RuOy的易失性氧化物，其中y的范围为1至4。
返回到图1，一旦在衬底上形成了导电层，则该方法可以从方框104 进行到方框106，根据方框106可以形成材料叠置体。如本文中所使用的那样，术语“材料叠置体”用于指代一系列材料层，该材料层可以随后被处理以形成STTM器件的全部或部分。值得注意的是，本公开将进行到描述可以用于形成STTM元件的磁性隧道结(MTJ)的材料叠置体的一个示例的生产。
为了说明和易于理解的目的，描述局限于包括单个固定磁性层、电介质(例如，隧道氧化物)层和自由磁性层的生产，但应理解的是，也可以包括其它层。实际上，如上所述，在一些实施例中，材料叠置体可以包括一个或多个附加层，例如在固定磁性层下方的一个或多个下层。这样的下层可以包括例如诸如合成反铁磁性层的钉扎层、诸如第一接触层等的电接触部、它们的组合等，如本领域技术人员所理解的那样。例如，在一些实施例中(虽然附图中未示出)，材料叠置体可以包括导电层202上的第一接触层、第一接触层上的一个或多个下层(例如，反铁磁性层)和下层上的固定磁性层。
替代地或另外地，材料叠置体还可以包括一个或多个覆盖层(over layer)，即可以在MTJ的自由磁性层之上形成的层。这样的覆盖层可以包括例如如上所述的第二接触层，本领域技术人员将理解的是，其可以单独或与其它覆盖层组合。同样，应理解的是，本文描述的MTJ的固定磁性层、自由磁性层和电介质(例如，隧道氧化物)层可以各自由一个或多个层形成。此外，在一些实施例中，材料叠置体可以包括一个或多个层，一个或多个层包括一个或多个晶体管。
考虑到上述内容，参考图2D，其例示了在衬底201和导电层202的上表面上形成的材料叠置体203的一个示例。如所示的，材料叠置体203包括固定磁性层204、电介质层205和自由磁性层206。
在所例示的实施例中，固定磁性层204形成在(例如，直接在)衬底 201和导电层202的上表面上，但如前面提到的其它层(例如，第一接触层、一个或多个下层等)可以存在于固定磁性层204与衬底201和导电层202 的上表面之间。在任何情况下，固定磁性层可以由可用于STTM元件的任何合适材料形成，并且可以包括一个或多于一个层，如前面所述的。可以用于形成固定磁性层的合适材料的非限制性示例包括：钴的磁性合金，例如但不限于钴、铁和硼的合金(例如，CoFeB)、一个或多个交替的铁和铂层、一个或多个交替的钴(Co)和铂(Pt)层(Co/Pt)、一个或多个交替的钴铁合金(CoFe)和Pt层(CoFe/Pt)、一个或多个交替的铁铂(FePt)合金和Pt层(FePt/Pt)、掺杂有掺杂物Y的金属X的一个或多个层(其中x 是铁、钴和/或镍，并且Y是硼、磷、碳或硅)、一个或多个铁铂(FePt)合金层、一个或多个交替的CoFeB层以及重金属J(其中J是钨、钽(Ta)、钼(Mo)、铌(Nb)、铬(Cr))或它们的组合(例如，CoFeB/J/CoFeB)等。
在没有限制的情况下，在一些实施例中，固定磁性层204可以由一个或多个CoFeB层形成。在其它实施例中，固定磁性层204由包括第一层 CoFeB或CoFe、位于第一层上的第二层钌、以及位于钌层上的第三层CoFeB 的叠置体形成。在这样的实施例中，固定磁性层204可以是CoFe、钌和 CoFeB的反铁磁叠置体，其中，第二层(即，钌层)的厚度可以是非常特定的，例如从约4到约9纳米(nm)。替代地或另外地，在一些实施例中，固定磁性层204可以由CoFeB和重金属J的一个或多个交替层形成，其中J为如上所限定的，并且每个重金属层为约3至约5埃厚。
无论其组成或配置如何，固定磁性层204可以由适合于保持固定的多数旋转的材料或材料叠置体形成。因此，在一些实施例中，固定磁性层204 可以被称为铁磁性层。例如，在一些实施例中，固定磁性层204被配置为保持大体上与衬底201的平面对准和/或垂直于或大体上垂直于平面衬底 201的固定多数旋转。在没有限制的情况下，在一些实施例中，材料叠置体 203用于形成垂直STTM元件，在该情况下，固定磁性层204可以配置为保持与衬底201的平面垂直的多数旋转。
固定磁性层204内的一个或多个层的厚度可以根据应用和材料叠置体 203中使用的材料的性质而显著变化。例如，在一些实施例中，固定磁性层 204中的一个或多个层的厚度可以在约3埃至约14埃的范围内。
在导电层202的上表面与电介质层205的下表面之间的距离(即“高度”)可以显著变化，并且至少部分地由固定磁性层204的厚度限定。例如，导电层202的上表面与电介质层205的下表面之间的高度可以在约5纳米 (nm)至约100nm的范围内，例如，约5nm至约50nm，或甚至约5nm 至约25nm。如可以理解的是，组成固定磁性层204的(多)层的相对厚度可以被控制，以获得所需的磁性取向，例如，获得垂直或水平的磁性取向。
在一些实施例中，电介质层205由适合于允许大部分自旋的电流穿过其的材料构成，同时至少在一定程度上阻止少数自旋的电流通过。电介质层205因此可以被理解为隧穿层，并且在本文中可以被称为是这样的。在一些实施例中，电介质层205可以是由一种或多种氧化物形成的隧道氧化物层。可以用于形成电介质层205的氧化物的非限制性示例包括氧化镁 (MgO)、氧化铝(Al2O3)、氧化铕(EuO)、氧化铕镁(EuMgO)、硫化铕 (EuS)、硒化铕(EuSe)、锰酸铋(BiMnO3)、氧化镍铁(NiFe2O4)、氧化钴铁(CoFe2O4)、砷化镓(GaAs)、氧化铕(EuO)、钛酸锶(SrTiO3)、氧化镁铝(MgAlO)、它们的组合等等。当然，也可以使用其它合适的材料来形成电介质层205。在没有限制的情况下，在一些实施例中，电介质层205 由MgO形成。
电介质层205的厚度可以根据应用和材料叠置体203中使用的材料的性质而显著变化。例如，在一些实施例中，电介质层205的厚度可以在从大约6埃到大约12埃的范围内。如可以理解的那样，电介质层205的厚度可以影响膜的电阻面积乘积(RA)，如以欧姆平方微米(Ωμ2)所测量的。因此可能期望控制电介质层205的厚度以实现期望的RA，诸如从约1至约 20Ωμ2。
材料叠置体203一般可以被配置成提供平面或垂直STTM元件。根据期望的配置，固定磁性层204和自由磁性层206的配置可以改变。在没有限制的情况下，在一些实施例中，材料叠置体206被配置成提供垂直STTM 元件。在这一点上，自由磁性层可以被配置为使得磁性取向的垂直分量在比该层的磁性取向的面内分量占优势。例如，在自由磁性层是或包括一层或多层CoFeB合金的情况下，从电介质层205(例如，MgO)铁中与氧相互作用的铁层获得的磁化强度的垂直分量可以比该层中提供的磁化强度的水平分量占优势。可以理解的是，在与电介质(MgO)层205的界面处的自由磁性层206中的表面(Fe)原子的氧化程度可以使自由磁性层206具有垂直主导的自旋状态。
如前面所指出的，在一些实施例中，一层或多层的CoFeB合金可以用于形成自由磁性层206。尽管CoFeB在一些应用中特别适用，但应理解的是，其它材料可以用于形成自由磁性层206。在这一点上，自由磁性层206 可以由以下项形成：一层或多层的磁性钴合金(例如但不限于钴、铁和硼的合金(例如(CoFeB))、一个或多个交替的铁和铂层、一个或多个交替的钴(Co)和铂(Pt)层(Co/Pt)、一个或多个交替的钴铁合金(CoFe)和 Pt层(CoFe/Pt)、一个或多个交替的铁铂(FePt)合金和Pt层(FePt/Pt)、一个或多个掺杂有掺杂物Y的金属X层(其中x为铁、钴和/或镍，并且Y 为硼、磷、碳或硅)、一个或多个铁铂(FePt)合金层、一个或多个交替的 CoFeB层和重金属J(其中，J是如上所限定的)或其组合(例如， CoFeB/H/CoFeB)、或以上各项的组合等。
在自由磁性层206内的一个或多个层的厚度也可以根据应用和材料叠置体203中使用的材料的性质而显著变化。例如，在一些实施例中，自由磁性层206中的一个或多个层的厚度可以在约3埃至约14埃的范围内。
返回到图1，一旦根据方框106形成了材料叠置体，则该方法可以进行到方框108，根据方框108材料叠置体可以被图案化以限定STTM器件的几何形状。在这一点上，应注意，可以采用各种各样的处理技术来将材料叠置体203图案化成期望的配置。考虑到这点，为了完整性和易于理解，本公开将进行到描述经由光刻过程对材料叠置体203进行图案化的过程。
因此，注意到图2E至2G，其描绘了用于图案化材料叠置体(具体地，材料叠置体203)的光刻过程的操作。如图2所示，材料叠置体203的图案化可以开始于材料叠置体203的上表面上的掩模207的沉积。在所例示实施例中，掩模207被示为直接形成在自由磁性层206的上表面上。然而，应当理解，不需要这样的配置，并且一个或多个中间层(例如，电接触部、其它层等)可以存在于自由磁性层206与掩模207之间。
掩模207可以由任何合适的材料形成或包括任何合适的材料，所述任何合适的材料可以用于例如在后续蚀刻或其它选择性去除过程中掩蔽材料叠置体203的一个或多个区域。在没有限制的情况下，在一些实施例中，掩模207是硬掩模，其可以在后续过程中抵抗被去除以选择性地去除层叠置体203的区域。例如，在一些情况下，掩模207是重金属硬掩模，例如由钌、钽、钨、铪、钼或它们的组合和/或合金形成或者包含钌、钽、钨、铪、钼或它们的组合和/或合金的硬掩模。在没有限制的情况下，在一些实施例中，掩模207是钽硬掩模。
在沉积掩模207之后，可以对其进行图案化(例如，经由光刻或另一过程)来限定材料叠置体203的受保护区域(未标出)。例如，如图2F所示，可以去除掩模207的区域，使得掩模207的一部分保留为用作材料叠置体203的后续处理的掩模。应注意，在所例示实施例中，掩模207已被处理，使得仅保留其邻近凹槽220中心的一部分。通过这种方式，例如，在随后的处理步骤中，掩模207的剩余部分可以保护材料叠置体203的下层部分。
一旦掩模207已经被图案化或以其它方式限定在材料叠置体203的一个或多个区域之上，则可以进行材料叠置体203的图案化。例如，可以通过选择性地去除材料叠置体203的不受掩模203保护的区域来进行材料叠置体203的图案化。在这一点上，可以以任何合适的方式进行选择性地去除这样的区域，例如通过蚀刻或其它合适的过程。在没有限制的情况下，在一些实施例中，对层叠置体进行图案化以使图2F的结构经受等离子体蚀刻。在这样的蚀刻期间，等离子体中的离子可以接触层叠置体203的未受保护的区域，从而去除层叠置体203(即自由磁性层206、电介质层205和固定磁性层204)的不受掩模207保护的部分。等离子体刻蚀可以进行直到层叠置体的不受掩模207保护的区域从导电层202的表面完全去除，从而生产出包括具有图2G所示结构的磁性隧道结210的STTM前体250。
返回到图1，在这一点处，可以完全考虑方框108的操作。该方法然后可以进行到可选方框110，根据方框110掩模207可选地从自由磁性层206 的上表面去除，从而得到包括具有如图2H所示结构的磁性隧道结的STTM 前体250’。根据需要，可以使用光刻、铣削过程(例如，离子束铣削)或其它合适的方法来执行这种去除。
如图2G和2H的实施例所示，磁性隧道结210可以具有柱、或“点状”几何结构，其从导电层202的表面延伸。如图进一步所示，在选择性去除过程期间，自由磁性层206、固定磁性层204、和/或电介质层205从导电层 202的上表面去除的组分可以再沉积在磁性隧道结210的侧壁中的一个或多个侧壁上，从而得到再沉积层208的形成。如进一步所示的，在一些情况下，再沉积层208可以从固定磁性层204延伸到自由磁性层206。在一些情况下，其中再沉积层208包括导电材料(例如，来自自由和/或固定的磁性层的铁、钴等)，这可以在自由磁性层206与固定磁性层204之间创建电路径，从而可能导致短路。
为了解决这一问题，因此期望例如在邻近电介质层205的区域中去除再沉积层208、和/或中断再沉积层208的连续性。如可以理解的，这可以通过去除再沉积层208的至少一部分来完成，例如，经由离子束铣削过程。在这样的过程中，离子可以以相对于衬底201的一定角度被引入，并且可以用于溅射或以其它方式从MTJ 210的侧壁去除再沉积层208的材料的至少一部分。
应当注意，在经由离子铣削去除再沉积层208的过程中，该过程中所用的离子可以接触导电层202的表面，从而可能导致导电材料从其表面喷射出来。因此，如果导电层202由导电材料形成或包括导电材料(例如，诸如铜的种各种金属)，其在再沉积层208的去除过程中所使用的处理条件下不形成易失性化合物，则至少一部分喷射的导电材料可以再沉积在MTJ 210的侧壁上，从而导致由再沉积层208引起的相同或相似的电气问题。
考虑到上述内容并如上所述，本公开的方法通过从在去除再沉积层208 期间(例如，经由离子铣削)所应用的过程条件下形成易失性化合物的材料形成导电层202来解决这个问题。具体而言并如下所述，本文中所述的方法可以由一种或多种导电材料形成导电层202，当STTM前体250、250’在含有反应物气体和/或它们的离子的气氛中经受离子铣削时，所述一种或多种导电材料可以形成一种或多种易失性氧化物。
考虑到上述内容并如上所述，在一些实施例中，导电层202由在STTM 前体250、250’经受离子铣削以去除至少一部分再沉积层208时形成易失性氧化物的导电材料形成。在没有限制的情况下，在一些实施例中，导电层202由钌、铱、其组合等形成或包括钌、铱、其组合等，钌、铱或其组合可以形成一种或多种易失性氧化物(例如，氧化钌、氧化铱等)。如可以理解的是，因为这样的材料在含有诸如氧气或其离子的反应物气体的气氛的存在下形成易失性氧化物，所以电介质层205(其本身可以由诸如MgO 的氧化物形成)的性质不受暴露于氧气氛影响或大体上不受暴露于氧气氛影响。
考虑到上述内容，本公开现在将进行描述用于经由离子铣削从MTJ 210 的侧壁去除再沉积层208的至少一部分的过程的一个示例，其中，钌用于形成导电层202。应注意，下面的讨论集中于再沉积层208的连续性通过选择性地去除沉积层208的部分而被中断的实施例，例如，从而在邻近电介质层20的区域处引入裂口。然而，应当理解，下面的讨论仅仅是为了示例的目的，并且可以通过在任何合适的位置引入裂口或通过一些其它合适的手段(例如通过从MTJ 210的侧壁去除全部或大体上全部的再沉积层208) 来中断再沉积层的连续性。此外，从下面的讨论中将变得显而易见的是，本文的方法可以限制或防止导电材料从导电层202再沉积在MTJ 210的侧壁上。
再次返回到图1，在方框108的操作和/或可选方框110的操作之后，该方法可以进行到方框112，根据方框112，可以处理STTM前体250、250’以去除再沉积层208的至少一部分。在这一点上，在一些实施例中，可以去除再沉积层208的至少一部分，例如，经由离子铣削或其它合适的过程。
为了例示该概念参考，参考图2I，其例示了用于从MTJ 210的侧壁去除再沉积层208的至少一部分的离子铣削过程的一个示例。如所示的，图 2G或图2H的STTM前体250、250’可以放置在腔室230中，其中，腔室包括：含有反应物气体240和/或其离子的气氛。反应物气体240和/或其离子可以被配置为与导电层202的材料起反应，尤其是与其在前体250、250’经受离子铣削时可以形成的颗粒起反应。在这点上，反应物气体240可以包括氧气(O2)和/或其离子、臭氧(O3)及其离子、二氧化氮(NO2)及其离子、一氧化氮(NO)及其离子、一氧化二氮(N2O)及其离子、二氧化碳及其离子、一氧化碳(CO)及其离子、水(H2O)及其离子以及它们的组合等。在没有限制的情况下，在一些实施例中，反应物气体240单独地或与其它元素结合地包含氧(O2)和/或其离子。在进一步的非限制性实施例中，例如，在引入可以在再沉积层208的离子铣削期间所使用的离子之前，气氛240仅包含氧及其离子。
腔室230中的反应物气体240(或其离子)的量可以广泛变化，并且可以对导电层202的导电材料的易失性物质形成的速率具有影响。实际上，如果反应物气体(或其离子)的量太低，则可以不形成导电层202的导电材料的易失性物质，或者可以以不期望的慢速率形成。替代地，如果反应物气体的量(或其离子)太高，其可能不利地影响离子铣削过程的性能(随后描述)，例如，通过偏转或以其它方式撞击用于去除再沉积层208的至少一部分的高能离子的路径。
因此，在一些实施例中，可以有利地控制腔室230内的反应物气体240 或其离子的量。相应地，在一些实施例中，腔室230中的反应物气体240 的量(和/或其离子)可以在约0.01至约1毫托(mTorr)的范围内。在没有限制的情况下，在一些实施例中，反应物气体(和/或其离子)的量在约 0.1至约0.5mTorr的范围内。在进一步的非限制性实施例中，反应物气体 240所包括的氧和/或其离子的量在约0.01至约1mTorr的范围内。
继续，如图2I中进一步所示，高能离子214(例如，来自离子铣削机) 可以被引入到腔室230中，使得它们入射在STTM前体240、250上。任何合适的离子均可以用于此目的，包括但不限于诸如氩气、氦气、氙气等惰性气体的离子。在没有限制的情况下，在一些实施例中，离子214为氩离子。在任何情况下，离子214可以以约30至80度范围内的入射角引入，其中，0度正交于正在铣削的表面。
此外，可以设定离子214的能量和/或密度以实现去除材料的期望速率。在一些实施例中，例如，离子214可以具有在约20至约1500电子伏范围内的能量。
如图2I中进一步所示，离子214可以接触再沉积层208的全部或一部分。作为结果，再沉积层208的至少一部分可以从MTJ 210的侧壁被溅射掉(或以其它方式被去除)。作为结果，可以形成如图2J所示的(例如在再沉积层208中)的间隙或裂口g。裂口g可以具有任何合适的宽度，只要其足以中断再沉积层208的电气连续性。在一些实施例中，裂口g被定位并具有使其跨越MTJ 210的电介质层205的整个厚度的宽度。在任何情况下，可以理解，裂口g可能中断再沉积层208的电气连续性，从而防止该层发生电短路。
替代地或另外地，STTM前体250、250’的暴露可导致从MTJ 210的侧壁去除全部或大体上全部的再沉积层208。该概念如图2K所示，其例示了在前体250’的环境下已经从MTJ210的侧壁去除所有的再沉积层208 的实施例。
如可以理解的是，图2I描绘了在所考虑的器件暴露于反应物气体的同时引入高能离子214的实施例。如此，图2I可以被理解为描绘化学辅助离子束蚀刻过程的一个示例。虽然这种方法适合于去除再沉积层205的至少一部分，但不是必须的。例如，在一些实施例中，反应物气体的组分可以用于离子束源中，使得214本身可以包括可以与导电层202的材料起反应的反应物质，以及去除再沉积层208的至少一部分。
在任何情况下，在离子铣削离子214可以接触导电层202的表面期间，可能导致颗粒导电材料从该表面喷射。因为导电层202由在存在反应物气体240(或其离子)的情况下形成易失性化合物的导电材料形成，所以导电材料的颗粒可以与反应物气体240(和/或其离子)起反应以形成这样的易失性化合物。如可以理解的，这可以限制或甚至防止在MTJ 210的侧壁上形成导电层202的导电材料的再沉积。此外即使导电层202的导电材料在这样的侧壁上再沉积，再沉积材料本身也可以与反应物气体240(或其离子) 起反应以形成易失性物质。
在没有限制的情况下，在一些实施例中，导电层202由钌形成，电介质层是诸如MgO的氧化物，反应物气体240包括氧气和/或氧离子，并且离子214为诸如氩气的惰性气体的离子。在这样的实施例中，入射在导电层 202上的离子214可以使钌颗粒从导电层喷射出来。在它们再沉积之前或之后，钌的喷射颗粒可以与反应物气体240中的氧气(或其离子)反应，以形成化学式RuOy的易失性钌氧化物，其中，y的范围为1-4。如可以理解的是，这可以限制或甚至防止钌在MTJ 210的侧壁上积聚。同时，离子214 可以从MTJ 210的侧壁的至少一部分去除再沉积层208的材料，从而得到与图2J或2K中所示结构相同或相似的结构的形成。此外，由于反应物气体包括氧气和/或氧离子，所以电介质层205的性能(例如，氧化物)可以不受铣削过程的不利影响。
本公开的另一方面涉及包括一个或多个STTM元件的STTM器件，例如具有上述图2J或2K所示的结构的那些结构。注意，虽然本公开关注于垂直STTM器件和元件，但是还考虑了水平或平面的STTM元件/器件。
在这点上，参考图3，其例示了与本公开一致的STTM元件/器件的一个示例。如所示的，STTM元件/器件300可以包括在导电层202上的材料叠置体(未标出)，例如互连。导电层202可以如先前所述地形成在衬底201 上，并且在一些情况下，可以将STTM元件的材料叠置体耦合到一个或多个晶体管(未示出，但也可能形成在衬底201上)，从而形成存储器单元。如所示的，材料叠置体可以包括位于导电层202上的固定磁性层204、位于固定磁性层204上的电介质层205以及位于电介质层205上的自由磁性层 206。前面已经描述了这些层的性质和功能，因此为了简明起见不再赘述。在一些情况下，导电层202是或包括在可以应用于从MTJ 210的侧壁去除再沉积层的条件下形成易失性物质的导电材料，例如钌、铱、它们的组合等等。在没有限制的情况下，在一些实施例中，导电层是或包括钌。在这样的实施例中，电介质层205可以是电介质氧化物，例如MgO。
如上所述，固定磁性层204可以具有沿垂直于衬底201的平面的方向钉扎的磁性取向。这一概念在图3中示出，其中固定磁性层的磁化取向305 被显示为具有垂直指向衬底201的平面的箭头。如先前所述，STTM器件的本领域技术人员将理解的是，自由磁性层206可以具有也可与衬底201 的平面垂直的磁化取向303，但其可以被对准为与固定磁性层303的磁化取向平行或反平行。如图3所示，当自由磁性层206的磁化取向303被对准为与固定磁性层206的磁化取向305平行时，元件/器件300可以处于低电阻状态，即电子可以相对容易地隧穿电介质层205的状态。然而，在取向 303被对准为与取向305反平行的情况下，元件300可以处于高电阻状态，即电子隧穿电介质层205相对较难的状态。
与前面的描述一致，尽管未在图3中示出，但是材料叠置体可以包括在自由磁性层206、固定磁性层204或两者上方和/或下方的附加层。例如，在一些实施例中，第一接触部(电极)，例如钽的接触部，被形成为固定磁性层204下方的层，并且第二接触部(电极)，例如钽的接触部，被形成为自由磁性层206上方的层。替代地或另外地，在一些实施例中，在固定磁性层204下方形成合成反铁磁性层。
还与前述描述一致，自由磁性层、电介质层和固定磁性层可以形成具有一个或多个侧壁的磁性隧道结。如图3进一步所示，再沉积层的部分208 可以存在于这样的侧壁上。在一些实施例中，部分208’可以包括自由磁性层206、电介质层205和/或固定的磁性层204中的一个或多个的组分，例如一种或多种金属。替代地或附加地，在一些实施例中，器件300可以缺少部分208’，例如，在已经完全去除再沉积层208的实施例中。
如图3中进一步所示，在一些实施例中，第一电极301(例如，第一迹线)可以用于将自由磁性层206例如耦合到诸如电压源的另一组分。类似地，第二电极302(例如，第二迹线302)可以耦合到导电材料202，例如，以将固定磁性层电耦合到另一组分。经由第一和第二电极301、302，可以将电压施加到器件/元件300，使取向303从平行于取向305的方向切换到与取向305反平行的方向，反之亦然。
图4例示了根据本公开实施例的电子系统400的方框图。电子系统400 可以对应于例如便携式系统、计算机系统、过程控制系统、或使用处理器和相关联的存储器的任何其它系统。电子系统400可以包括例如处理器402、控制器404、存储器器件406和输入/输出设备(I/O)410。虽然系统400 在图4中描绘有有限部件，但应当理解，它可以包括多个处理器、存储器器件、控制器、I/O和可以建立在电路中的其它元件。在一些实施例中，系统400可以被配置为执行限定要由处理器402对数据执行的操作的指令，以及处理器402、存储器器件406、控制器404和/或I/O 410之间的其它事务处理。
通常，控制器404可以用于通过循环使得指令从存储器器件708获取并被执行的操作集合来协调处理器404、存储器器件406和I/O的操作。在这点上，存储器器件406可以包括STTM元件和/或器件，例如上文所述的那些。在一些实施例中，存储器器件406包括多个成平面或垂直的STTM 元件。替代地或另外地，与本公开一致的一个或多个STTM元件/器件可以嵌入在处理器402、控制器404和/或I/O 410(例如本地存储器)中。
本公开的另一方面涉及包括与本公开一致的STTM元件/器件的计算设备。在这点上，参考图5，其例示了根据本公开的各种实施例的计算设备 500。如所示的，计算设备500包括母板802，其可以包括各种部件，例如但不限于处理器404、通信电路(COMMS)506，所述部件中的任一个或全部可以与母板50物理和电耦合。
根据其应用，计算设备500还可以包括其它部件，例如但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏控制器、电池、各种编解码器、各种传感器(例如，全球定位系统(GPS)、加速度计、陀螺仪等)、一个或多个扬声器、照相机和/或大容量储存设备。
COMMS 406可以被配置为实现有线或无线通信，以用于向计算设备 400传送数据和从计算设备400传送数据。在一些实施例中，COMMS 406 可以被配置为经由许多无线标准或协议中的任一种来实现无线通信，所述无线标准或协议包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、EV-DO、HSPA+、HSDPA+、 HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生物、以及被指定为3G、4G、5G以及更高代的任何其它无线协议。
在可存在于计算设备500的各种部件中的集成电路管芯中可以包括 STTM元件/器件。例如，在一些实施例中，处理器504可以包括集成电路管芯，其包括一个或多个存储器器件，例如本文描述的一个或多个STTM 元件/器件。同样，COMMS 406可以包括集成电路管芯，其可以包括与本公开一致的一个或多个STTM元件/器件。此外，计算设备500的各种其它存储器(例如DRAM、ROM、大容量储存器等)可以由与本公开一致的STTM 元件/器件制成或包括与本公开一致的STTM元件/器件。
计算设备500可以是任何或各种各样的计算设备，包括但不限于膝上型计算机、上网本计算机、笔记本计算机、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频记录器、以及它们的组合等。当然，仅为了示例的目的，列举了这样的设备，并且计算设备500可以是任何合适类型的移动或静止电子设备。
如根据上文可以理解的，本文中所描述的技术可以实现生产STTM元件/器件、以及包括这样的部件的集成电路，其中，在STTM元件/器件的侧壁上的再沉积层的电气连续性被中断。以这种方式，本文所述的技术可以实现和/或促进STTM元件/器件的批量生产，同时减少或甚至消除可能由于再沉积层的存在而导致的电短路。
附加的实施例
以下实施例表示本公开的附加非限制性实施例的示例。
示例1：根据本示例，提供了一种形成自旋转移矩存储器元件的方法，其包括：提供STTM前体，所述STTM前体包括衬底、位于所述衬底上的导电层、以及位于所述导电层上的材料叠置体，所述材料叠置体限定了包括固定磁性层、电介质层和自由磁性层的磁性隧道结(MTJ)，所述磁性隧道结包括至少一个侧壁，其中，在所述侧壁中的至少一个侧壁上存在再沉积层，所述再沉积层包括所述固定磁性层、电介质层和自由磁性层中的至少一个的组分，所述导电层包括导电材料；以及选择性地去除所述再沉积层中的至少一些以中断其电气连续性，而不在所述侧壁中的一个或多个侧壁上再沉积所述导电材料。
示例2：本示例包括示例1的任何或全部元件，其中，选择性地去除所述再沉积层中的至少一些包括在所述再沉积层中形成间隙。
示例3：本示例包括示例1的任何或全部元件，其中，选择性地去除所述再沉积层中的至少一些包括去除所有的所述再沉积层。
示例4：本示例包括示例1的任何或全部元件，其中，选择性地去除暴露部分中的至少一些包括使所述再沉积层经受离子铣削。
示例5：本示例包括示例4的任何或全部元件，其中：所述离子铣削在包括含有反应物气体的气氛的腔室中进行；所述离子铣削导致所述导电材料颗粒的喷射；以及所述导电材料的至少一部分颗粒与所述反应物气体起反应以形成一种或多种易失性物质。
示例6：本示例包括示例1-5中的任一项的任何或全部元件，其中，所述导电材料选自于由钌、铱、导电碳基材料、以及它们的合金或混合物组成的组。
示例7：本示例包括示例6的任何或全部元件，其中，所述导电材料为钌。
示例8：本示例包括示例1至7中的任一项的任何或全部元件，其中，提供所述STTM前体包括：提供所述衬底；在所述衬底中形成至少一个凹槽；以及在所述至少一个凹槽中形成所述导电层。
示例9：本示例包括示例8的任何或全部元件，其中，所述导电层的宽度在至少一个维度上大于所述MTJ的宽度。
示例10：本示例包括示例1至9中的任一项的任何或全部元件，其中，所述固定磁性层包括一层或多层的钴、铁、硼(CoFeB)合金。
示例11：本示例包括示例1至10中的任一项的任何或全部元件，其中，所述自由磁性层包括一层或多层的钴、铁、硼(CoFeB)合金。
示例12：本示例包括示例1至12中的任一项的任何或全部元件，其中，所述电介质层包括氧化镁(MgO)、氧化铝(Al2O3)、氧化铕(EuO)、氧化铕镁(EuMgO)、硫化铕(EuS)、硒化铕(EuSe)、锰酸铋(BiMnO3)、氧化镍铁(NiFe2O4)、氧化钴铁(CoFe2O4)、砷化镓(GaAs)、氧化铕(EuO)、钛酸锶(SrTiO3)、氧化镁铝(MgAlO)或它们的组合中的一种或多种。
示例13：本示例包括示例9的任何或全部元件，其中，所述电介质层包括氧化镁或氧化铝。
示例14：本示例包括示例13的任何或所有元件，其中，所述电介质层包括氧化镁。
示例15：本示例包括示例1至14中的任一项的任何或全部元件，其中，所述STTM元件为平面STTM元件或垂直STTM元件。
示例16：本示例包括示例2的任何或全部元件，其中，所述间隙形成在所述再沉积层的邻近所述电介质层的区域中。
示例17：本示例包括示例16的任何或全部元件，其中，所述电介质层具有厚度，并且所述间隙跨越所述电介质层的整个厚度。
示例18：根据本示例，提供了一种集成电路器件，其包括至少一个自旋转移矩存储器(STTM))元件，其中，所述STTM元件包括衬底、位于所述衬底上的导电层、以及位于所述导电层上的材料叠置体，所述材料叠置体限定了包括固定磁性层、电介质层和自由磁性层的磁性隧道结(MTJ)，所述磁性隧道结包括至少一个侧壁；其中，所述导电层包括在暴露于反应物气体时形成易失性物质的导电材料。
示例19：本示例包括示例18的任何或全部元件，其中，所述导电材料选自于由钌、铱、铑、碳基导电材料、或它们的合金或混合物组成的组。
示例20：本示例包括示例19的任何或全部元件，其中，所述导电材料包括钌。
示例21：本示例包括示例20的任何或全部元件，所述导电材料为钌。
示例22：本示例包括示例18至21中的任一项的任何或全部元件，其中，在所述侧壁中的至少一个侧壁上存在再沉积层，所述再沉积层包括所述固定磁性层、所述电介质层、所述自由磁性层中的至少一个或它们的组合的组分；在所述再沉积层中存在间隙，所述间隙中断了所述再沉积层的电气连续性。
示例23：本示例包括示例18至22中的任一项的任何或全部元件，还包括位于所述衬底中的凹槽，其中，所述导电层形成在所述凹槽中。
示例24：本示例包括示例18至23中的任一项的任何或全部元件，其中，所述导电层的宽度在至少一个维度上大于所述MTJ的宽度。
示例25：本示例包括示例18至24中的任一项的任何或全部元件，所述固定磁性层包括一层或多层的钴、铁、硼(CoFeB)合金。
示例26：本示例包括示例18至25中的任一项的任何或全部元件，其中，所述自由磁性层包括一层或多层的钴、铁、硼(CoFeB)合金。
示例27：本示例包括示例18至26的任何或全部元件，所述电介质层包括氧化镁(MgO)、氧化铝(Al2O3)、氧化铕(EuO)、氧化铕镁(EuMgO)、硫化铕(EuS)、硒化铕(EuSe)、锰酸铋(BiMnO3)、氧化镍铁(NiFe2O4)、氧化钴铁(CoFe2O4)、砷化镓(GaAs)、氧化铕(EuO)、钛酸锶(SrTiO3)、氧化镁铝(MgAlO)或它们的组合中的一种或多种。
示例28：本示例包括示例27的任何或全部元件，其中，所述电介质层包括氧化镁或氧化铝。
示例29：本示例包括示例28的任何或全部元件，其中，所述电介质层包括氧化镁。
示例30：本示例包括示例18至29中任一项的任何或全部元件，其中，所述STTM元件为平面STTM元件或垂直STTM元件。
示例31：本示例包括示例22的任何或全部元件，其中，所述间隙形成在所述再沉积层的邻近所述电介质层的区域中。
示例32：本示例包括示例31的任何或全部元件，其中，所述电介质层具有厚度，并且所述间隙跨越所述第一电介质层的整个厚度。
本文采用的术语和表达式被用作描述而非限制的术语，并且在这些术语和表达式的使用中，并没有排除所示和所述特征的任何等效物(或其部分)的意图，并且可以认识到在权利要求的范围内可以进行各种修改。因此，权利要求旨在涵盖所有这样的等效物。本文已经描述了各种特征、方面和实施例。如本领域技术人员将理解的，特征、方面和实施例易于彼此结合以及进行变化和修改。因此，本公开应被认为包含这样的组合、变化和修改。

Claims (23)

1.一种形成自旋转移矩存储器(STTM)元件的方法，包括：
提供STTM前体，所述STTM前体包括衬底、位于所述衬底上的导电层、以及位于所述导电层上的材料叠置体，所述材料叠置体限定了包括固定磁性层、电介质层和自由磁性层的磁性隧道结(MTJ)，所述磁性隧道结包括至少一个侧壁，其中，在所述侧壁中的至少一个侧壁上存在再沉积层，所述再沉积层包括所述固定磁性层、所述电介质层和所述自由磁性层中的至少一个的组分，所述导电层包括导电材料；以及
选择性地去除至少一些所述再沉积层以中断其电气连续性，而不在所述侧壁中的一个或多个侧壁上再沉积所述导电材料，其中，所述导电材料在暴露于去除过程的反应物气体时形成易失性物质，并且其中，所述导电材料选自于由钌、铱、导电碳基材料、以及它们的合金或混合物组成的组。
2.根据权利要求1所述的方法，其中，选择性地去除至少一些所述再沉积层包括在所述再沉积层中形成间隙。
3.根据权利要求1所述的方法，其中，选择性地去除至少一些暴露部分包括：使所述再沉积层经受离子铣削。
4.根据权利要求3所述的方法，其中：
在包括含有反应物气体的气氛的腔室中执行所述离子铣削；
所述离子铣削导致所述导电材料的颗粒喷射；并且
所述导电材料的颗粒的至少一部分与所述反应物气体起反应以形成一种或多种易失性物质。
5.根据权利要求1所述的方法，其中，所述导电材料为钌。
6.根据权利要求1至4中的任一项所述的方法，其中，提供所述STTM前体包括：
提供所述衬底；
在所述衬底中形成至少一个凹槽；以及
在所述至少一个凹槽中形成所述导电层。
7.根据权利要求6所述的方法，其中，所述导电层的宽度在至少一个维度上大于所述MTJ的宽度。
8.根据权利要求1至4中的任一项所述的方法，其中，所述电介质层包括氧化镁(MgO)、氧化铝(Al2O3)、氧化铕(EuO)、氧化铕镁(EuMgO)、硫化铕(EuS)、硒化铕(EuSe)、锰酸铋(BiMnO3)、氧化镍铁(NiFe2O4)、氧化钴铁(CoFe2O4)、砷化镓(GaAs)、钛酸锶(SrTiO3)、氧化镁铝(MgAlO)或它们的组合中的一种或多种。
9.根据权利要求8所述的方法，其中，所述电介质层包括氧化镁。
10.根据权利要求1至4中的任一项所述的方法，其中，所述STTM元件为平面STTM元件或垂直STTM元件。
11.根据权利要求2所述的方法，其中，所述间隙形成在所述再沉积层的邻近所述电介质层的区域中。
12.一种集成电路器件，包括至少一个自旋转移矩存储器(STTM)元件，其中：
所述STTM元件包括衬底、位于所述衬底上的导电层、以及位于所述导电层上的材料叠置体，所述材料叠置体限定了包括固定磁性层、电介质层和自由磁性层的磁性隧道结(MTJ)，所述磁性隧道结包括至少一个侧壁；
其中，所述导电层包括当暴露于反应物气体时形成易失性物质的导电材料，并且其中，所述导电材料选自于由钌、铱、铑、碳基导电材料、或它们的合金或混合物组成的组。
13.根据权利要求12所述的集成电路器件，其中，所述导电材料包括钌。
14.根据权利要求13所述的集成电路器件，其中，所述导电材料为钌。
15.根据权利要求12至14中的任一项所述的集成电路器件，其中，在所述侧壁中的至少一个侧壁上存在再沉积层，所述再沉积层包括所述固定磁性层、所述电介质层、所述自由磁性层中的至少一个或它们的组合的组分；并且
在所述再沉积层中存在间隙，所述间隙中断所述再沉积层的电气连续性。
16.根据权利要求12至14中的任一项所述的集成电路器件，还包括位于所述衬底中的凹槽，其中，所述导电层形成在所述凹槽中。
17.根据权利要求12至14中的任一项所述的集成电路器件，其中，所述导电层的宽度在至少一个维度上大于所述MTJ的宽度。
18.根据权利要求12至14中的任一项所述的集成电路器件，其中，所述固定磁性层包括一层或多层的钴、铁、硼(CoFeB)合金。
19.根据权利要求12至14中的任一项所述的集成电路器件，其中，所述自由磁性层包括一层或多层的钴、铁、硼(CoFeB)合金。
20.根据权利要求12至14中的任一项所述的集成电路器件，其中，所述电介质层包括氧化镁(MgO)、氧化铝(Al2O3)、氧化铕(EuO)、氧化铕镁(EuMgO)、硫化铕(EuS)、硒化铕(EuSe)、锰酸铋(BiMnO3)、氧化镍铁(NiFe2O4)、氧化钴铁(CoFe2O4)、砷化镓(GaAs)、钛酸锶(SrTiO3)、氧化镁铝(MgAlO)或它们的组合中的一种或多种。
21.根据权利要求12至14中的任一项所述的集成电路器件，其中，所述STTM元件为平面STTM元件或垂直STTM元件。
22.根据权利要求15所述的集成电路器件，其中，所述间隙形成在所述再沉积层的邻近所述电介质层的区域中。
23.根据权利要求22所述的集成电路器件，其中，所述电介质层具有厚度，并且所述间隙跨越所述电介质层的整个厚度。
CN201580082488.XA 2015-09-18 2015-09-18 自旋转移矩存储器(sttm)、使用易失性化合物形成元素来形成其的方法以及包括其的设备 Active CN107924993B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/050836 WO2017048270A1 (en) 2015-09-18 2015-09-18 Spin transfer torque memory (sttm), methods of forming the same using volatile compound forming elements, and devices including the same

Publications (2)

Publication Number Publication Date
CN107924993A CN107924993A (zh) 2018-04-17
CN107924993B true CN107924993B (zh) 2022-03-18

Family

ID=58289652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580082488.XA Active CN107924993B (zh) 2015-09-18 2015-09-18 自旋转移矩存储器(sttm)、使用易失性化合物形成元素来形成其的方法以及包括其的设备

Country Status (4)

Country Link
US (1) US10580975B2 (zh)
CN (1) CN107924993B (zh)
TW (1) TWI747833B (zh)
WO (1) WO2017048270A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580975B2 (en) 2015-09-18 2020-03-03 Intel Corporation Spin transfer torque memory (STTM), methods of forming the same using volatile compound forming elements, and devices including the same
US10964887B2 (en) * 2018-05-22 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Highly physical ion resistive spacer to define chemical damage free sub 60nm MRAM devices
US11094878B2 (en) 2019-06-18 2021-08-17 International Business Machines Corporation Short circuit reduction in magnetic tunnel junctions
US11456411B2 (en) * 2019-07-02 2022-09-27 HeFeChip Corporation Limited Method for fabricating magnetic tunneling junction element with a composite capping layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479918A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 形成磁性隧道结结构和形成磁性随机存取存储器的方法
CN103151456A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 磁器件及其制造方法
CN104282521A (zh) * 2013-07-08 2015-01-14 朗姆研究公司 离子束蚀刻系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737283B2 (en) * 2002-08-29 2004-05-18 Micron Technology, Inc. Method to isolate device layer edges through mechanical spacing
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8470462B2 (en) * 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
KR20130078456A (ko) * 2011-12-30 2013-07-10 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 제조 방법
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US8574928B2 (en) * 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
JP5514256B2 (ja) * 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
US9166153B2 (en) * 2013-02-08 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and process to remove film from semiconductor devices
US8975089B1 (en) * 2013-11-18 2015-03-10 Avalanche Technology, Inc. Method for forming MTJ memory element
US9735350B2 (en) * 2015-01-05 2017-08-15 Samsung Electronics Co., Ltd. Method and system for removing boron from magnetic junctions usable in spin transfer torque memory applications
US10256395B2 (en) * 2015-06-19 2019-04-09 Intel Corporation Capped magnetic memory
US10580975B2 (en) 2015-09-18 2020-03-03 Intel Corporation Spin transfer torque memory (STTM), methods of forming the same using volatile compound forming elements, and devices including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479918A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 形成磁性隧道结结构和形成磁性随机存取存储器的方法
CN103151456A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 磁器件及其制造方法
CN104282521A (zh) * 2013-07-08 2015-01-14 朗姆研究公司 离子束蚀刻系统

Also Published As

Publication number Publication date
US20180248116A1 (en) 2018-08-30
TW201721918A (zh) 2017-06-16
WO2017048270A1 (en) 2017-03-23
CN107924993A (zh) 2018-04-17
TWI747833B (zh) 2021-12-01
US10580975B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
US9577183B2 (en) Methods of manufacturing a magnetoresistive random access memory device
US10381556B2 (en) Spin transfer torque memory (STTM), methods of forming the same using a non-conformal insulator, and devices including the same
EP3472875B1 (en) Reducing or avoiding metal deposition from etching magnetic tunnel junction (mtj) devices, including magnetic random access memory (mram) devices
US11569439B2 (en) Double spin filter tunnel junction
US9246082B2 (en) Method of forming magnetic memory devices
US11227644B2 (en) Self-aligned spin orbit torque (SOT) memory devices and their methods of fabrication
CN107924993B (zh) 自旋转移矩存储器(sttm)、使用易失性化合物形成元素来形成其的方法以及包括其的设备
KR20150068428A (ko) 전계 강화된 스핀 전달 토크 메모리(ｓｔｔｍ) 디바이스
TW201603016A (zh) 形成具有點接觸的自由磁性層之自旋轉移力矩記憶體的技術
US10804460B2 (en) Device, system and method for improved magnetic anisotropy of a magnetic tunnel junction
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
CN107667437B (zh) 封盖的磁性存储器
US10804458B2 (en) Boron segregation in magnetic tunnel junctions
CN110352506B (zh) 铁磁隧道结元件及其制造方法
WO2017052573A1 (en) Stepped magnetic tunnel junction devices, methods of forming the same, and devices including the same
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
WO2019005164A1 (en) PERPENDICULAR SPIN TRANSFER TORQUE (PSTTM) MEMORY DEVICES WITH IMPROVED STABILITY AND LOW AMORTIZATION AND METHODS OF FORMING THE SAME
WO2019005160A1 (en) PERFORMINAL SPIN TRANSFER TORQUE MEMORY DEVICES (PSTTM) WITH NON-STOICHIOMETRIC TANTALATE LOWER ELECTRODE LOWERING AND METHODS OF FORMING THE SAME

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant