CN111952440B - Mram器件的制造方法 - Google Patents
Mram器件的制造方法 Download PDFInfo
- Publication number
- CN111952440B CN111952440B CN201910407222.8A CN201910407222A CN111952440B CN 111952440 B CN111952440 B CN 111952440B CN 201910407222 A CN201910407222 A CN 201910407222A CN 111952440 B CN111952440 B CN 111952440B
- Authority
- CN
- China
- Prior art keywords
- hard mask
- layer
- mask layer
- etching
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 137
- 238000005530 etching Methods 0.000 claims abstract description 58
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 30
- 238000001020 plasma etching Methods 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 238000000992 sputter etching Methods 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 40
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种MRAM器件的制造方法，包括：在底电极上依次形成MTJ元件层、第一硬掩膜层和第二硬掩膜层；图形化第二硬掩膜层，依次刻蚀第二硬掩膜层及第一硬掩膜层；去除剩余的第二硬掩膜层；沉积一保护层，所述保护层覆盖剩余的第一硬掩膜层的侧壁和表面以及MTJ元件层的表面；对保护层进行刻蚀，只保留覆盖于剩余的第一硬掩膜层的侧壁的保护层；以剩余的第一硬掩膜层及其侧壁的保护层为硬掩膜，刻蚀MTJ元件层，得到MTJ预制件；去除覆盖于剩余的第一硬掩膜层的侧壁的保护层；以剩余的第一硬掩膜层为硬掩膜，刻蚀MTJ预制件，得到与剩余的第一硬掩膜层的侧壁平齐的MTJ元件。本发明能够降低MTJ元件的侧壁损伤，提高MRAM器件的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种MRAM器件的制造方法。
背景技术
磁性随机存取存储器(Magnetic Random Access Memory，MRAM)具有高速读写、非易失性、低功耗、接近无限次反复擦写等优点，具有广阔的应用前景。
MRAM的核心存储部分是磁性隧道结(Magnetic Tunnel Junction，MTJ)元件，MTJ元件的性能直接影响MRAM的性能。在现有工艺下，制造MRAM时需要对沉积的MTJ元件层进行刻蚀，从而得到MTJ元件。但是现有的刻蚀工艺，不论是采用反应离子刻蚀(Reactive IonEtch，RIE)还是离子束刻蚀(Ion Beam Etch，IBE)，最终得到的MTJ元件的侧壁都会有较大损伤，进而影响MRAM的性能。
发明内容
为解决上述问题，本发明提供一种MRAM器件的制造方法，能够降低MTJ元件的侧壁损伤，提高MRAM器件的可靠性。
本发明提供一种MRAM器件的制造方法，包括：
在底电极上依次形成MTJ元件层、第一硬掩膜层和第二硬掩膜层；
图形化所述第二硬掩膜层，依次刻蚀所述第二硬掩膜层及所述第一硬掩膜层；
去除剩余的第二硬掩膜层；
沉积一保护层，所述保护层覆盖剩余的第一硬掩膜层的侧壁、剩余的第一硬掩膜层的表面以及所述MTJ元件层的表面；
对所述保护层进行刻蚀，只保留覆盖于所述剩余的第一硬掩膜层的侧壁的保护层；
以所述剩余的第一硬掩膜层及其侧壁的保护层为硬掩膜，刻蚀所述MTJ元件层，得到MTJ预制件；
去除覆盖于所述剩余的第一硬掩膜层的侧壁的保护层；
以所述剩余的第一硬掩膜层为硬掩膜，刻蚀所述MTJ预制件，得到与所述剩余的第一硬掩膜层的侧壁平齐的MTJ元件。
可选地，所述保护层采用等离子体增强原子层沉积或者等离子体增强化学气相沉积的方法进行沉积。
可选地，所述保护层的材料包括SiO2、SiN、SiC、SiON和SiCN中的任意一种。
可选地，采用化学反应离子刻蚀的方法对所述保护层进行刻蚀，刻蚀气体为包括C和F元素的气体。
可选地，采用化学反应离子刻蚀的方法刻蚀所述MTJ元件层，刻蚀气体为包括C、H和O元素的气体。
可选地，采用物理离子酰刻蚀的方法刻蚀所述MTJ元件层，刻蚀气体为Ar气、Kr气或者Xe气。
可选地，采用低能物理离子酰刻蚀的方法刻蚀所述MTJ预制件，刻蚀气体为Ar气、Kr气或者Xe气。
可选地，所述第一硬掩膜层采用Ta或者Ti的单层结构，或者，采用Ta/Ru/Ta或者Ti/Ru/Ti的多层复合结构。
可选地，所述第二硬掩膜层采用TaOx或者TiOx的单层结构，或者，采用TaOx/Ru/Ta或者TiOx/Ru/Ti的多层复合结构。
可选地，所述第二硬掩膜层为一层介电质层。
本发明提供的MRAM器件的制造方法，在刻蚀MTJ元件层之前，在剩余的第一硬掩膜层的侧壁形成保护层，以剩余的第一硬掩膜层及其侧壁的保护层为硬掩膜，刻蚀MTJ元件层，得到MTJ预制件；然后去除覆盖于剩余的第一硬掩膜层的侧壁的保护层，再以剩余的第一硬掩膜层为硬掩膜，刻蚀MTJ预制件，得到MTJ元件。通过两次刻蚀，第一次刻蚀后即使MTJ预制件侧壁有损伤，通过第二次刻蚀后，可以降低MTJ预制件的侧壁损伤，最终得到的MTJ元件具有良好的侧壁，能够提高MRAM器件的可靠性。
附图说明
图1为本发明一个实施例示出的MRAM器件的制造方法的流程示意图；
图2～图9为本发明一个实施例中对应各工艺步骤的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种MRAM器件的制造方法，如图1所示，所述方法包括：
S101、在底电极上依次形成MTJ元件层、第一硬掩膜层和第二硬掩膜层；
S102、图形化所述第二硬掩膜层，依次刻蚀所述第二硬掩膜层及所述第一硬掩膜层；
S103、去除剩余的第二硬掩膜层；
S104、沉积一保护层，所述保护层覆盖剩余的第一硬掩膜层的侧壁、剩余的第一硬掩膜层的表面以及所述MTJ元件层的表面；
S105、对所述保护层进行刻蚀，只保留覆盖于所述剩余的第一硬掩膜层的侧壁的保护层；
S106、以所述剩余的第一硬掩膜层及其侧壁的保护层为硬掩膜，刻蚀所述MTJ元件层，得到MTJ预制件；
S107、去除覆盖于所述剩余的第一硬掩膜层的侧壁的保护层；
S108、以所述剩余的第一硬掩膜层为硬掩膜，刻蚀所述MTJ预制件，得到与所述剩余的第一硬掩膜层的侧壁平齐的MTJ元件。
关于步骤S101，如图2所示，在底电极201上依次形成MTJ元件层202、第一硬掩膜层203和第二硬掩膜层204。其中，第一硬掩膜层203的结构可以采用单层金属，使用Ta、Ti等金属材料，也可以采用多层金属的复合结构，如Ta/Ru/Ta或者Ti/Ru/Ti的复合结构。第二硬掩膜层204可以是一层介电质层，材料包括但不限于SiO2，SiN，SiC，SiON，SiCN等。
关于步骤S102，如图3所示，依次刻蚀第二硬掩膜层204和第一硬掩膜层203，本实施例中，采用化学反应离子刻蚀(RIE)的方法对第二硬掩膜层204和第一硬掩膜层203进行刻蚀。
对第二硬掩膜层204进行刻蚀时，使用的刻蚀气体为包括C、H和O元素的气体，如CH3OH或者C2H5OH，或者包括C、H和O元素的混合气体。
对第一硬掩膜层203进行刻蚀时，使用的刻蚀气体为包括C和F元素的气体，包括但不限于CF4、C4F8、C2F6和CHF3。
关于步骤S103，如图4所示，去除剩余的第二硬掩膜层2041，本实施例中，采用化学反应离子刻蚀的方法去除剩余的第二硬掩膜层2041，使用的刻蚀气体为包括C、H和O元素的气体，如CH3OH或者C2H5OH，或者包括C、H和O元素的混合气体。
关于步骤S104，如图5所示，沉积保护层205，保护层205覆盖剩余的第一硬掩膜层2031的侧壁、剩余的第一硬掩膜层2031的表面以及所述MTJ元件层202的表面。本实施例中，可以采用等离子体增强原子层沉积(PEALD)或者等离子体增强化学气相沉积(PECVD)的方法沉积保护层205，沉积温度大约在200℃。保护层205的材料包括但不限于SiO2，SiN，SiC，SiON，SiCN等。保护层205的厚度在3～15nm。
关于步骤S105，如图6所示，对保护层205进行刻蚀，本实施例中采用化学反应离子刻蚀的方法对保护层205进行刻蚀，只保留覆盖于剩余的第一硬掩膜层2031的侧壁的保护层2051，即刻蚀掉水平方向上的保护层，使用的刻蚀气体为包括C和F元素的气体，包括但不限于CF4、C4F8、C2F6和CHF3中的一种或者几种的混合气体。由于每种刻蚀都是包含三个过程：物理竖直轰击、化学刻蚀和再沉积，从而可以得到不同的形状，具体实现步骤S105时，可以通过调节刻蚀气体的比例来实现。
关于步骤S106，如图7所示，以剩余的第一硬掩膜层2031及其侧壁的保护层2051为硬掩膜，刻蚀MTJ元件层202，本实施例中，可以采用化学反应离子刻蚀的方法对MTJ元件层202进行刻蚀，使用的刻蚀气体为包括C、H和O元素的气体，如CH3OH或者C2H5OH，或者包括C、H和O元素的混合气体。另外，还可以采用物理离子酰刻蚀的方法对MTJ元件层202进行刻蚀，并在刻蚀完成后使用CH3OH或者C2H5OH，或者包括C、H和O元素的混合气体对MTJ预制件2021的侧壁进行清洗，其中，物理离子酰刻蚀使用的刻蚀气体包括但不限于Ar气、Kr气或者Xe气。
关于步骤S107，如图8所示，去除覆盖于剩余的第一硬掩膜层2031的侧壁的保护层2051。本实施例中，使用的刻蚀气体为包括C和F元素的气体，包括但不限于CF4、C4F8、C2F6和CHF3。
关于步骤S108，如图9所示，以剩余的第一硬掩膜层2031为硬掩膜，刻蚀所述MTJ预制件2021，得到MTJ元件2022，其中MTJ元件2022的侧壁与剩余的第一硬掩膜层2031的侧壁平齐。本实施例中，采用低能物理离子酰刻蚀的方法对MTJ元件层2021进行刻蚀，使用的刻蚀气体包括但不限于Ar气、Kr气或者Xe气。
另外说明的是，在本发明另一个实施例中，上述步骤S101中，第二硬掩膜层204还可以采用第一硬掩膜层203对应的氧化物层。采用金属以及其对应的氧化物来充当硬掩膜层，可以有效的降低硬掩膜层的厚度，特别是器件尺寸降低时，图形能够更好的转移，有利于获得更好的侧壁。
具体地，第二硬掩膜层204可以是TaOx或者TiOx的单层结构，也可以采用TaOx/Ru/Ta或者TiOx/Ru/Ti的多层复合结构。对应的，步骤S102中，采用采用化学反应离子刻蚀(RIE)的方法刻蚀第二硬掩膜层204时，使用的刻蚀气体包括但不限于HBr等，在步骤S103中，采用化学反应离子刻蚀的方法去除剩余的第二硬掩膜层2041，使用的刻蚀气体为同样的包括但不限于HBr等。后续步骤S104～S108与上述实施例相同，不再赘述。
本发明实施例提供MRAM器件的制造方法，在刻蚀MTJ元件层之前，在剩余的第一硬掩膜层的侧壁形成保护层，以剩余的第一硬掩膜层及其侧壁的保护层为硬掩膜，刻蚀MTJ元件层，得到MTJ预制件；然后去除覆盖于剩余的第一硬掩膜层的侧壁的保护层，再以剩余的第一硬掩膜层为硬掩膜，刻蚀MTJ预制件，得到MTJ元件。通过两次刻蚀，第一次刻蚀后即使MTJ预制件侧壁有损伤，通过第二次刻蚀后，可以降低MTJ预制件的侧壁损伤，最终得到的MTJ元件具有良好的侧壁，能够提高MRAM器件的可靠性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (10)
1.一种MRAM器件的制造方法，其特征在于，包括：
在底电极上依次形成MTJ元件层、第一硬掩膜层和第二硬掩膜层；
图形化所述第二硬掩膜层，依次刻蚀所述第二硬掩膜层及所述第一硬掩膜层；
去除剩余的第二硬掩膜层；
沉积一保护层，所述保护层覆盖剩余的第一硬掩膜层的侧壁、剩余的第一硬掩膜层的表面以及所述MTJ元件层的表面；
对所述保护层进行刻蚀，只保留覆盖于所述剩余的第一硬掩膜层的侧壁的保护层；
以所述剩余的第一硬掩膜层及其侧壁的保护层为硬掩膜，刻蚀所述MTJ元件层，得到MTJ预制件；
去除覆盖于所述剩余的第一硬掩膜层的侧壁的保护层；
以所述剩余的第一硬掩膜层为硬掩膜，采用低能物理离子酰刻蚀的方法刻蚀所述MTJ预制件，得到与所述剩余的第一硬掩膜层的侧壁平齐的MTJ元件。
2.根据权利要求1所述的方法，其特征在于，所述保护层采用等离子体增强原子层沉积或者等离子体增强化学气相沉积的方法进行沉积。
3.根据权利要求1所述的方法，其特征在于，所述保护层的材料包括SiO2、SiN、SiC、SiON和SiCN中的任意一种。
4.根据权利要求1所述的方法，其特征在于，采用化学反应离子刻蚀的方法对所述保护层进行刻蚀，刻蚀气体为包括C和F元素的气体。
5.根据权利要求1所述的方法，其特征在于，采用化学反应离子刻蚀的方法刻蚀所述MTJ元件层，刻蚀气体为包括C、H和O元素的气体。
6.根据权利要求1所述的方法，其特征在于，采用物理离子酰刻蚀的方法刻蚀所述MTJ元件层，刻蚀气体为Ar气、Kr气或者Xe气。
7.根据权利要求1所述的方法，其特征在于，采用低能物理离子酰刻蚀的方法刻蚀所述MTJ预制件的刻蚀过程中，刻蚀气体为Ar气、Kr气或者Xe气。
8.根据权利要求1所述的方法，其特征在于，所述第一硬掩膜层采用Ta或者Ti的单层结构，或者，采用Ta/Ru/Ta或者Ti/Ru/Ti的多层复合结构。
9.根据权利要求1所述的方法，其特征在于，所述第二硬掩膜层采用TaOx或者TiOx的单层结构，或者，采用TaOx/Ru/Ta或者TiOx/Ru/Ti的多层复合结构。
10.根据权利要求1所述的方法，其特征在于，所述第二硬掩膜层为一层介电质层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910407222.8A CN111952440B (zh) | 2019-05-16 | 2019-05-16 | Mram器件的制造方法 |
| PCT/CN2020/088934 WO2020228579A1 (zh) | 2019-05-16 | 2020-05-07 | Mram器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910407222.8A CN111952440B (zh) | 2019-05-16 | 2019-05-16 | Mram器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111952440A CN111952440A (zh) | 2020-11-17 |
| CN111952440B true CN111952440B (zh) | 2023-04-07 |
Family
ID=73289043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910407222.8A Active CN111952440B (zh) | 2019-05-16 | 2019-05-16 | Mram器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111952440B (zh) |
| WO (1) | WO2020228579A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115249764A (zh) * | 2021-04-28 | 2022-10-28 | 浙江驰拓科技有限公司 | 一种硬掩模的制备方法及磁随机存储器的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060169A (ja) * | 2001-08-15 | 2003-02-28 | Sony Corp | 磁気記憶装置の製造方法および磁気ヘッドの製造方法 |
| CN108232002A (zh) * | 2016-12-14 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结阵列的方法 |
| CN109065480A (zh) * | 2018-08-03 | 2018-12-21 | 江苏鲁汶仪器有限公司 | 一种磁隧道结刻蚀方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065755A (ja) * | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US9130156B2 (en) * | 2013-02-08 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process to remove film from semiconductor devices |
| CN104465984B (zh) * | 2013-09-17 | 2017-08-25 | 中芯国际集成电路制造(北京)有限公司 | 磁性隧道结及其形成方法 |
| WO2015147855A1 (en) * | 2014-03-28 | 2015-10-01 | Intel Corporation | Techniques for forming spin-transfer torque memory having a dot-contacted free magnetic layer |
| US9627608B2 (en) * | 2014-09-11 | 2017-04-18 | Lam Research Corporation | Dielectric repair for emerging memory devices |
| US10516101B2 (en) * | 2015-07-30 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application |
| US9660177B2 (en) * | 2015-09-09 | 2017-05-23 | Headway Technologies, Inc. | Method to minimize MTJ sidewall damage and bottom electrode redeposition using IBE trimming |
| US20180033957A1 (en) * | 2016-07-26 | 2018-02-01 | Shanghai CiYu Information Technologies Co., LTD | Method to make magnetic ramdom accesss memroy array with small footprint |
| CN108232004A (zh) * | 2016-12-21 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种轻离子溅射刻蚀制备磁性隧道结的方法 |
| CN108232007A (zh) * | 2016-12-21 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法 |
| US10103322B1 (en) * | 2017-03-22 | 2018-10-16 | Headway Technologies Inc. | Method to remove sidewall damage after MTJ etching |
-
2019
- 2019-05-16 CN CN201910407222.8A patent/CN111952440B/zh active Active
-
2020
- 2020-05-07 WO PCT/CN2020/088934 patent/WO2020228579A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060169A (ja) * | 2001-08-15 | 2003-02-28 | Sony Corp | 磁気記憶装置の製造方法および磁気ヘッドの製造方法 |
| CN108232002A (zh) * | 2016-12-14 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结阵列的方法 |
| CN109065480A (zh) * | 2018-08-03 | 2018-12-21 | 江苏鲁汶仪器有限公司 | 一种磁隧道结刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111952440A (zh) | 2020-11-17 |
| WO2020228579A1 (zh) | 2020-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6925331B2 (ja) | Ｓｔｔ−ｒａｍ構造のイオンビームエッチング | |
| KR101870873B1 (ko) | 반도체 소자의 제조방법 | |
| TW201709576A (zh) | 圖案化磁性通道接面的硬遮罩 | |
| US11367832B2 (en) | Method of making magnetoresistive random access memory device | |
| CN107623069B (zh) | 一种刻蚀磁性隧道结及其底电极的方法 | |
| KR102230436B1 (ko) | 60 ｎｍ 이하 ＭＲＡＭ의 복수 스페이서 보조 물리적 에칭 | |
| US20040229430A1 (en) | Fabrication process for a magnetic tunnel junction device | |
| CN104067343B (zh) | 制造器件的方法 | |
| CN110431678A (zh) | 间隔物辅助的离子束蚀刻自旋扭矩转移磁阻随机存取存储器 | |
| KR20200062342A (ko) | 고성능 자기저항 랜덤 액세스 메모리(mram) 디바이스를 위한 자유층 측벽 산화 및 스페이서 보조 자기 터널 접합부(mtj) 에칭 | |
| CN110071214B (zh) | 一种减小刻蚀产物侧壁再淀积的刻蚀方法 | |
| CN111952440B (zh) | Mram器件的制造方法 | |
| CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| TW201444130A (zh) | 磁阻結構及其製造方法 | |
| CN108231580A (zh) | 一种清除磁性隧道结硬掩模刻蚀之后形成的聚合物的方法 | |
| CN104465984B (zh) | 磁性隧道结及其形成方法 | |
| JP6564683B2 (ja) | デバイスの製造方法 | |
| CN108615808B (zh) | 一种通过两次图案化制做磁性隧道结阵列的方法 | |
| CN111490151A (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
| CN111490152B (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
| CN107546321B (zh) | 一种磁性随机存储器顶电极及其形成方法 | |
| CN116940209A (zh) | 磁性随机存储器的制作方法以及磁性随机存储器 | |
| CN116171098A (zh) | 磁性随机存储器制作方法与磁性随机存储器 | |
| CN118401011A (zh) | 一种sot-mram存储器单元及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |