TW201838025A - 具覆蓋層間邊界線之沉積層的半導體製造用部件 - Google Patents

具覆蓋層間邊界線之沉積層的半導體製造用部件 Download PDF

Info

Publication number
TW201838025A
TW201838025A TW106144136A TW106144136A TW201838025A TW 201838025 A TW201838025 A TW 201838025A TW 106144136 A TW106144136 A TW 106144136A TW 106144136 A TW106144136 A TW 106144136A TW 201838025 A TW201838025 A TW 201838025A
Authority
TW
Taiwan
Prior art keywords
vapor deposition
vapor
deposition layer
layer
semiconductor manufacturing
Prior art date
Application number
TW106144136A
Other languages
English (en)
Other versions
TWI686864B (zh
Inventor
李相喆
Original Assignee
韓商韓國東海炭素股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商韓國東海炭素股份有限公司 filed Critical 韓商韓國東海炭素股份有限公司
Publication of TW201838025A publication Critical patent/TW201838025A/zh
Application granted granted Critical
Publication of TWI686864B publication Critical patent/TWI686864B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/048—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material with layers graded in composition or physical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明涉及在幹式蝕刻工序中，利用晶元等的基板來製造半導體元件的半導體製造用部件及其製造方法，本發明的括覆蓋層間邊界的蒸鍍層的半導體製造用部件包括：母材，包含碳；第一蒸鍍層，形成於上述母材：第二蒸鍍層，形成於上述第一蒸鍍層；以及第三蒸鍍層，以覆蓋上述第一蒸鍍層和上述第二蒸鍍層之間的邊界線的至少一部分的方式形成於上述第二蒸鍍層。

Description

具覆蓋層間邊界線之沉積層的半導體製造用部件
本發明涉及在幹式蝕刻工序中，利用晶元等的基板來製造半圓到元件的半導體製造用部件及其製造方法，更詳細地，涉及包括多個層並形成覆蓋層間邊界的蒸鍍層的半導體製造用部件及其製造方法。
通常，作為在半導體製造工序中使用的等離子處理工法、幹式蝕刻工序中的一種，使用氣體來對目標進行蝕刻的方法。向反應容器內注入蝕刻氣體並進行離子化之後，向晶元表面加速，來以物理、化學去除晶元表面的工序。上述方法中，蝕刻的調節簡單，生產性高，可形成數十nm水準的微細圖案，從而廣泛使用。
為作為了在等離子蝕刻中的均勻的蝕刻而需要考慮的參數（parameter），需要蝕刻的層的厚度和密度、蝕刻氣體的能量及溫度、光刻膠的粘結性和晶元表面的狀態及蝕刻氣體的均勻性等。尤其，使蝕刻氣體離子化，使離子化的蝕刻氣體在晶元表面加速來執行蝕刻的原動力的高頻（RF，Radio frequency）的調節可成為重要參數，並且，在實際蝕刻過程中，需要考慮直接切簡單進行調節的參數。
但是，實際上，幹式蝕刻裝置內，以進行蝕刻的晶元為基準，需要適用具有對於晶元表面整體的均勻能量分佈的均勻高頻的適用，當適用這種高頻時的均勻能量分佈的適用無法僅通過高頻的輸出調節實現，為了解決這個問題，通過作為用於向晶元施加高頻的高頻電極的階段和陽極氧化聚焦環的形狀的半導體製造用部件來實現。
包括幹式蝕刻裝置內的聚焦環在內的多種半導體製造用部件使等離子聚集在在等離子存在的艱難條件的反應容器內進行蝕刻處理的晶元周邊，部件自身也露在等離子，從而被損傷。因此，持續進行用於增加半導體製造用部件的等離子特性的研究。
為了提高半導體製造用部件的等離子特性，通過包括化學氣相蒸鍍發在內的多種方法，用具有等離子特性的物質蒸鍍半導體製造用部件的過程中，若一次性形成厚的蒸鍍層，則有可能發生多種問題。
注入大量的原料氣體，在高溫的蒸鍍物質繼續層疊的過程中，不純物或通過同源反應形成的核等發生異常組織生長的非正常結晶結構。最初，少量發生的異常組織的非正常結晶結構在執行繼續蒸鍍的期間持續生長，在半導體製造用部件的整體或一部分中，會導致產品的材料特性。
發明所欲解決之問題
本發明的目的在於解決上述問題，本發明的畝地在於，提供以能夠防止異常組織的結晶饑餓哦股的擴大的方式形成多個層來迅速形成蒸鍍，以覆蓋上述多個層間的邊界的方式在上方再次蒸鍍形成等離子特性強的層，由此，等離子特性強且抑制異常組織的非正常結晶的擴大，生產工序的有效率提高的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件及其製造方法。
但是，本發明所要解決的問題並不局限於上述提及的問題，本發明所屬技術領域的普通技術人員可從以下的記載明確理解未提及的其他問題。
解決問題之技術手段
本發明的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件包括：第一蒸鍍層；第二蒸鍍層，形成於上述第一蒸鍍層上；以及第三蒸鍍層，以覆蓋上述第一蒸鍍層與上述第二蒸鍍層之間的邊界線的至少一部分的方式形成於上述第二蒸鍍層上。
根據本發明的一實施例，上述第一蒸鍍層、第二蒸鍍層或它們由多個層形成，上述第三蒸鍍層覆蓋上述第一蒸鍍層、第二蒸鍍層或它們的多個層之間的邊界線的至少一部分。
根據本發明的一實施例，上述第一蒸鍍層及第二蒸鍍層各個的結晶粒子大小大於上述第三蒸鍍層的結晶粒子大小。
根據本發明的一實施例，上述第一蒸鍍層及第二蒸鍍層各個的X射線衍射光譜的面111的衍射峰值強度與面200及面220的衍射峰值強度之和之間的比值為0.9至3.5。
根據本發明的一實施例，上述第三蒸鍍層的X射線衍射光譜的面111的衍射峰值強度與面200及面220的衍射峰值強度之和之間的比值為0.05至0.9。
根據本發明的一實施例，上述第三蒸鍍層的X射線衍射光譜的面111的衍射峰值強度與面311的衍射峰值強度之間的比值為0.05至0.3。
根據本發明的一實施例，上述第一蒸鍍層、上述第二蒸鍍層及第三蒸鍍層各自包含SiC或TaC中的一種以上。
根據本發明的一實施例，上述第一蒸鍍層、上述第二蒸鍍層及第三蒸鍍層的組成相同。
根據本發明的一實施例，上述第三蒸鍍層的厚度為0.7mm至2.5mm。
根據本發明的一實施例，上述第一蒸鍍層和第二蒸鍍層的透過率值各不相同。
根據本發明的一實施例，上述第一蒸鍍層、第二蒸鍍層或它們的多個層的透過率值各不相同。
根據本發明的一實施例，上述半導體製造用部件為等離子處理裝置部件，包括選自由環、電極部及導體組成的組中的至少一種。
本發明的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法包括：準備母材的步驟；通過化學氣相蒸鍍法，在上述母材上形成第一蒸鍍層的步驟；通過化學氣相蒸鍍法，在上述第一蒸鍍層上形成第二蒸鍍層的步驟；第一次加工步驟；形成第三蒸鍍層的步驟；以及第二次加工步驟。
根據本發明的一實施例，形成上述第一蒸鍍層的步驟和形成上述第二蒸鍍層的步驟的蒸鍍氣體流量及蒸鍍氣體組成相同。
根據本發明的一實施例，形成上述第三蒸鍍層的步驟的蒸鍍氣體供給量為形成上述第一蒸鍍層及第二蒸鍍層的步驟的蒸鍍氣體供給量的30％至80％。
根據本發明的一實施例，形成上述第一蒸鍍層及第二蒸鍍層的步驟的蒸鍍層形成速度為30μm/hr至65μm/hr。
根據本發明的一實施例，形成上述第三蒸鍍層的步驟的蒸鍍層形成速度為形成上述第一蒸鍍層及第二蒸鍍層的步驟的蒸鍍層厚度形成速度的30％至80％。
根據本發明的一實施例，在第一次加工步驟與形成第三蒸鍍層的步驟之間或第二次加工步驟之後，還包括洗滌步驟，或者，在第一次加工步驟與形成第三蒸鍍層的步驟之間以及第二次加工步驟中還均包括洗滌步驟。
根據本發明的一實施例，在第一次加工步驟中，對包括第一蒸鍍層與第二蒸鍍層之間的邊界線的至少一部分的面進行加工。
根據本發明的一實施例，上述第一次加工步驟包括去除母材的步驟。
根據本發明的一實施例，上述第二次加工步驟包括去除上述母材的步驟。
根據本發明的一實施例，上述母材包含選自石墨、炭黑、SiC、TaC及ZrC組成的組中的一種以上。
對照先前技術之功效
本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件及其製造方法中，形成多個層，由此，可抑制異常組織的非正常結晶生長。並且，當形成多個層時，因等離子脆弱，蝕刻簡單的層間邊界周邊部分被等離子特性強的層覆蓋，由此，產品的耐久性增加。並且，根據各個層的用途，調節各個層的流量及層疊速度，由此，整體半導體製造用部件的生產時間縮減，產品生產工序的效率性得到提高。
以下，參照附圖，詳細說明本發明。各個圖中提出的相同附圖標記為相同部件。
以下說明的實施例可具有多種變更。以下說明的實施例並非限定實施形態，而是包括對於這些的所有變更、等同技術方案或替代技術方案。
在實施例中使用的術語僅用於說明特定實施例，而並非用於限定本發明。只要的文脈上並未明確表示，單數的表現包括複數的表現。在本說明書中，“包括”或“具有”等的術語用於指定在說明書上記載的特徵、數字、步驟、動作、結構要素、部件或這些組合的存在，而並非預先排出一個或其以上的其他特徵或數字、步驟、動作、結構要素、部件或這些組合的存在或附加可能性。
只要並未明定義，包括技術或科學術語，在此使用的所有術語具有與本發明所屬技術領域的普通技術人員一般理解的含義相同的含義。與一般使用的預先定義的相同術語具有在相關技術文脈上具有的含義相同的含義，只要在本申請中並未明確定義，不能被解釋成異常或過度形式。
並且，在說明附圖標記的過程中，對與附圖標記無關的相同結構要素賦予相同結構要素，將省略對其的重複說明。在說明實施例的過程中，在判斷為對於相關的公知技術的具體說明使實施例的主旨不清楚的情況下，將省略對其的詳細說明。
圖1例示性示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的剖面。
本發明的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件包括：第一蒸鍍層210；第二蒸鍍層220，形成於上述第一蒸鍍層；以及第三蒸鍍層，形成於上述第二蒸鍍層，至少覆蓋上述第一蒸鍍層和上述第二蒸鍍層之間的邊界線300的至少一部分。
根據本發明的一實施例，包括在包含碳的木材形成第一蒸鍍層、第二蒸鍍層及第三蒸鍍層的步驟來製造半導體製造用部件，最終，在完成製造的半導體製造用部件中去除上述木材。
圖2例示性示出本發明另一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的剖面。
在上述圖1及圖2中示出根據本發明一實施例，最終去除母材的狀態的半導體製造用部件的剖面。
在層疊形成的第一蒸鍍層及第二蒸鍍層之間，形成各個層的蒸鍍氣體的組成不同，在相同的情況下，可形成邊界線。此時，第三蒸鍍層可覆蓋第一蒸鍍層及第二蒸鍍層之間的邊界線的至少一部分。
根據本發明一實施方式的第三蒸鍍層在等離子蝕刻裝置中，防止第一蒸鍍層及第二蒸鍍層之間的邊界線向等離子露出地覆蓋至少一部分。如圖1所示，第三蒸鍍層覆蓋半導體製造用部件的上部面，如圖2所示，覆蓋半導體製造用部件的上部面積一側部，在另種情況下，第三蒸鍍層均覆蓋第一蒸鍍層及第二蒸鍍層之間的邊界線的至少一部分。
如上所述，若繼續蒸鍍高溫的蒸鍍氣體，則繼續形成異常組織的非正常結晶結構。在本發明的一實施方式中，分為第一蒸鍍層及第二蒸鍍層形成，由此，防止異常組織的非正常結晶結構的繼續形成。
只是，如上所述，在劃分層來層疊的情況下，會發生如用於等離子蝕刻工序的聚焦環的半導體製造用部件在第一蒸鍍層和第二蒸鍍層之間的邊界面被很大程度蝕刻的問題。部件的耐久性降低，飛散的蒸鍍層的物質最終可引發生產的半導體產品的缺陷。由此，以用於提高部件的等離子性的目的形成的第一蒸鍍層及第二蒸鍍層無法執行作用。
在本發明的一實施方式中，為了隔斷在通過層疊工序形成層的情況下可發生的上述問題，提供以覆蓋第一蒸鍍層和第二蒸鍍層之間的邊界線的至少一部分的方式包括第三蒸鍍層的半導體製造用部件。
根據本發明的一實施例，上述第一蒸鍍層、第二蒸鍍層或它們由多個層形成，上述第三層覆蓋上述第一蒸鍍層、第二蒸鍍層或它們的多個層之間的邊界線的至少一部分。即，第一蒸鍍層和第二蒸鍍層各自有多個層形成。
根據本發明一實施例，上述第一蒸鍍層及第二蒸鍍層各自的結晶粒子大小可大於上述第三蒸鍍層的結晶粒子大小。
當形成蒸鍍層時，若迅速形成蒸鍍層，則生產性增加，相反，上述結晶粒子的大小變大，上述組織變得稀疏，等離子特性降低，若快速形成蒸鍍層，則生產性降低，相反，結晶性的大小變小，上述組織變得緻密，等離子特性增加。
根據本發明的一實施方式，第三蒸鍍層呈結晶粒子的大小，等離子特性被清華，第一蒸鍍層及第二蒸鍍層的結晶粒子的大小相對大，從而在短時間內蒸鍍，由此，工序的生產性提高。此時，第三蒸鍍層的形成速度小於第一蒸鍍層及第二蒸鍍層的形成速度，第一蒸鍍層及第二蒸鍍層的蒸鍍時間縮減，整體生產速度增加。即，根據本發明的一實施方式，產品的生產性提高。
上述半導體製造用部件的蒸鍍層包括結晶性高，形成多種結晶面的各向異性晶體。這種結晶面可參照圖3a至圖3b來確認。
圖3a及圖3b示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的X線衍射圖案。圖3a為示出根據本發明的一實施例形成的第一蒸鍍層及第二蒸鍍層的X射線衍射圖案的圖表，圖3b為根據本發明一實施例形成的第三蒸鍍層的X射線衍射圖案的圖表。
圖3a及圖3b的X射線衍射圖案可利用在本發明技術領域中使用的X射線衍射測定方法，例如，可利用薄膜或粉末X射線衍射測定方法。在圖3a及圖3b的情況下，SiC為第一蒸鍍層至第三蒸鍍層的成分來製造本發明一實施例的半導體製造用部件，向各個層照射X射線來獲得圖表。X射線分析裝置利用“Rigaku, Dmax 2500”，在橫軸示出衍射強度，在縱軸示出衍射角度2θ的X射線圖案，通過MDI/JADE 35-0801確認SiC成分。
各個結晶面方向的衍射峰值強度的比例為各個方向的結晶的形成程度，各個蒸鍍層具有根據其蒸鍍環境來確定的固有的結晶面衍射峰值強度值。在這種X射線圖案的結果中，與面111相比，結晶面方向，例如，通過面200、面220或面311方向的結晶形成來確保各個蒸鍍層的物性的指標。
根據本發明一實施例，與上述第一蒸鍍層及第二蒸鍍層各個的X射線衍射光譜的面111的衍射峰值強度相比，面200及面220的衍射峰值強度之和比例為0.9至3.5。
根據本發明的一實施例，相對於上述第三蒸鍍層的X射線衍射光譜的面111的衍射峰值強度，面200及面220的衍射峰值強度之和的比例為0.05至0.9。
根據本發明的一實施例，與上述第三蒸鍍層的X射線衍射光譜的面111的衍射峰值強度相比，面311的衍射峰值強度的比例為0.05至0.3。
根據本發明的一實施例，第一蒸鍍層及第二蒸鍍層中，當面200及面220方向的形成面的強度之和與面111方向的形成面相比較時，形成相當高的水準。相反，在第三蒸鍍層的情況下，當面200及面220方向的形成面的強度之和與面111方向的形成面相比較時，差距並不大。並且，在第三蒸鍍層的情況下，與面311的形成面的強度與面111方向的形成面相比時，差距並不大。
根據本發明的一實施例，上述第一蒸鍍層、上述第二蒸鍍層及第三蒸鍍層各自包含SiC或TaC中的一種以上。根據本發明的一實施例，上述第一蒸鍍層、上述第二蒸鍍層及第三蒸鍍層的組成相同。
在本發明中，第一蒸鍍層、第二蒸鍍層及第三蒸鍍層的奶等離子特性中，各個層存在差異，但是，各個蒸鍍層的組成相同。
根據本發明的一實施例，上述第三蒸鍍層的厚度可以為0.7mm至2.5mm。
根據本發明的一實施例，第三蒸鍍層在幹式蝕刻裝置內考慮被等離子損傷的厚度來形成。在幹式蝕刻裝置中，通常，在通過等離子蝕刻的奶等離子型材料的情況下，根據上述材料的種類，通常，被蝕刻0.5mm左右。在本發明中，通過等離子蝕刻第三蒸鍍層的一部分，以防止第一蒸鍍層和第二蒸鍍層之間的邊界線露出的方式形成厚度為0.7mm至2.5mm的第三蒸鍍層。在小於0.7mm的情況下，根據選擇的材料，第一蒸鍍層和第二蒸鍍層之間的邊界露出，部件會很大程度受損，在大於2.5mm的情況下，會發生產品的生產性降低的問題。
根據本發明的一實施例，上述第一蒸鍍層和第二蒸鍍層的透過率值各不相同。
在本發明中的透過率為光透過物質層的含義，與通過物質層射出的光的強度分為對於物質層的入射光的強度的值相對應。透過率可通過多種方法測定，製造3mm左右的試片，利用光度150 Lux以上的光源來在7cm以內測定試片與光源的距離。根據厚度或光源、試片與光源的距離，透過率發生變化，因此，在相同厚度的情況下，需要考慮成相對值。
透過率與物質的固有特徵相對應，即使是具有相同成分及組成的材料，根據結晶結構或形狀具有不同的透過率。本發明的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件可包括具有不同透過率的第一蒸鍍層和第二蒸鍍層。上述第一蒸鍍層和第二蒸鍍層可分別由多個層形成。
層疊的第一蒸鍍層和第二蒸鍍層即使有相同組成的蒸鍍氣體形成，在上述層的邊界，衍射逐漸重疊併發生變化。以此形成的第一蒸鍍層和第二蒸鍍層不同透過率。
根據本發明的一實施方式，如上所述，在上述層疊的第一蒸鍍層和第二蒸鍍層的邊界，由異常組織形成的非結晶結構的形成被斷開。在本發明的一實施方式中，斷開以往的連續蒸鍍過程來按步驟形成各個層，由此，可控制非正常結晶結構的繼續形成。此時，非則很難更長結晶結構中，連續的蒸鍍過程被斷開，由此，無法繼續形成，在各個層的邊界中，非正常結晶的形成被斷開。
根據本發明的一實施例，上述第一蒸鍍層、第二蒸鍍層或它們的多個層的透過率值各不相同。
根據本發明的一實施例，上述半導體製造用部件為等離子處理裝置部件，可包括選自由環、電極部及導體組成的組中的至少一種。包括本發明第一蒸鍍層至第三蒸鍍層的半導體製造用部件在等離子處理裝置中，用於改善部件向等離子露出而被蝕刻的問題，因此，可包括一般通過等離子處理部件防止向等離子露出的環、電極部及連接器等。上述環可包括聚焦環。
圖4依次示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法各個步驟。
圖5利用製造的部件的剖面例示性示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法各個步驟。
圖6利用製造的部件的剖面例示性示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法各個步驟。
以下，參照圖4至圖6，說明本發明實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法。
本發明的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法可包括：準備母材的步驟S10；通過化學氣相蒸鍍法，在上述母材形成第一蒸鍍層的步驟S20；通過化學氣相蒸鍍法，在上述第一蒸鍍層形成第二蒸鍍層的步驟S30；第一次加工步驟S40；形成第三蒸鍍層的步驟S50；以及第二次加工步驟S60。
在本發明中，母材只要是包含石墨、炭黑、天然石墨、人造石墨、合成石墨等碳的物質，則不會被特殊限制。母材起到在蒸鍍裝置內，蒸鍍裝置沿著周邊形成，從而在表面進行蒸鍍的被蒸鍍物功能，結果，在本發明中，在母材形成第一蒸鍍層至第三蒸鍍層。此時，第一蒸鍍層至第三蒸鍍層可形成於母材的整體面，根據設計，母材的一面被膜等遮擋的狀態下，僅在未被遮擋的面形成。
母材可在上部面形成第一蒸鍍層，第一蒸鍍層210的下部面面積與母材100的上部面面積相同的方式在上部面上方形成，第一蒸鍍層可覆蓋母材的上部面和一側部。
上述母材在上部面形成第一蒸鍍層，因此，優選地，由考慮第一蒸鍍層的橫渡材料，包含選自上述組中的材料來進行蒸鍍的材質形成。
在形成第一蒸鍍層的步驟中，將母材作為被蒸鍍物來通過化學氣相蒸鍍法在母材上部形成第一蒸鍍層。此時，第一蒸鍍層可覆蓋母材上部面，可覆蓋母材側面的一部分，並可覆蓋至母材的下部面。
在第二蒸鍍層的形成步驟中，將母材及第一蒸鍍層作為被蒸鍍物來通過化學氣相蒸鍍法在上部形成第二蒸鍍層。第二蒸鍍層也與第一蒸鍍層相同，覆蓋通過母材及第一蒸鍍層形成的被蒸鍍物的上部面，可覆蓋追加的側面或下部面。
之後，在第一次加工步驟中，以符合半導體製造用部件的必要規格及形狀的方式執行加工，在本發明中，上述加工單元只要物理地加工半導體製造用部件外形，則並未受到特殊限制。
之後，將加工形成的半導體製造用部件再次作為被蒸鍍物來形成第三蒸鍍層。
通常，層疊多層的工序層疊多個層來進行加工並完成工序，但是，根據本發明，在層疊至少兩個以上的層之後，執行第一次加工步驟再次需要第三蒸鍍層的層疊作業。如上所述，第三蒸鍍層覆蓋第一蒸鍍層及第二蒸鍍層，在等離子蝕刻裝置內，向等離子露出最多的部分。因此，第三蒸鍍層由等離子特性強的材質形成，在等離子蝕刻裝置內，為了使部件的損傷最小化二覆蓋第一蒸鍍層和第二蒸鍍層之間的邊界線的至少一部分。
之後，在第二次加工步驟中，以符合半導體製造用部件的必要規格及形狀的方式再次執行加工，在本發明中，如上述加工單元或第一次加工步驟，只要物理地加工半導體製造用部件外形，則並未受到特殊限制。
根據本發明的一實施例，形成上述第一蒸鍍層的步驟和形成上述第二蒸鍍層的步驟的蒸鍍氣體流量及蒸鍍氣體組成相同。
即，第一蒸鍍層及第二蒸鍍層可由通過相同蒸鍍速度具有相同組成的層。以此形成的第一蒸鍍層及第二蒸鍍層的結晶面的形成圖案相同。這可通過X射線衍射實驗確認。
根據本發明的一實施例，形成上述第三蒸鍍層的步驟的蒸鍍加工供給流量為形成上述第一蒸鍍層及第二蒸鍍層的步驟的蒸鍍氣體供給流量的30％至80％。
與第一蒸鍍層及第二蒸鍍層相比，第三蒸鍍層可通過更少的氣體供給流量形成。這意味著相對緩慢地形成蒸鍍層，結晶粒子的尺寸小且緻密地形成。與第一蒸鍍層及第二蒸鍍層相比，以此形成的第三蒸鍍層的特性可以提高。
根據本發明的一實施例，形成上述第一蒸鍍層及第二蒸鍍層的步驟的蒸鍍層形成速度為30μm/hr至65μm/hr。
第一蒸鍍層及第二蒸鍍層通過上述數值範圍的速度，以比較快的速度在短時間內形成蒸鍍層。此時，在小於30μm/hr的情況下，蒸鍍速度緩慢，從而會降低本發明的工序生產性的提高效果，在大於65μm/hr的情況下，因過快的蒸鍍速度，很難形成均勻的蒸鍍層。
根據本發明一實施例，形成上述第三蒸鍍層的步驟的蒸鍍層形成步驟可以為形成上述第一蒸鍍層及第二蒸鍍層的步驟的蒸鍍層厚度形成速度的30％至80％。
與第一蒸鍍層及第二蒸鍍層相比，第三蒸鍍層的形成速度緩慢。在小於第一蒸鍍層及第二蒸鍍層形成速度的30％的情況下，速度過慢，從而有可能發生生產性問題，在大於80％的情況下，等離子特性不會與第一蒸鍍層及第二蒸鍍層發生過大差異，從而在保護邊界部分的功能發生問題。
形成根據本發明一實施方式的第一蒸鍍層及第二蒸鍍層的步驟在化學氣相蒸鍍範圍內通過化學氣相蒸鍍方式製造。此時，形成各個層的原料氣體通過多個原料氣體噴嘴供給。只要多個原料氣體噴嘴均勻地層疊各個層，則在本發明中，在化學氣相蒸鍍範圍內的位置或數量並未受到特殊限制。
根據本發明一實施例，在第一次加工步驟與形成第三蒸鍍層的步驟之間或第二次加工步驟之後，還可包括洗滌步驟，或者，在第一次加工步驟與形成第三蒸鍍層的步驟之間以及第二次加工步驟中均可包括洗滌步驟。在各個的加工步驟之後，在部件表面可殘留不純物，因此，可包括洗滌步驟。此時，上述洗滌步驟的洗滌單元可利用酸、堿基、水、非活性氣體等多種單元，在本發明中，只要可去除形成於表面的不純殘留物，上述方法並未特殊限制。
根據本發明一實施例，第一次加工步驟可以對包括第一蒸鍍層及第二蒸鍍層之間的邊界線的至少一部分的面進行加工。第一次加工步驟可對形成第三蒸鍍層的面進行蒸鍍。並且，在第一蒸鍍層、第二蒸鍍層或它們由多個層形成的情況下，第一次加工步驟對包括上述多個層之間的邊界線的至少一部分的面進行加工。
根據本發明的一實施例，上述第一次加工步驟可包括去除母材的步驟。
上述母材可在最終的半導體製造用部件的完成品中被去除。在上述第一次加工步驟中，一同執行與第一蒸鍍層及第二蒸鍍層一同去除下部的木材的加工。此時，去除母材的方法只要是不對上述第一蒸鍍層至第二蒸鍍層的品質產生影像的方法，在本發明中沒有特殊限制地使用上述單元。
圖5中，根據本發明一實施例，在第一次加工步驟中，與母材一同去除，形成第三蒸鍍層的步驟之前，去除母材的剖視圖S40。
根據本發明一實施例，上述第二次加工步驟還可包括去除上述母材的步驟。上述母材在上述第二次加工步驟中，以符合半導體製造用部件的需要的規格及形狀的方式進行加工並被去除。此時，去除母材的方法只要不對上述第一蒸鍍層至第二蒸鍍層的品質產生影響，則在本發明中沒有特殊限制地使用上述單元。
圖6中，根據本發明的另一實施例，在2次加工步驟中，一同執行與第三蒸鍍層的蒸鍍物一同去除上述母材的過程來製造的半導體製造用部件的剖視圖S60。
根據本發明的一實施例，上述母材可包含選自由石墨、炭黑、SiC、TaC及ZrC組成的組中的一種以上。
如上所述，通過限定實施例和附圖說明了實施例，只要是本發明所屬技術領域的普通技術人員，可從上述記載進行多種修改及變形。例如，說明的技術與說明的方法以不同順序執行和/或說明的結構要素的與說明的方法不同形態結合或組合，或者通過其他結構要素或等同技術方案代替或置換也可實現適當結果。
因此，與其他實例、其他實施例及發明要求保護範圍等同的內容也屬於後述的發明要求保護範圍。
100‧‧‧母材
210‧‧‧第一蒸鍍層
220‧‧‧第二蒸鍍層
300‧‧‧邊界線
S10-S60‧‧‧步驟
圖1例示性示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的剖面。
圖2例示性示出本發明另一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的剖面。
圖3a及圖3b示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的X線衍射圖案。
圖4依次示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法各個步驟。
圖5利用製造的部件的剖面例示性示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法各個步驟。
圖6利用製造的部件的剖面例示性示出本發明一實施例的包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法各個步驟。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (22)

  1. 一種包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其中，包括： 第一蒸鍍層； 第二蒸鍍層，形成於上述第一蒸鍍層上；以及 第三蒸鍍層，以覆蓋上述第一蒸鍍層與上述第二蒸鍍層之間的邊界線的至少一部分的方式形成於上述第二蒸鍍層上。
  2. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第一蒸鍍層、第二蒸鍍層或它們由多個層形成，上述第三蒸鍍層覆蓋上述第一蒸鍍層、第二蒸鍍層或它們的多個層之間的邊界線的至少一部分。
  3. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第一蒸鍍層及第二蒸鍍層各個的結晶粒子大小大於上述第三蒸鍍層的結晶粒子大小。
  4. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第一蒸鍍層及第二蒸鍍層各個的X射線衍射光譜的面（111）的衍射峰值強度與面（200）及面（220）的衍射峰值強度之和之間的比值為0.9至3.5。
  5. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第三蒸鍍層的X射線衍射光譜的面（111）的衍射峰值強度與面（200）及面（220）的衍射峰值強度之和之間的比值為0.05至0.9。
  6. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第三蒸鍍層的X射線衍射光譜的面（111）的衍射峰值強度與面（311）的衍射峰值強度之間的比值為0.05至0.3。
  7. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第一蒸鍍層、上述第二蒸鍍層及第三蒸鍍層各自包含SiC或TaC中的一種以上。
  8. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第一蒸鍍層、上述第二蒸鍍層及第三蒸鍍層的組成相同。
  9. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第三蒸鍍層的厚度為0.7mm至2.5mm。
  10. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第一蒸鍍層和第二蒸鍍層的透過率值各不相同。
  11. 如請求項2之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述第一蒸鍍層、第二蒸鍍層或它們的多個層的透過率值各不相同。
  12. 如請求項1之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件，其特徵在於，上述半導體製造用部件為等離子處理裝置部件，包括選自由環、電極部及導體組成的組中的至少一種。
  13. 一種包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，包括： 準備母材的步驟； 通過化學氣相蒸鍍法，在上述母材上形成第一蒸鍍層的步驟； 通過化學氣相蒸鍍法，在上述第一蒸鍍層上形成第二蒸鍍層的步驟； 第一次加工步驟； 形成第三蒸鍍層的步驟；以及 第二次加工步骤。
  14. 如請求項13之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，形成上述第一蒸鍍層的步驟和形成上述第二蒸鍍層的步驟的蒸鍍氣體流量及蒸鍍氣體組成相同。
  15. 如請求項13之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，形成上述第三蒸鍍層的步驟的蒸鍍氣體供給量為形成上述第一蒸鍍層及第二蒸鍍層的步驟的蒸鍍氣體供給量的30％至80％。
  16. 如請求項13之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，形成上述第一蒸鍍層及第二蒸鍍層的步驟的蒸鍍層形成速度為30μm/hr至65μm/hr。
  17. 如請求項13之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，形成上述第三蒸鍍層的步驟的蒸鍍層形成速度為形成上述第一蒸鍍層及第二蒸鍍層的步驟的蒸鍍層厚度形成速度的30％至80％。
  18. 如請求項13之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，在第一次加工步驟與形成第三蒸鍍層的步驟之間或第二次加工步驟之後，還包括洗滌步驟，或者，在第一次加工步驟與形成第三蒸鍍層的步驟之間以及第二次加工步驟中均包括洗滌步驟。
  19. 如請求項13之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，在第一次加工步驟中，對包括第一蒸鍍層與第二蒸鍍層之間的邊界線的至少一部分的面進行加工。
  20. 如請求項13之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，上述第一次加工步驟包括去除母材的步驟。
  21. 如請求項13之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，上述第二次加工步驟包括去除上述母材的步驟。
  22. 如請求項13之包括覆蓋層間邊界的蒸鍍層的半導體製造用部件的製造方法，其特徵在於，上述母材包含選自石墨、炭黑、SiC、TaC及ZrC組成的組中的一種以上。
TW106144136A 2016-12-20 2017-12-15 具覆蓋層間邊界線之沉積層的半導體製造用部件 TWI686864B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0174615 2016-12-20
KR1020160174615A KR20180071695A (ko) 2016-12-20 2016-12-20 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
??10-2016-0174615 2016-12-20

Publications (2)

Publication Number Publication Date
TW201838025A true TW201838025A (zh) 2018-10-16
TWI686864B TWI686864B (zh) 2020-03-01

Family

ID=62626883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106144136A TWI686864B (zh) 2016-12-20 2017-12-15 具覆蓋層間邊界線之沉積層的半導體製造用部件

Country Status (6)

Country Link
US (1) US11180855B2 (zh)
JP (1) JP6848064B2 (zh)
KR (1) KR20180071695A (zh)
CN (1) CN110050327B (zh)
TW (1) TWI686864B (zh)
WO (1) WO2018117556A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020163132A1 (en) * 2019-02-04 2020-08-13 Lam Research Corporation Plasma resistant component for a plasma processing chamber
KR102262330B1 (ko) * 2019-04-16 2021-06-09 주식회사 티씨케이 반도체 제조용 부품의 재생 방법 및 재생된 반도체 제조용 부품
KR102305539B1 (ko) * 2019-04-16 2021-09-27 주식회사 티씨케이 SiC 엣지 링
KR102183258B1 (ko) * 2019-04-18 2020-11-26 주식회사 티씨케이 SiC 소재 및 이의 제조방법
KR102353957B1 (ko) * 2019-07-01 2022-01-21 (주)티티에스 가이드 프레임이 일체화된 서셉터
KR102258205B1 (ko) * 2019-07-01 2021-05-28 (주)티티에스 가이드 프레임이 일체화된 서셉터
JP7396977B2 (ja) * 2020-12-23 2023-12-12 クアーズテック株式会社 半導体熱処理部材及びその製造方法
KR102419533B1 (ko) * 2021-11-25 2022-07-11 비씨엔씨 주식회사 파티클 발생 최소화에 유리한 치밀한 보론카바이드 재질의 반도체 제조공정용 엣지링 및 그 제조방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
JP3196510B2 (ja) * 1994-06-13 2001-08-06 三菱マテリアル株式会社 硬質蒸着層がすぐれた耐剥離性を有する表面被覆炭化タングステン基超硬合金製エンドミル
JPH11199323A (ja) * 1998-01-14 1999-07-27 Tokai Carbon Co Ltd ダミーウエハ
JPH11251093A (ja) * 1998-02-27 1999-09-17 Kyocera Corp プラズマ発生用電極
SE9903242D0 (sv) * 1999-09-13 1999-09-13 Acreo Ab A semiconductor device
WO2001029893A1 (en) 1999-10-15 2001-04-26 Asm America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
JP2001257163A (ja) * 2000-03-10 2001-09-21 Kyocera Corp 炭化珪素部材、耐プラズマ部材及び半導体製造用装置
TW541586B (en) 2001-05-25 2003-07-11 Tokyo Electron Ltd Substrate table, production method therefor and plasma treating device
JP3808365B2 (ja) * 2001-12-25 2006-08-09 シャープ株式会社 半導体装置およびその製造方法
US20030198749A1 (en) * 2002-04-17 2003-10-23 Applied Materials, Inc. Coated silicon carbide cermet used in a plasma reactor
JP4996868B2 (ja) * 2006-03-20 2012-08-08 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
US7883632B2 (en) * 2006-03-22 2011-02-08 Tokyo Electron Limited Plasma processing method
WO2007148569A1 (ja) * 2006-06-23 2007-12-27 Sharp Kabushiki Kaisha プラズマ処理装置、プラズマ処理方法、および光電変換素子
JP2008251765A (ja) * 2007-03-30 2008-10-16 Hitachi High-Technologies Corp プラズマエッチング装置
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
CN102130259A (zh) * 2011-01-14 2011-07-20 大连美明外延片科技有限公司 一种发光二极管芯片的复合电极及其制作方法
KR102201790B1 (ko) * 2012-01-12 2021-01-11 다이니폰 인사츠 가부시키가이샤 수지층이 형성된 금속 마스크의 제조 방법
JP5962124B2 (ja) * 2012-03-28 2016-08-03 株式会社明電舎 酸化膜の形成方法
US9343289B2 (en) 2012-07-27 2016-05-17 Applied Materials, Inc. Chemistry compatible coating material for advanced device on-wafer particle performance
KR102177738B1 (ko) * 2013-03-08 2020-11-11 어플라이드 머티어리얼스, 인코포레이티드 불소 플라즈마에 대한 보호에 적합한 보호 코팅을 갖는 챔버 컴포넌트
JP6239296B2 (ja) * 2013-07-19 2017-11-29 株式会社日立ハイテクノロジーズ プラズマ処理装置のステージ製造方法
US9711334B2 (en) * 2013-07-19 2017-07-18 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based thin film coatings on process rings
US9583369B2 (en) * 2013-07-20 2017-02-28 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based coatings on lids and nozzles
JP2016124734A (ja) * 2014-12-26 2016-07-11 住友大阪セメント株式会社 耐食性部材、静電チャック装置および耐食性部材の製造方法
KR20160137746A (ko) * 2015-05-20 2016-12-01 삼성전자주식회사 기판 제조 장치, 및 그의 탄소 보호막 코팅 방법
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法

Also Published As

Publication number Publication date
WO2018117556A1 (ko) 2018-06-28
CN110050327A (zh) 2019-07-23
US20200063269A1 (en) 2020-02-27
TWI686864B (zh) 2020-03-01
KR20180071695A (ko) 2018-06-28
JP6848064B2 (ja) 2021-03-24
US11180855B2 (en) 2021-11-23
CN110050327B (zh) 2023-05-12
JP2020502807A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
TWI686864B (zh) 具覆蓋層間邊界線之沉積層的半導體製造用部件
KR102054721B1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
RU2012132436A (ru) Покрытый карбидом тантала углеродный материал и способ его изготовления
TWI667364B (zh) 包括SiC蒸鍍層的半導體製造用部件及其製造方法
KR102208252B1 (ko) 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
CN107268076A (zh) 一种基于异质外延生长单晶金刚石的方法
Zhou et al. Competitive growth of Ta nanopillars during glancing angle deposition: Effect of surface diffusion
CN109573991B (zh) 一种利用复合金属模板制备阵点厚度不同石墨烯阵列的方法
TW201837233A (zh) 半導體製造用部件、包括複合體塗層的半導體製造用部件及其製造方法
KR102181728B1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
TWI739392B (zh) 碳化矽邊緣環
KR20140074531A (ko) 플라즈마 처리장치의 실리콘 카바이드 구조물
TWI570061B (zh) Graphene manufacturing method
KR101375878B1 (ko) 미세패턴 형성 방법
JP4774537B2 (ja) ＳｉＣエピタキシャル膜の製造方法、およびスペーサー形成方法
CN103811611A (zh) 氮化镓结晶生长用蓝宝石基板、氮化镓结晶的制造方法及氮化镓结晶
US20140174914A1 (en) Methods and Systems for Reducing Particles During Physical Vapor Deposition
TW202403918A (zh) 半導體製造裝置用部件及其製造方法
AU2012357017B2 (en) Process for texturing the surface of a silicon substrate, structured substrate and photovoltaic device comprising such a structured substrate
JP4290211B2 (ja) 結晶性金属膜
JP2017043536A (ja) グラフェン膜、複合体、及びそれらの製造方法
CN111186813A (zh) 一种基于微球自组装和倾斜角沉积技术的复合纳米孔阵列基底及其制备方法
JP2022038478A (ja) 積層体、単結晶ダイヤモンド基板及びその製造方法
JP2012058584A (ja) 反射防止光学構造付き基板および反射防止光学構造付き基板の製造方法
JP2017043841A (ja) グラフェン膜、複合体、及びそれらの製造方法