TWI739392B - 碳化矽邊緣環 - Google Patents

碳化矽邊緣環 Download PDF

Info

Publication number
TWI739392B
TWI739392B TW109112680A TW109112680A TWI739392B TW I739392 B TWI739392 B TW I739392B TW 109112680 A TW109112680 A TW 109112680A TW 109112680 A TW109112680 A TW 109112680A TW I739392 B TWI739392 B TW I739392B
Authority
TW
Taiwan
Prior art keywords
deposition
edge ring
sic
deposition part
present
Prior art date
Application number
TW109112680A
Other languages
English (en)
Other versions
TW202040726A (zh
Inventor
金京俊
Original Assignee
南韓商東海炭素股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商東海炭素股份有限公司 filed Critical 南韓商東海炭素股份有限公司
Publication of TW202040726A publication Critical patent/TW202040726A/zh
Application granted granted Critical
Publication of TWI739392B publication Critical patent/TWI739392B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明關於一種在半導體製程中使用的半導體製造部件之一的邊緣環。本發明的碳化矽(SiC)邊緣環包括：第一沉積部，其包括具有電漿損傷部分和未損傷部分的SiC；以及第二沉積部，其包括形成在所述第一沉積部上的SiC。所述第一沉積部的損傷部分與所述第二沉積部之間的邊界包括非平坦面。

Description

碳化矽邊緣環
本發明關於一種在半導體製程中使用的半導體製造部件之一的邊緣環，更具體地，關於一種碳化矽(SiC)邊緣環，其通過使用電漿來再生因乾式蝕刻設備而損壞的邊緣環，以可以再次用於半導體製程。
通常，在半導體製程中使用的電漿處理技術是乾式蝕刻工序的一種，是使用氣體來對目標進行蝕刻的方法。其工序是，向反應容器內注入蝕刻氣體並進行離子化之後，向晶圓表面加速，來物理、化學地去除晶圓表面。該方法易於調節蝕刻，生產率高，可以形成數十奈米(nm)級的微細圖案，因而得到了廣泛的應用。
為了電漿處理技術的均勻蝕刻而要考慮的變量之一是對物體表面應用的均勻高頻。均勻高頻的應用是一個必要因素，以在實際蝕刻工序中形成對整個晶圓表面的均勻能量分佈。這無法僅僅通過調節高頻的輸出就實現，在很大程度上受到作為高頻電極的工作臺和陽極的形狀，以及實質上用作固定晶圓的邊緣環等的影響。
所述邊緣環用於在存在電漿的惡劣條件下防止電漿在電漿處理裝置的反應腔室中擴散，並限制在進行刻蝕處理的晶圓周圍的電漿。因此，邊 緣環總暴露於電漿，其表面會被電漿中的正離子蝕刻。因此，如果沒有在適當的週期內替換邊緣環，則在反應腔室中，因邊緣環被蝕刻而引起的蝕刻副產物的量增加，將會降低蝕刻工序的精度，並惡化產品的質量。因此，需要定期替換因被刻蝕而損傷的邊緣環產品，並且，所有被替換的邊緣環均按原樣進行廢棄。
根據本發明的一方面，本發明的目的在於解決上述問題，例如，通過減少因廢棄半導體製造組件(如被替換的邊緣環)而產生的工業廢物來為環保做貢獻，並提供一種作為再生的半導體製造組件的邊緣環，其可以減少最終半導體產品的生產成本。
此外，根據本發明的一方面，提供一種方法，其通過省略或簡化不必要的工序，從而最小化在再生作為半導體製造組件的邊緣環的過程中所消耗的成本。
此外，根據本發明的一方面，在形成邊緣環的沉積過程中，使用有效的方法堆疊多個碳化矽(SiC)層，並提供一種堆疊多個層的SiC邊緣環。即使在防止異常組織連續生長的各層間的邊界處，其質量還是均勻，也沒有出現剝離等現象，且不必擔心產生氣孔或裂縫。然而，本發明要解決的問題並不受限於上述言及的問題，未言及的其他問題亦能夠通過以下敘述，由本領域普通技術人員所明確理解。
本發明的SiC邊緣環包括：第一沉積部，其包括具有電漿損傷部分和未損傷部分的SiC；以及第二沉積部，其包括形成在所述第一沉積部上的SiC。所述第一沉積部的損傷部分與所述第二沉積部之間的邊界包括非平坦面。
根據本發明的一實施例，所述非平坦面可以是被電漿刻蝕而形成。
根據本發明的一實施例，在所述非平坦面中，與在暴露於電漿之前的部分的高度相同的非平坦面的最高點，與最低點的高度差可以是0.5mm至3mm。
根據本發明的一實施例，所述非平坦面的表面粗糙度可以是0.1μm至2.5μm。
根據本發明的一實施例，所述第一沉積部和所述第二沉積部的透射率可以各不相同。
根據本發明的一實施例，所述第一沉積部可以包括從石墨反應燒結SiC、常壓燒結SiC、熱壓SiC、再結晶SiC，或化學氣相沉積SiC、碳化鉭(TaC)及YaC組成的群組中選擇的至少任一種。
根據本發明的一實施例，所述第一沉積部和第二沉積部的透射率之差可以大於所述第二沉積部中多個沉積的層之間的透射率之差。
根據本發明的一實施例，所述第一沉積部包括多個沉積的層。在所述第一沉積部的多個沉積的層之間的邊界，透射率可以逐漸變化。
根據本發明的一實施例，還包括形成在所述第二沉積部上的第三沉積部。所述第二沉積部與所述第三沉積部之間的邊界面可以包括非平坦面。
根據本發明的一實施例，所述第一沉積部、所述第二沉積部及所述第三沉積部的透射率各不相同。在所述再生的SiC邊緣環的橫截面中，所述第一沉積部與所述第二沉積部之間的邊界線，以及所述第二沉積部與所述第三沉積部之間的邊界線，可以包括彼此平行的區段。
根據本發明的一實施例，所述第一沉積部可以包括的至少兩個結構體。
根據本發明的一實施例，所述第二沉積部可以包括分開的至少兩個結構體。
根據本發明的一實施例，所述分開的至少兩個結構體可以具有相同的透射率。
根據本發明的一實施例，所述第一沉積部形成未被分開的一個結構體。從所述SiC邊緣環的外側面到內側面，所述第一沉積部的橫截面包括第一區域至第三區域。所述第一區域的平均厚度t1、所述第二區域的平均厚度t2及所述第三區域的平均厚度t3可以是t1>t3>t2。
根據本發明的一實施例，所述第二沉積部的平均厚度可以是0.5mm至3mm。
根據本發明的一實施例，在形成所述第二沉積部之前，可以對所述非平坦面進行表面加工處理。
根據本發明一實施例的SiC邊緣環，可以省略不必要的過程，並以有效的方式再生用於半導體製造的再生組件之一的邊緣環。因此，不需要廢棄現有的被電漿蝕刻而被替換並廢棄的半導體製造組件之一的SiC邊緣環；相對地，其可作為沉積部並再生為新組件，從而可以實現再循環。
根據本發明另一實施例的SiC邊緣環，通過在替換後有待廢棄的組件上形成新的沉積部，可以以相對較低的成本實現相當於替換新產品的工序生產效率，或更高的工序生產效率。
最終，本發明的實施例可以降低半導體產品的生產成本，減少工業廢物的大量產生。
10:晶圓
100:SiC邊緣環
102:上端面
104:放置面
106:段差面
110:第一沉積部
110’:結構體
112:損傷部分
114:未損傷部分
116:外側面
118:內側面
200:沉積部
210:第二沉積部
210’:結構體
220:第三沉積部
230:第三沉積部
240:第三沉積部
300:再生部
410:掩蔽物
420:掩蔽物
h:高度差
I:第一區域
II:第二區域
III:第三區域
A-A’:A-A’線
I-I’:剖切線
II-II’:剖切線
[圖1]為用於半導體生產工序的電漿處理裝置的碳化矽(SiC)邊緣環的透視圖。
[圖2]為顯示在半導體生產工序的電漿處理裝置中，晶圓安裝在半導體製造部件之一的SiC邊緣環的結構的橫截面圖。
[圖3]為顯示根據本發明一實施例的具有電漿損傷部分和未損傷部分的SiC邊緣環的第一沉積部的概略結構的橫截面圖。
[圖4]為顯示根據本發明一實施例的在SiC邊緣環的第一沉積部上形成第二沉積部，在第二沉積部上形成多個層的第三沉積部的概略結構的橫截面圖。
[圖5a]和[圖5b]為顯示根據本發明另一實施例的在SiC邊緣環的第一沉積部上形成第二沉積部，在第二沉積部上形成具有多個層的第三沉積部的概略結構的橫截面圖。
[圖6]為概略顯示根據本發明一實施例的在SiC邊緣環的第一沉積部上形成第二沉積部的過程的橫截面流程圖。
[圖7]為概略顯示根據本發明一實施例的包括掩蔽步驟的在SiC邊緣環的第一沉積部上形成第二沉積部的過程的橫截面流程圖。
[圖8]為概略顯示根據本發明另一實施例的在SiC邊緣環的第一沉積部上形成第二沉積部的過程的橫截面流程圖。
[圖9]為概略顯示根據本發明另一實施例的包括掩蔽步驟的在SiC邊緣環的第一沉積部上形成第二沉積部的過程的橫截面流程圖。
[圖10]為顯示根據本發明一實施例的在形成有多個沉積的層的第一沉積部的層之間的透射率逐漸變化的邊界的橫截面的掃描式電子顯微鏡(scanning electron microscope，SEM)圖像。
以下，參照附圖對本發明的實施例進行詳細說明。各附圖中相同的元件符號表示相同的部件。
可以對以下說明的實施例施加多種變更。應當理解，以下實施例並非限定實施形態，而是包括對其等的所有變更、均等物至代替物。
實施例中使用的用語僅用於說明特定實施例，而非限定實施例。單數的表現除了在內容中明確指明之外，包括複數含義。在本說明書中使用的“包括”或者“具有”等用語應理解為存在說明書中記載的特徵、數值、步驟、操作、構成要素、部件或者這些組合，而不預先排除一個或者其以上的其他特徵或者數值、步驟、操作、構成要素、部件或者這些組合的存在，或者其附加可能性。
除額外定義之外，在這裡所使用的包括技術或者科學用語在內的所有用語具有本發明領域普通技術人員理解的一般含義。通常使用的詞典定義的用語應解釋為相關技術領域中的含義，除了在本說明書明確定義之外，不能解釋成理想的或者過於形式的含義。
此外，參照附圖進行說明中，相同的構成要素賦予相同的元件符號，並且省略重複說明。在說明實施例的過程中，當判斷對於相關的習知功能或構造的具體說明會不必要地混淆實施例的要旨時，省略對其進行詳細說明。
圖1為用於半導體生產工序的電漿處理裝置的碳化矽(SiC)邊緣環100的透視圖。
圖1示出了根據SiC邊緣環的工序裝置產品的各種結構中的一種碳化矽(SiC)邊緣環100，該SiC邊緣環100是在半導體生產過程的電漿處理裝置中使用的半導體製造組件之一。所述SiC邊緣環100沿A-A’線的橫截面可以具有在上端面和放置面之間有段差的結構，並且，可以包括連接上端面和放置面的段差面。在邊緣環的另一示例中，段差面可以為垂直結構。所述放置面是指待處理對象的放置面。例如，待處理對象可以是晶圓。
圖2為顯示在半導體生產工序的電漿處理裝置中，晶圓10安裝在半導體製造部件之一的SiC邊緣環100的結構的橫截面圖。
此時，所述晶圓10可以根據工序裝置的結構安裝在所述邊緣環100的全部或部分的放置面104上。此後，所安裝的晶圓10和邊緣環100在電漿處理裝置的腔室中通過暴露於電漿來被蝕刻。此時，暴露於電漿的外部部分可被蝕刻。尤其是邊緣環100，在上端面102、段差面106及放置面104中未被晶圓10覆蓋的部分可被集中蝕刻。因此，位於電漿處理裝置內且暴露於電漿的半導體製造組件受到損傷，需要定期進行替換。本發明的目的在於，通過在定期替換後有待廢棄的半導體製造組件中的邊緣環上形成新的沉積部，可以小成本達到與購買新產品一樣的效果。
圖3為顯示根據本發明一實施例的具有電漿損傷部分112和未損傷部分的SiC邊緣環的第一沉積部110的概略結構的橫截面圖。參照圖3，可以看出，在SiC邊緣環的第一沉積部110的上端面、段差面及放置面中，損傷部分112 形成在未被晶圓覆蓋的部分上。如圖3所示，在某些情況下，SiC邊緣環的外側面116和內側面118可以包括未損傷部分。
在本發明中，如圖3所示，為了方便起見，將SiC邊緣環的所述第一沉積部110進行劃分並稱為：包括形成有損傷部分112的上端面的第一區域I、在放置面中包括損傷部分112的第二區域II，以及在放置面中包括未損傷部分的第三區域III。
本發明的SiC邊緣環包括第一沉積部，其包括具有電漿損傷部分和未損傷部分的SiC；以及第二沉積部，其包括形成在所述第一沉積部上的SiC。所述第一沉積部的損傷部分與所述第二沉積部之間的邊界包括非平坦面。
根據本發明的一方面的第一沉積部可以是通過化學氣相沉積方法最先製造為邊緣環的結構體的一部分。根據本發明的一方面的第一沉積部可以包括被電漿刻蝕的損傷部分，以及未被電漿蝕刻而保持初始形狀和加工面的未損傷部分。
此外，根據本發明的一方面的第一沉積部，以再生為目的的沉積層堆疊在最初製備的邊緣環上，並在從底面進行加工以使其標準化的過程中，最初製備的邊緣環結構體全部被加工移除。以再生為目的而堆疊的沉積層可以包括於第一沉積部內。即，本發明的第一沉積部可以包括沉積在最初被電漿蝕刻的邊緣環上的層的一部分。
第二沉積部可以形成在所示第一沉積部上。根據本發明的一方面的第二沉積部可以直接堆疊形成在電漿處理裝置中被電漿蝕刻的第一沉積部的損傷部分和未損傷部分上。
此時，第一沉積部的損傷部分和所述第二沉積部之間的邊界可以包括非平坦面。在本發明中，非平坦面是指，邊緣環被電漿損傷而導致表面被蝕刻成不規則的面。所述非平坦面可以是形成有凸凹的表面，或者可以是因部 分碎片從最初標準化的結構體中脫落而形成的表面。本發明的術語「非平坦面」是指邊緣環的表面，所述邊緣環的表面包括，與最初製備的邊緣環產品相比，在等離子加工設備中被等離子刻蝕而變得不均勻的所有側面。
此外，在本發明的一方面中，第一沉積部、第二沉積部或兩者可以包括SiC，並且，還可以包括含有碳化鉭(TaC)和碳氫化合物的其他組分。所述碳氫化合物的化學式為CxHy，x是1以上的整數，y是2以上的整數。此外，所述邊緣環可以在碳化矽基板上塗覆矽層。
此外，所述第一沉積部和所述第二沉積部可以包括與待生產的晶圓相同的組分。這是因為如果包括與所述再生部待製造的晶圓完全不同的組分，當所述半導體製造裝置的組件被電漿損傷時，該組分有可能洩漏至外部並污染晶圓。SiC邊緣環的第一沉積部和第二沉積部的構成元素和組分分佈可以相同，也可以各不相同。即，所述非再生部、所述再生部或兩者通過進一步包括SiC，以及TaC和碳氫化合物等附加組分，可以顯著提高彎曲強度，還可以確保對於電漿具有更高的耐腐蝕性。
根據本發明的一實施例，所述非平坦面可以是被電漿刻蝕而形成。
根據本發明的一實施例，請參閱圖3，在所述非平坦面中，與在暴露於電漿之前的部分的高度相同的非平坦面的最高點，與最低點的高度差(圖3的h)可以是0.01mm至3mm(實質上是3mm以下)。作為一示例，所述高度差h可以是0.5mm至3mm。
根據本發明的一實施例，所述非平坦面的表面粗糙度可以是0.1μm至2.5μm。
作為一示例，所述非平坦面，在被電漿刻蝕表面後的表面粗糙度可以是0.05μm至0.3μm。此外，作為另一示例，所述非平坦面可以是，在被電 漿刻蝕表面之後，對損傷的表面的一部分進行加工，使得其表面粗糙度形成為0.1μm至2.5μm。
根據一示例，即使不包括單獨的加工步驟，當第一沉積部的表面粗糙度值形成到0.1μm到2.5μm時，第二沉積部可以在第一沉積部的表層上形成均勻的沉積層。
根據本發明的一實施例，所述第一沉積部和所述第二沉積部的透射率可以各不相同。
本發明中的透射率是指光通過材料層的程度，相當於將通過材料層的光的強度除以入射到材料層的光的強度而所得的值。可以通過各種方式來測量透射率，但也可以是，製造3mm厚度的樣品並使用光強度為150Lux以上的光源，在樣品與該光源之間的距離為7cm以內時，來進行測量。由於透射率會根據厚度、光源及樣品與光源之間的距離而變化，因此當厚度相同時，可以將透射率視為相對值。因此，透射率相當於材料的固有特徵，即使材料具有相同組分及組成，也可以根據其晶體的結構或相位而具有不同的透射率。
儘管在本發明的一方面中提供的SiC邊緣環的第一沉積部和第二沉積部所包括的組分彼此相同，各個透射率可以各不相同。
圖4為顯示根據本發明一實施例的在SiC邊緣環的第一沉積部110上形成第二沉積部210，在第二沉積部上形成具有多個層的第三沉積部220、230的概略結構的橫截面圖。
如圖4所示，第三沉積部220、230為多個層。即，根據本發明的一方面，第一層第三沉積部220形成在第二沉積部210上，並且，第二層第三沉積部230可以形成在第一層第三沉積部220上。此時，第一層第三沉積部220的一部分被形成並標準化為邊緣環後，標準化的邊緣環可用於電漿處理裝置中。此時，第一層第三沉積部220的部分表面被蝕刻，並且，第二層第三沉積部230形 成在具有損傷部分的第一層第三沉積部220上，由此可以獲得包括本發明的一方面所提供的具有多個層的第三沉積部220、230的SiC邊緣環。
根據本發明的一實施例，所述第一沉積部可以包括從石墨反應燒結SiC、常壓燒結SiC、熱壓SiC、再結晶SiC或化學氣相沉積SiC、TaC及YaC組成的群組中選擇的至少任一種。
根據本發明的一方面，所述第一沉積部(非再生部)的材料，只要是適用于可用於半導體製造設備等的部件的材料即可，並不特別限制其材料。作為一示例，其可包括可用於基體材料的石墨的碳材料、具有優異的耐電漿特性的各種SiC材料、各種TaC或YaC材料中的一者以上。
根據本發明的一方面，所述第二沉積部(再生部)可以包括SiC、TaC或兩者，使其具有更優異的耐電漿特性。
根據本發明的一實施例，所述第一沉積部和第二沉積部的透射率之差可以大於所述第二沉積部中多個沉積的層之間的透射率之差。
根據本發明的一實施例，所述第一沉積部包括多個沉積的層。在所述第一沉積部的多個沉積的層之間的邊界，透射率可以逐漸變化。
根據本發明的一示例，當第一沉積部形成為多個層時，在沉積的第一沉積部的層之間的邊界，可以實現透射率逐漸變化。
根據本發明的一實施例，還包括形成在所述第二沉積部上的第三沉積部。所述第二沉積部與所述第三沉積部之間的邊界面可以包括非平坦面。
在本發明的一方面中，第三沉積部可以進一步形成在第二沉積部上。此時，第二沉積部與第三沉積部之間的邊界面可以包括非平坦面。如前所述，此是由於在形成第二沉積部之後，第二沉積部的部分表面被電漿進行蝕刻。即，根據本發明的一方面的SiC邊緣環可以是，第二沉積部形成在第一沉積部上之後，被標準化並製成邊緣環，並用於電漿處理設備；隨後，第二沉積部的表 面的至少一部分被蝕刻後，第三沉積部形成在包括部分損傷部分的第二沉積部上。
根據本發明的一實施例，所述第一沉積部、所述第二沉積部及所述第三沉積部的透射率可以各不相同。
正如第一沉積部與第二沉積部之間的透射率各不相同，第一沉積部、第二沉積部及第三沉積部的透射率也可以各不相同。第三沉積部可以具有與第一沉積部和第二沉積部相同的組分，但透射率可以彼此不同。
此外，根據本發明的一實施例，還包括形成在所述第二沉積部上的第三沉積部。在所述再生的SiC邊緣環的橫截面中，所述第一沉積部與所述第二沉積部之間的邊界線，以及所述第二沉積部與所述第三沉積部之間的邊界線，可以包括彼此平行的區段。
在所述彼此平行的區段中，各個沉積部可以形成在未被電漿損傷的區域。第二沉積部可以形成在第一沉積部中未被電漿損傷的部分上面，以與其邊界平行。此外，在形成第二沉積部之後，即使暴露於電漿，第三沉積部也可以形成在未被電漿損傷的部分上面，以與其邊界平行。
如圖4所示，由於電漿覆蓋在晶圓表面等原因，包括未損傷部分的邊緣環的部分表面形成為平坦面。堆疊在該部分上的第一沉積部110、第二沉積部210及第三沉積部220、230之間的SiC邊緣環的橫截面的邊界線可以彼此平行。因此，在本發明的一方面中所提供的的SiC邊緣環可以包括：所述第一沉積部110與所述第二沉積部210之間的邊界線，以及所述第二沉積部210與所述第三沉積部220、230之間的邊界線，彼此平行的區段。當所述第三沉積部220、230具有多個層時，具有多個層的第三沉積部220、230之間的邊界面可以包括彼此平行的區段。
根據本發明的一方面，所述第一沉積部與第二沉積部之間的邊界面、所述第二沉積部與第三沉積部之間的邊界面，以及當第三沉積部具有多個層時的各層之間的邊界面，可以包括彼此平行的部分。
根據本發明的一方面，在SiC邊緣環上形成沉積部之後，可以執行標準化操作，以用於電漿處理裝置。作為一示例，在本發明中所執行的標準化操作可以是，對形成有沉積部的SiC邊緣環的底面進行加工。即，根據本發明的一方面，按照沉積部堆疊在邊緣環上的厚度，從底部開始對底面進行加工並標準化為適用於等離子處理裝置的產品的尺寸。
在此過程中，被電漿蝕刻的邊緣環可以形成與圖3所示的邊緣環的第一沉積部110相同的結構。根據本發明的一方面，如圖4所示，多個沉積部200也可以形成層並堆疊在此類邊緣環上。之後，當從底面加工移除一定厚度並進行標準化時，在標準化的邊緣環中可以形成有如圖5所示的橫截面結構。
圖5a和5b為顯示根據本發明另一實施例的在SiC邊緣環的第一沉積部上形成第二沉積部，在第二沉積部上形成具有多個層的第三沉積部的概略結構的橫截面圖。
請參閱圖5a，根據本發明的一實施例，所述第一沉積部110可以包括分開的至少兩個結構體110’。
圖5a示出了SiC邊緣環的橫截面圖，其中，所述SiC邊緣環由於從底面加工移除一定厚度，因此第一沉積部110分開成兩個結構體110’。
此外，在圖5a中，第三沉積部220、230為兩層。此時，第三沉積部220、230中的各層不必具有相同的沉積厚度。在本發明的一方面中，考慮到從底面進行加工移除的程度，可以根據所需來形成比第三沉積部220更厚的第三沉積部230。
請參閱圖5b，根據本發明的一實施例，所述第二沉積部210可以包括分開的至少兩個結構體210’。
圖5b示出了SiC邊緣環的橫截面圖，其中，所述SiC邊緣環由於從底面加工移除一定厚度，因此不僅分開將第一沉積部110分開成兩個結構體110’，還分開將第二沉積部210分開成兩個結構體210’。
此外，在圖5b中，第三沉積部220、230、240為三層。此時，考慮到從底面進行加工移除的程度，可以根據所需來形成各層的沉積厚度。
根據本發明的一實施例，所述分開的至少兩個結構體可以具有相同的透射率。
在相同的腔室、相同的沉積條件下所沉積的結構體可以具有相同的透射率。即，由相同的原料氣體同時形成的沉積結構體，可以具有相同的透射率。
圖5a中被分開的第一沉積層、圖5b中被分開的第一沉積層及第二沉積層，各別在沉積成彼此連接的一個結構體之後，從底面加工移除一定厚度而形成兩個彼此分開的結構體。因此，圖5a中被分開的第一沉積層可以具有相同的透射率。圖5b中被分開的第一沉積層可以具有相同的透射率。圖5b中被分開的第二沉積層可以具有相同的透射率。
根據本發明的一實施例，所述第一沉積部形成未被分開的一個結構體。從所述SiC邊緣環的外側面到內側面，所述第一沉積部的橫截面包括第一區域至第三區域。所述第一區域的平均厚度t1、所述第二區域的平均厚度t2及所述第三區域的平均厚度t3可以是t1>t3>t2。
參照圖3，根據本發明的一示例的SiC邊緣環被劃分成第一區域I至第三區域III。為了方便起見，將SiC邊緣環的所述第一沉積部110的橫截面劃分成：包括形成有損傷部分112的上端面的第一區域I、在放置面中包括損傷部分 112的第二區域II，以及在放置面中包括未損傷部分的第三區域III。在某些情況下，所述第一區域I可以包括連接上端面和放置面的段差面。此時，根據本發明的一方面，當各個區域I、II、III的平均厚度分別為t1、t2、t3時，t1至t3的關係可以是t1>t3>t2。
根據本發明的一實施例，所述第二沉積部的平均厚度可以是0.5mm至3mm。
在一示例中，所述第二沉積部的平均厚度可以是0.7mm至2.5mm。
根據本發明的一方面，在形成所述第二沉積部的過程中，將第二沉積部形成為適當的厚度可說是尤為重要。當所述再生部形成得太薄時，所有再生部都被電漿蝕刻，並且，下層的非再生部的損傷部分可能被暴露。此可成為在電漿處理技術過程中所生產的半導體產品的質量降低的直接原因。另外，當所述再生部形成得太厚時，會浪費更多的形成再生部的原材料，並且增加加工所消耗的成本和工作量，最終導致半導體產品的成本增加及生產效率降低等問題。因此，在本發明的一方面，適當地控制再生部的厚度是相當重要的。
考慮到當邊緣環在常規的電漿處理裝置中需要進行替換時的蝕刻厚度約為0.5mm，在本發明的一方面，通過各種實驗已確認，所述第二沉積部的平均厚度最好是在0.5mm至3mm之間。
根據本發明的一實施例，在形成所述第二沉積部之前，可以對所述非平坦面進行表面加工處理。
下面，將描述本發明實施例所提供的SiC邊緣環的製備方法。
本發明的SiC邊緣環的製備方法包括以下步驟：準備包括電漿損傷部分和未損傷部分的SiC邊緣環；以掩蔽物掩蔽所準備的SiC邊緣環的一部分；通過化學氣相沉積方法來在所述部分被掩蔽的SiC邊緣環上形成再生部；以 及去除所述掩蔽物，並將形成有所述再生部的SiC邊緣環進行標準化加工。在此，所述的再生部可以是本發明的第二沉積部或第三沉積部，並且在某些情況下，在此所述的再生部中也可以包括第一沉積部。
以下所述的SiC邊緣環的製備方法可以適用於：在用於製造半導體產品的電漿處理裝置中，因暴露於電漿而被蝕刻、需要定期替換的所有部件。
圖6為概略顯示根據本發明一實施例的在SiC邊緣環的第一沉積部上形成第二沉積部的過程的橫截面流程圖。
如圖6所示，根據本發明的一實施例，第二沉積部可以直接形成在SiC邊緣環的第一沉積部上，而不包括掩蔽步驟。
圖7為概略顯示根據本發明一實施例的包括掩蔽步驟的在SiC邊緣環的第一沉積部上形成第二沉積部的過程的橫截面流程圖。
圖6和圖7示出了根據本發明一實施例的在形成第三沉積部之前形成第二沉積部的過程。
以下，將通過圖7所示的SiC邊緣環的橫截面結構來描述在本發明的一實施例中所提供的第二沉積部形成在第一沉積部上的每個步驟。
圖7a示出了準備包括電漿損傷部分和未損傷部分的SiC邊緣環的步驟。
圖7a作為SiC邊緣環的一示例，示出了損傷的邊緣環100的橫截面，其中，所述損傷的邊緣環100包括在乾式蝕刻設備內被電漿蝕刻的損傷部分112及未暴露於電漿而未蝕刻的未損傷部分114。與圖2的損傷之前的邊緣環100相比，在圖7a中被電漿刻蝕的損傷部分112可以形成在上端面、段差面及未被晶圓覆蓋的放置面的一部分。放置面的剩餘部分可因被晶圓覆蓋而不被電漿蝕刻，從而形成未損傷部分114。圖7b示出了以掩蔽物410掩蔽所準備的SiC邊緣環100的一部分的步驟。
所述掩蔽步驟可以在以化學氣相沉積方法沉積的過程中，掩蔽包括未損傷部分114的區域。請參閱圖7c，這是為了在形成再生部300(第二沉積部)的步驟中，在不需要沉積的部分最小化原料氣體的沉積，以最小化沉積後的加工處理。即，執行該掩蔽步驟是為了提高本發明的SiC邊緣環的製備工序的效率。
此時，由於難以加工的SiC、TaC等材料可以包括在所述再生部300的組分，因此在隨後進行標準化加工的過程中，通過最小化再生部300的直接加工面積來確保產品的生產率尤為重要。在本發明的一方面中，為了確保在隨後的標準化加工步驟中的便利性，可以包括用於掩蔽包含未損傷面的部分的配置。
根據本發明的一示例，所述掩蔽步驟可以包括對從由SiC邊緣環100的底面、外側面及內側面組成的群組中選擇的一個以上的未損傷的面進行掩蔽。當以作為本發明半導體製造組件的一示例的邊緣環100作為一例進行描述時，如圖7b所示，掩蔽物410可以形成在屬未損傷面部分的底面、外側面及內側面中的一個以上。
作為所述掩蔽物410的材料，可以使用比再生部的沉積材料(石墨材料等)更易於進行加工的材料。由此，在隨後的加工步驟中，與直接形成沉積材料的部分相比，進行掩蔽的部分可以更容易地進行加工。即，通過含有掩蔽步驟的本發明的SiC邊緣環的製備方法，可以容易地獲得再生的SiC邊緣環的標準化面。
圖7c示出了通過化學氣相沉積方法在所述部分被掩蔽的SiC邊緣環100上形成再生部300(第二沉積部)的步驟。
在本步驟中，根據化學氣相沉積方法，在部分被掩蔽的SiC邊緣環100置於腔室內的情況下，通過沉積原料氣體於SiC邊緣環100上，在第一沉積部上形成再生部300(第二沉積部)。
如圖7c所示，被電漿蝕刻的SiC邊緣環100的損傷部分可以包括平坦且不均勻的面。此時，本發明的特徵在於，未先對被電漿蝕刻的SiC邊緣環100的損傷部分進行加工處理，再形成再生部300。因此，根據本發明的一方面，可以省略單獨的表面加工步驟，從而提高整個工序的速度並降低再生工序的成本。
形成所述再生部的步驟的具體包括：在1000℃至1500℃的沉積溫度下，成膜速度可為20μm/小時至400μm/小時，原料氣體的停留時間可為7秒至110秒。如圖7c所示，形成有所述再生部300的SiC邊緣環可以是未經加工的形式，即不符合在現今所需的產品的規格。
隨後可以對形成有再生部300的SiC邊緣環執行去除掩蔽物410的工序和標準化加工的工序。此時，可以同時執行去除掩蔽物410的工序和標準化加工的工序。或者，可以先執行兩個工序中的任何一個，之後執行剩餘的工序。此時，與將形成在非再生部上的再生部300進行加工並標準化的工序相比，可以容易地執行去除形成在非再生部的一部分的掩蔽物410的工序。
根據本發明的一示例，所述將形成有再生部300的SiC邊緣環進行標準化加工的步驟，可以包括通過對所述SiC邊緣環的底面進行加工來標準化所述SiC邊緣環的厚度。根據通過沉積的再生部300的形成，SiC邊緣環的厚度有可能大於在現場中所需的邊緣環的尺寸，而本發明的特徵在於，通過底面加工來實現標準化。
圖7c示出了I-I’剖切面線。在本發明的一方面中，在標準化加工步驟中，，可以通過I-I’剖切線將SiC邊緣環的底面進行加工，來標準化成可應用於半導體製造裝置的SiC邊緣環。
在本發明的一方面中，可以單獨執行去除掩蔽物410的工序、將形成再生部300的沉積層進行加工的工序及將SiC邊緣環的底面進行加工的工 序，或者一起執行。在本發明的一方面中，只要能夠都執行上述工序，就可以改變執行各個工序的順序。
圖7d示出了形成有完成標準化處理的再生部300的SiC邊緣環。
本發明的另一種SiC邊緣環製備方法包括以下步驟：準備包括電漿損傷部分和未損傷部分的SiC邊緣環；將所準備的SiC邊緣環的底面進行加工；以一掩蔽物掩蔽所述加工的SiC邊緣環的一部分；通過化學氣相沉積方法來在所述被部分掩蔽的SiC邊緣環上形成再生部；以及去除所述掩蔽物，並將形成有所述再生部的SiC邊緣環進行標準化加工。
圖8為概略顯示根據本發明另一實施例的在SiC邊緣環的第一沉積部上形成第二沉積部的過程的橫截面流程圖。
如圖8所示，根據本發明的另一實施例，第二沉積部可以直接形成在SiC邊緣環的第一沉積部上，而不包括掩蔽步驟。
圖9為概略顯示根據本發明另一實施例的包括掩蔽步驟的在SiC邊緣環的第一沉積部上形成第二沉積部的過程的橫截面流程圖。
以下，將通過圖9所示的SiC邊緣環的橫截面結構來描述在本發明的另一實施例中所提供的第二沉積部形成在第一沉積部上的每個步驟。
圖9a示出了準備包括電漿損傷部分和未損傷部分的SiC邊緣環100的步驟。
圖9b示出了沿著II-II’剖切線對所準備的SiC邊緣環100的底面進行加工的步驟。在本發明的本實施例中，其特徵在於，由於形成再生部後會使SiC邊緣環的厚度變厚，考慮到需要標準化而先對所準備的SiC邊緣環的底面進行加工。
圖9c示出了以掩蔽物420掩蔽所準備的SiC邊緣環100的一部分的步驟。根據本發明的另一實施例，如圖7b所示，掩蔽物410可為分開形成的支撐內側面的夾具、支撐外側面的夾具和支撐底面的夾具；如圖9c所示，掩蔽物420也可為一體成形的夾具。
圖9d示出了通過化學氣相沉積方法在所述被部分掩蔽的SiC邊緣環100上形成再生部300的步驟。
圖9e示出了去除所述掩蔽物420，並對形成有所述再生部300的SiC邊緣環進行標準化加工的步驟。此時，根據本發明的一方面，由於先前已執行了沿著II-II’線對所準備的SiC邊緣環100的底面進行加工的步驟，因此形成有其再生部300的SiC邊緣環的厚度已經在某程度上標準化，由此，在本步驟，不需要太大的努力去執行標準化加工。
當在第二沉積部的沉積過程中連續沉積時，如上所述，會連續生長異常組織，最終可能會形成質量差的SiC邊緣環。此時，與最先的、被電漿損傷之前的SiC邊緣環相比，包括第二沉積部的SiC邊緣環將具有更差的質量。
根據本發明的一示例，在所述沉積層中各層的邊界，可中斷一個以上的組織生長。在堆疊的各層中，會因雜質或由均勻反應而形成的核產生異常組織結構。在使用化學氣相沉積方法製造包括SiC的產品的過程中，控制上述異常組織結構的生長成為一個重要問題。在本發明的一方面中，可以通過中斷現有的連續沉積工序並逐步形成各個層來控制異常晶體結構的連續生長。
根據本發明的一示例，當第二沉積部為多個層時，在各層之間的邊界將中斷異常組織的連續生長，並可以形成質量均勻的第二沉積部。
圖10為顯示根據本發明一實施例的在形成有多個沉積的層的第一沉積部的層之間的邊界的透射率逐漸變化的橫截面掃描式電子顯微鏡(scanning electron microscope，SEM)圖像。
根據本發明的一示例，當所述堆疊的第一沉積部具有多個層時，在各層的邊界顏色可以逐漸改變。除了透射率外，堆疊的各層的顏色也可以各不相同。此時，在第一沉積層的堆疊的各層的邊界的顏色可以逐漸改變，而不是改變成使得不同的顏色的邊界可清楚地劃分。如上所述，為了逐漸改變透射率，在本發明中，可以使用多個原料氣體注入口，並可以使用堆疊形成具有不同注入口的各層的方法。
根據本發明的一示例，與第一沉積部不同，即使第二沉積部設置成具有多個層，各層之間的邊界也被清楚地劃分；當第二沉積部具有多個層時，在第二沉積部的各層之間的邊界的透射率可以不連續地進行改變。
根據本發明的一示例，在形成所述再生部的步驟之前，可以進一步包括清洗所準備的SiC邊緣環的損傷部分的步驟。
在所述清洗步驟中，可以去除所準備的SiC邊緣環的表面雜質。在本發明中，並沒有特別限制所述清洗步驟的方法或可用於其的裝置。
在本發明的一方面，所提供的所述清洗步驟可以以明顯不同於通常執行切割或平坦化的加工工序的方法來執行。被電漿刻蝕的SiC邊緣環的損傷部分可以具有不規則的非平坦面。在本清洗步驟中，通過至少有效地進行化學氣相沉積來去除表面雜質，以貼合至非平坦面。與執行切割或平坦化的加工工序相比，該工序更容易、所需時間更短。
根據本發明的一示例，所述清洗步驟可以包括從由乾熱處理清洗、噴砂清洗、刷洗、清洗液噴霧清洗、化學清洗，以及超聲波清洗所組成的群組中的至少一種。
根據本發明的一方面，所述清洗液可以使用酸性或鹼性溶液。
根據本發明的一示例，在形成所述再生部的步驟中，可以在所準備的SiC邊緣環的損傷部分的區域中進行所述沉積。
本發明的一個重要特徵是：在形成所述再生部的步驟中，在所準備的SiC邊緣環的損傷部分上直接覆蓋沉積材料，以形成再生部。即，在損傷部分保持損傷狀態的情況下，再生部可以沉積在其上。結果，損傷部分和在其上形成的再生部之間的邊界面可以是損傷的形態，即非平坦面，並且，在橫截面中可以確認到不規則線。
根據本發明的一示例，形成所述再生部的步驟可不包括所準備的SiC邊緣環的加工工序。
即，本發明在形成再生部的步驟之前可以不包括加工工序步驟。在本發明的一方面中，即使不包括損傷部分的加工工序，也可以形成可有效地用於電漿處理裝置的SiC邊緣環。因此，本發明的再生部可以直接形成在被電漿損傷的部分。
根據本發明的一示例，形成所述再生部(第二沉積部)的步驟可以包括在所述損傷部分的非平坦面上形成所述再生部。
根據本發明的一示例，所述掩蔽步驟可以包括由夾具進行掩蔽的步驟。
所述掩蔽步驟可以由可支撐所述SiC邊緣環的至少一部分的夾具進行掩蔽。所述夾具可以包括支撐所述損傷的SiC邊緣環的未損傷的底面的基準夾具，還可以包括支撐所述損傷的SiC邊緣環的損傷的其他表面的夾具。
根據本發明的一示例，所述掩蔽步驟可掩蔽包括由所述SiC邊緣環的底面、外側面及內側面所組成的群組中的一者以上的未損傷部分。
即，所述夾具可以支撐可存在SiC邊緣環的未損傷部分的底面、外側面及內側面，此時，所述夾具可以包括支撐底面的基準夾具和支撐另一些表面的夾具(內側面夾具及外側面夾具)。所述基準夾具和所述另一些表面的 夾具可以是各別分離的結構(參見圖7b)，也可以是一體成形的結構(參見圖9c)。
根據本發明的一示例，可以進一步包括以下步驟：去除所述掩蔽物，並對形成有所述再生部的SiC邊緣環進行標準化加工；之後，完成清洗所述SiC邊緣環。
在所述完成清洗步驟中，去除掩蔽物，並對形成有再生部的SiC邊緣環進行標準化加工之後，最終進行清洗。
根據本發明的一示例，所述完成清洗步驟可以包括：第一物理或化學清洗步驟、熱處理清洗步驟以及第二物理或化學清洗步驟。在本發明中，並不特別限制所述第一及第二物理或化學清洗步驟，但可以使用包括酸、鹼或蒸餾水的純溶液，或超聲波來進行清洗。這是為了去除殘留在所述SiC邊緣環表面的雜質。所述熱處理清洗步驟是通過提高在所述第一物理或化學清洗步驟中未被清洗掉的殘餘雜質的溫度，使其能夠被第二物理或化學清洗步驟清洗掉。
根據本發明的一示例，所述熱處理清洗步驟的熱處理溫度可以是800℃至1400℃。考慮到沉積材料，通過所述熱處理溫度，可以將未被第一物理或化學清洗步驟清洗掉的殘餘雜質，變為處於可被進一步清洗的狀態。當熱處理溫度低於800℃時，所述殘餘雜質可能尚未處於能被清洗掉的狀態；當超過1400℃時，由於溫度過高，可能存在生產成本增加的問題。
根據本發明的一示例，形成所述再生部的步驟可以包括以下步驟：確認所述電漿損傷部分的蝕刻厚度；以及形成厚度為所述蝕刻厚度的最大值的120%至400%的再生部。
根據本發明的一方面，在形成所述再生部的步驟中，使再生部具有適當的厚度是決定該工序的效率的重要因素。當所述再生部形成得太薄時，所有再生部都被電漿蝕刻，導致下層的非再生部的損傷部分可能被暴露。此可 成為在電漿處理技術過程中所生產的半導體產品的質量降低的直接原因。另外，當所述再生部形成得太厚時，會浪費更多的形成再生部的原材料，並且增加加工所消耗的成本和工作量，最終導致半導體產品的成本增加及生產效率降低等問題。因此，在本發明的一方面，適當地控制再生部的厚度成為重要因素。
在本發明的一方面中，在形成再生部的步驟中，首先確認包括與原有的SiC邊緣環的厚度相比的電漿損傷部分的SiC邊緣環的蝕刻厚度，以形成厚度為所述損傷部分的蝕刻厚度的最大值的120%至400%的再生部。
如上所述，當待形成的再生部小於所述蝕刻厚度的最大值的120%時，可能會出現損傷部分的非平坦面再次被電漿暴露等問題。此外，考慮到SiC邊緣環的再生工序是基體材料或沉積層之間的邊界在使用過程中被電漿刻蝕而暴露之前所進行的，當待形成的再生部超過所述蝕刻厚度的最大值的400%時，將會形成過厚的再生部，因此為標準化而需加工的厚度將會增加，而導致再生效率降低等問題。
以上，通過有限的附圖對實施例進行了說明，本領域的普通技術人員能夠對上述記載進行多種修改與變形。例如，所說明的技術以與所說明的方法不同的順序執行，和/或所說明的構成要素以與所說明的方法不同的形態結合或組合，或者，由其他構成要素或等同物進行替換或置換也能夠獲得相同的效果。
由此，其他體現、其他實施例及權利要求範圍的均等物全部屬專利權利要求的範圍。
110:邊緣環
200:沉積部
210:第二沉積部
220:第三沉積部
230:第三沉積部

Claims (16)

  1. 一種碳化矽(SiC)邊緣環，包括：第一沉積部，其包括具有電漿損傷部分和未損傷部分的SiC；以及第二沉積部，其包括形成在所述第一沉積部上的SiC，所述第一沉積部的損傷部分與所述第二沉積部之間的邊界包括非平坦面。
  2. 如請求項1所述之SiC邊緣環，其中所述非平坦面是被電漿刻蝕而形成。
  3. 如請求項1所述之SiC邊緣環，其中在所述非平坦面中，與在暴露於電漿之前的部分的高度相同的非平坦面的最高點，與最低點的高度差為0.5mm至3mm。
  4. 如請求項1所述之SiC邊緣環，其中所述非平坦面的表面粗糙度為0.1μm至2.5μm。
  5. 如請求項1所述之SiC邊緣環，其中所述第一沉積部和所述第二沉積部的透射率各不相同。
  6. 如請求項1所述之SiC邊緣環，其中所述第一沉積部包括從石墨反應燒結SiC、常壓燒結SiC、熱壓SiC、再結晶SiC或化學氣相沉積SiC、TaC及YaC組成的群組中的至少一種。
  7. 如請求項6所述之SiC邊緣環，其中所述第一沉積部和第二沉積部的透射率之差大於，所述第二沉積部中多個沉積的層之間的透射率之差。
  8. 如請求項1所述之SiC邊緣環，其中所述第一沉積部包括多個沉積的層， 在所述第一沉積部的多個沉積的層之間的邊界，透射率逐漸變化。
  9. 如請求項1所述之SiC邊緣環，還包括：形成在所述第二沉積部上的第三沉積部，所述第二沉積部與所述第三沉積部之間的邊界面包括非平坦面。
  10. 如請求項9所述之SiC邊緣環，其中所述第一沉積部、所述第二沉積部及所述第三沉積部的透射率各不相同，在所述SiC邊緣環的橫截面中，所述第一沉積部與所述第二沉積部之間的邊界線，以及所述第二沉積部與所述第三沉積部之間的邊界線，包括彼此平行的區段。
  11. 如請求項1所述之SiC邊緣環，其中所述第一沉積部包括分開的至少兩個結構體。
  12. 如請求項1所述之SiC邊緣環，其中所述第二沉積部包括分開的至少兩個結構體。
  13. 如請求項11或12所述之SiC邊緣環，其中所述分開的至少兩個結構體具有相同的透射率。
  14. 如請求項1所述之SiC邊緣環，其中所述第一沉積部形成未被分開的一個結構體，從所述SiC邊緣環的外側面到內側面，所述第一沉積部的橫截面包括第一區域至第三區域，所述第一區域的平均厚度t1、所述第二區域的平均厚度t2及所述第三區域的平均厚度t3是t1>t3>t2。
  15. 如請求項1所述之SiC邊緣環，其中 所述第二沉積部的平均厚度為0.5mm至3mm。
  16. 如請求項1所述之SiC邊緣環，其中在形成所述第二沉積部之前，對所述非平坦面進行表面加工處理。
TW109112680A 2019-04-16 2020-04-15 碳化矽邊緣環 TWI739392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190044499A KR102305539B1 (ko) 2019-04-16 2019-04-16 SiC 엣지 링
KR10-2019-0044499 2019-04-16

Publications (2)

Publication Number Publication Date
TW202040726A TW202040726A (zh) 2020-11-01
TWI739392B true TWI739392B (zh) 2021-09-11

Family

ID=72837443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112680A TWI739392B (zh) 2019-04-16 2020-04-15 碳化矽邊緣環

Country Status (7)

Country Link
US (1) US20220246462A1 (zh)
JP (1) JP7285955B2 (zh)
KR (2) KR102305539B1 (zh)
CN (1) CN113557598A (zh)
SG (1) SG11202111152VA (zh)
TW (1) TWI739392B (zh)
WO (1) WO2020213836A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996315B2 (en) 2020-11-18 2024-05-28 Applied Materials, Inc. Thin substrate handling via edge clamping
CN116411252A (zh) * 2023-04-13 2023-07-11 重庆臻宝科技股份有限公司 CVD法再生过程解决SiC边缘环界面和应力的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999041773A1 (en) * 1998-02-11 1999-08-19 Applied Materials, Inc. Substrate support for a thermal processing chamber
US20160343547A1 (en) * 2015-05-20 2016-11-24 Samsung Electronics Co., Ltd. Substrate-processing system and method of coating carbon-protection layer therefor
TW201800596A (zh) * 2016-03-03 2018-01-01 蘭姆研究公司 包含具有高純度sp3 鍵之化學氣相沉積鑽石塗層的電漿處理系統用之邊緣環等元件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253200A (ja) * 2005-03-08 2006-09-21 Mitsui Eng & Shipbuild Co Ltd 耐エッチング性に優れたエッチャー用リング
JP5595795B2 (ja) * 2009-06-12 2014-09-24 東京エレクトロン株式会社 プラズマ処理装置用の消耗部品の再利用方法
JP2012049220A (ja) * 2010-08-25 2012-03-08 Mitsui Eng & Shipbuild Co Ltd 耐プラズマ部材およびその再生方法
KR101593921B1 (ko) * 2015-06-30 2016-02-15 하나머티리얼즈(주) 반도체 공정용 플라즈마 처리 장치용 탄화규소 부품의 재생 방법 및 이러한 방법으로 재생된 탄화규소 부품
KR101671671B1 (ko) * 2016-05-25 2016-11-01 주식회사 티씨케이 반도체 제조용 부품의 재생방법과 그 재생장치 및 재생부품
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
KR20180071695A (ko) * 2016-12-20 2018-06-28 주식회사 티씨케이 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999041773A1 (en) * 1998-02-11 1999-08-19 Applied Materials, Inc. Substrate support for a thermal processing chamber
US20160343547A1 (en) * 2015-05-20 2016-11-24 Samsung Electronics Co., Ltd. Substrate-processing system and method of coating carbon-protection layer therefor
TW201800596A (zh) * 2016-03-03 2018-01-01 蘭姆研究公司 包含具有高純度sp3 鍵之化學氣相沉積鑽石塗層的電漿處理系統用之邊緣環等元件

Also Published As

Publication number Publication date
WO2020213836A1 (ko) 2020-10-22
KR102611718B1 (ko) 2023-12-11
TW202040726A (zh) 2020-11-01
US20220246462A1 (en) 2022-08-04
CN113557598A (zh) 2021-10-26
KR20200121663A (ko) 2020-10-26
KR102305539B1 (ko) 2021-09-27
SG11202111152VA (en) 2021-11-29
JP2022529316A (ja) 2022-06-21
JP7285955B2 (ja) 2023-06-02
KR20210118780A (ko) 2021-10-01

Similar Documents

Publication Publication Date Title
KR102521277B1 (ko) 반도체 제조용 부품의 재생 방법 및 재생된 반도체 제조용 부품
TWI739392B (zh) 碳化矽邊緣環
US10586687B2 (en) Method and apparatus for reproducing component of semiconductor manufacturing apparatus, and reproduced component
KR102595804B1 (ko) 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
KR101631797B1 (ko) 건식식각장치의 SiC 구조물 및 그 제조방법
CN110050327B (zh) 具覆盖层间边界线的沉积层的半导体制造用部件
JP2000332003A (ja) プロセス・チャンバ内の露出表面上の堆積物の接着を強化する方法
KR102054721B1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
WO2016095086A1 (en) Methods for texturing a chamber component and chamber components having a textured surface
KR102181728B1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
JP3854017B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR20230105984A (ko) 플라즈마 처리장치용 포커스링 제조방법
TW202403918A (zh) 半導體製造裝置用部件及其製造方法
JP2005029814A (ja) 基板ホルダー