TW202403918A - 半導體製造裝置用部件及其製造方法 - Google Patents
半導體製造裝置用部件及其製造方法 Download PDFInfo
- Publication number
- TW202403918A TW202403918A TW111124934A TW111124934A TW202403918A TW 202403918 A TW202403918 A TW 202403918A TW 111124934 A TW111124934 A TW 111124934A TW 111124934 A TW111124934 A TW 111124934A TW 202403918 A TW202403918 A TW 202403918A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor manufacturing
- component
- manufacturing equipment
- equipment according
- plasma
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 145
- 239000004065 semiconductor Substances 0.000 title claims abstract description 112
- 238000000034 method Methods 0.000 title description 29
- 239000000758 substrate Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 14
- 239000003575 carbonaceous material Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 239000003779 heat-resistant material Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 44
- 230000008021 deposition Effects 0.000 description 44
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 38
- 229910010271 silicon carbide Inorganic materials 0.000 description 37
- 229910052580 B4C Inorganic materials 0.000 description 35
- 238000005229 chemical vapour deposition Methods 0.000 description 26
- 238000005530 etching Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 20
- 238000003475 lamination Methods 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 17
- 238000001020 plasma etching Methods 0.000 description 15
- 239000002245 particle Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- INAHAJYZKVIDIZ-UHFFFAOYSA-N boron carbide Chemical compound B12B3B4C32B41 INAHAJYZKVIDIZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本發明涉及半導體製造裝置用部件及耐熱材料，在本發明的半導體製造裝置用部件中，所述部件的截面包括多層的階梯差，所述多層包括暴露至等離子體的第一面與安裝至所述半導體製造裝置的第二面。
Description
本發明涉及半導體製造裝置用部件及其製造方法。
通常，半導體製造工藝中使用的幹法蝕刻法會使用利用氣體狀態的蝕刻氣體和等離子體的等離子體蝕刻。該方法將蝕刻氣體引入反應容器中進行離子化后，向晶圓表面加速來以物理和化學方式去除晶圓表面的最上層，該方法易于調節蝕刻、生產性高，並且可以產生數十納米的微細圖案，因此得到广泛使用。
對於實際蝕刻的晶圓而言，必須施加均勻的高頻以使整個晶圓表面具有均勻的能量分佈，而在採用高頻時，僅通過調節高頻輸出無法實現均勻能量分佈，這一問題很大程度上取決於作為用於將高頻施加到晶圓的作為高頻電極的載物台與陽極的形狀以及實質上固定晶圓邊緣環等。幹法蝕刻裝置的反應腔室內具有等離子體，邊緣環在這種苛刻條件下可以防止反應腔室中的等離子體擴散，並將等離子體限制在執行蝕刻工藝的晶圓周圍。
一般來說，採用CVD法生產材料時，是通過層疊多個沉積層來進行生產，這與燒結法生產的含有緻密氣孔的材料相比耐等離子體性較好，但加工性較差。
特別地，由於具有許多階梯差，因此形狀複雜時難以進行精密加工，並且會延長加工時間、降低生產效率并增加成本。
另外，當加工時暴露多個沉積層的邊界時，會因層壓邊界處不均勻的等離子體蝕刻而導致產生顆粒等的問題。
因此，對於半導體製造工藝的等離子體蝕刻過程中使用的部件而言，特別是邊緣環的製造方法而言，盡可能減少顆粒的產生並提高產品的可加工性來滿足半導體工藝的技術是降低半導體產品成本的核心，至今仍是一個需要發展的核心領域。
[發明要解決的問題]
本發明用於解決上述技術問題，目的在於提供一種半導體製造裝置用部件及其製造方法，可以簡化製造半導體製造裝置用部件時耗時較長的加工工藝，由此提高生產效率。並且，本發明的另一目的在於通過在等離子體蝕刻工藝中不暴露邊界面來防止顆粒的產生。
然而，本發明要解決的技術問題並不受限於上述言及課題，未言及的其他課題將通過下面的記載由本領域普通技術人員明確理解。
[解決問題的技術手段]
在本發明的半導體製造裝置用部件中，所述部件的截面包括多層的階梯差，所述多層包括暴露至等離子體的第一面與安裝至所述半導體製造裝置的第二面。
所述第一面可以是相同層壓面。
所述第一面的耐等離子體性大於所述第二面的耐等離子體性，並且包括層壓面，所述層壓面是截面沿著所述第一面層壓形成。
所述多層的相同面包括尺寸偏差在±10 %平均值的晶粒。
所述第一面是暴露至等離子體的傾斜面，所述第二面是基底面。
所述第一面是CVD基材面，所述第二面是CVD生長面。
所述部件是從所述第一面通過CVD生長形成。
所述多層的相同面的晶粒大小在±10 %晶粒大小平均值以內。
所述第一面的晶粒大小小於第二面的晶粒大小。
所述半導體製造裝置用部件是邊緣環，所述第一面包括階梯差，是晶圓安裝面。
所述部件是耐等離子體性材料，是SiC或B4C材料。
所述部件是沉積層的邊界不會暴露至等離子體的部件。
本發明的半導體製造裝置用部件的製造方法，包括以下步驟：準備基材；形成包括SiC或B4C并圍繞所述基材的沉積層；加工所述沉積層；以及去除所述基材，獲得至少一個包括SiC或B4C的半導體製造裝置用部件。
所述基材包括碳基材料。
所述沉積層是從接觸所述基材的第一面開始向作為待加工面的所述第二面CVD生長形成。
所述第一面的耐等離子體性大於第二面的耐等離子體性。
所述第一面是暴露至等離子體的傾斜面，所述第二面是基底面。
所述第一面的晶粒大小小於第二面的晶粒大小。
所述基材是上下對稱形狀，所述至少一個包括SiC或B4C的半導體製造裝置用部件是相同形狀。
所述半導體製造裝置用部件是邊緣環，
所述基材在上面與下麵包括階梯差。
[發明的效果]
根據本發明一實施例的半導體製造裝置用部件，即使使用CVD法來層壓，由於暴露在等離子體的面形成為相同面，因此具有優異的耐等離子體性，可以降低等離子體的蝕刻率。由此，可以延長半導體製造裝置用部件的使用壽命與部件的更換週期，降低半導體製造裝置用部件的更換成本。
此外，由於半導體製造裝置用部件的更換週期變長，因此可以減少蝕刻工藝的中斷，從而提高半導體等離子體蝕刻工藝的生產效率。
根據本發明一實施例的半導體製造裝置用部件的製造方法，可以省略半導體製造裝置用部件的製造工藝中的部分現有工序，由此提高加工性，從而最終降低半導體產品的生產成本。另外，由於可以通過單一工序獲得至少一個半導體製造裝置用部件，因此能夠縮短製造工序，提高半導體製造裝置用部件的生產效率。
此外，根據本發明的一實施例，由於在等離子體蝕刻過程中不會暴露邊界面，具有不會產生顆粒的效果。
下面將參照附圖詳細描述本發明的實施例。在說明本發明時，當認為對相關公知功能或結構進行具體說明會不必要地混淆本發明的要旨時，省略對其進行詳細說明。並且，本說明書中的術語用於準確描述實施例，會根據使用者、操作者的意圖或者本發明所屬技術領域的慣例有所不同。因此，對於術語的定義應以整體說明書內容為依據。每幅圖中相同的附圖標記表示相同的元件。
在整個說明書中，當說明一個構件位於另一個構件“上”時，這不僅包括一個構件與另一個構件接觸的情況，還包括又一構件存在於兩個構件之間的情況。
在整個說明書中，當一個部分“包括”某個構件時，意味著可以進一步包括其他構件，而不是排除其他構件。
下面參照實施例和附圖詳細說明本發明的半導體製造裝置用部件及其製造方法。然而，本發明不限於這些實施例和附圖。
對於本發明的半導體製造裝置用部件，所述部件包括截面上的多層（多層間）的階梯差，所述多層包括暴露至等離子體的第一面與安裝至所述半導體製造裝置第二面。
本發明的半導體製造裝置用部件不是半導體本身，而是半導體製造裝置的一個部件。即半導體製造裝置的部件。
根據本發明一實施例的半導體製造裝置用部件因耐等離子體性優秀，可以降低等離子體蝕刻的蝕刻率。由此，可以延長半導體製造裝置用部件的使用壽命、節約半導體製造裝置用部件的更換費用、減少半導體製造裝置用部件導致的蝕刻工藝中斷并提高所述蝕刻工藝的生產效率。而且，通過本發明，在等離子體蝕刻工藝中不會暴露邊界面，因此不會產生顆粒，可以解決由於顆粒引起的工藝問題。
圖1是根據本發明一實施例的半導體製造裝置用部件的截面圖。
參照圖1，根據本發明一實施例的部件100包括第一面110與第二面120。
根據一實施方式，所述第一面110和第二面120的SiC耐等離子體性不同，而該差異會產生等離子體蝕刻傾向的不同。因此，在具有等離子體的苛刻條件的半導體製造裝置，例如幹法蝕刻裝置的反應腔室中，進行蝕刻處理的晶圓周圍的第一面110相比第二面120耐等離子體性高，由此可以延長半導體製造裝置用部件的使用壽命。
根據一實施方式，所述第一面可以是相同層壓面。當暴露至等離子體環境的第一面不是相同層壓面（相同沉積面）而包括層壓邊界時，會在相應層壓邊界處產生顆粒。與此不同，本發明的半導體製造裝置用部件由於暴露至等離子體環境的第一面是相同層壓面（相同沉積面），因此不具有層壓邊界，可以降低顆粒或缺陷的產生，進一步提高耐等離子體特性。
所述第一面110可以是暴露至等離子體的傾斜面，所述第二面120可以是基底面。暴露至等離子體的所述傾斜面是指安裝有部件100，在半導體製造裝置內暴露至所產生的等離子體的面。所述基底面是部件100通過化學氣相沉積（chemical vapor diposition，CVD）生長后被加工，然後安裝至製造裝置的面。
特別地，由於部件100是通過化學氣相沉積工藝形成，因此具有充分的耐腐蝕性與強度，可以具有不產生氣孔的均勻表面。並且，部件100是耐等離子體材料，可以是碳化矽（Silicon carbide，SiC）或者碳化硼（Boron Carbide，B4C）材料。
根據一實施方式，所述第一面是暴露至等離子體的傾斜面，所述第二面可以是基底面，所述第一面可以是CVD基材面，所述第二面可以是CVD生長面。
所述CVD基材面可以是所述部件100開始CVD沉積的面。所述CVD生長面可以是所述部件100通過CVD沉積實現材料生長的面。
根據一實施方式，所述部件100可以是所述第一面110通過CVD生長而形成。
根據一實施方式，所述第一面110可以是沒有通過加工來實質上改變形狀的無形狀加工面（特別地，有意不形成形狀的面）。所述無形狀加工面是指可以實施平坦化等部分處理，但沒有經過實質上改變形狀的加工的面。
所述第一面110是開始CVD沉積的面，可以是沒有進行形狀加工的無形狀加工面。
所述第一面的耐等離子體性大於所述第二面的耐等離子體性，可以包括截面沿著所述第一面層壓形成的層壓面。
圖2是根據本發明一實施例的半導體製造裝置用部件的層壓面的示例截面圖。
參照圖2，根據本發明一實施例的半導體製造裝置用部件是通過SiC沿所述第一面110層壓形成，截面上多個層壓邊界130、130'、130''沿著第一面的形狀顯示出彎曲的層壓線。
所述半導體製造裝置用部件的層壓面的各個層可以平行層壓在半導體製造裝置用部件的層壓面。
參照圖2，耐等離子體面是由相同沉積面形成，因此具有均勻的蝕刻特性與均勻的蝕刻程度。當暴露不同沉積面的邊界時，相應邊界部分會因等離子體而容易產生顆粒，並且相應位置被較多地蝕刻導致集中產生持續的蝕刻，最終會降低整體物性，然而根據本發明，由於耐等離子體面上不存在沉積面邊界，可以防止上述顆粒的產生及蝕刻集中與加速。
本發明的相同沉積面是指具有相同程度的透光度的沉積面。所述透光度是指光通過物質層的程度，是用穿過物質層射出的光線強度除以射入物質層的入射光線的強度得到的值。可以通過多種方法來測量透光度，可以製作3 mm 厚度的試片，利用光度150 Lux以上的光源，在試片與光源的距離是7 cm以內的條件下進行測量。
試片的厚度可以是2mm，2mm的試片在通過照片、視頻等確認時可以看到清楚的相同沉積面。試片厚度可以是1mm，1mm 厚度的試片在通過肉眼確認時可以看到清楚的相同沉積面。透光度會根據厚度、光源、試片與光源的距離而不同，厚度相同時可以考慮相對值。
根據一實施方式，所述層壓面可以包括曲面。
根據一實施方式，所述多個層的相同面會包括尺寸偏差在±10%平均值的晶粒。所述晶粒大小可以是晶粒的平均直徑。從所述第一面110趨向作為所述第二面120層壓的層壓面，晶粒大小逐漸變大或相似。
根據一實施方式，所述多個層的相同面會包括尺寸偏差在±10%平均值的晶粒，根據一實施方式，所述第一面110的晶粒大小可以小於第二面120的晶粒大小。
各層是通過相同的沉積過程形成，各層的面包括尺寸偏差在±10%平均值的晶粒。
圖3是根據本發明一實施例的第一面及第二面的晶粒大小的示例截面圖。
參照圖3，所述第一面110的晶粒大小是通過化學氣相沉積法來沉積原料，在部件的材料開始生長時相對較小、稠密地沉積，隨著沉積的進行，即趨向第二面120，SiC的晶粒大小逐漸變大。由此，所述部件100可以是多個層壓面反復形成，相同的層壓面的晶粒大小相同。
根據一實施方式，所述第一面110與第二面120的SiC晶粒大小不同，並且對於等離子體的蝕刻傾向不同。半導體製造裝置，例如，幹法蝕刻裝置的反應腔室內蝕刻發生在晶圓周圍的第一面110，第一面110的SiC的晶粒大小小且稠密，並且第一面110的晶粒大小小於第二面120，由此可以降低等離子體的蝕刻率。即晶粒大小越小耐等離子體性越大，晶粒大小越大耐等離子體性越小。
根據一實施方式，所述半導體製造裝置用部件可以是邊緣環，所述第一面包括階梯差，是晶圓安裝面。所述邊緣環在半導體製造裝置的反應腔室固定晶圓，同時防止等離子體擴散，使所述等離子體集中在進行蝕刻工藝的晶圓周圍。使所述邊緣環的晶粒大小小的第一面110暴露至等離子體，可以降低等離子體對邊緣環的蝕刻率。由此，可以延長半導體製造裝置用部件的使用壽命、節約半導體製造裝置用部件的替換費用、減少因半導體製造裝置用部件的蝕刻工藝中斷并提高所述蝕刻工藝的生產效率。
根據一實施方式，所述半導體製造裝置用部件除了邊緣環之外還可以是電極。所述電極是在等離子體蝕刻裝置內使用，配置有多個孔，從而在將從外部供應至等離子體蝕刻裝置內部的蝕刻氣體均勻分散后供應至等離子體蝕刻裝置內部。在電極的下側，所供應的蝕刻氣體被等離子體化，從而對基板的特定薄膜進行蝕刻。由此，電極的底面接觸等離子體，因此使用本發明一實施例的電極時，可以降低等離子體對電極的蝕刻率，延長電極的使用壽命。
所述部件可以是耐等離子體性材料SiC或B4C，根據一實施方式，所述半導體製造裝置用部件除了邊緣環和電極之外，還可以是各種基座等包括SiC或B4C的部件，用於形成適用於暴露至等離子體環境的半導體製造用乾法蝕刻裝置的多種部件。所述部件可以是沉積層的邊界不暴露至等離子體的部件。
本發明的半導體製造裝置用部件的製造方法包括以下步驟：準備基材；形成包括SiC或B4C并圍繞所述基材的沉積層；加工所述沉積層；以及去除基材以獲得至少一個包括SiC或B4C的半導體製造裝置用部件。
根據本發明一實施例的半導體製造裝置用部件的製造方法中，在半導體製造裝置用部件的製造工序中，可以省略一部分現有加工工序，由此可以提高加工性，最終降低半導體產品的生產成本。另外，由於能夠通過單一工序獲得至少一個半導體製造裝置用部件，因此能夠縮短製造工序，提高半導體製造裝置用部件的生產效率。
圖4至圖7是根據本發明一實施例的半導體製造裝置用部件的製造過程的模擬圖。參照圖4至圖7，根據本發明一實施例的半導體製造裝置用部件的製造過程包括以下步驟：準備基材 （圖4）；形成沉積層 （圖5）；加工沉積層（圖6），以及獲得部件（圖7）。
參照圖4，準備所述基材的步驟是準備基材200的步驟。
根據一實施方式，所述基材200可以包括碳基材料。 所述基材200可以包括例如石墨、炭黑等。對於基材而言，只要是可以在表面均勻地層壓SiC或B4C等沉積材料的碳基材料即可，沒有特別限定。 優選為可以與SiC或B4C等材料的沉積層輕鬆分離的材料。
根據一實施方式，所述基材200的形狀沒有特別限制，只要能夠在上部和下部均勻地形成SiC或B4C等沉積材料的沉積層即可。然而，考慮到可以沉積SiC或B4C等沉積材料的沉積腔室的結構，可以將基材形成為環形以在基材上形成均勻的SiC或B4C等沉積材料的沉積層。
參照圖5，形成所述沉積層的步驟是使得SiC或B4C沉積層100a包裹基材200的步驟。不僅所述基材200的上部及下部，在側面也形成均勻的SiC或B4C沉積層。
根據一實施方式，當所述沉積層100a是SiC時，原料氣體是使用包括從由CH
3SiCl
3、(CH
3)
2SiCl
2、(CH
3)
3SiCl、(CH
3)
4Si及CH
3SiHCl
2組成的群組中選擇的至少任一種的氣體，或者是使用在SiCl
4中包括從由CH
4、C
3H
8、C
6H
14、C
7H
8及CCl
4組成的群組中選擇的至少任一種的氣體；當所述沉積層100a是B4C時，原料氣體可以包括從由BCl
3、B
2H
6、BF
3、CH
4、C
2H
6及C
3H
8組成的群組中選擇的至少任一種。
根據一實施方式，形成所述沉積層的步驟是在沉積溫度1000 ℃至1900 ℃、成膜速度20 μm/h至 400 μm/h下進行沉積。
根據一實施方式，當沉積層形成步驟的溫度低於1000°C時，會因溫度太低而包含非晶相，使得耐等離子體特性迅速降低，沉積層形成速度慢而降低生產效率。當沉積層形成步驟的溫度高於1900℃時，可能會出現沉積層剝離等沉積質量問題。當成膜速度小於20μm/小時時，則會因成膜速度變慢出現生產效率問題；當成膜速度超過400μm/小時時，由於速度過快會在基材與成膜層之間產生氣孔等，無法均勻成膜。
根據一實施方式，所述沉積層是通過化學氣相沉積（CVD）從與基材接觸的第一面生長到作為待處理面的第二面。所述第一面與所述第二面與圖1所示的根據本發明一實施例的半導體製造裝置用部件100的截面圖中的第一面110和第二面120相同。由於 SiC 或 B4C沉積層是通過化學氣相沉積形成，因此可以具有沒有氣孔的均勻表面。SiC和B4C材料在化學性能方面具有優異的強度和耐腐蝕性，並且在製造方面具有優異的表面均勻性，對等離子體的蝕刻速率較低。
參照圖6，所述沉積層100a的加工步驟是為了從圍繞基材200的SiC或B4C沉積層100a輕鬆獲得半導體製造裝置用部件，可以加工成部件形狀。
參照圖7，所述獲取部件的步驟是去除所述基材200，獲取至少一個包括SiC或B4C的半導體製造裝置用部件100。圍繞基材的SiC或B4C沉積層被加工后，可以輕鬆分離基材與半導體製造裝置用部件。
根據一實施方式，當所述基材200被去除時，由於基材的一面形成為對應於部件的形狀，因此與基材接觸層壓在基材上的SiC或B4C面變成部件的一面，因此可以省去改變形狀的加工工序，縮短部件的整個加工工藝數量。也就是說，由於相應面的形狀是在基材上的沉積過程中確定，因此不需要通過額外的處理來改變形狀。
根據一實施方式，所述第一面的耐等離子體性可以大於第二面的耐等離子體性。所述第一面和第二面在SiC或B4C的耐等離子體性上存在差異，該差異使得等離子的蝕刻傾向不同。因此，在存在等離子體的苛刻條件下的半導體製造裝置，例如在干法蝕刻裝置的反應腔室中進行蝕刻處理的晶圓周圍的第一面，具有比第二面更大的耐等離子體性，因此可以延長半導體製造裝置用部件的使用壽命。
根據一實施方式，所述第一面可以是暴露至等離子體的傾斜面，第二面可以是基底面。所述暴露至等離子體的傾斜面是在半導體製造裝置中暴露至等離子體的面，可以在晶圓安裝面的附近。所述基底面可以是在通過化學氣相沉積（CVD）生長SiC或B4C之後進行加工的面。
所述第一面可以是CVD基材面，所述第二表面可以是CVD生長面，所述部件可以從第一面通過CVD生長形成。
所述層壓面中相同面的晶粒的晶粒大小是平均值的±10％以內。
根據一實施方式，所述第一面的晶粒大小可以小於第二面的晶粒大小。第一面的晶粒大小和第二面的晶粒大小與參照圖2描述的相同。隨著 SiC 或 B4C 開始生長，所述第一面的晶粒大小相對較小且緻密沉積，並且隨著沉積的進行，即隨著趨向第二面，SiC或B4C的晶粒大小逐漸變大。所述第一面和第二面的SiC或B4C的晶粒大小不同，對等離子體的蝕刻傾向也不同。半導體製造裝置，例如，幹法蝕刻裝置的反應腔室內蝕刻發生在晶圓周圍的第一面，第一面的SiC或B4C的晶粒大小小且稠密，並且第一面的晶粒大小小於第二面，由此可以降低等離子體的蝕刻率。即晶粒大小越小耐等離子體性越大，晶粒大小越大耐等離子體性越小。
根據一實施方式，所述晶粒大小是在X射線衍射分析中，以優先生長峰值的半峰全寬（FWHM）為基準，通過謝樂公式（Scherrer equation）進行測量。
所述半峰全寬是指X射線衍射分析中顯示的優先生長峰值的一半幅度，所述謝樂公式（Scherrer equation）是公式1中的公式。
[公式1]
謝樂公式（Scherrer equation）：晶粒大小（nm） = 0.9 x （λ/ （B x cosθ））。
其中，λ是X射線衍射分析的測量波長，B是優先生長峰值的半峰全寬（rad），θ是優先生長峰值的角度（angle）值（rad）。
根據一實施方式，所述基材可以具有上下對稱的形狀，並且至少一個包括SiC或B4C的半導體製造裝置用部件可以具有相同的形狀。基材是上下對稱形狀，並且可以在加工圍繞基材的SiC或B4C沉積層之後形成至少一個包括SiC或B4C的半導體製造裝置用部件。
根據一實施方式，在所述半導體製造裝置用部件中，去除基材而暴露的面可以不被處理。去除所述基材而暴露的面的晶粒大小小，因此具有優異的耐等離子體性，因此可以不經處理進行使用。
根據一實施方式，所述加工沉積層的步驟可以是對沉積層中不與所述基材接觸的面進行加工。 由於所述沉積層中不與所述基材接觸的面的晶粒大小較大，因此其耐等離子體性相比晶粒尺寸小的面稍低，可以對其進行加工。
根據一實施方式，所述半導體製造裝置用部件是邊緣環，所述基材可以在上面和下面包括階梯差，所述半導體製造裝置用部件是邊緣環，並且所述第一面包括階梯差，可以是晶圓安裝面。
所述半導體製造裝置用部件除了邊緣環之外，還可以是各種電極與基座等包括SiC或B4C的部件，用來形成適用於暴露至等離子體環境的半導體製造用乾法蝕刻裝置的各部件。
圖8至圖11是根據本發明另一實施例的半導體製造裝置用部件的製造過程的模擬圖。參照圖8至圖11，本發明的半導體製造裝置用部件也可以使用非對稱基材以同樣的方式製造。是使用與圖 4至圖7中所述相同的方式，但由於基材不是如圖4至圖7所示位於兩個部件之間，因此無法以基材為中心從兩側獲得部件，但通過去除基材，將無形狀加工面直接作為暴露至等離子體的傾斜面進行使用，可以獲得相同的優點。
綜上，通過有限的附圖說明了實施例，本領域普通技術人員能夠基於所述記載進行多種更改與變形。如果所說明的技術按照不同的順序執行，和/或如果所說明的構成要素按照不同的形態進行結合或組合，或者由其他構成要素或者等同物置換或代替，也能得到適當的結果。因此，其他體現方式，其他實施例以及權利要求書及其等同內容範圍都應被解釋為包括在本發明中。
100:部件
110:第一面
120：第二面
130,130',130'':多個層壓邊界
200:基材
圖1是根據本發明一實施例的半導體製造裝置用部件的截面圖。
圖2是根據本發明一實施例的半導體製造裝置用部件的層壓面的示例截面圖。
圖3是根據本發明一實施例的第一面及第二面的晶粒大小的示例截面圖。
圖4至圖7是根據本發明一實施例的半導體製造裝置用部件的製造過程的模擬圖。
圖8至圖11是根據本發明另一實施例的半導體製造裝置用部件的製造過程的模擬圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:部件
110:第一面
120:第二面
Claims (20)
- 一種半導體製造裝置用部件，其特征在於， 所述部件的截面包括多層的階梯差， 所述多層包括暴露至等離子體的第一面與安裝至所述半導體製造裝置的第二面。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述第一面是相同層壓面。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述第一面的耐等離子體性大於所述第二面的耐等離子體性， 並且包括層壓面，所述層壓面是截面沿著所述第一面層壓形成。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述多層的相同面包括尺寸偏差在±10 %平均值的晶粒。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述第一面是暴露至等離子體的傾斜面，所述第二面是基底面。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述第一面是CVD基材面，所述第二面是CVD生長面。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述部件是從所述第一面通過CVD生長形成。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述多層的相同面的晶粒大小在±10 %晶粒大小平均值以內。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述第一面的晶粒大小小於第二面的晶粒大小。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述半導體製造裝置用部件是邊緣環， 所述第一面包括階梯差，是晶圓安裝面。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述部件是耐等離子體性材料，是SiC或B4C材料。
- 如請求項1之半導體製造裝置用部件，其特征在於， 所述部件是沉積層的邊界不會暴露至等離子體的部件。
- 一種半導體製造裝置用部件的製造方法，其特征在於， 包括以下步驟： 準備基材； 形成包括SiC或B4C并圍繞所述基材的沉積層； 加工所述沉積層；以及 去除所述基材，獲得至少一個包括SiC或B4C的半導體製造裝置用部件。
- 如請求項13之半導體製造裝置用部件的製造方法，其特征在於， 所述基材包括碳基材料。
- 如請求項13之半導體製造裝置用部件的製造方法，其特征在於， 所述沉積層是從接觸所述基材的第一面開始向作為待加工面的所述第二面CVD生長形成。
- 如請求項15之半導體製造裝置用部件的製造方法，其特征在於， 所述第一面的耐等離子體性大於第二面的耐等離子體性。
- 如請求項15之半導體製造裝置用部件的製造方法，其特征在於， 所述第一面是暴露至等離子體的傾斜面，所述第二面是基底面。
- 如請求項15之半導體製造裝置用部件的製造方法，其特征在於， 所述第一面的晶粒大小小於第二面的晶粒大小。
- 如請求項13之半導體製造裝置用部件的製造方法，其特征在於， 所述基材是上下對稱形狀，所述至少一個包括SiC或B4C的半導體製造裝置用部件是相同形狀。
- 如請求項13之半導體製造裝置用部件的製造方法，其特征在於， 所述半導體製造裝置用部件是邊緣環， 所述基材在上面與下麵包括階梯差。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111124934A TW202403918A (zh) | 2022-07-04 | 2022-07-04 | 半導體製造裝置用部件及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111124934A TW202403918A (zh) | 2022-07-04 | 2022-07-04 | 半導體製造裝置用部件及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202403918A true TW202403918A (zh) | 2024-01-16 |
Family
ID=90457521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111124934A TW202403918A (zh) | 2022-07-04 | 2022-07-04 | 半導體製造裝置用部件及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW202403918A (zh) |
-
2022
- 2022-07-04 TW TW111124934A patent/TW202403918A/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5216794B2 (ja) | エピタキシャル被覆されたシリコンウェハの製造方法 | |
| WO2013021947A1 (ja) | エピタキシャルウェハの製造装置及び製造方法 | |
| JP5026794B2 (ja) | 化学蒸着によって形成される自立型炭化ケイ素製品及びそれらを製造するための方法 | |
| CN112708865B (zh) | 用于改善薄膜均匀性的镀膜设备 | |
| TW201838025A (zh) | 具覆蓋層間邊界線之沉積層的半導體製造用部件 | |
| JP5029340B2 (ja) | エピタキシャル成長方法 | |
| JP2011018772A (ja) | 炭化珪素単結晶成膜装置用サセプタ | |
| JPH03146672A (ja) | Ｃｖｄ用サセプター | |
| JP7163756B2 (ja) | 積層体、積層体の製造方法および炭化珪素多結晶基板の製造方法 | |
| TW201837233A (zh) | 半導體製造用部件、包括複合體塗層的半導體製造用部件及其製造方法 | |
| TW202040726A (zh) | 碳化矽邊緣環 | |
| WO2019043865A1 (ja) | サセプタ、エピタキシャル成長装置、エピタキシャルシリコンウェーハの製造方法、ならびにエピタキシャルシリコンウェーハ | |
| KR20150044695A (ko) | 플라즈마 처리장치의 실리콘 카바이드 구조물 및 그 제조방법 | |
| TW202403918A (zh) | 半導體製造裝置用部件及其製造方法 | |
| KR102578550B1 (ko) | 반도체 제조장치용 부품 및 그의 제조방법 | |
| JP4068817B2 (ja) | ダイヤモンド膜の製造方法及びダイヤモンド膜 | |
| JP7273267B2 (ja) | 炭化ケイ素多結晶基板の製造方法 | |
| JP7220844B2 (ja) | ＳｉＣ多結晶基板の製造方法 | |
| CN109562948B (zh) | SiC材料及SiC复合材料 | |
| KR20010070195A (ko) | 리쏘그라피용 다이아몬드막의 제조방법 | |
| JP2021095584A (ja) | 炭化ケイ素多結晶基板の製造方法 | |
| JP2009302572A (ja) | プラズマ処理装置 | |
| JP2009004424A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4517363B2 (ja) | プラズマエッチング用シリコン電極板 | |
| TW202039915A (zh) | 用於mocvd的基片以及在基片上生長緩衝層的方法 |