JP7285955B2 - ＳｉＣエッジリング - Google Patents

ＳｉＣエッジリング Download PDF

Info

Publication number
JP7285955B2
JP7285955B2 JP2021559357A JP2021559357A JP7285955B2 JP 7285955 B2 JP7285955 B2 JP 7285955B2 JP 2021559357 A JP2021559357 A JP 2021559357A JP 2021559357 A JP2021559357 A JP 2021559357A JP 7285955 B2 JP7285955 B2 JP 7285955B2
Authority
JP
Japan
Prior art keywords
deposition
edge ring
sic
present
sic edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021559357A
Other languages
English (en)
Other versions
JP2022529316A (ja
Inventor
キョンジュン キム
Original Assignee
トカイ カーボン コリア カンパニー，リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トカイ カーボン コリア カンパニー，リミティド filed Critical トカイ カーボン コリア カンパニー，リミティド
Publication of JP2022529316A publication Critical patent/JP2022529316A/ja
Application granted granted Critical
Publication of JP7285955B2 publication Critical patent/JP7285955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体製造工程で用いられる半導体製造用部品の１つであるエッジリングに関し、より詳しくは、プラズマを用いた乾式エッチング装置の損傷されたエッジリングを再生し、再び半導体製造工程で利用できるように形成されたＳｉＣエッジリングに関する。
一般に、半導体製造工程で用いられるプラズマ処理方式は、乾式エッチング工程の１つとして、ガスを用いて対象をエッチングする方法である。これは、エッチングガスを反応容器内に注入してイオン化させてからウェハーの表面で加速させ、ウェハーの表面を物理的かつ化学的に除去する工程に基づく。この方法は、エッチングの調整が容易であり、生産性が高く、数十ｎｍレベルの微細パターンを形成できることで幅広く用いられている。
プラズマ処理方式の均一なエッチングのために考慮しなければならない変数の１つとして、被対象物の表面への均等な高周波を適用することにある。均等な高周波の適用は、実際なエッチング工程において、ウェハー表面の全体に対する均一なエネルギー分布を形成可能にする必須要素である。これは、高周波の出力調整だけでは達成されず、高周波電極としてのステージとアノードの形態及び実質的にウェハーを固定させる機能を果たすエッジリングなどにより大きく左右される。
前記エッジリングは、プラズマが存在する苛酷な条件のプラズマ処理装置の反応チャンバ内でプラズマの拡散を防止し、エッチング処理が行われるウェハー周辺にプラズマが限定されるようにする役割を果たす。従って、エッジリングは常にプラズマに露出され、プラズマのうちカチオン性によってその表面がエッチングされる。従って、適切な周期にエッジリングの交替が行われない場合、そのエッジリングのエッチングによるエッチングの副産物量が反応チャンバ内で増加してエッチング工程の精密度が低下し、製品の品質が低下するという問題がある。そのため、エッジリングは、一定の周期ごとにエッチングされた損傷製品を交替しなければならず、交替された前記エッジリングはそのまま全量廃棄処分されている。
本発明の一側面によれば、上述した問題を解決するためのもので、本発明の目的は、一例として、交替されたエッジリングのような半導体製造用部品の廃棄で発生する産業廃棄物を減らすことで環境保全に寄与し、最終的な半導体製品の生産コストを減らすことができる、再生された半導体製造用部品であるエッジリングを提供することにある。
また、本発明の一側面は、最大限の不要な工程を省略して単純化し、半導体製造用部品であるエッジリングの再生工程で消耗されるコストを最小化する方法を提供することにある。
また、本発明の一側面は、エッジリングの蒸着形成過程で効果的な方式を用いて複数のＳｉＣ層を積層し、異常組織の継続的な成長を防止した層間の境界においても品質が均質して剥離などの現像が発生せず、気孔や亀裂の発生の恐れのない複数層が積層されたＳｉＣエッジリングを提供することにある。しかし、本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されない他の課題は、下記の記載によって当技術分野の通常の知識を有する者明確に理解できるものである。
本発明のＳｉＣエッジリングは、プラズマ損傷部分及び非損傷部分を有するＳｉＣを含む第１蒸着部と、前記第１蒸着部上に形成されたＳｉＣを含む第２蒸着部とを含み、前記第１蒸着部の損傷部分と前記第２蒸着部との間の境界は非平坦面を含む。
本発明の一実施形態によると、前記非平坦面は、プラズマエッチングにより形成されたものであり得る。
本発明の一実施形態によると、前記非平坦面のうち、プラズマに露出して損傷される前の同じ高さであった部分から形成された非平坦面の最高点と最低点の高さの差は０．５ｍｍ～３ｍｍであり得る。
本発明の一実施形態によると、前記非平坦面の表面の粗さは０．１μｍ～２．５μｍであり得る。
本発明の一実施形態によると、前記第１蒸着部と前記第２蒸着部の透過度は相異なってもよい。
本発明の一実施形態によると、前記第１蒸着部は、グラファイト、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ、ＣＶＤ ＳｉＣ、ＴａＣ及びＹａＣからなる群より選択される少なくとも１つを含むことができる。
本発明の一実施形態によると、第１蒸着部及び第２蒸着部の透過度の差は、前記第２蒸着部内の複数の積層された層間の透過度の差よりも大きくてもよい。
本発明の一実施形態によると、前記第１蒸着部は複数の積層された層を含み、前記第１蒸着部の複数の積層された層の層間の境界では、透過度が次第に変化することができる。
本発明の一実施形態によると、前記第２蒸着部上に形成された第３蒸着部をさらに含み、前記第２蒸着部と前記第３蒸着部との間の境界面は非平坦面を含むことができる。
前記第１蒸着部、前記第２蒸着部、及び第３蒸着部の透過度はそれぞれ相異なり、前記第２蒸着部上に形成された第３蒸着部をさらに含み、前記再生したＳｉＣエッジリングの断面において、前記第１蒸着部と前記第２蒸着部との間の境界線と、前記第２蒸着部と前記第３蒸着部との間の境界線は互いに平行をなしている区間を含むことができる。
本発明の一実施形態によると、前記第１蒸着部は、分離された少なくとも２つの構造体を含むことができる。
本発明の一実施形態によると、前記第２蒸着部は、分離された少なくとも２つの構造体を含むことができる。
本発明の一実施形態によると、前記分離された少なくとも２つの構造体は同じ透過度を有することができる。
本発明の一実施形態によると、前記第１蒸着部は分離されていない１つの構造体を形成し、前記第１蒸着部の断面は、前記ＳｉＣエッジリングの外側面から内側面に至るまで第１領域ないし第３領域を含み、前記第１領域の平均厚さｔ１、前記第２領域の平均厚さｔ２、及び前記第３領域の平均厚さｔ３は、ｔ１＞ｔ３＞ｔ２であってもよい。
本発明の一実施形態によると、前記第２蒸着部の平均厚さは０．５ｍｍ～３ｍｍの厚さであってもよい。
本発明の一実施形態によると、前記非平坦面は、前記第２蒸着部が形成される前表面加工処理が行われてもよい。
本発明の一実施形態に係るＳｉＣエッジリングは、不要な過程を省略して効率的な方法で半導体製造用再生部品の１つであるエッジリングの再生を可能にする。これにより、従来におけるプラズマによりエッチングされて交替されてから廃棄された半導体製造用部品の１つであるＳｉＣエッジリングを廃棄することなく、蒸着部を形成することで新しい部品に再生してリサイクルできる効果がある。
本発明の他の一実施形態に係るＳｉＣエッジリングは、交替後に廃棄される部品に新しい蒸着部を形成することで、相対的に少ないコストで新しい製品に交替するものと等しいいか、それ以上の工程生産の効率を実現することができる。
究極的に本発明の実施形態は、最終的に半導体製品の生産コストを節減させ、産業廃棄物の量産を減らすことのできる効果がある。
半導体生産工程のプラズマ処理装置で用いられるＳｉＣエッジリングの斜視図である。 半導体生産工程のプラズマ処理装置でウェハーが半導体製造用部品の１つであるＳｉＣエッジリングに装着された構造を示す断面図である。 本発明の一実施形態に係るプラズマ損傷部分及び非損傷部分を有するＳｉＣエッジリングの第１蒸着部の概略的な構造を示した断面図である。 本発明の一実施形態に係るＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成され、第２蒸着部上に第３蒸着部が複数層形成された概略的な構造を示した断面図である。 本発明の他の一実施形態に係るＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成され、第２蒸着部上に第３蒸着部が複数層形成された概略的な構造を示した断面図である。 本発明の他の一実施形態に係るＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成され、第２蒸着部上に第３蒸着部が複数層形成された概略的な構造を示した断面図である。 本発明の一実施形態により、ＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成される過程を概略的に示した断面工程図である。 本発明の一実施形態により、マスキングするステップを含んでＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成される過程を概略的に示した断面工程図である。 本発明の他の一実施形態により、ＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成される過程を概略的に示した断面工程図である。 本発明の他の一実施形態により、マスキングするステップを含んでＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成される過程を概略的に示した断面工程図である。
以下、添付の図面を参照して実施形態を詳細に説明する。下記で説明する実施形態には多様な変更が加えられることができ、特許出願の権利範囲がこの実施形態により制限されたり限定されたりすることはない。実施形態に対するすべての変更、均等物ないし代替物が権利範囲に含まれるものとして理解されなければならない。
実施形態において用いる用語は、単に特定の実施形態を説明するために用いられるものであって、本発明を限定しようとする意図はない。単数の表現は、文脈上、明白に異なる意味をもたない限り複数の表現を含む。本明細書において、「含む」又は「有する」等の用語は明細書上に記載した特徴、数字、ステップ、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを示すものであって、一つ又はそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品、又はこれらを組み合わせたものなどの存在又は付加の可能性を予め排除しないものとして理解しなければならない。
異なるように定義がされない限り、技術的であるか又は科学的な用語を含むここで用いる全ての用語は、本実施形態が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同じ意味を有する。一般的に用いられる予め定義された用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈すべきであって、本明細書で明白に定義しない限り、理想的又は過度に形式的な意味として解釈されることはない。
また、図面を参照して説明する際に、図面符号に拘わらず同じ構成要素は同じ参照符号を付与し、これに対する重複する説明は省略する。実施形態の説明において関連する公知技術に対する具体的な説明が本発明の要旨を不要に曖昧にすると判断される場合、その詳細な説明は省略する。
図１は、半導体生産工程のプラズマ処理装置で用いられるＳｉＣエッジリングの斜視図である。
図１には、半導体生産工程のプラズマ処理装置で用いられる半導体製造用部品の１つであるＳｉＣエッジリングの工程装置製品による様々な構造の一形態１００が図示されている。前記エッジリングの断面は、上段面と安着面の段差のある構造を有し、その段差間を結ぶ段差面を含んでいる構造を有する。前記エッジリングの他の一例として、段差間を結ぶ面は垂直構造で形成されてもよい。前記安着面は被処理物の安着面を意味し、被処理物は一例としてウェハーであってもよい。
図２は、半導体生産工程のプラズマ処理装置でウェハー１０が半導体製造用部品の１つであるＳｉＣエッジリング１００に装着された構造を示す断面図である。
ここで、前記ウェハーは、工程装置の構造により前記エッジリングの安着面１０４全体又は一部にかけて装着されてもよい。その後、装着されたウェハーとエッジリングは、プラズマ処理装置のチャンバ内でプラズマに露出してエッチングされる。ここで、外部のプラズマに露出される部分はエッチングが行われるが、特に、エッジリングの場合、上段面１０２、段差面１０６と安着面１０４のうちウェハーによって覆われていない部分に集中的にエッチングが行われる。従って、前記エッジリングのようなプラズマ処理装置内のプラズマに露出されている半導体製造用部品は損傷し、周期的な交替を要することになる。本発明は、このように周期的に交替されてから廃棄の対象となった半導体製造用部品のうち、エッジリングに新しい蒸着部を形成し、少ないコストで新しい製品を購入するものと同じ効果を発揮することを一目的とする。
図３は、本発明の一実施形態に係るプラズマ損傷部分及び非損傷部分を有するＳｉＣエッジリングの第１蒸着部１１０の概略的な構造を示した断面図である。図３を参照すると、ＳｉＣエッジリングの上段面、段差面、安着面のうちウェハーにより覆われていない部分に損傷部分１１２が形成されていることが確認される。図３に示すように、場合に応じて、ＳｉＣエッジリングの外側面１１６及び内側面１１８は非損傷部分を含む。
本発明において、図３に示すように、ＳｉＣエッジリングの前記第１蒸着部を便宜により損傷部分の形成された上段面を含む第１領域（Ｉ区間）と、安着面のうち損傷部分を含む第２領域（ＩＩ区間）、及び安着面のうち非損傷部分を含む第３領域（ＩＩＩ区間）に分離して称する。
本発明のＳｉＣエッジリングは、プラズマ損傷部分及び非損傷部分を有するＳｉＣを含む第１蒸着部と、前記第１蒸着部上に形成されたＳｉＣを含む第２蒸着部とを含み、前記第１蒸着部の損傷部分と前記第２蒸着部との間の境界は非平坦面を含む。
本発明の一側面に係る第１蒸着部は、化学的気相蒸着法に基づいてエッジリングで最初製造された構造体の一部であってもよい。本発明の一側面に係る第１蒸着部は、プラズマによりエッチングされた損傷部分とプラズマによりエッチングされずに最初の形態と加工面を保持する非損傷部分を共に含んでもよい。
一方、本発明の一側面に係る第１蒸着部は、最初製造されたエッジリング上に再生を目的とする蒸着層が積層され、底面から加工して規格化される過程において、最初製造されたエッジリング構造体は全て加工されて消え、再生を目的に積層された蒸着層が第１蒸着部に含まれてもよい。即ち、本発明の第１蒸着部は、最初プラズマによりエッチングされたエッジリング上に蒸着された層の一部を含むものである。
前記第１蒸着部上に第２蒸着部が形成されてもよい。本発明の一側面に係る第２蒸着部は、第１蒸着部がプラズマ処理装置でプラズマによりエッチングされた損傷部分と非損傷部分上にそのまま積層形成されることができる。
ここで、第１蒸着部の損傷部分と前記第２蒸着部との間の境界は非平坦面を含んでもよい。本発明で意味する非平坦面とは、プラズマによりエッジリングが損傷して表面が不規則にエッチングされた面を意味する。前記非平坦面は、デコボコした凹凸の形成された表面であってもよく、最初規格化された構造体で一部の破片が剥がれて形成された表面であってもよい。本発明の非平坦面は、最初に製造されたエッジリング製品に比べて、プラズマ処理装置で用いられ、プラズマによりエッチングされて不均一になった全ての側面を全部含むエッジリング表面を称える用語として使われた。
一方、本発明の一側面において、前記第１蒸着部、前記第２蒸着部又はこの両方はＳｉＣを含んでもよく、追加的に、ＴａＣ、炭化水素を含む他の成分をさらに含んでもよい。前記炭化水素は、ＣｘＨｙの化学式を有するもので、ｘが１以上、ｙが２以上の整数であるものを用いてもよい。また、前記エッジリングは、炭化シリコン基板にシリコン層がコーティングされた構造であってもよい。
また、前記第１蒸着部及び前記第２蒸着部は、生産されるウェハーと同じ成分を含んでもよい。前記再生部が製造するウェハーと全く異なる成分を有する場合、プラズマにより前記半導体製造装置の部品が損傷するとき、その成分が外部に流出されてウェハーを汚すためである。ＳｉＣエッジリングの第１蒸着部と第２蒸着部の構成元素及び成分分布は同一であってもよく、異なってもよい。即ち、前記非生成部、前記再生部又は両方はＳｉＣだけではなく、ＴａＣ、炭化水素などの追加的な成分を含むことで、屈曲強度が極めて高くなり、プラズマに対するより高い耐食性を確保することができる。
本発明の一実施形態によれば、前記非平坦面は、プラズマエッチングにより形成されたものであってもよい。
本発明の一実施形態によれば、前記非平坦面のうち、プラズマに露出して損傷される前に、同じ高さであった部分から形成された非平坦面の最高点と最低点の高さの差（図３のｈ）は、０．０１ｍｍ～３ｍｍ（実質的に、３ｍｍ以下）であってもよい。一例として、前記高さの差は、０．５ｍｍ～３ｍｍであってもよい。
本発明の一実施形態によれば、前記非平坦面の表面の粗さは、０．１μｍ～２．５μｍであってもよい。
一例として、前記非平坦面は、プラズマにより表面がエッチングされた直後の表面の粗さが０．０５μｍ～０．３μｍであってもよい。また、他の一例として、前記非平坦面は、プラズマにより表面がエッチングされてから損傷された表面の一部を加工することで、表面の粗さが０．１μｍ～２．５μｍであるレベルに形成したものであってもよい。
一例によれば、別途の加工ステップを含まなくても前記第１蒸着部の表面の粗さ値が０．１μｍ～２．５μｍレベルで形成されるとき、第２蒸着部は、第１蒸着部の表層上に均質の蒸着層を形成することができる。
本発明の一実施形態によれば、前記第１蒸着部と前記第２蒸着部の透過度は相異なってもよい。
本発明で意味する透過度は、物質層を光が通過する程度であって、物質層を通過した光の強度を物質層に対する入射光の強度に割った値である。透過度は様々な方法で測定されるが、３ｍｍの厚さで試験片を製造し、光度１５０Ｌｕｘ以上の光源を用いて試験片と光源との距離が７ｃｍ以内で測定したものである。厚さや光源、試験片と光源との距離に応じて透過度は変わるため、透過度は同じ厚さである場合の相対値として考慮される。従って、透過度は、物質の固有な特徴に該当し、同じ成分及び組成を有する素材であっても、その結晶構造や像に応じて互いに異なる透過度を有することがある。
本発明の一側面で提供するＳｉＣエッジリングの第１蒸着部と第２蒸着部は、含んでいる成分が互いに同一であっても、それぞれの透過度が異なってもよい。
図４は、本発明の一実施形態に係るＳｉＣエッジリングの第１蒸着部１１０上に第２蒸着部２１０が形成され、第２蒸着部上に複数層の第３蒸着部２２０，２３０が形成された概略的な構造を示した断面図である。
図４に示すように、第３蒸着部は複数層形成されてもよい。即ち、本発明の一側面によれば、第２蒸着部上に第１の第３蒸着部２２０が形成され、第１の第３蒸着部上に第２の第３蒸着部２３０が形成されてもよい。ここで、第１の第３蒸着部が形成されてエッジリングで規格化された後、規格化されたエッジリングがプラズマ処理装置で使用されることができる。ここで、第１の第３蒸着部の一部の表面はエッチングされ、損傷部分が形成された第１の第３蒸着部上に第２の第３蒸着部が形成され、本発明の一側面で提供する複数層の第３蒸着部を含むＳｉＣエッジリングが確保される。
本発明の一実施形態によれば、前記第１蒸着部は、グラファイト、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ、ＣＶＤ ＳｉＣ、ＴａＣ及びＹａＣからなる群より選択される少なくとも１つを含んでもよい。
本発明の一側面によれば、前記第１蒸着部（非生成部）の素材は、半導体製造用装備などで用いられる部品に適用可能な素材であれば、その種類は特に限定されない。一例として、母材として利用可能な素材であるグラファイトを含む炭素素材、耐プラズマ特性の優れた様々なＳｉＣ素材、様々なＴａＣ又はＹａＣ素材の１つ以上を含むように形成されてもよい。
本発明の一側面によれば、前記第２蒸着部（再生部）は、耐プラズマ特性が優れるようにＳｉＣ、ＴａＣ又は両方を含んでもよい。
本発明の一実施形態によれば、第１蒸着部及び第２蒸着部の透過度の差は、前記第２蒸着部内の複数の積層された層間の透過度の差よりも大きくてもよい。
本発明の一実施形態によれば、前記第１蒸着部は複数の積層された層を含み、前記第１蒸着部の複数の積層された層の層間の境界において、透過度が次第に変わる。
本発明の一実施形態によると、第１蒸着部を複数の層に形成する場合、積層された第１蒸着部の層間の境界では、透過度が次第に変化する特徴が実現される。
本発明の一実施形態によれば、前記第２蒸着部上に形成された第３蒸着部をさらに含み、前記第２蒸着部と前記第３蒸着部との間の境界面は非平坦面を含んでもよい。
本発明の一側面において、第２蒸着部上に第３蒸着部がさらに形成されてもよい。ここで、第２蒸着部と第３蒸着部との間の境界面は非平坦面を含むが、これは前述したように、第２蒸着部が形成された後、第２蒸着部の一部表面がプラズマによりエッチングされたためである。即ち、本発明の一側面に係るＳｉＣエッジリングは、第１蒸着部上に第２蒸着部が形成されてから規格化されてエッジリングに製造され、プラズマ処理装置で使用されながら第２蒸着部表面の少なくとも一部がエッチングされた後、エッチングされた一部の損傷部分を含む第２蒸着部上に第３蒸着部が形成される。
本発明の一実施形態によれば、前記第１蒸着部、前記第２蒸着部、及び第３蒸着部の透過度はそれぞれ異なってもよい。
第１蒸着部と第２蒸着部との間の透過度が互いに異なるように、第１蒸着部、第２蒸着部、及び第３蒸着部の透過度もそれぞれ異なってもよい。第３蒸着部も、第１蒸着部及び第２蒸着部と構成要素が同じであってもよいが、透過度はそれぞれ異なってもよい。
また、本発明の一実施形態によれば、前記第２蒸着部上に形成された第３蒸着部をさらに含み、前記再生したＳｉＣエッジリングの断面において、前記第１蒸着部と前記第２蒸着部との間の境界線と、前記第２蒸着部と前記第３蒸着部との間の境界線は互いに平行をなす区間を含む。
前記互いに平行をなす区間は、各蒸着部がプラズマにより損傷されていない領域に形成されてもよい。第１蒸着部のうちプラズマにより損傷されていない部分の上には、その境界と平行な上面を形成するように第２蒸着部が形成される。また、第２蒸着部が形成された後プラズマに露出されるとしても、プラズマにより損傷されていない部分の上には、その境界と平行な上面を形成するように第３蒸着部が形成されることができる。
図４に示すように、プラズマからウェハーの表面により覆われるなどの理由で、非損傷部を含むＳｉＣエッジリングの一部表面は平坦面を形成することになる。この部分に積層された第１蒸着部、第２蒸着部、第３蒸着部との間のＳｉＣエッジリングの断面の境界線は互いに平行をなす。従って、本発明の一側面で提供するＳｉＣエッジリングは、前記第１蒸着部と前記第２蒸着部との間の境界線と、前記第２蒸着部と前記第３蒸着部との間の境界線が互いに平行をなす区間を含んでいる。前記第３蒸着部が複数層形成される場合、前記第３蒸着部の複数層間の境界面は互いに平行をなす区間を含んでもよい。
本発明の一側面によれば、前記第１蒸着部と第２蒸着部との間の境界面と、前記第２蒸着部と第３蒸着部との間の境界面、第３蒸着部が複数層形成されている場合、各層間の境界面はそれぞれが平行をなすように形成された部分を含んでもよい。
本発明の一側面によれば、前記ＳｉＣエッジリングに蒸着部を形成した後、プラズマ処理装置で使用するために規格化作業が実行されることができる。本発明で実行される前記規格化作業は、一例として、蒸着部が形成されたＳｉＣエッジリングの底面を加工することである。即ち、本発明の一側面によれば、蒸着部がエッジリング上部で積層されて厚さが厚くなった分、下方から底面を加工することにより、プラズマ処理装置に適用できる製品の大きさに適するように規格化することができる。
この過程で、プラズマにエッチングされたエッジリングは、一例として図３に示されたような損傷したエッジリング（第１蒸着部）１１０の構造を形成することになる。本発明の一側面によれば、このようなエッジリング上に図４に示すように、複数の蒸着部が層を形成して乗せられるのであろう。その次に、底面から一定の厚さだけ加工されて規格化される場合、規格化されたエッジリングには、図５ａ及び図５ｂに示すような断面構造を形成することができる。
図５ａ及び図５ｂは、本発明の他の一実施形態に係るＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成され、第２蒸着部上に第３蒸着部が複数層形成されている概略的な構造を示した断面図である。
本発明の一実施形態によれば、前記第１蒸着部は、分離された少なくとも２つの構造体を含んでもよい。
図５ａには、ＳｉＣエッジリングが底面から一定の厚さだけ加工されることで、第１蒸着部１１０が分離された２つの構造体１１０´に分かれているＳｉＣエッジリングの断面図を示している。
一方、図５ａには、第３蒸着部が２層２２０，２３０から形成されているが、ここで、第３蒸着部の各層は蒸着の厚さが同一である必要はない。本発明の一側面において、底面から加工される程度を考慮し、必要に応じて他の第３蒸着部層２２０より特にさらに厚い第３蒸着部層２３０を形成してもよい。
本発明の一実施形態によれば、前記第２蒸着部２１０は、分離された少なくとも２つの構造体２１０´を含んでもよい。
図５ｂには、ＳｉＣエッジリングが底面から一定の厚さだけ加工されることで、第１蒸着部１１０だけではなく、第２蒸着部２１０までも分離されて２つの構造体に分かれているＳｉＣエッジリングの断面図を示している。
一方、図５ｂには、第３蒸着部が３層２２０，２３０，２４０から形成されているが、ここで、各層の蒸着の厚さは、底面から加工される程度を考慮し、必要に応じて形成してもよい。
本発明の一実施形態によれば、前記分離された少なくとも２つの構造体は同じ透過度を有してもよい。
同じチャンバの同じ蒸着条件で蒸着された構造体は、同じ透過度を形成し得る。即ち、同じ原料ガス炉から同時間形成された蒸着構造体は、光の透過度が同じ特徴を保持する。
図５ａに示す分離された第１蒸着層、図５ｂに示す分離された第１蒸着層、及び第２蒸着層はそれぞれが互いに接続されている１つの構造体で蒸着された後、底面から一定の厚さが加工されて互いに分離された構造体である。従って、前記図５ａに示す分離された第１蒸着層、図５ｂに示す分離された第１蒸着層、及び第２蒸着層は、それぞれ同じ透過度を形成することができる。
本発明の一実施形態によれば、前記第１蒸着部は分離されていない１つの構造体を形成し、前記第１蒸着部の断面は、前記ＳｉＣエッジリングの外側面から内側面に至るまで第１領域ないし第３領域を含み、前記第１領域の平均厚さｔ１、前記第２領域の平均厚さｔ２、及び前記第３領域の平均厚さｔ３は、ｔ１＞ｔ３＞ｔ２である。
図３には、本発明の一実施形態に係るＳｉＣエッジリングの第１領域ないし第３領域が区分されている。ＳｉＣエッジリングの前記第１蒸着部の断面を、便宜により損傷部分が形成された上段面を含む第１領域（Ｉ区間）と、安着面のうち損傷部分を含む第２領域（ＩＩ区間）、及び安着面のうち非損傷部分を含む第３領域（ＩＩＩ区間）に分類して称する。場合に応じて、前記第１領域には上段面と安着面を接続する段差面が含まれてもよい。ここで、本発明の一側面によれば、各領域の平均厚さをｔ１～ｔ３とするとき、ｔ１～ｔ３の関係はｔ１＞ｔ３＞ｔ２であってもよい。
本発明の一実施形態によれば、前記第２蒸着部の平均厚さは０．５ｍｍ～３ｍｍの厚さであってもよい。
一例として、前記第２蒸着部の平均厚さは、０．７ｍｍ～２．５ｍｍであってもよい。
本発明の一側面によれば、前記第２蒸着部を形成する過程において、第２蒸着部を適切な厚さで形成することが重要である。前記再生部が過度に薄く形成する場合、プラズマにより再生部が全てエッチングされ、下層の非生成部の損傷部分が露出されることがある。これは、プラズマ処理方式過程で生産される半導体製品の品質を低下させる直接的な原因となる。また、前記再生部が過度に厚く形成される場合、蒸着されて再生部を形成する原料の無駄遣いにつながり、加工に消費されるコスト及び努力が増加することで、最終的に半導体製品の単価上昇及び生産効率の低下という問題がある。従って、本発明の一側面において、再生部の厚さを適切に制御することが重要な要素となっている。
通常のプラズマ処理装置で交替を要するエッジリングの場合、０．５ｍｍ前後でエッチングが発生するという側面まで考慮したとき、本発明の一側面で様々な試験を通じて確認した前記第２蒸着部の平均厚さは、０．５ｍｍ～３ｍｍの厚さであることが好ましい。
本発明の一実施形態によれば、前記非平坦面は、前記第２蒸着部が形成される前に表面加工処理が行われてもよい。
以下では、本発明の一実施形態で提供するＳｉＣエッジリングの製造方法について説明する。
本発明のＳｉＣエッジリングは、プラズマ損傷部分及び非損傷部分を含むエッジリングを準備するステップと、前記準備されたＳｉＣエッジリングの一部をマスキングするステップと、前記一部がマスキングされたＳｉＣエッジリングに化学的気相蒸着法で再生部を形成するステップと、前記マスキングを除去し、前記再生部が形成されたＳｉＣエッジリングを規格化加工するステップとを含む。ここで説明する再生部は、本発明の第２蒸着部又は第３蒸着部であってもよく、場合に応じて、第１蒸着部もここで説明する再生部に含まれてもよい。
以下で説明するＳｉＣエッジリングの製造方法は、半導体製品を製造するためのプラズマ処理装置でプラズマに露出しエッチングされた後、周期的な交替を要する部品の全てに適用することができる。
図６は、本発明の一実施形態により、ＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成される過程を概略的に示した断面工程図である。
図６に示すように、本発明の一実施形態によれば、マスキングするステップを含むことなく、ＳｉＣエッジリングの第１蒸着部上に直ちに第２蒸着部を形成してもよい。
図７は、本発明の一実施形態により、マスキングするステップを含んでＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成される過程を概略的に示した断面工程図である。
図６及び図７において、本発明の一実施形態により第３蒸着部を形成する前に第２蒸着部が形成される過程を示している。
以下では、図７に示されたＳｉＣエッジリングの断面の構造を介して本発明の一実施形態で提供する第１蒸着部上に第２蒸着部が形成される各ステップについて説明する。
図７（ａ）には、プラズマ損傷部分及び非損傷部分を含むＳｉＣエッジリングを準備するステップが図示されている。
図７（ａ）はＳｉＣエッジリングの一例として、乾式エッチング装置内でプラズマによりエッチングされる損傷部分１１２と、プラズマに露出することなくエッチングされない非損傷部分１１４を含む、損傷したエッジリング（第１蒸着部）１１０の断面が図示されている。図７（ａ）において、プラズマによりエッチングされて損傷部分１１２は、図２に示す損傷前のエッジリングと比較してみると、上段面、段差面、及びウェハーによって覆われていない安着面の一部に形成されてもよい。安着面の残りの一部１１４は、ウェハーによって覆われてプラズマから保護されて非損傷部分を形成する。図７（ｂ）には、前記準備されたＳｉＣエッジリングの一部をマスキング４１０するステップが図示されている。
前記マスキングするステップは、化学的気相蒸着法による蒸着過程において、非損傷部分を含む領域にマスキングを形成してもよい。これは、再生部（第２蒸着部）を形成するステップで蒸着が不要な部分への原料ガスの蒸着を最小化し、蒸着後の加工を最小化するためである。即ち、このようなマスキングするステップは、本発明のＳｉＣエッジリングを製造する工程の効率を向上させるために行われる。
ここで、前記再生部の成分として、加工の難しいＳｉＣ、ＴａＣなどのような物質を含み得るため、その後の規格化加工を行う過程で直接的な再生部の加工面積を最小化することが、製品の生産性を確保するために極めて重要である。本発明の一側面において、その後の規格化加工するステップにおける便宜性の確保のために非損傷面を含んでいる部分にマスキングする構成を含んでもよい。
本発明の一実施形態によれば、前記マスキングするステップは、ＳｉＣエッジリングの底面、外側面、及び内側面からなる群で選択される１つ以上の非損傷面をマスキングすることを含んでもよい。本発明の半導体製造用部品の一例であるエッジリングを例に挙げて説明すれば、図７（ｂ）に示すように、非損傷面の部分に該当する底面、外側面、及び内側面の１つ以上にマスキングが形成されてもよい。
前記マスキングの素材として、グラファイト素材の材料をはじめとする、再生部に含まれている蒸着物質よりも加工が容易な材料を用いる。これにより、その後の加工するステップにおいて、蒸着物質が直ちに形成された部分よりも、マスキング一部分がさらに容易に加工されることのできる効果がある。即ち、マスキングするステップを本発明のＳｉＣエッジリングの製造方法に含むことで、再生されたＳｉＣエッジリングの規格化された面を容易に確保できるという長所がある。
図７（ｃ）には、前記一部がマスキングされたＳｉＣエッジリングに化学的気相蒸着法で再生部３００（第２蒸着部）を形成するステップが図示されている。
本ステップにおいて、化学的気相蒸着法によりチャンバ内に一部がマスキングされたＳｉＣエッジリングが装着された状態で、原料ガスの装着されたＳｉＣエッジリングに蒸着されて第１蒸着部上に再生部（第２蒸着部）が形成される。
図７（ｃ）に示すように、プラズマによりエッチングされたＳｉＣエッジリングの損傷部分は平坦していない面を含んでもよい。ここで、本発明は、プラズマによりエッチングされたＳｉＣエッジリングの損傷部分を別途に平坦に先加工せず、再生部を形成することを特徴とする。これによって、本発明の一側面によれば、追加され得る別途の表面加工ステップは省略され、全体工程の速度が上昇して再生工程でコストの節減された効果を取得することができる。
前記再生部を形成するステップの具体的な方法として、蒸着温度１０００℃～１５００℃で、成膜速度を２０μｍ／ｈｏｕｒ～４００μｍ／ｈｏｕｒに原料ガスの滞留時間を７秒～１１０秒にしてもよい。図７（ｃ）に示すように、前記再生部が形成されたＳｉＣエッジリングは、現場で要求される製品の規格に合わないように加工されない形態であってもよい。
再生部が形成されたＳｉＣエッジリングは、以後にマスキングを除去する工程と規格化加工する工程を行う。ここで、マスキングを除去する工程と規格化加工する工程は同時に実行されてもよく、２つの工程のいずれか１つの工程が先に実行されてから、残りの工程が実行されてもよい。ここで、非生成部の一部に形成されたマスキングを除去する工程は、非生成部上に形成されている再生部を加工して規格化する工程に比べて容易に実行することができる。
本発明の一実施形態によれば、前記再生部が形成されたＳｉＣエッジリングを規格化加工するステップは、前記ＳｉＣエッジリングの底面を加工して前記ＳｉＣエッジリングの厚さを規格化することを含んでもよい。蒸着による再生部の形成によりＳｉＣエッジリングの厚さが現場で要求されるエッジリングの規格よりも大きくてもよいが、本発明は、底面加工を介して規格化することが特徴の１つと言える。
図７（ｃ）には、Ｉ－Ｉ´の切断線が表示されているが、本発明の一側面において、規格化加工するステップで、Ｉ－Ｉ´切断線のようにＳｉＣエッジリングの底面を加工して半導体製造装置に適用されるＳｉＣエッジリングを規格化することができる。
本発明の一側面において、マスキングを除去する工程、再生部をなしている蒸着層を加工する工程、及びＳｉＣエッジリングの底面を加工する工程が別途に実行されてもよく、全て共に実行されてもよい。本発明の一側面では、前記工程が全て実行されれば、それぞれの工程を行う順序は変わっても構わない。
本発明の更なる１つのＳｉＣエッジリングの製造方法は、プラズマ損傷部分及び非損傷部分を含むＳｉＣエッジリングを準備するステップと、前記準備されたＳｉＣエッジリングの底面を加工するステップと、前記加工されたＳｉＣエッジリングの一部をマスキングするステップと、前記一部がマスキングされたＳｉＣエッジリングに化学的気相蒸着法で再生部を形成するステップと、及び前記マスキングを除去し、前記再生部が形成されたＳｉＣエッジリングを規格化加工するステップとを含む。
図７（ｄ）には、規格化加工が完了した再生部が形成されたＳｉＣエッジリングが図示されている。
図８は、本発明の他の一実施形態により、ＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成される過程を概略的に示した断面工程図である。
図８に示すように、本発明の他の一実施形態によれば、マスキングするステップを含むことなく、ＳｉＣエッジリングの第１蒸着部上に直ちに第２蒸着部を形成してもよい。
図９は、本発明の他の一実施形態により、マスキングするステップを含んでＳｉＣエッジリングの第１蒸着部上に第２蒸着部が形成される過程を概略的に示した断面工程図である。
以下では、図９に示されたＳｉＣエッジリングの断面構造を介して本発明の他の一実施形態で提供する第１蒸着部上に第２蒸着部が形成される各ステップを説明する。
図９（ａ）には、プラズマ損傷部分及び非損傷部分を含むＳｉＣエッジリングを準備するステップが図示されている。
図９（ｂ）には、前記準備されたＳｉＣエッジリングの底面をＩＩ－ＩＩ´線に沿って加工するステップが図示されている。本発明の本実施形態では、再生部が形成されてＳｉＣエッジリングの厚さが厚くなる場合、規格化が必要な側面を考慮して準備されたＳｉＣエッジリングの底面を優先的に加工することを特徴とする。
図９（ｃ）には、前記準備されたＳｉＣエッジリングの一部をマスキング４２０するステップが図示されている。本発明の他の一実施形態によれば、ジグは、図７（ｂ）に示されたジグのように内側面、外側面を支持するジグと、底面を支持するジグとが分離して形成されてもよく、図９（ｃ）に示すよう、一体に形成されてもよい。
図９（ｄ）には、前記一部がマスキングされたＳｉＣエッジリングに化学的気相蒸着法で再生部３００を形成するステップが図示されている。
図９（ｅ）には、前記マスキングを除去し、前記再生部が形成されたＳｉＣエッジリングを規格化加工するステップが図示されている。ここで、本発明の一側面によれば、準備されたＳｉＣエッジリングの底面をＩＩ－ＩＩ´線に沿って加工するステップを前に行ったため、その再生部が形成されたＳｉＣエッジリングの厚さはすでにある程度規格化されており、本ステップの規格化加工には大きい試みが不要である特徴がある。
第２蒸着部の蒸着過程において、継続的に蒸着を行う場合にはこのように異常組織が継続的に成長し、結局不良な品質のＳｉＣエッジリングが形成されることがある。この場合、第２蒸着部を含むＳｉＣエッジリングは、最初にプラズマにより損傷される前のＳｉＣエッジリングよりも劣っている品質に形成されるのであろう。
本発明の一実施形態によれば、前記積層された層の各層の境界において、１つ以上の異常組織の成長の断絶を含んでもよい。積層された各層内部では、不純物又は同種の反応を通じて形成された核により異常組織構造が発生する恐れがある。このような異常組織構造の成長を制御することは、化学的気相蒸着方式によりＳｉＣを含む製品を製造する過程で重要な問題となる。発明の一側面において、従来の連続的な蒸着過程を断絶して段階的に各層を形成することで、正常ではない結晶構造の継続的な成長を制御することができる。
本発明の一実施形態によると、第２蒸着部を複数の層に形成する場合、各層間の境界で異常組織の継続的な成長は断絶し、均質した品質の第２蒸着部を形成することができる。
本発明の一実施形態によれば、前記積層された第１蒸着部が複数の層を備えるように形成された場合、各層の境界では色が次第に変わる。積層された各層は、透過度の他に、色が互いに異なってもよい。ここで、第１蒸着層の積層された各層の境界で色の変化は、相違な色が断絶的かつ区分的に境界が明らかに区分されるように変化せず次第に変化する。このように透過度を次第に変化させるために、本発明では複数の原料ガスの放出導入口を利用し、放出導入口を別にして各層を積層形成する方式を使用することができる。
本発明の一実施形態によれば、第１蒸着部とは異なって、第２蒸着部は複数の層を形成するように備えられても、各層間の境界が明確に区分され、第２蒸着部が複数の層に形成される場合、第２蒸着部の各層間の境界は透過度が断絶的に変わり得る。
本発明の一実施形態によれば、前記再生部を形成するステップの前に、前記準備されたＳｉＣエッジリングの損傷部分を洗浄するステップをさらに含んでもよい。
前記洗浄するステップにおいて、準備されたＳｉＣエッジリングの表面不純物を除去してもよい。本発明では、前記洗浄するステップの方法又はそれに用いられる装置を特に限定することはない。
本発明の一側面で提供する前記洗浄するステップは、切削又は平坦化を一般に行う加工工程とは明らかに異なる方法で実行されてもよい。プラズマによりエッチングされたＳｉＣエッジリングの損傷部分は不規則な非平坦面を保持する。本洗浄するステップは、少なくとも化学的気相蒸着が効率よく行われ、非平坦面を密着して形成するように表面不純物を除去する。これは、切削又は平坦化を行う加工工程に比べてその工程が簡単で、短い時間を要する。
本発明の一実施形態によれば、前記洗浄するステップは、乾式熱処理洗浄、ブラスト洗浄、ブラッシング洗浄、洗浄液放出洗浄、化学的洗浄及び超音波洗浄からなる群で選択される少なくとも１つを含んでもよい。
本発明の一側面によれば、前記洗浄液は、酸性、塩基性溶液を用いてもよい。
本発明の一実施形態によれば、前記再生部を形成するステップは、前記準備されたＳｉＣエッジリングの損傷部分を含む領域に前記蒸着が行われてもよい。
本発明の重な特徴の１つは、前記再生部を形成するステップで準備されたＳｉＣエッジリングの損傷部分上に直ちに蒸着物質を覆って再生部が形成されることにある。即ち、損傷部分がそのままの状態で再生部が蒸着されるのである。その結果、損傷部分とその上に形成された再生部との間の境界面は損傷された形態、即ち、非平坦面であってもよく、垂直断面では不規則な線として確認される。
本発明の一実施形態によれば、前記再生部を形成するステップは、前記準備されたＳｉＣエッジリングの加工工程フリー状態で実行されてもよい。
即ち、本発明は再生部を形成するステップ以前に加工する工程ステップを含まなくてもよい。本発明の一側面において、特に損傷された部分を加工する工程を含まなくても、プラズマ処理装置で使用されるＳｉＣエッジリングを効率よく形成することができる。そのため、本発明の再生部は、プラズマによる損傷部分にそのまま形成されることができる。
本発明の一実施形態によれば、前記再生部（第２蒸着部）を形成するステップは、前記損傷部分の非平坦面上に前記再生部を形成することを含んでもよい。
本発明の一実施形態によれば、前記マスキングするステップは、ジグによってマスキングすることを含んでもよい。
前記マスキングするステップは、前記ＳｉＣエッジリングの少なくとも一部分を支持できるジグによりマスキングされてもよい。前記ジグは、前記損傷したＳｉＣエッジリングの損傷していない面のうち、底面を支持する基準ジグを含んでもよく、前記損傷したＳｉＣエッジリングの損傷された他の面を支持する他面ジグをさらに含んでもよい。
本発明の一実施形態によれば、前記マスキングするステップにおいて、前記ＳｉＣエッジリングの底面、外側面、及び内側面からなる群で選択される１つ以上の面の非損傷部分を含むようにマスキングする。
即ち、前記ジグはＳｉＣエッジリングの非損傷部分が存在する底面、外側面、及び内側面を支持し、ここで、前記ジグは、底面を支持する基準ジグと他面ジグ（内側面ジグ及び外側面ジグ）を含んでもよい。前記基準ジグと前記他面ジグは分離された構造（図７（ｂ）参照）であってもよく、一体化された構造（図９（ｃ）参照）であってもよい。
本発明の一実施形態によれば、前記マスキングを除去して、前記再生部が形成されたＳｉＣエッジリングを規格化加工するステップと、後に前記ＳｉＣエッジリングを仕上げ洗浄するステップをさらに含んでもよい。
前記仕上げ洗浄するステップは、マスキングを除去して再生部が形成されたＳｉＣエッジリングを規格化加工した後、最終的に洗浄するステップである。
本発明の一実施形態によれば、前記仕上げ洗浄するステップは、第１物理的又は化学的洗浄ステップ、熱処理洗浄ステップ、及び第２物理的又は化学的洗浄ステップを含んでもよい。前記第１及び第２物理的又は化学的洗浄ステップは、本発明では特に限定していないが、酸、塩基、蒸留水を含む純粋な溶液又は超音波を用いて洗浄してもよい。これは、前記ＳｉＣエッジリングの表面に残っている不純物を除去するためである。前記熱処理洗浄ステップは、前記第１物理的又は化学的洗浄ステップにおいて、まだ洗浄されていない残留不純物を、温度を高めることで第２物理的又は化学的洗浄ステップを介して洗浄可能にするための過程である。
本発明の一実施形態によれば、前記熱処理洗浄ステップの熱処理温度は、８００℃～１４００℃であってもよい。蒸着物質を考慮するとき、前記熱処理温度を形成することで、第１物理的又は化学的洗浄ステップを介して洗浄されていない残留不純物を追加的に洗浄できる状態にする。前記熱処理温度が８００℃未満である場合、前記残留不純物を十分に洗浄できないという問題があり、１４００℃超過の場合、過度な高温を形成するための工程設計上、生産単価の増加という問題がある。
本発明の一実施形態によれば、前記再生部を形成するステップは、前記プラズマ損傷部分のエッチングされた厚さを確認するステップと、前記エッチングされた厚さの最大値の１２０％～４００％の厚さで再生部を形成するステップを含んでもよい。
本発明の一側面によれば、前記再生部を形成するステップにおいて、再生部を適切な厚さに形成することが、工程効率の決定に重要な要因となる。前記再生部が過度に薄く形成される場合、プラズマにより再生部が全てエッチングされ、下層の非生成部の損傷部分が露出するという問題がある。これは、プラズマ処理方式過程で生産される半導体製品の品質を低下させる直接的な原因となる。また、前記再生部が過度に厚く形成される場合、再生部を形成する原料ガスの浪費が激しくなり、加工に消費されるコストと努力が増加し、最終的に半導体製品の単価を上昇させて生産効率を低下させる問題を生じさせる。従って、本発明の一側面では、再生部の厚さを適切に制御することが重要である。
本発明の一側面において、再生部を形成するステップで、本来のＳｉＣエッジリングの厚さ対比プラズマ損傷部分を含むＳｉＣエッジリングのエッチングされた厚さを先に確認し、前記損傷部分のエッチングされた厚さの最大値の１２０％～４００％の厚さで再生部を形成することができる。
前述したように、形成される再生部が、前記エッチングされた厚さの最大値の１２０％未満である場合、損傷部分の非平坦面がプラズマにより再び露出されるという問題がある。また、ＳｉＣエッジリングの再生が、使用中に母材又は蒸着層間の境界がプラズマエッチングにより露出される前に、再生工程を行うという点を考慮すれば、形成される再生部が前記エッチングされた厚さの最大値の４００％を超過する場合には厚過ぎる再生層が形成され、規格化のために加工しなければならない厚さが大きくなり、再生効率が劣るという問題がある。
上述したように実施形態をたとえ限定された図面によって説明したが、当技術分野で通常の知識を有する者であれば、上記の説明に基づいて様々な技術的な修正及び変形を適用することができる。例えば、説明された技術が説明された方法と異なる順で実行されるし、及び／又は説明されたシステム、構造、装置、回路などの構成要素が説明された方法と異なる形態で結合又は組み合わせられてもよいし、他の構成要素又は均等物によって置き換え又は置換されたとしても適切な結果を達成することができる。
したがって、他の具現、他の実施形態及び請求範囲と均等なものなども後述する請求範囲の範囲に属する。

Claims (14)

  1. プラズマ損傷部分及び非損傷部分を有するＳｉＣを含む第１蒸着部と、
    前記第１蒸着部上に形成されたＳｉＣを含む第２蒸着部と、
    を含み、
    前記第１蒸着部の損傷部分と前記第２蒸着部との間の境界は非平坦面を含み、
    前記第１蒸着部及び／又は前記第２蒸着部が、分離された少なくとも２つの構造体を含む、ＳｉＣエッジリング。
  2. 前記非平坦面は、プラズマエッチングにより形成されたものである、請求項１に記載のＳｉＣエッジリング。
  3. 前記非平坦面のうち、プラズマに露出して損傷される前の同じ高さであった部分から形成された非平坦面の最高点と最低点の高さの差は０．５ｍｍ～３ｍｍである、請求項１に記載のＳｉＣエッジリング。
  4. 前記非平坦面の表面の粗さは０．１μｍ～２．５μｍである、請求項１に記載のＳｉＣエッジリング。
  5. 前記第１蒸着部と前記第２蒸着部の透過度は相異なる、請求項１に記載のＳｉＣエッジリング。
  6. 前記第１蒸着部は、グラファイト、反応焼結ＳｉＣ、常圧焼結ＳｉＣ、ホットプレスＳｉＣ、再結晶ＳｉＣ、ＣＶＤ ＳｉＣ及びＴａＣからなる群より選択される少なくとも１つを含む、請求項１に記載のＳｉＣエッジリング。
  7. 第１蒸着部及び第２蒸着部の透過度の差は、前記第２蒸着部内の複数の積層された層間の透過度の差よりも大きい、請求項６に記載のＳｉＣエッジリング。
  8. 前記第１蒸着部は複数の積層された層を含み、
    前記第１蒸着部の複数の積層された層の層間の境界では、透過度が次第に変化する、請求項１に記載のＳｉＣエッジリング。
  9. 前記第２蒸着部上に形成された第３蒸着部をさらに含み、
    前記第２蒸着部と前記第３蒸着部との間の境界面は非平坦面を含む、請求項１に記載のＳｉＣエッジリング。
  10. 前記第１蒸着部、前記第２蒸着部、及び第３蒸着部の透過度はそれぞれ相異なり、
    前記第２蒸着部上に形成された第３蒸着部をさらに含み、前記再生したＳｉＣエッジリングの断面において、前記第１蒸着部と前記第２蒸着部との間の境界線と、前記第２蒸着部と前記第３蒸着部との間の境界線は互いに平行をなしている区間を含む、請求項９記載のＳｉＣエッジリング。
  11. 前記分離された少なくとも２つの構造体は同じ透過度を有する、請求項１に記載のＳｉＣエッジリング。
  12. 前記第１蒸着部は分離されていない１つの構造体を形成し、
    前記第１蒸着部の断面は、前記ＳｉＣエッジリングの外側面から内側面に至るまで第１領域ないし第３領域を含み、
    前記第１領域の平均厚さｔ１、前記第２領域の平均厚さｔ２、及び前記第３領域の平均厚さｔ３は、ｔ１＞ｔ３＞ｔ２である、請求項１に記載のＳｉＣエッジリング。
  13. 前記第２蒸着部の平均厚さは０．５ｍｍ～３ｍｍの厚さである、請求項１に記載のＳｉＣエッジリング。
  14. 前記非平坦面は、前記第２蒸着部が形成される前に表面加工処理が行われたものである、請求項１に記載のＳｉＣエッジリング。
JP2021559357A 2019-04-16 2020-03-11 ＳｉＣエッジリング Active JP7285955B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190044499A KR102305539B1 (ko) 2019-04-16 2019-04-16 SiC 엣지 링
KR10-2019-0044499 2019-04-16
PCT/KR2020/003341 WO2020213836A1 (ko) 2019-04-16 2020-03-11 Sic 엣지 링

Publications (2)

Publication Number Publication Date
JP2022529316A JP2022529316A (ja) 2022-06-21
JP7285955B2 true JP7285955B2 (ja) 2023-06-02

Family

ID=72837443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021559357A Active JP7285955B2 (ja) 2019-04-16 2020-03-11 ＳｉＣエッジリング

Country Status (7)

Country Link
US (1) US20220246462A1 (ja)
JP (1) JP7285955B2 (ja)
KR (2) KR102305539B1 (ja)
CN (1) CN113557598A (ja)
SG (1) SG11202111152VA (ja)
TW (1) TWI739392B (ja)
WO (1) WO2020213836A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996315B2 (en) 2020-11-18 2024-05-28 Applied Materials, Inc. Thin substrate handling via edge clamping
CN116411252A (zh) * 2023-04-13 2023-07-11 重庆臻宝科技股份有限公司 CVD法再生过程解决SiC边缘环界面和应力的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049220A (ja) 2010-08-25 2012-03-08 Mitsui Eng & Shipbuild Co Ltd 耐プラズマ部材およびその再生方法
KR101593921B1 (ko) 2015-06-30 2016-02-15 하나머티리얼즈(주) 반도체 공정용 플라즈마 처리 장치용 탄화규소 부품의 재생 방법 및 이러한 방법으로 재생된 탄화규소 부품

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200388B1 (en) * 1998-02-11 2001-03-13 Applied Materials, Inc. Substrate support for a thermal processing chamber
JP2006253200A (ja) * 2005-03-08 2006-09-21 Mitsui Eng & Shipbuild Co Ltd 耐エッチング性に優れたエッチャー用リング
JP5595795B2 (ja) * 2009-06-12 2014-09-24 東京エレクトロン株式会社 プラズマ処理装置用の消耗部品の再利用方法
KR20160137746A (ko) * 2015-05-20 2016-12-01 삼성전자주식회사 기판 제조 장치, 및 그의 탄소 보호막 코팅 방법
US11008655B2 (en) * 2016-03-03 2021-05-18 Lam Research Corporation Components such as edge rings including chemical vapor deposition (CVD) diamond coating with high purity SP3 bonds for plasma processing systems
KR101671671B1 (ko) * 2016-05-25 2016-11-01 주식회사 티씨케이 반도체 제조용 부품의 재생방법과 그 재생장치 및 재생부품
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
KR20180071695A (ko) * 2016-12-20 2018-06-28 주식회사 티씨케이 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049220A (ja) 2010-08-25 2012-03-08 Mitsui Eng & Shipbuild Co Ltd 耐プラズマ部材およびその再生方法
KR101593921B1 (ko) 2015-06-30 2016-02-15 하나머티리얼즈(주) 반도체 공정용 플라즈마 처리 장치용 탄화규소 부품의 재생 방법 및 이러한 방법으로 재생된 탄화규소 부품

Also Published As

Publication number Publication date
WO2020213836A1 (ko) 2020-10-22
SG11202111152VA (en) 2021-11-29
KR102611718B1 (ko) 2023-12-11
KR102305539B1 (ko) 2021-09-27
TW202040726A (zh) 2020-11-01
US20220246462A1 (en) 2022-08-04
CN113557598A (zh) 2021-10-26
TWI739392B (zh) 2021-09-11
KR20200121663A (ko) 2020-10-26
KR20210118780A (ko) 2021-10-01
JP2022529316A (ja) 2022-06-21

Similar Documents

Publication Publication Date Title
KR102521277B1 (ko) 반도체 제조용 부품의 재생 방법 및 재생된 반도체 제조용 부품
KR101671671B1 (ko) 반도체 제조용 부품의 재생방법과 그 재생장치 및 재생부품
JP7285955B2 (ja) ＳｉＣエッジリング
TWI462174B (zh) 具有改良的粒子表現之主動加熱鋁擋板元件及使用方法及其製造方法
KR101301507B1 (ko) 반도체 제조장치용 히터 제조방법 및 그에 따라 제조된 히터
JP2008270595A (ja) 反応生成物剥離防止構造及びその製作方法、並びに当該構造を用いる半導体装置の製造方法
KR102595804B1 (ko) 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
JP4286025B2 (ja) 石英治具の再生方法、再生使用方法および半導体装置の製造方法
JP2000332003A (ja) プロセス・チャンバ内の露出表面上の堆積物の接着を強化する方法
JP3919409B2 (ja) プラズマ処理装置および半導体製造装置のフォーカスリング
KR102061955B1 (ko) 반도체 웨이퍼들을 코팅하기 위한 방법
WO2021127272A1 (en) Semiconductor processing chucks featuring recessed regions near outer perimeter of wafer for mitigation of edge/center nonuniformity
KR20120103150A (ko) 수명이 종료된 ｃｍｐ 패드 컨디셔너 재활용방법 및 상기 재활용방법이 수행된 재활용 ｃｍｐ 패드 컨디셔너
JP4054259B2 (ja) プラズマ処理用シリコンプレート
JP4909494B2 (ja) 半導体製造装置および半導体装置の製造方法
KR20230082958A (ko) 반도체 제조용 부품의 재생방법 및 재생부품
JP2008219048A (ja) 石英治具およびプラズマ処理装置
JP2009007654A (ja) 基体ホルダー及び真空容器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230523

R150 Certificate of patent or registration of utility model

Ref document number: 7285955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150