JP4909494B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4909494B2
JP4909494B2 JP2003434940A JP2003434940A JP4909494B2 JP 4909494 B2 JP4909494 B2 JP 4909494B2 JP 2003434940 A JP2003434940 A JP 2003434940A JP 2003434940 A JP2003434940 A JP 2003434940A JP 4909494 B2 JP4909494 B2 JP 4909494B2
Authority
JP
Japan
Prior art keywords
processing chamber
plasma processing
wafer
plasma
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003434940A
Other languages
English (en)
Other versions
JP2005197275A (ja
Inventor
卓也 二瀬
裕彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2003434940A priority Critical patent/JP4909494B2/ja
Publication of JP2005197275A publication Critical patent/JP2005197275A/ja
Application granted granted Critical
Publication of JP4909494B2 publication Critical patent/JP4909494B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、プラズマ用いてウエハ上に膜形成等の処理を行うに際して、プラズマ処理室の壁面からの付着物剥離による異物の低減に適用して有効な技術である。
半導体装置の製造に際しては、ウエハ上にシリコン酸化膜等の種々の膜形成が行われる。かかる膜形成に際しては、化学気相成長法と呼ばれるCVD法(Chemical Vapor Deposition )が用いられている。CVD法とは、膜形成原料をガス状態で供給し、ウエハ上に化学反応を用いて堆積させる方法である。特に、ガス化した膜形成原料(プロセスガスとも言う)の化学反応を促進するための活性化を、プラズマを用いて行う方法が、プラズマCVD法、あるいは、PECVD法(Plasma Enhanced CVD プラズマ励起CVD)と呼ばれるものである。
プラズマCVD法では、プラズマ処理室内のサセプタ等のウエハ支持部材に支持させたウエハ上に、プラズマ励起により活性化されたガス状態の膜形成原料を供給し、ウエハ表面で活性化された膜形成原料の化学反応を進行させて膜堆積を行う。かかる堆積は、ウエハ上に限らず、プラズマ処理室の内壁表面上でも発生する。
そのため、1枚〜複数枚のウエハ上に膜堆積を行う度に、堆積処理後のプラズマ処理室内にNF3等のクリーニングガスを供給して、フッ素ラジカルにより壁面の付着した堆積物の除去を行う。さらに、かかるウエハ毎のCVD処理の都度行うクリーニングとは別に、クリーニングでは完全に取りきれない内壁面の汚れ等を定期的に除去してプラズマ処理室の再生処理を行う。
処理室内壁面の再生状態の判断は、これまでは目視により行われていた。内壁面の状態を目視で観察して、異物剥がれ等が起きない状態と判断された場合には、再生完了と判断し、CVD装置に再装着して次回の定期点検まで使用されることとなる。
プラズマCVD装置とは異なる構成のドライエッチング装置に関してではあるが、石英チャンバ内で発生させたプラズマによりウエハ等の被加工物のドライエッチング処理を行うに際して、石英チャンバ内壁面に付着した生成物の剥離を防止するのに、石英チャンバの内壁表面の平均粗さを所定範囲に管理することが有効であることが提案されている(特許文献1参照)。
元々石英チャンバの内面は、生成物が付着し易いように粗面加工が施されている。かかる粗面部に付着した生成物がクリーニング時に落ちにくい場合には、フッ酸水溶液等による長時間の浸漬処理を行う必要がある。かかる場合には過剰クリーニングにより粗面部の凹凸が鈍化されて平滑化され、クリーニング後の石英チャンバ内壁面への生成物の付着力が弱くなり、ウエハ処理におけるパーティクル発生の原因となる。
そこで、特許文献1に開示の発明では、クリーニング時の生成物の除去し易さを確保することで過剰クリーニングを防止し、クリーニング後の石英チャンバ内壁面への生成物の付着機能の劣化を防ぐべく、石英チャンバの平均表面粗さを0.2〜5μmの範囲に抑えている。
このように、当初から石英チャンバの内壁面の表面粗さを上記範囲に設定しておくことで、過剰クリーニングせずに付着物の除去が行えるため、クリーニング後でも当初の石英チャンバ内壁面の凹凸を鈍化させることなく付着機能維持させることができるとするものである。
特開平10−163180号公報(図1、3参照)
300mm径のウエハにおけるプラズマCVD法を用いた膜形成を行うプロセスで、それまでの200mm径のウエハでは問題とはならなかった異物発生が、異常に大きくなるという現象があった。本発明者は、原因探究の結果、高純度アルミナ等のセラミックス壁を用いたプラズマ処理室内に、略黒色に変化した部分が見られることに気付いた。200mmウエハの処理に際しては、少なくとも目視確認では、処理室内に同様の部分は見られなかった。
そこで、本発明者は、かかる部分が、200mmウエハの処理では見られずに300mmウエハで頻発している異物発生の大きな原因であると想定し、かかる部分の状況を詳細に調査した。その結果、かかる部分は、プラズマ発生に際して使用する高周波印加用のコイル近傍の処理室内壁面に発生していることが確認された。かかる部分は、膜形成原料が処理室内壁面に堆積して形成されるような通常予想される汚れではなかった。
詳細に検討した結果、かかる部分は、クリーニングガスのNF3から生じたフッ素ラジカルによりプラズマ処理室の壁を構成するアルミナ等のセラミックス部分がエッチングされたり、あるいは反応したりして、壁面を構成するセラミックス素材が別の化合物に異化した、所謂損傷部分であることが分かった。
かかる現象は、特許文献1等に記載の如く、プラズマ処理において一般的に想定されるチャンバ内壁への付着堆積物の現象とは全く異なる現象で、本発明者においても、全くの予想外の事実であった。
プラズマCVD法の300mmウエハへの適用に際しては、200mmウエハで使用する場合よりもウエハ面積が格段に広くなるため、かかる広いウエハ面に均一にプラズマを発生させるための印加電圧が200mm適用の場合よりも高く設定されていた。そこで、本発明者は、かかる印加電圧の増大が、200mmウエハでは少なくとも目視確認できる程には顕在化されていなかった上記クリーニングガスとアルミナ等のセラミックス素材との反応に基づく異化現象の原因と推測した。
さらに、かかる損傷部分では、プラズマCVD法でシリコン酸化膜等の膜形成を行うに際して付着する堆積物が、非損傷部分に比べて格段に剥離し易いことが判明した。併せて、かかる損傷部分における表面の平均粗面度は、非損傷部分に比べて大きいことも判明した。
かかるプラズマ処理室内壁面の損傷に対しては、プラズマ処理室を構成する壁を交換するのも一つの対策ではあるが、極めてコストがかかり、容易に採用できる方策ではない。そこで、かかる損傷部分を修理して、再使用可能に再生する技術の開発が急務と本発明者は考えた。
本発明の目的は、クリーニングガスと内壁構成材との反応に基づく損傷が発生したプラズマ処理室を再使用可能に処理することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明では、プラズマ処理室におけるクリーニングガスと内壁構成材との反応に基づく損傷部分の再生を、所定の粗面度に至るまで加工して行う。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
プラズマ処理室における内壁構成材とクリーニングガスとの反応に基づく損傷部分を所定範囲の粗面度が得られるように再生処理することで、損傷部分に基づく異物発生を抑えながら再生処理後のプラズマ処理室内でウエハ処理を行うことができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。
図1は、本発明を適用するプラズマCVD装置の装置構成の一例を模式的に示す説明図である。
プラズマCVD装置10には、例えば、図1に示すように、取り外し可能なドームDに構成されたプラズマ処理室11が設けられている。プラズマ処理室11は、99%以上の高純度アルミナによるセラミックス製の壁12をドーム型に構成して形成されている。プラズマ処理室11の壁12のドーム外周には、高周波印加用のコイル13がドームの頭頂部側からドームの底部側まで、高周波電源14に接続されて、同心円状に複数段に設けられている。
プラズマ処理室11の壁12には、膜形成原料のガスであるプロセスガスの供給用に、ガス供給口15が設けられている。また、プラズマ処理室11内は、排気口16を介して図示はしない真空ポンプにより、CVD処理に際してはプラズマ処理室11内が所定の真空度に真空引きされるようになっている。
プラズマ処理室11内には、ウエハWを支持するウエハ支持部材17が設けられている。ウエハ支持部材17は、ウエハWを静電吸着するチャックを設けた上下動可能な例えばサセプタ17aに構成しておけばよい。サセプタ17aに構成したウエハ支持部材17は、一端がアースされた高周波電源18に接続されている。
かかる構成のプラズマCVD装置10では、300mm用のウエハ支持部材17上に、例えば、300mmのウエハWを支持した状態で、プラズマ処理室11内を排気口16から排気して所定の真空度になるまで真空引きし、併せてガス供給口15からプロセスガスを供給する。その状態で、コイル13に高周波電流を流すことで、プラズマ処理室11内のウエハWの上方側にプラズマを発生させ、供給されたプロセスガスをプラズマにより活性化させて、ウエハW上にプロセスガスの反応に基づく膜を堆積させて膜形成を行う。
所定の膜形成が終了したウエハWはプラズマ処理室11内から出され、その後プラズマ処理室11内にクリーニングガスのNF3が供給される。供給された状態でプラズマが発生させられ、生成したフッ素ラジカルによりプラズマ処理室11の壁12の内表面に堆積した生成物をドライエッチング処理により除去する。このようにしてクリーニングガスNF3によりプラズマ処理室11内をクリーニングした後、再度、ウエハWを導入して、前記要領で膜形成を行う。
このようにして1枚〜複数枚のウエハのCVD処理毎に、膜形成→クリーニングをその都度繰り返すこととなる。かかる都度の処理を、異物発生が限度内で収まる範囲内で、ウエハ着工数が所定枚数に至るまで行う。着工数が増えるに従って、プラズマ処理室11を形成するドーム型の壁12の内壁面には、図2に示すように、同心円状に、略黒色化した部分が次第に顕在化して、目視確認できるようになる。かかる部分は、本発明者の詳細な調査により、壁12を形成する壁構成材である高純度アルミナがクリーニングガスのNF3と反応して、フッ化アルミニウム等のアルミナとは別の化学物質に異化した損傷部分Aであることが判明した。
損傷部分Aは、ドーム型の壁12の内壁面一面に薄黒く形成され、特に、図2に示すように、ドーム型の壁12の外周に同心円状に設けた高周波印加用のコイル13に相対する内壁部分で、特に濃く黒くなっている。図2は、ドーム状のプラズマ処理室11の円形内側を見た様子を示す。
因みに、図2に示す損傷部分Aは、上記膜形成→クリーニングからなる一連の処理をウエハ着工数2500枚処理した後の状態を示すものである。膜形成は、プロセスガスとしてSiH4、O2、あるいはTEOS(テトラエトキシシラン)、O2を用いて、シリコン酸化膜(SiO2)を形成した場合である。
尚、図2は、実際の状況が明瞭に把握し易いように、ドームDの下側から覗いた様子を撮影した写真を図としてトレースしたものである。以下説明する図3(a)、(b)も同様である。
本発明では、かかる状態のプラズマ処理室11の壁12内面に形成された損傷部分Aを、ブラスト処理等の表面処理により、内壁面の粗面度(Ra)を、60マイクロインチ(1.524μm)以上、110マイクロインチ(2.794μm)以内に入るように削り取った。削り取った後の様子を、図3(a)に示す。内壁面は、目視の状態でも一様になっており、図2で確認されたような略黒色化した損傷部分Aは一切見られない。
尚、図3(a)に示す場合は、粗面度を80マイクロインチ(2.032μm)以上、100マイクロインチ(2.54μm)以内に設定した状態を示す。
粗面度を60マイクロインチ(1.524μm)以上に設定した理由は、プラズマ処理室11の平均粗面度が60マイクロインチ(1.524μm)未満の場合には、表面の平滑度が大きく、プラズマCVD処理中にプラズマ処理室11内壁面に付着した生成物等が剥がれ易く異物発生の原因となるためである。一方、上限を110マイクロインチ(2.794μm)に設定したのは、後記する図6(b)に示すようにウエハ処理における異物発生率の上限を0.5%としたからである。
上記平均粗面度の加工を行うには、ブラスト処理が適法である。壁面構成材がアルミナの場合には、例えば、ブラスト粒種として粒径60〜120メッシュのホワイトアルミナを用いてブラスト投射距離、ブラストノズル移動速度、ブラスト圧力、処理時間等ブラスト条件を適宜に調節して処理すればよい。
一方、図3(b)には、プラズマ処理室11を構成するドーム型の内壁面をこれまでの再生方式で再生処理させた場合の状況を示すものである。図3(b)に示すように、内壁面はほぼ一様に再生されてはいるものの、一部にまだ略黒色化した損傷部分Aが見られる。しかし、本発明前では、かかる略黒色化された部分の存在が、成膜時における異物発生の原因であるとの認識はなく、図3(b)に示す如く略黒色化した損傷部分Aが残っている状態は、これまでの再生処理としては通常の状態であった。
前述の如く、200mmウエハから300mmウエハへのプラズマCVD処理に移行した段階で、200mmウエハでは起きていなかった異物発生が非常に多くなり、その原因究明において、上記損傷部分Aでは、膜形成に際してプラズマ処理室11内の壁面に付着した堆積物が、非損傷部分に比べて格段に剥がれ易いことを見出した。そこで、本発明者は、生成物の付着の度合いは、表面粗さと深く関与しているものと考え、ドームDの内壁面の粗面度を測定した。
尚、表面粗さを検討した例としては、前掲の如く、特許文献1に、石英チャンバの内面の平均粗さを設定した例があるが、堆積物の付着性は単に表面粗さのみで決まるものではなく、被付着側がどのような材質で形成されているかにも大きく影響される。本発明者が、初めて、プラズマCVD装置10に関わる99%以上の高純度アルミナを構成材とした壁12についての平均粗面度を検討した。
測定結果を、図4(a)に示す。図4(a)では、図2に示す状況下での場合と、図3(a)、(b)にそれぞれ示す場合とにおける結果を併記した。尚、粗面度の測定に際しては、図4(b)に示すように、ドームDに構成されたプラズマ処理室11内を下から見上げた状態で、頭頂部21から底部22までを同心円状にセンター23、ミドル24、ボトム25と3帯域に等分し、且つ頭頂部21を通る直交線と各センター23、ミドル24、ボトム25との仕切線との交わる点を測定点(図中黒丸表示)として選定した。各測定点では3回測定しその平均値を算出し、さらに、同じ帯域に属する複数の測定点の値をさらに平均した値を図4(a)に示した。
図4(a)では、測定結果をマイクロインチ及びμmの両単位で示した。1インチ=2.54cmの換算を用いている。本明細書及び図面ではかかる換算を用いて、マイクロインチ、μmの両単位を併記している。
また、測定装置としては接触式プロファイラーの触針で検査表面の凹凸面をスキャンする方式のサートロニックデュオ(テーラーホプソン社製)を用いて粗面度を測定した。
図4(a)からは、図2に示す場合には、最大の粗面度はセンター23の198マイクロインチ(5.0292μm)で、最小の粗面度はボトム25の149マイクロインチ(3.7846μm)で、各帯域における粗面度の差が大きいことが確認される。
かかる図2の状態のプラズマ処理室11内をこれまでの再生方式で再生させた場合は、頭頂部21では最大の粗面度160マイクロインチ(4.064μm)を示し、ボトム25で最低の80マイクロインチ(2.032μm)を示すことが確認された。まだ、各帯域における粗面度の差は大きい。
しかし、本発明を適用して再生処理した場合には、図4(a)に示すように、センター23で最大の粗面度95マイクロインチ(2.413μm)を示し、ボトム25で最低の82マイクロインチ(2.0828μm)を示すものの、各帯域における粗面度の差は小さくなり平均化されていることが確認される。
次に、図4(a)に示した場合におけるウエハ上の異物発生の状況を図5(a)、(b)に比較した。図5に示す場合の異物発生率とは、0.2μm以上の異物数がウエハ上に70個以上見つかった場合を異物規格外と定義し、かかる異物規格外のウエハ数を全着工ウエハ数で割り、100を乗じたものと定義する。
尚、実際の異物発生率の算出は次のようにして行った。すなわち、ウエハの着工ロット毎に複数枚のウエハを任意抽出して異物検査を行い、異物発生したウエハ数を求めた。求めた異物発生したウエハ数の異物調査を行った全ロットの総ウエハ数に対する割合を異物発生率として算出し、図5(a)、(b)に示した。
図5(a)には、図4(a)のこれまでの再生方式による場合を示し、図5(b)には本発明を適用した再生方式による場合をそれぞれ示す。縦軸に異物数(個)を、横軸にウエハ着工数(枚)を示しているが、明らかに、本発明を適用した再生方式に基づく処理を行ったプラズマ処理室11を用いた場合の方が、異物発生率は0.32%と、これまでの再生方式の場合の1.82%と比べて約1/6に異物発生率が激減していることが分かる。すなわち、本発明に基づく平均粗面度を規定する再生処理方式で再生したプラズマ処理室は、ウエハ処理における異物発生の抑制に極めて有効であることを示している。
次に、再生に際しての粗面度の大きさと、異物発生率との関係を調べた。図6(a)には、再生したプラズマ処理室11の内壁面の粗面度を種々変更し、その各々における異物発生率を調べた結果を示す。図6(b)は、図6(a)に示す結果をグラフ表示したものである。
図6(b)のグラフから明らかなように、異物発生率の上限を0.5%と設定する場合には、それに対応する粗面度が110マイクロインチ(2.794μm)であることがグラフから読み取れる。異物発生率を0.5%以内に設定できれば、現行のウエハ処理においてはコスト的にも十分に満足できる値である。一方、100マイクロインチ(2.54μm)以下、80マイクロインチ(2.032μm)以上であれば、図6(b)のグラフに示すように、グラフの線が横になっており、異物発生率が約0.3以下で安定した状態となる。
さらに、図7、8には、全着工ウエハ数を5000枚とした場合における本発明方式を採用した場合と、これまでの再生方式を採用した場合との異物発生率を示した。図7は、本発明方式を採用した場合の状況を示すもので着工ウエハ数5000枚に対して異物発生率が0.26%であった。一方、これまでの再生方式を採用した場合には、すなわち、図3(b)に示すように、損傷部分Aを一部に残し、且つ平均粗面度の管理を行わない再生方式では異物発生率2.0%となり、図8に示すように、本発明方式を採用する場合に比べて約77倍も異物発生率が大きいことが分かる。
かかる結果から、本発明を適用すれば、これまでの再生方式を採用する場合には、約500〜1500枚程度でプラズマ処理室の再生を行っていたものを、約5000枚以上の着工数で行うことが可能となり、再生処理の手間及び経費の大幅な削減が行える。当然に、スループットも向上した。
このように本発明を適用することで、プラズマCVD装置10に構成するプラズマ処理室11を、ウエハ処理に際して異物発生率を十分に低く抑えた状態で繰り返し再使用できる程度に、再生することができる。本発明により、ウエハの異物発生率を格段に低く抑えることができ、その分廃棄処理するウエハ数が格段に少なくなり、生産コストの大幅な削減を図ることができた。
このようにプラズマ処理室11のアルミナ等のセラミックス製の壁12内面の損傷部分Aを、内壁面の平均粗面度が1.5μm以上2.8μm以下、より好ましくは2.0μm以上2.5μm以下になるように修理して繰り返し使用する構成のプラズマCVD装置10は、LSI等の半導体装置の製造プロセスにおけるSTI(shallow trench isolation )における埋め込みシリコン酸化膜の形成、層間絶縁膜の形成等に工程に適用することができる。
STI工程は次のようにして行われる。すなわち、図9(a)に示すように、例えば、単結晶シリコンで形成された300mmのウエハ上に、熱酸化法により膜厚10nm程度のシリコン酸化膜100を形成する。シリコン酸化膜100上には、さらに、低圧CVD法等により窒化シリコン膜200を形成する。
このようにして形成されたシリコン窒化膜200上に、フォトリソグラフィー技術を用いて、デバイス形成領域に相当する活性領域をカバーし、その他の領域を露出させたレジストパターンを形成し、かかるレジストパターンをエッチングマスクとしてシリコン酸化膜100、シリコン窒化膜200を除去し、さらにレジストパターンも除去する。
残ったシリコン酸化膜100、シリコン窒化膜200をエッチングマスクとして、ウエハWをエッチングして、図9(b)に示すように、例えば、200〜300nm程度の深さの分離溝300を形成する。その後、熱酸化により分離溝300内面に酸化シリコン膜400を形成する。この状態で、ウエハWを図1に示すプラズマCVD装置10のサセプタ17aのチャックに載せてプラズマ処理室11内の所定位置にセットする。
その後、前記要領でプロセスガスをガス供給口15からプラズマ処理室11内に供給ととともに、コイル13に電流を通してプラズマ処理室11内にプラズマを発生させ、CVD法による埋め込みシリコン酸化膜500を、図9(c)に示すように形成して、STI工程を終了する。
かかるSTI処理が終了したら、プラズマ処理室11内からウエハWを搬出し、例えばCMP工程等の次工程に搬送する。STI工程が終了したウエハWを搬出したプラズマ処理室11内には、例えばNF3等のクリーニングガスが導入され、併せて、上記要領でプラズマ処理室11内にプラズマを発生させ、1枚〜複数枚のウエハWのSTI処理の際にプラズマ処理室11内の壁12の内壁面に付着した堆積物を除去する。
このようにしてプラズマ処理室11内のクリーニングが終了したら、再度、図9(b)に示す分離溝300が形成されたウエハWを導入して、プラズマCVD法によりシリコン酸化膜400を分離溝300に埋め込む。
かかるウエハWのプラズマCVD処理による膜形成、プラズマ処理室11内のクリーニングを繰り返し、着工枚数が例えば5000枚になった時点で、プラズマCVD装置10からプラズマ処理室11を形成するドームDを取り外し、ドームD内の内壁面に所定粒径の粒種を用いてサンドブラストを施し、前記損傷部分Aをも含めて内壁面の平均粗面度が
60マイクロインチ(1.524μm)以上、110マイクロインチ(2.794μm)以内、より好ましくは、粗面度を80マイクロインチ(2.032μm)以上、100マイクロインチ(2.54μm)以内になるように加工処理を施して再生処理を行う。
再生処理後のプラズマ処理室11を、再度プラズマCVD装置10に装備して、再び、ウエハWのSTI工程を行う。本発明を適用した再生処理を行ったプラズマ処理室11は、これまでの再生方式とは異なり、ウエハ処理中の異物発生率が極めて少なく、着工枚数で5000枚に1回の割合でプラズマ処理室11の再生処理を行えばよく、かかる再生処理工数の削減が行える。併せて、ウエハ処理における異物発生に基づく廃棄ウエハを少なく抑えることができるため、STI工程におけるウエハの歩留まりを格段に改善することができ、ウエハ板枚当たりの生産コストも大幅に低減することができる。
因みに本発明者の試算では、本発明を適用した場合と、これまでの再生方式を採用していた場合とでは、半導体装置としてメタル5層品を月産7500枚生産したとすると、ウエハ当たりの生産コストを約27%程度削減でき、年当たり約2.58億円のコスト削減ができる。かかるコスト削減は、プラズマ処理室の再生コストの低減、再生プラズマ処理室を用いた場合のウエハ処理における異物発生率の低減に伴う廃棄ウエハの低減が大きく関与している。
本発明の適用における以上の説明では、プラズマ処理室を設ける半導体製造装置としてプラズマCVD装置を用いた場合を例に挙げて説明したが、プラズマ処理室を設ける構成の装置であれば、かかるプラズマCVD装置、PE−CVD装置の他に、高密度プラズマCVD装置、プラズマエッチング装置、プラズマアッシング装置等の装置にも本発明は十分に適用できるものである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記説明では、プラズマ処理室内にプラズマを発生させる場合を例示したが、リモートプラズマ方式で、他所で発生させたプラズマをプラズマ処理室内に導入して処理を行う場合にも当然に適用できることは言うまでもない。
上記説明では、プラズマ処理室がドーム形状に構成された場合を例に挙げて説明したが、本発明の適用にはプラズマ処理室の形状には関わりなく、例えば、図10に示すような非ドーム型の構成のプラズマ処理室11を有し、成膜とスパッタを同時に行うことで高アスペクト比のギャップ埋め込みに好都合な高密度プラズマCVD装置(High Density Plasma CVD装置)に対しても当然に適用できる。
また、クリーニングガスとしてNF3を例示したが、フッ素ラジカルを生成するものであれば、その他のクリーニングガスを使用することもできる。
本発明は、プラズマ用いてウエハ上に膜形成等の処理を行うに際して、プラズマ処理室の壁面からの付着物剥離による異物の低減を図る等の半導体装置の製造分野において有効に利用することができる。
本発明の一実施の形態の半導体製造装置をプラズマCVD装置に構成した場合を模式的に示す説明図である。 再生処理前のプラズマ処理室の内壁面の状況を示す説明図である。 (a)は本発明を適用して再生処理を行った後のプラズマ処理室の内壁面状況を示す説明図であり、(b)はこれまでの再生処理を行った後のプラズマ処理室の内壁面状況を示す説明図である。 (a)は再生処理前と再生処理後のプラズマ処理室の内壁面の粗面度の測定結果を示す図であり、(b)は(a)に示した粗面度の測定点を示す説明図である。 (a)はこれまでの方式の再生処理を行った後のプラズマ処理室を用いてウエハ処理を行った場合の異物発生率を示す図であり、(b)は本発明を適用して再生処理を行った後のプラズマ処理室を用いてウエハ処理を行った場合の異物発生率を示す図である。 (a)は再生したプラズマ処理室の内壁面の粗面度を種々変更しその各々に対応する異物発生率を示す図であり、(b)は(a)に示す結果を図示したグラフである。 全着工ウエハ数を5000枚とした場合における本発明を適用した場合における異物発生率を示すグラフである。 全着工ウエハ数を5000枚とした場合におけるこれまでの再生処理方式を採用した場合における異物発生率を示すグラフである。 (a)、(b)、(c)にSTI工程の手順を説明する断面図である。 本発明を適用することができる高密度プラズマCVD装置の構成を模式的に示す説明図である。
符号の説明
10 プラズマCVD装置
11 プラズマ処理室
12 壁
13 コイル
14 高周波電源
15 ガス供給口
16 排気口
17 ウエハ支持部材
17a サセプタ
18 高周波電源
21 頭頂部
22 底部
23 センター
24 ミドル
25 ボトム
D ドーム
W ウエハ

Claims (4)

  1. プラズマ処理室内に設けたウエハ支持部材上にウエハを支持した状態で、前記ウエハに対する所定の膜形成処理と、前記プラズマ処理室内にフッ素を含有するクリーニングガスを導入して、前記プラズマ処理室に対するクリーニング処理と、
    を実行する半導体製造装置であって、
    前記プラズマ処理室の外側にはコイルが設けられ、前記コイルと接続された高周波電源から前記コイルに高周波電流を印加することで前記プラズマ処理室内にプラズマを発生させるよう構成され、
    前記プラズマ処理室は壁面構成材がアルミナのセラミックス壁内面を備え、
    前記セラミックス壁内面の平均粗面度は、サンドブラスト処理により、1.5μm以上、2.8μm以下となるように加工され
    前記プラズマ処理室は、セラミックス壁構成材として99%以上の高純度アルミナが使用され、
    前記半導体製造装置は、300mm径のウエハ処理用のプラズマCVD装置であることを特徴とする半導体製造装置。
  2. 請求項1記載の半導体製造装置において、
    前記セラミックス壁内面の平均粗面度が2.0μm以上、2.5μm以下であることを特徴とする半導体製造装置。
  3. プラズマ処理室内のウエハに対し所定の膜を形成する処理を行う工程と、
    所定枚数のウエハの処理毎にフッ素を含有するクリーニングガスを前記プラズマ処理室内に導入して、前記プラズマ処理室に対するクリーニング処理を行う工程と、
    を有する半導体装置の製造方法であって、
    前記膜を形成する工程および前記クリーニング処理を行う工程では、前記プラズマ処理室の外側に設けられたコイルに、前記コイルと接続された高周波電源から高周波電流を印加することで前記プラズマ処理室内にプラズマを発生させ、
    前記プラズマ処理室は壁面構成材がアルミナのセラミックス壁内面を備え、
    前記セラミックス壁面内の平均粗面度は、サンドブラスト処理により、1.5μm以上、2.8μm以下となるように加工されており、
    前記プラズマ処理室は、99%以上の高純度アルミナを用いた前記セラミックス壁で形成され、
    前記プラズマ処理室では、300mm径の前記ウエハに、プラズマCVD法により膜形成処理が行われることを特徴とする半導体装置の製造方法。
  4. 請求項3記載の半導体装置の製造方法において、
    前記セラミックス壁内面の平均粗面度が2.0μm以上、2.5μm以下に設定されていることを特徴とする半導体装置の製造方法。
JP2003434940A 2003-12-26 2003-12-26 半導体製造装置および半導体装置の製造方法 Expired - Fee Related JP4909494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003434940A JP4909494B2 (ja) 2003-12-26 2003-12-26 半導体製造装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003434940A JP4909494B2 (ja) 2003-12-26 2003-12-26 半導体製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005197275A JP2005197275A (ja) 2005-07-21
JP4909494B2 true JP4909494B2 (ja) 2012-04-04

Family

ID=34815221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003434940A Expired - Fee Related JP4909494B2 (ja) 2003-12-26 2003-12-26 半導体製造装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4909494B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102045451B1 (ko) * 2019-08-08 2019-11-15 강대희 고밀도 플라즈마 화학기상 증착에 사용되는 세라믹 돔의 재생 방법
WO2024043134A1 (ja) * 2022-08-26 2024-02-29 信越化学工業株式会社 成膜方法、成膜装置、サセプター、及びα-酸化ガリウム膜

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3029488B2 (ja) * 1991-05-16 2000-04-04 東芝セラミックス株式会社 プラズマ放電部材
JPH0869970A (ja) * 1994-08-29 1996-03-12 Souzou Kagaku:Kk 半導体基板のプラズマ処理用ベルジャー
JPH09134910A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd プラズマ化学気相成長装置および半導体装置の製造方法
JP2001250814A (ja) * 2000-03-06 2001-09-14 Hitachi Ltd プラズマ処理装置
JP3615998B2 (ja) * 2000-08-10 2005-02-02 三菱重工業株式会社 プラズマcvd製膜装置及びそのセルフクリーニング方法
JP2002363754A (ja) * 2001-06-07 2002-12-18 Matsushita Electric Ind Co Ltd 薄膜製造装置および製造方法

Also Published As

Publication number Publication date
JP2005197275A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
US7226869B2 (en) Methods for protecting silicon or silicon carbide electrode surfaces from morphological modification during plasma etch processing
JP2008270595A (ja) 反応生成物剥離防止構造及びその製作方法、並びに当該構造を用いる半導体装置の製造方法
EP1827871B1 (en) Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses
JP3919409B2 (ja) プラズマ処理装置および半導体製造装置のフォーカスリング
JP2006319041A (ja) プラズマクリーニング方法、成膜方法
JP2007227501A (ja) 半導体製造装置のクリーニング方法及びクリーニング機能付き半導体製造装置
JP4909494B2 (ja) 半導体製造装置および半導体装置の製造方法
JP3801366B2 (ja) プラズマエッチング処理装置のクリーニング方法
US6545245B2 (en) Method for dry cleaning metal etching chamber
JPH0778802A (ja) ドライクリーニング方法
JP4224374B2 (ja) プラズマ処理装置の処理方法およびプラズマ処理方法
JP2005150399A (ja) 半導体装置の製造方法
KR101190804B1 (ko) 플라즈마처리방법
JP3854017B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP4574165B2 (ja) ブラスト処理方法
JP2004211128A (ja) 半導体製造装置用アルミニウム製部品の再生方法
JP2001176843A (ja) ドライクリーニング方法
JP2008109071A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
JP2005056925A (ja) プラズマ処理装置および処理室内壁面安定化方法
JP2004119475A (ja) プラズマ処理装置内部品の製造方法及びプラズマ処理装置内部品
JP2006196833A (ja) 半導体製造装置及び半導体装置の製造方法
JP5284679B2 (ja) プラズマエッチング方法
KR100511918B1 (ko) 웨이퍼 엣지 처리장치
JPH06283484A (ja) プラズマ装置のクリーニング方法
KR100688735B1 (ko) 플라즈마 식각챔버의 클리닝방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees