JP6848064B2 - 層間境界をカバーする蒸着層を含む半導体製造用部品及びその製造方法 - Google Patents

層間境界をカバーする蒸着層を含む半導体製造用部品及びその製造方法 Download PDF

Info

Publication number
JP6848064B2
JP6848064B2 JP2019532783A JP2019532783A JP6848064B2 JP 6848064 B2 JP6848064 B2 JP 6848064B2 JP 2019532783 A JP2019532783 A JP 2019532783A JP 2019532783 A JP2019532783 A JP 2019532783A JP 6848064 B2 JP6848064 B2 JP 6848064B2
Authority
JP
Japan
Prior art keywords
deposition layer
vapor deposition
thin
vapor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019532783A
Other languages
English (en)
Other versions
JP2020502807A (ja
Inventor
チョル イ，サン
チョル イ，サン
Original Assignee
トーカイ カーボン コリア カンパニー．，リミテッド
トーカイ カーボン コリア カンパニー．，リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トーカイ カーボン コリア カンパニー．，リミテッド, トーカイ カーボン コリア カンパニー．，リミテッド filed Critical トーカイ カーボン コリア カンパニー．，リミテッド
Publication of JP2020502807A publication Critical patent/JP2020502807A/ja
Application granted granted Critical
Publication of JP6848064B2 publication Critical patent/JP6848064B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/048—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material with layers graded in composition or physical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、乾式エッチング工程でウェハーなどの基板を用いて半導体素子を製造するための半導体製造用部品及びその製造方法に関し、より詳しくは、複数の層を含み、層間境界をカバーする蒸着層が形成された半導体製造用部品及びその製造方法に関する。
一般に、半導体製造工程で用いられるプラズマ処理方式は、乾式エッチング工程のうちの１つとして、ガスを用いて対象をエッチングする方法である。これは、エッチングガスを反応容器内に注入してイオン化させた後、ウェハーの表面で加速させ、ウェハーの表面を物理的、化学的に除去する工程を行う。この方法は、エッチングの調整が容易で、生産性が高く、数十ｎｍレベルの微細パターン形成が可能であることから幅広く用いられている。
プラズマエッチングにおける均一なエッチングのために考慮されなければならない変数として、エッチングする層の厚さと密度、エッチングガスのエネルギー及び温度、フォトレジストの接着性とウェハー表面の状態、及びエッチングガスの均一性などが挙げられる。特に、エッチングガスをイオン化させ、イオン化されたエッチングガスをウェハーの表面に加速させてエッチングを行う原動力となる高周波（ＲＦ：Ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）の調整は重要な変数となり、また、実際のエッチング過程で直接的かつ容易に調整できる変数として考慮される。
しかし、実際に乾式エッチング装置内でエッチングが行われるウェハーを基準としてみるとき、ウェハー表面の全体に対する均一なエネルギー分布を有するようにする均等な高周波の適用は必須であり、このような高周波を適用するときの均一なエネルギー分布の適用は、高周波出力の調整だけでは達成できず、これを解決するためには、高周波をウェハーに印加するために用いられる高周波電極としてのステージとアノード形態のフォーカスリングをはじめとする半導体製造用部品によって大きく左右される。
乾式エッチング装置内のフォーカスリングをはじめとする様々な半導体製造用部品は、プラズマが存在する苛酷な条件の反応容器内でエッチング処理が行われるウェハー周辺にプラズマを集中させる役割を果たし、部品自らもプラズマに露出されて損傷する。したがって、半導体製造用部品の耐プラズマ特性を増加させるための研究が持続的に行われてきた。
半導体製造用部品の耐プラズマ特性の向上のために化学的気相蒸着法をはじめとする様々な方法として、耐プラズマ特性を有する物質で半導体製造用部品を蒸着する過程において、一回に厚い蒸着層を形成すれば様々な問題が発生し得る。
多い量の原料ガスが注入されて高温の蒸着物質が続けて積層される過程で、不純物や同種反応により形成された核などが、異常組織の成長した異常結晶構造を生じ得る。最初は小さいサイズで発生した異常組織の異常結晶構造が、継続的に蒸着される間に持続的に成長し、半導体製造用部品の全体や一部に渡って製品の素材特性を低下させる要素として作用する問題があった。
本発明の目的は、上述したような問題点を解決するためのもので、異常組織の結晶構造の拡張を遮断できるよう層を複数にして早く蒸着形成し、その複数の層間の境界をカバーするよう耐プラズマ特性に強い層をその上に再び蒸着形成することで、耐プラズマ特性が強いながらも異常組織の異常結晶の拡張が抑制されて生産工程の効率性は高まる、層間境界をカバーする蒸着層を含む半導体製造用部品及びその製造方法を提供することにある。
しかし、本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されない更なる課題は下記の記載によって当技術分野の通常の知識を有する者にとって明確に理解できるものである。
本発明の層間境界をカバーする蒸着層を含む半導体製造用部品は、第１蒸着層と、前記第１蒸着層上に形成される第２蒸着層と、前記第２蒸着層上に、前記第１蒸着層と前記第２蒸着層との間の境界線の少なくとも一部分をカバーするように形成される第３蒸着層と、を含む。
本発明の一実施形態によれば、前記第１蒸着層、第２蒸着層又はこの２つは、複数の層から形成され、前記第３蒸着層は、前記第１蒸着層、第２蒸着層、又はこの２つの複数の層間の境界線の少なくとも一部分をカバーするように形成され得る。
本発明の一実施形態によれば、前記第１蒸着層及び第２蒸着層、それぞれの結晶粒のサイズは、前記第３蒸着層の結晶粒のサイズよりも大きくてもよい。
本発明の一実施形態によれば、前記第１蒸着層及び第２蒸着層、それぞれのＸ線回折スペクトルの１１１面の回折ピーク強度対比、２００面及び２２０面の回折ピーク強度の和の比は０．９〜３．５であり得る。
本発明の一実施形態によれば、前記第３蒸着層のＸ線回折スペクトルの１１１面の回折ピーク強度対比、２００面及び２２０面の回折ピーク強度の和の比は０．０５〜０．９であり得る。
本発明の一実施形態によれば、前記第３蒸着層のＸ線回折スペクトルの１１１面の回折ピーク強度対比、３１１面の回折ピーク強度の比は０．０５〜０．３であり得る。
本発明の一実施形態によれば、前記第１蒸着層、前記第２蒸着層、及び第３蒸着層のそれぞれは、ＳｉＣ又はＴａＣのうちの１つ以上を含み得る。
本発明の一実施形態によれば、前記第１蒸着層、前記第２蒸着層、及び第３蒸着層の組成は同一であり得る。
本発明の一実施形態によれば、前記第３蒸着層の厚さは０．７ｍｍ〜２．５ｍｍであり
得る。
本発明の一実施形態によれば、前記第１蒸着層と第２蒸着層は、透過度値がそれぞれ異なり得る。
本発明の一実施形態によれば、前記第１蒸着層、第２蒸着層又はこの２つの複数の層は、透過度値がそれぞれ異なり得る。
本発明の一実施形態によれば、前記半導体製造用部品はプラズマ処理装置部品として、リング、電極部、及びコンダクターからなる群より選択される少なくともいずれか１つを含み得る。
本発明の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法は、母材を備えるステップと、前記母材上に化学的気相蒸着法で第１蒸着層を形成するステップと、前記第１蒸着層上に化学的気相蒸着法で第２蒸着層を形成するステップと、１次加工ステップと、第３蒸着層を形成するステップと、２次加工ステップとを含む。
本発明の一実施形態によれば、前記第１蒸着層を形成するステップと前記第２蒸着層を形成するステップの蒸着ガス流量及び蒸着ガス組成は同一であり得る。
本発明の一実施形態によれば、前記第３蒸着層を形成するステップの蒸着ガス供給流量は、前記第１蒸着層及び第２蒸着層を形成するステップの蒸着ガス供給流量の３０％〜８０％であり得る。
本発明の一実施形態によれば、前記第１蒸着層及び第２蒸着層を形成するステップの蒸着層の形成速度は３０μｍ／ｈｒ〜６５μｍ／ｈｒであり得る。
本発明の一実施形態によれば、前記第３蒸着層を形成するステップの蒸着層の形成速度は、前記第１蒸着層及び第２蒸着層を形成するステップの蒸着層の厚さ形成速度の３０％〜８０％であり得る。
本発明の一実施形態によれば、１次加工ステップと第３蒸着層を形成するステップとの間、２次加工ステップの後、又は両方に洗浄ステップをさらに含み得る。
本発明の一実施形態によれば、１次加工ステップは、第１蒸着層及び第２蒸着層との間の境界線の少なくとも一部分を含む面を加工し得る。
本発明の一実施形態によれば、前記１次加工ステップは、母材を除去するステップを含み得る。
本発明の一実施形態によれば、前記２次加工ステップは、前記母材を除去するステップを含み得る。
本発明の一実施形態によれば、前記母材は、グラファイト、カーボンブラック、ＳｉＣ、ＴａＣ、及びＺｒＣからなる群から選択された１つ以上を含み得る。
本発明の一実施形態に係る層間境界をカバーする蒸着層を含む半導体製造用部品及びその製造方法は、複数の層を形成することによって異常組織の異常結晶成長が抑制され得る。また、複数の層が形成されるとき、プラズマに弱いことからエッチングされやすい層間境界周辺の部分が耐プラズマ特性の強い層に覆われることにより、製品の耐久性が増加する効果がある。また、層ごとの用途に応じて各層の流量及び積層速度を調整することで、全体的な半導体製造用部品の生産時間が短縮され、製品生産工程の効率性が向上する側面もある。
本発明の一実施形態によって製造された、層間境界をカバーする蒸着層を含む半導体製造用部品の断面を例示的に示すものである。 本発明の他の一実施形態によって製造された、層間境界をカバーする蒸着層を含む半導体製造用部品の断面を例示的に示すものである。 本発明の一実施形態によって製造された、層間境界をカバーする蒸着層を含む半導体製造用部品のＸ線回折パターンを示すものである。 本発明の一実施形態によって製造された、層間境界をカバーする蒸着層を含む半導体製造用部品のＸ線回折パターンを示すものである。 本発明の一実施形態により、層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法各ステップを順次示すものである。 本発明の一実施形態により、層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法各ステップを、製造される部品の断面を用いて例示的に示すものである。 本発明の他の一実施形態により、層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法各ステップを、製造される部品の断面を用いて例示的に示すものである。
以下、添付する図面を参照しながら本発明の実施形態を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
以下に説明する実施形態及び図面には様々な変更が加えられ得る。以下で説明する実施形態は、実施形態に対して限定しようとするものではなく、これらに対する全ての変更、均等物ないし代替物を含むものとして理解されなければならない。
本明細書で用いた用語は、単に特定の実施形態を説明するために用いられるものであって、本発明を限定しようとする意図はない。単数の表現は、文脈上、明白に異なる意味をもたない限り複数の表現を含む。本明細書において、「含む」又は「有する」等の用語は明細書上に記載した特徴、数字、ステップ、動作、構成要素、部品又はこれらを組み合わせたものが存在することを示すものであって、１つ又はそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品、又はこれを組み合わせたものなどの存在又は付加の可能性を予め排除しないものとして理解しなければならない。
異なる定義がされない限り、技術的であるか又は科学的な用語を含むここで用いる全ての用語は、本実施形態が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同じ意味を有する。一般的に用いられる予め定義された用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈すべきであって、本明細書で明白に定義しない限り、理想的又は過度に形式的な意味として解釈されることはない。
また、添付図面を参照して説明することにおいて、図面符号に関係なく同じ構成要素は同じ参照符号を付与し、これに対する重複する説明は省略する。実施形態の説明において関連する公知技術に対する具体的な説明が実施形態の要旨を不要に曖昧にすると判断される場合、その詳細な説明は省略する。
図１は、本発明の一実施形態によって製造された、層間境界をカバーする蒸着層を含む半導体製造用部品の断面を例示的に示すものである。
本発明の層間境界をカバーする蒸着層を含む半導体製造用部品は、第１蒸着層２１０と、前記第１蒸着層上に形成される第２蒸着層２２０と、前記第２蒸着層上に、前記第１蒸着層と前記第２蒸着層との間の境界線３００の少なくとも一部分をカバーするように形成される第３蒸着層とを含む。
本発明の一実施形態によれば、炭素を含む母材上に前記第１蒸着層、第２蒸着層、及び第３蒸着層が形成されるステップを含み、半導体製造用部品を製造し、最終的に製造の完成された半導体製造用部品では前記母材を除去したものである。
図２は、本発明の他の一実施形態によって製造された、層間境界をカバーする蒸着層を含む半導体製造用部品の断面を例示的に示すものである。
図１及び図２では、本発明の一実施形態により最終的に母材が除去された状態である半導体製造用部品の断面が図示されている。
積層形成された第１蒸着層及び第２蒸着層の間には、各層を形成する蒸着ガスの組成が異なる場合はもちろん、同じ場合にも境界線が生じる。ここで、第３蒸着層は、第１蒸着層及び第２蒸着層の間の境界線の少なくとも一部分をカバーするように形成される。
本発明の一側に係る第３蒸着層は、プラズマエッチング装置で第１蒸着層及び第２蒸着層の間の境界線がプラズマに露出されないように、少なくとも一部分をカバーするよう形成されれば充分である。第３蒸着層は、図１に示すように、半導体製造用部品の上面をカバーするよう形成されてもよく、図２に示すように、半導体製造用部品の上面及び一側部までカバーするよう形成されてもよい。２つの場合の全ては、第１蒸着層及び第２蒸着層の間の境界線の少なくとも一部分を第３蒸着層がカバーしている。
先に説明したように、高温の蒸着ガスが継続的に蒸着されれば、異常組織の異常結晶構造が続けて成長される。本発明の一側面では、第１蒸着層及び第２蒸着層を分類して形成することで、異常組織の異常結晶構造の継続的な成長を遮断する効果がある。
ただし、上記のように層を区分して積層する場合、プラズマエッチング工程に用いられるフォーカスリングのような半導体製造用部品は、第１蒸着層と第２蒸着層との間の境界面で大きくエッチングされる問題が発生し得る。これは、部品の耐久性を低下させ、飛散された蒸着層の物質が最終的に生産される半導体製品の欠陥を誘発し得る。そのため、部品の耐プラズマ性を向上するための目的として形成される第１蒸着層及び第２蒸着層は、その役割を果たすことができない場合もある。
本発明の一側面では、積層工程として層を形成する場合に発生する、このような問題を遮断しようと、第１蒸着層と第２蒸着層との間の境界線の少なくとも一部分をカバーするよう、第３蒸着層を含む半導体製造用部品を提供する。
本発明の一実施形態によれば、前記第１蒸着層、２蒸着層、又はこの２つは、複数の層から形成され、前記第３蒸着層は、前記第１蒸着層、２蒸着層、又はこの２つの複数の層間の境界線の少なくとも一部分をカバーするように形成されてもよい。すなわち、第１蒸着層と第２蒸着層は、それぞれが複数の層に形成され得る。
本発明の一実施形態によれば、前記第１蒸着層及び第２蒸着層、それぞれの結晶粒のサイズは、前記第３蒸着層の結晶粒のサイズよりも大きくてもよい。
蒸着層が形成されるとき、速い速度で蒸着層を形成すればその生産性が増加する一方、その結晶粒のサイズが大きく形成され、その組織が粗く形成されることで耐プラズマ特性が低下し、遅い速度で蒸着層を形成すればその生産性は低下する一方、結晶粒のサイズが小さく形成されることで、その組織が緻密で耐プラズマ特性が増加すると知られている。
本発明の一態様によれば、第３蒸着層は、結晶粒のサイズを小さく形成して耐プラズマ特性に強い長所があり、第１蒸着層及び第２蒸着層は、結晶粒のサイズを相対的に大きく形成して短い時間に蒸着することで、工程の生産性を向上させる効果がある。ここで、第３蒸着層は、第１蒸着層及び第２蒸着層よりもやや遅い速度で形成されるとしても、第１蒸着層及び第２蒸着層を蒸着する時間が大きく短縮され、全体的に生産速度が増加される。すなわち、本発明の一態様によれば、製品の生産性が向上する効果もある。
前記半導体製造用部品の蒸着層は、結晶性が高くて様々な結晶面が成長した異方性結晶を含んでもよい。このような結晶面は、図３Ａ及び図３Ｂを参考すれば確認される。
図３Ａ及び図３Ｂは、本発明の一実施形態によって製造された、層間境界をカバーする蒸着層を含む半導体製造用部品のＸ線（ＸＲＤ）回折パターンを示すものである。図３Ａは、本発明の一実施形態により形成された第１蒸着層及び第２蒸着層のＸ線回折パターンを示すグラフであり、図３Ｂは、本発明の一実施形態により形成された第３蒸着層のＸ線回折パターンを示すグラフである。
図３Ａ及び図３Ｂに示すＸ線回折パターンは、本発明の技術分野で適用されるＸ線回折測定方法を用いることができ、例えば、薄膜又は粉末Ｘ線回折測定方法を用いることができる。図３Ａ及び図３Ｂの場合、ＳｉＣを第１蒸着層ないし第３蒸着層の成分にして、本発明の一実施形態に係る半導体製造用部品を製造し、各層にＸ線を照射して取得したグラフである。Ｘ線分析装置は、「Ｒｉｇａｋｕ、Ｄｍａｘ ２５００」を用いて縦軸に回折強度、横軸に回折角（２θ）を示すＸ線パターンを取得し、ＭＤＩ／ＪＡＤＥ３５−０８０１によってＳｉＣ成分を確認した。
それぞれの結晶面方向の回折ピーク強度の比は、それぞれの方向への結晶の成長程度を意味し、各蒸着層は、その蒸着環境に応じて結晶された固有の結晶面回折ピークの強度値を有する。このようなＸ線パターンの結果から、１１１面に比べて他の結晶面の方向、例えば、２００、２２０又は３１１面の方向への結晶成長がどれ程行われたかに応じて、各蒸着層の物性を示す指標を確保することができる。
本発明の一実施形態によれば、前記第１蒸着層及び第２蒸着層、それぞれのＸ線回折スペクトルの１１１面の回折ピーク強度対比、２００面及び２２０面の回折ピーク強度の和の比は０．９〜３．５である。
本発明の一実施形態によれば、前記第３蒸着層のＸ線回折スペクトルの１１１面の回折ピーク強度対比、２００面及び２２０面の回折ピーク強度の和の比は０．０５〜０．９である。
本発明の一実施形態によれば、前記第３蒸着層のＸ線回折スペクトルの１１１面の回折ピーク強度対比、３１１面の回折ピーク強度の比は０．０５〜０．３である。
本発明の一態様によれば、第１蒸着層及び第２蒸着層それぞれは、２００面及び２２０面の方向への成長面の強度の和が１１１面方向の成長面に比べると相当の高いレベルに成長したことを意味する。一方、第３蒸着層の場合、２００面及び２２０面の方向への成長面の強度の和が１１１面の方向の成長面に比べると高くないレベルであることを意味する。また、第３蒸着層の場合、３１１面の成長面の強度も１１１面の方向の成長面に比べると高くないレベルであることを意味する。
本発明の一実施形態によれば、前記第１蒸着層、前記第２蒸着層、及び第３蒸着層のそれぞれは、ＳｉＣ又はＴａＣのうちの１つ以上を含んでもよい。本発明の一実施形態によれば、前記第１蒸着層、前記第２蒸着層、及び第３蒸着層の組成は同一であってもよい。
本発明において、第１蒸着層、第２蒸着層、及び第３蒸着層は、耐プラズマ特性などにおいて、それぞれの層ごとに差異があるが、各蒸着層の組成は同一に形成されてもよい。
本発明の一実施形態によれば、前記第３蒸着層の厚さは０．７ｍｍ〜２．５ｍｍである。
本発明の一実施形態によれば、第３蒸着層は、乾式エッチング装置内でプラズマによって損傷される厚さを考慮して形成されることが良い。乾式エッチング装置で通常プラズマによってエッチングされる耐プラズマ性素材の場合、その素材の種類に応じて一般的に０．５ｍｍ程度がエッチングされる。本発明では、プラズマによって第３蒸着層の一部がエッチングされても、第１蒸着層と第２蒸着層との間の境界線が現れないように０．７ｍｍ〜２．５ｍｍの厚さで第３蒸着層を形成し得る。０．７ｍｍ未満である場合、選択された素材に応じて第１蒸着層と第２蒸着層との間の境界が現れて部品が大きく損傷する恐れがあり、２．５ｍｍの厚さを超過すれば、製品の生産性が低下する問題がある。
本発明の一実施形態によれば、前記第１蒸着層と第２蒸着層は、透過度値がそれぞれ異なってもよい。
本発明で意味する透過度は物質層を光が通過する程度であって、物質層を通過した光の強度を物質層に対する入射光の強度に割った値に該当する透過度は様々な方法によって測定されるが、３ｍｍの厚さで試験片を製造し、光度１５０Ｌｕｘ以上の光源を用いて試験片と光源との距離が７ｃｍ以内に測定したものである。厚さや光源、試験片と光源との距離に応じて透過度は変わるため、同じ厚さである場合の相対値として考慮される。
透過度は物質の固有な特徴に該当し、同じ成分及び組成を有する素材でもその結晶構造や相に応じて互いに異なる透過度を有し得る。本発明に係る層間境界をカバーする蒸着層を含む半導体製造用部品は、互いに異なる透過度を有する第１蒸着層と第２蒸着層を含んでもよい。前記第１蒸着層と第２蒸着層についてもそれぞれが複数の層に構成され得ることはもちろんである。
積層された第１蒸着層と第２蒸着層は、同じ組成の蒸着ガスから形成されても、その層の境界で色が次第に重なりながら変わる。このように形成された第１蒸着層と第２蒸着層は互いに異なる透過度を有し得る。
本発明の一態様によれば、上述したように前記積層された第１蒸着層と第２蒸着層の境界で、異常組織から形成された異常結晶構造の成長が断絶されることがある。本発明の一側面において、従来における連続的な蒸着過程を断絶させて段階的に各層を形成することで、異常結晶構造の継続的な成長を制御し得る。ここで、異常結晶構造は、連続的な蒸着過程が断絶されることによって継続的に成長できず、各層の境界で異常結晶の成長の断絶された構造を形成し得る。
本発明の一実施形態によれば、前記第１蒸着層、２蒸着層、又はこの２つの複数の層は透過度値がそれぞれ異なり得る。
本発明の一実施形態によれば、前記半導体製造用部品は、プラズマ処理装置部品として、リング、電極部、及びコンダクターからなる群より選択される少なくともいずれか１つを含み得る。本発明の第１蒸着層ないし第３蒸着層を含む半導体製造用部品は、プラズマ処理装置で部品がプラズマに露出してエッチングされる問題を改善するための側面もあるため、プラズマ処理部品でプラズマに露出されることが一般的なリング、電極部、及びコンダクターなどを含んでもよい。前記リングは、フォーカスリングを含んでもよい。
図４は、本発明の一実施形態により、層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法各ステップを順次示すものである。
図５は、本発明の一実施形態により、層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法各ステップを製造される部品の断面を用いて例示的に示すものである。
図６は、本発明の他の一実施形態により、層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法各ステップを製造される部品の断面を用いて例示的に示すものである。
以下は、図４〜図６を参照して、本発明の一実施形態に係る層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法を説明する。
本発明の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法は、母材を備えるステップＳ１０と、前記母材上に化学的気相蒸着法で第１蒸着層を形成するステップＳ２０と、前記第１蒸着層上に化学的気相蒸着法で第２蒸着層を形成するステップＳ３０と、１次加工ステップＳ４０と、第３蒸着層を形成するステップＳ５０と、２次加工ステップＳ６０とを含む。
本発明において、母材は、グラファイト、カーボンブラック、天然黒鉛、人造黒鉛、合成黒鉛などの炭素を含む物質であれば特に限定されない。母材は、蒸着装置内で、蒸着ガスがその周辺に形成され、その表面に蒸着されるようにする被蒸着物機能を果たし、結果的に、本発明では、母材上に第１蒸着層ないし第３蒸着層が形成される。ここで、第１蒸着層ないし第３蒸着層は母材の全体面上に形成され、設計に応じて、母材の一面がマスキングなどにより遮られるまま、遮られていない他の面上のみに形成されてもよい。
母材は、その上に第１蒸着層が形成されるものであればよく、第１蒸着層２１０の下の面積が母材１００の上の面積と同じ面積を有するよう上面上に形成され、第１蒸着層が母材の上面のみならず、一側部までカバーするよう形成されてもよい。
前記母材は、第１蒸着層が上部に形成されるものであるため、第１蒸着層の蒸着素材を考慮して前記群から選択された素材を含んで蒸着が円満に行われることのできる材質で形成することが好ましい。
第１蒸着層を形成するステップとして、母材を被蒸着物にして母材の上部に化学的気相蒸着法で第１蒸着層を形成する。ここで、第１蒸着層は、母材の上面をカバーするよう形成され、母材の側面の一部までカバーするよう形成されてもよく、母材の下面までカバーするように形成されてもよい。
第２蒸着層を形成するステップとして、母材及び第１蒸着層を被蒸着物にして化学的気相蒸着法でその上部に第２蒸着層を形成する。第２蒸着層も第１蒸着層と同様に、母材及び第１蒸着層から形成された被蒸着物の上面をカバーするよう形成されてもよく、追加的な側面又は下面までカバーするように形成されてもよい。
その後、１次加工ステップにおいて、半導体製造用部品の必要な規格及び形状に適するよう加工するが、本発明において、この加工手段は物理的に半導体製造用部品の外形を加工できるものであれば特に限定されない。
その次に、加工形成された半導体製造用部品を再び被蒸着物にして第３蒸着層を形成する。
一般的に、複数層を積層する工程は、複数の層を蒸着して積層した後加工して工程が終了されるが、本発明によれば、少なくとも２つ以上の層を積層した後、第１次加工ステップを行って再び第３蒸着層の積層作業が必要となる差別性がある。第３蒸着層は、上述したように、第１蒸着層及び第２蒸着層をカバーしてプラズマエッチング装置内でプラズマに最も多く露出される部分である。したがって、第３蒸着層は耐プラズマ特性の強い材質から形成され、プラズマエッチング装置内で部品の損傷を最小化するために、第１蒸着層と第２蒸着層との間の境界線の少なくとも一部をカバーするように形成される。
その後、２次加工ステップにおいて、半導体製造用部品の必要な規格及び形状に適するように再び加工するが、本発明において、この加工手段についても１次加工ステップのように、物理的に半導体製造用部品の外形を加工できるものであれば、特に限定されない。
本発明の一実施形態によれば、前記第１蒸着層を形成するステップと、前記第２蒸着層を形成するステップの蒸着ガス流量及び蒸着ガスの組成は同一であってもよい。
すなわち、第１蒸着層及び第２蒸着層は、同じ蒸着速度で同じ組成を有する層に形成されてもよい。このように形成された第１蒸着層及び第２蒸着層は、結晶面の成長パターンも同一に形成される。これは、Ｘ線回折の試験を介して確認される。
本発明の一実施形態によれば、前記第３蒸着層を形成するステップの蒸着ガス供給流量は、前記第１蒸着層及び第２蒸着層を形成するステップの蒸着ガス供給流量の３０％〜８０％であり得る。
第３蒸着層は、第１蒸着層及び第２蒸着層に比べて少ないガス供給流量によって形成されてもよい。これは、相対的に蒸着層の形成が次第に行われることを意味し、結晶粒のサイズが小さくて緻密に形成され得ることを意味する。このように形成された第３蒸着層は、第１蒸着層及び第２蒸着層に比べて耐プラズマ特性が向上される。
本発明の一実施形態によれば、前記第１蒸着層及び第２蒸着層を形成するステップの蒸着層の形成速度は、３０μｍ／ｈｒ〜６５μｍ／ｈｒであり得る。
第１蒸着層及び第２蒸着層は、前記数値範囲の速度で比較的に速い速度で短時間に蒸着層を形成し得る。ここで、３０μｍ／ｈｒ未満の場合、蒸着速度が極めて遅いことから本発明の工程の生産性を向上させる効果が鈍化する問題があり、６５μｍ／ｈｒ超過の場合、速すぎる蒸着速度によって均質の蒸着層の形成に問題が生じる。
本発明の一実施形態によれば、前記第３蒸着層を形成するステップの蒸着層の形成速度は、前記第１蒸着層及び第２蒸着層を形成するステップの蒸着層の厚さ形成速度の３０％〜８０％であり得る。
第３蒸着層は、第１蒸着層及び第２蒸着層に比べて遅く形成されてもよい。第１蒸着層及び第２蒸着層の形成速度の３０％未満である場合、速度が遅すぎることから生産性に問題が生じ、８０％を超過する場合、耐プラズマ特性が第１蒸着層及び第２蒸着層と大きく差がない場合もあって、その境界の部分を保護する機能に問題が生じ得る。
本発明の一側に係る第１蒸着層及び第２蒸着層を形成するステップは、化学的気相蒸着チャンバー内で、化学的気相蒸着方式によって製造される。ここで、各層を形成する原料ガスは、複数の原料ガス噴射ノズルを介して供給されてもよい。複数の原料ガス噴射ノズルは、均一に各層を積層できるものであれば、本発明で化学的気相蒸着チャンバー内の位置や個数を特に限定することはない。
本発明の一実施形態によれば、１次加工ステップと第３蒸着層を形成するステップとの間、２次加工ステップの後、又は、両側に洗浄ステップをさらに含んでもよい。各加工ステップ後には、部品の表面に不純物が残留し得るため、洗浄ステップを含んでもよい。ここで、前記洗浄ステップの洗浄手段は、酸、塩基、水、不活性気体などの様々な手段を使用でき、本発明では、表面に形成された不純な残留物を除去できるものであれば、その方法を特に限定することはない。
本発明の一実施形態によれば、１次加工ステップは、第１蒸着層及び第２蒸着層の間の境界線の少なくとも一部分を含む面を加工してもよい。１次加工ステップは、第３蒸着層が形成される面が円満に蒸着できるよう加工したものである。また、１次加工ステップは、第１蒸着層、第２蒸着層、又は両側が複数の層に形成される場合、前記複数の層間の境界線の少なくとも一部を含む面を加工してもよい。
本発明の一実施形態によれば、前記１次加工ステップは母材を除去するステップを含む。
前記母材は、最終的な半導体製造用部品の完成品から除去されたものであってもよい。前記１次加工ステップにおいて、第１蒸着層及び第２蒸着層と共に下部の母材を除去する加工を共に行ってもよい。ここで、母材を除去する方法は、前記第１蒸着層ないし第２蒸着層の品質に影響を与えない方法であれば、本発明ではその手段を特に制限しない。
図５には、本発明の一実施形態により、１次加工ステップで母材を共に除去し、第３蒸着層を形成するステップの前に母材がないように形成された構造の断面図（Ｓ４０）が図示されている。
本発明の一実施形態によれば、前記２次加工ステップは、前記母材を除去するステップを含む。前記母材は、前記２次加工ステップにおいて、半導体製造用部品の必要な規格及び形状に適するよう加工しながら共に除去されてもよい。ここで、母材を除去する方法は、前記第１蒸着層ないし第２蒸着層の品質に影響を与えない方法であれば、本発明ではその手段を特に制限しない。
図６には、本発明の他の一実施形態により２次加工ステップにおいて、第３蒸着層の蒸着物と共に前記母材を除去する過程が共に行われて製造された半導体製造用部品の断面図（Ｓ６０）が図示されている。
本発明の一実施形態によれば、前記母材は、グラファイト、カーボンブラック、ＳｉＣ、ＴａＣ、及びＺｒＣからなる群から選択された１つ以上を含み得る。
上述したように実施形態がたとえ限定された実施形態及び図面によって説明されたが、当技術分野で通常の知識を有する者であれば、前記の記載から様々な修正及び変形が可能である。例えば、説明された技術が説明された方法と異なる順に実行されたり、及び／又は説明された構成要素が説明された方法と異なる形態に結合又は組合わせられたり、他の構成要素又は均等物によって置き換えたり置換されても適切な結果が達成し得る。
したがって、本発明の範囲は、開示された実施形態に限定されて定められるものではなく、特許請求の範囲及び特許請求の範囲と均等なものなどによって定められるものである。

Claims (21)

  1. 第１蒸着層と、
    前記第１蒸着層上に形成される第２蒸着層と、
    前記第２蒸着層上に、前記第１蒸着層と前記第２蒸着層との間の境界線の少なくとも一部分をカバーするように形成される第３蒸着層とを含み、
    前記第１蒸着層、前記第２蒸着層、及び第３蒸着層のそれぞれは、ＳｉＣ又はＴａＣのうちの１つ以上を含む、層間境界をカバーする蒸着層を含む半導体製造用部品。
  2. 前記第１蒸着層、第２蒸着層又はこの２つは、複数の層から形成され、
    前記第３蒸着層は、前記第１蒸着層、第２蒸着層、又はこの２つの複数の層間の境界線の少なくとも一部分をカバーするように形成される、請求項１に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  3. 前記第１蒸着層及び第２蒸着層、それぞれの結晶粒のサイズは、前記第３蒸着層の結晶粒のサイズよりも大きい、請求項１に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  4. 前記第１蒸着層及び第２蒸着層、それぞれのＸ線回折スペクトルの１１１面の回折ピーク強度対比、２００面及び２２０面の回折ピーク強度の和の比は０．９〜３．５である、請求項１に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  5. 前記第３蒸着層のＸ線回折スペクトルの１１１面の回折ピーク強度対比、２００面及び２２０面の回折ピーク強度の和の比は０．０５〜０．９である、請求項１に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  6. 前記第３蒸着層のＸ線回折スペクトルの１１１面の回折ピーク強度対比、３１１面の回折ピーク強度の比は０．０５〜０．３である、請求項１に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  7. 前記第１蒸着層、前記第２蒸着層、及び第３蒸着層の組成は同一である、請求項１に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  8. 前記第３蒸着層の厚さは０．７ｍｍ〜２．５ｍｍである、請求項１に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  9. 前記第１蒸着層と第２蒸着層は、透過度値がそれぞれ異なる、請求項１に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  10. 前記第１蒸着層、第２蒸着層又はこの２つの複数の層は、透過度値がそれぞれ異なる、請求項２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  11. 前記半導体製造用部品はプラズマ処理装置部品として、リング、電極部、及びコンダクターからなる群より選択される少なくともいずれか１つを含む、請求項１に記載の層間境界をカバーする蒸着層を含む半導体製造用部品。
  12. 母材を備えるステップと、
    前記母材上に化学的気相蒸着法で第１蒸着層を形成するステップと、
    前記第１蒸着層上に化学的気相蒸着法で第２蒸着層を形成するステップと、
    １次加工ステップと、
    第３蒸着層を形成するステップと、
    ２次加工ステップと、
    を含む、層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
  13. 前記第１蒸着層を形成するステップと前記第２蒸着層を形成するステップの蒸着ガス流量及び蒸着ガス組成は同一である、請求項１２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
  14. 前記第３蒸着層を形成するステップの蒸着ガス供給流量は、前記第１蒸着層及び第２蒸着層を形成するステップの蒸着ガス供給流量の３０％〜８０％である、請求項１２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
  15. 前記第１蒸着層及び第２蒸着層を形成するステップの蒸着層の形成速度は３０μｍ／ｈｒ〜６５μｍ／ｈｒである、請求項１２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
  16. 前記第３蒸着層を形成するステップの蒸着層の形成速度は、前記第１蒸着層及び第２蒸着層を形成するステップの蒸着層の厚さ形成速度の３０％〜８０％である、請求項１２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
  17. １次加工ステップと第３蒸着層を形成するステップとの間、２次加工ステップの後、又は両方に洗浄ステップをさらに含む、請求項１２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
  18. １次加工ステップは、第１蒸着層及び第２蒸着層との間の境界線の少なくとも一部分を含む面を加工する、請求項１２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
  19. 前記１次加工ステップは、母材を除去するステップを含む、請求項１２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
  20. 前記２次加工ステップは、前記母材を除去するステップを含む、請求項１２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
  21. 前記母材は、グラファイト、カーボンブラック、ＳｉＣ、ＴａＣ、及びＺｒＣからなる群から選択された１つ以上を含む、請求項１２に記載の層間境界をカバーする蒸着層を含む半導体製造用部品の製造方法。
JP2019532783A 2016-12-20 2017-12-18 層間境界をカバーする蒸着層を含む半導体製造用部品及びその製造方法 Active JP6848064B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2016-0174615 2016-12-20
KR1020160174615A KR20180071695A (ko) 2016-12-20 2016-12-20 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
PCT/KR2017/014904 WO2018117556A1 (ko) 2016-12-20 2017-12-18 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2020502807A JP2020502807A (ja) 2020-01-23
JP6848064B2 true JP6848064B2 (ja) 2021-03-24

Family

ID=62626883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019532783A Active JP6848064B2 (ja) 2016-12-20 2017-12-18 層間境界をカバーする蒸着層を含む半導体製造用部品及びその製造方法

Country Status (6)

Country Link
US (1) US11180855B2 (ja)
JP (1) JP6848064B2 (ja)
KR (1) KR20180071695A (ja)
CN (1) CN110050327B (ja)
TW (1) TWI686864B (ja)
WO (1) WO2018117556A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020163132A1 (en) * 2019-02-04 2020-08-13 Lam Research Corporation Plasma resistant component for a plasma processing chamber
KR102305539B1 (ko) * 2019-04-16 2021-09-27 주식회사 티씨케이 SiC 엣지 링
KR102262330B1 (ko) * 2019-04-16 2021-06-09 주식회사 티씨케이 반도체 제조용 부품의 재생 방법 및 재생된 반도체 제조용 부품
KR102183258B1 (ko) * 2019-04-18 2020-11-26 주식회사 티씨케이 SiC 소재 및 이의 제조방법
KR102353957B1 (ko) * 2019-07-01 2022-01-21 (주)티티에스 가이드 프레임이 일체화된 서셉터
KR102258205B1 (ko) * 2019-07-01 2021-05-28 (주)티티에스 가이드 프레임이 일체화된 서셉터
JP7396977B2 (ja) * 2020-12-23 2023-12-12 クアーズテック株式会社 半導体熱処理部材及びその製造方法
KR102419533B1 (ko) * 2021-11-25 2022-07-11 비씨엔씨 주식회사 파티클 발생 최소화에 유리한 치밀한 보론카바이드 재질의 반도체 제조공정용 엣지링 및 그 제조방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129267A (ja) 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
JP3196510B2 (ja) * 1994-06-13 2001-08-06 三菱マテリアル株式会社 硬質蒸着層がすぐれた耐剥離性を有する表面被覆炭化タングステン基超硬合金製エンドミル
JPH11199323A (ja) 1998-01-14 1999-07-27 Tokai Carbon Co Ltd ダミーウエハ
JPH11251093A (ja) * 1998-02-27 1999-09-17 Kyocera Corp プラズマ発生用電極
SE9903242D0 (sv) * 1999-09-13 1999-09-13 Acreo Ab A semiconductor device
EP1221178A1 (en) 1999-10-15 2002-07-10 ASM America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
JP2001257163A (ja) * 2000-03-10 2001-09-21 Kyocera Corp 炭化珪素部材、耐プラズマ部材及び半導体製造用装置
TW541586B (en) 2001-05-25 2003-07-11 Tokyo Electron Ltd Substrate table, production method therefor and plasma treating device
JP3808365B2 (ja) * 2001-12-25 2006-08-09 シャープ株式会社 半導体装置およびその製造方法
US20030198749A1 (en) * 2002-04-17 2003-10-23 Applied Materials, Inc. Coated silicon carbide cermet used in a plasma reactor
JP4996868B2 (ja) * 2006-03-20 2012-08-08 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
US7883632B2 (en) * 2006-03-22 2011-02-08 Tokyo Electron Limited Plasma processing method
US20090183771A1 (en) * 2006-06-23 2009-07-23 Hitoshi Sannomiya Plasma processing apparatus, plasma processing method and photoelectric conversion element
JP2008251765A (ja) * 2007-03-30 2008-10-16 Hitachi High-Technologies Corp プラズマエッチング装置
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
CN102130259A (zh) * 2011-01-14 2011-07-20 大连美明外延片科技有限公司 一种发光二极管芯片的复合电极及其制作方法
CN105789487B (zh) * 2012-01-12 2019-04-26 大日本印刷株式会社 蒸镀掩模的制造方法及有机半导体元件的制造方法
JP5962124B2 (ja) * 2012-03-28 2016-08-03 株式会社明電舎 酸化膜の形成方法
US9343289B2 (en) * 2012-07-27 2016-05-17 Applied Materials, Inc. Chemistry compatible coating material for advanced device on-wafer particle performance
JP2016520707A (ja) * 2013-03-08 2016-07-14 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ フッ素プラズマに対する保護に適した保護コーティングを有するチャンバ構成要素
US9711334B2 (en) * 2013-07-19 2017-07-18 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based thin film coatings on process rings
JP6239296B2 (ja) * 2013-07-19 2017-11-29 株式会社日立ハイテクノロジーズ プラズマ処理装置のステージ製造方法
US9583369B2 (en) * 2013-07-20 2017-02-28 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based coatings on lids and nozzles
JP2016124734A (ja) * 2014-12-26 2016-07-11 住友大阪セメント株式会社 耐食性部材、静電チャック装置および耐食性部材の製造方法
KR20160137746A (ko) * 2015-05-20 2016-12-01 삼성전자주식회사 기판 제조 장치, 및 그의 탄소 보호막 코팅 방법
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法

Also Published As

Publication number Publication date
TW201838025A (zh) 2018-10-16
JP2020502807A (ja) 2020-01-23
KR20180071695A (ko) 2018-06-28
CN110050327B (zh) 2023-05-12
WO2018117556A1 (ko) 2018-06-28
TWI686864B (zh) 2020-03-01
CN110050327A (zh) 2019-07-23
US20200063269A1 (en) 2020-02-27
US11180855B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
JP6848064B2 (ja) 層間境界をカバーする蒸着層を含む半導体製造用部品及びその製造方法
KR102054721B1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR102208252B1 (ko) 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
JP6995856B2 (ja) ＳｉＣ蒸着層を含む半導体製造用部品及びその製造方法
WO2013011149A1 (de) Verfahren und vorrichtung zur herstellung partikelarmer schichten auf substraten
KR102181728B1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR102159224B1 (ko) 포커스 링, 그 제조 방법, 및 기판 처리 장치
KR102611718B1 (ko) SiC 엣지 링
US20230069395A1 (en) Stress treatments for cover wafers
JP2021506126A (ja) チャンバ調整における耐酸化保護層
TWI570061B (zh) Graphene manufacturing method
KR101452802B1 (ko) 그래핀 플레이크의 플라즈마 열처리를 통한 투명전극재 및 투명전극 제조 방법, 그리고 그 투명전극 및 투명전극 기판
KR20180020442A (ko) SiC 소재 및 SiC 복합 소재
US20220020589A1 (en) Dielectric coating for deposition chamber
TW202403918A (zh) 半導體製造裝置用部件及其製造方法
WO2022044946A1 (ja) 積層体、単結晶ダイヤモンド基板及びその製造方法
JP2009029656A (ja) ＳｉＣエピタキシャル膜の製造方法、およびスペーサー形成方法
JP2023542174A (ja) ドーピング半導体膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210303

R150 Certificate of patent or registration of utility model

Ref document number: 6848064

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250