JP4014738B2 - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP4014738B2 JP4014738B2 JP28059098A JP28059098A JP4014738B2 JP 4014738 B2 JP4014738 B2 JP 4014738B2 JP 28059098 A JP28059098 A JP 28059098A JP 28059098 A JP28059098 A JP 28059098A JP 4014738 B2 JP4014738 B2 JP 4014738B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- insulating film
- protective insulating
- main surface
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 235000012431 wafers Nutrition 0.000 claims description 169
- 239000010949 copper Substances 0.000 claims description 68
- 230000002093 peripheral effect Effects 0.000 claims description 65
- 230000001681 protective effect Effects 0.000 claims description 51
- 238000009792 diffusion process Methods 0.000 claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 description 170
- 229910052581 Si3N4 Inorganic materials 0.000 description 61
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 61
- 238000000034 method Methods 0.000 description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 229910052814 silicon oxide Inorganic materials 0.000 description 33
- 239000000758 substrate Substances 0.000 description 29
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000002955 isolation Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置が形成される半導体ウェーハ（以下、ウェーハという）に係り、とくにトランジスタ特性の変動の少ない半導体装置及びウェーハ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置に用いられるシリコンやゲルマニウムなどのウェーハは、通常高周波誘導加熱法や引上げ法などの単結晶成長法により成長させた円柱状のインゴットをスライスして形成される。インゴットから形成されたウェーハは、処理され複数の集積回路が主面に形成される。その後、ウェーハは、スクライブラインに沿って切断され、集積回路領域が形成されたチップ毎に分離される。
【０００３】
【発明が解決しようとする課題】
図２０は、半導体基板に形成された従来の半導体装置の断面図である。半導体装置は、ウェーハ上に形成され、最終的にウェーハを切断してそれぞれに集積回路が形成されたチップを分離する。したがって、図２０は、チップの断面図を示し、とくにウェーハの外周面及び集積回路が形成されない周辺領域（部）に近い部分のチップを記載している。半導体基板１は、例えば、ｐ型シリコン半導体である。図の左側は、ウェーハの外周部及び周辺部であり、この部分は後述する理由で半導体基板１表面が露出している。外周部及び周辺部より内側（図の中央及び右側）はチップ領域を表わしている。チップ領域にはＳＴＩ(Shallow Trench Isolation)構造やＬＯＣＯＳ(LOCal Oxidation of Silicon)法などにより形成されたＳｉＯ2 からなる素子分離領域２が形成されている。素子分離領域２により区画された素子領域にはｎ型ソース／ドレイン領域３が形成されている。ソース／ドレイン領域３間の上に熱酸化方でシリコン酸化膜などのゲート絶縁膜４を介してポリシリコンなどからなるゲート電極５が形成されている。ゲート絶縁膜４は、半導体基板１全面に形成され、この上にゲート電極５を被覆するようにシリコン酸化膜が形成される。
【０００４】
このシリコン酸化膜はＲＩＥ(Reactive Ion Etching)などの異方性エッチングでエッチングされてゲート電極５の側面に側壁絶縁膜６に加工される。次に、半導体基板１上には、ＢＰＳＧ(Boron-doped Phospho-Silicate Glass)などの層間絶縁膜７が堆積され、これは平坦化される。この層間絶縁膜７には、底辺がソース／ドレイン領域３のいずれかに接するコンタクト孔を形成し、内部にタングステン（Ｗ）などの接続配線８を埋め込む。層間絶縁膜７の平坦化された表面には銅（Ｃｕ）からなる金属膜が堆積され、パターニングされて接続配線８と電気的に接続されるＣｕ配線９に加工される。Ｃｕ配線９の上には保護絶縁膜が形成されるかあるいは保護絶縁膜を施す間に層間絶縁膜を介してさらに複数の上層のＣｕ配線を形成することができる。
半導体装置に用いられる上記Ｃｕ配線技術では、Ｃｕのシリコンウェーハ中への拡散が非常に懸念される問題となっている。
従来のＣｕ配線技術では、ＣｕをＴａ、ＴｉＮ、ＳｉＮなどのバリア膜で覆うことが基本になるが、工程途中においてウェーハのエッジや裏面等にＣｕが付着したり、あるいは製造装置やウェーハキャリアから付着するなどの可能性が考えられる。従来のウェーハエッジ部はパターニングする際には必ず１〜３ｍｍ程度レジスト除去されているので、エッチング処理を行った後は半導体基板表面が露出してしまうことになる。
【０００５】
トランジスタ上はＳｉＮライナーを形成しているため上からのＣｕの拡散はブロック可能である。しかし、ウェーハ裏面、ウェーハエッジはシリコンむき出しの状態であり、この状態でＣｕプロセス工程を通ると、図２０に示されるように、露出されたウェーハの外周部からチップ中にＣｕが拡散し、チップに形成されるトランジスタ特性を変動させる恐れがあった。
すなわち、従来の半導体基板は、例えば、シリコンウェーハではシリコンのみでウェーハが形成されている。このウェーハを用いた半導体装置の製造工程、とくにリソグラフィ工程ではキャリア等へのレジスト付着を防ぐためにウェーハの周辺部分は前述のようにレジストが除去される。そのためウェーハエッジ部分は、常にエッチング雰囲気に晒されることになるのでシリコン基板は露出状態になる。その結果、前述のようにＣｕ配線を形成する時にシリコン部分に直にＣｕが付着することによる半導体基板の汚染が生じてしまう。また、ｐ型エピタキシャルシリコン半導体層が形成された高濃度半導体基板（ｐ−ｅｐｉ ｏｎ ｐ＋基板）を用いるときにも熱工程中に不純物が外方拡散するという問題がある。
本発明は、このような事情によりなされたものであり、Ｃｕ配線形成工程などの熱処理により発生するＣｕのシリコン中への拡散を防止してトランジスタ特性の変動を少なくさせたウェーハ及びその製造方法、このウェーハから形成された半導体装置を提供する。
【０００６】
【課題を解決するための手段】
本発明は、ウェーハ主面の周辺部、外周面及び裏面に内部にＣｕが拡散するのを防ぐ保護絶縁膜（すなわち、Ｃｕ拡散係数の小さい材料からなる保護絶縁膜）を形成することを特徴とする。この保護絶縁膜によって、配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制するものである。なお、周辺部は、外周面と連続的につながり、集積回路が形成される領域と接する部分をいい、ウェーハ主面の外側部分を指している。
【０００７】
本発明のウェーハの製造方法は、裏面、この裏面に連続的につながる外周面及びこの外周面に連続的につながり、集積回路が形成される領域とこの領域と接する周辺部からなる主面とを有する半導体ウェーハの全面に内部への銅の拡散を防止する保護絶縁膜を形成する工程と、前記保護絶縁膜の前記主面の前記集積回路が形成される領域の部分を取り除く工程とを備え、前記集積回路には側壁絶縁膜が形成されたゲート電極を有するＭＯＳトランジスタが含まれており、前記保護絶縁膜は、この側壁絶縁膜を形成する工程と同じ工程で形成することを特徴としている。
また、本発明のウェーハの製造方法は、円柱状の半導体単結晶インゴットを成長させる工程と、前記単結晶インゴットの表面に内部への銅の拡散を防止する保護絶縁膜を形成する工程と、前記単結晶インゴットをスライスして外周面に前記保護絶縁膜が施された複数の半導体ウェーハを形成する工程とを備え、前記半導体ウェーハの主面周辺部及び裏面にも前記外周面に連続的につながる内部への銅の拡散を防止する保護絶縁膜を形成する工程とを備えていることを特徴としている。
【０００８】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図５を参照して第１の実施例を説明する。
図１は、ウェーハ主面の平面図、図２乃至図４は、ウェーハの断面図、図５は、チップ形成領域にチップを形成した後のウェーハ主面の平面図である。ウェーハ１００は、インゴットをスライスし、整形加工して得られた、例えば、ｐ型シリコン半導体基板からなる。ウェーハ１００は、その主面に溝（トレンチ）を形成し、シリコン酸化膜（ＳｉＯ2 ）などの絶縁膜を埋め込んでＳＴＩ構造などの素子分離領域を形成する。このときのウェーハ１００主面にはチップ形成領域１０１が形成される。前記素子分離領域を形成してからウェーハ１００の全表面に熱酸化などによりシリコン酸化膜（ＳｉＯ2 ）１０２を形成する。次に、例えば、ＬＰＣＶＤ(Low Pressure Chemical Vapour Deposition) などによりシリコン酸化膜１０２上にシリコン窒化膜（ＳｉＮ）１０３を堆積させる。次に、ＬＰＣＶＤなどにより、シリコン窒化膜１０３上にポリシリコン膜１０４を堆積させる。さらに、ＬＰＣＶＤなどによりポリシリコン膜１０４上にシリコン窒化膜１０５を堆積させる（図２（ａ））。
【０００９】
次に、ウェーハ１００主面のシリコン窒化膜１０５上にフォトレジスト１０６を塗布し、これをパターニングしてウェーハ１００の周辺部のフォトレジスト１０６を除去する。そして、このパターニングされたフォトレジスト１０６をマスクにして、例えば、ＲＩＥなどの異方性エッチングによりウェーハ１００の主面周辺部、外周面及び裏面に露出したシリコン窒化膜１０５を除去する。つまり、主面の周辺部を除いたほぼチップが形成される領域にはシリコン窒化膜１０５及びその上のフォトレジスト１０６が被覆されている（図２（ｂ））。
次にフォトレジスト１０６を除去した後、熱処理工程によってウェーハ１００の主面周辺部、外周面及び裏面のポリシリコン膜１０４を酸化させてシリコン酸化膜１０７を形成する（図３（ａ））。次に、シリコン窒化膜１０５を除去した後、ドライエッチング法などによってシリコン窒化膜１０５に被覆されていたポリシリコン膜１０４を除去し、シリコン窒化膜１０３を部分的に露出させる（図３（ｂ））。次に、ウェーハ１００の主面周辺部、外周面及び裏面に被覆されたシリコン酸化膜１０７をマスクにし、ホットリン酸等を用いて露出されたシリコン窒化膜１０３を除去する（図４）。
【００１０】
このようにして、ウェーハ１００主面のチップが形成される主要な中央領域は、シリコン酸化膜１０２に被覆され、主面周辺部、外周面及び裏面は、シリコン窒化膜１０３及びシリコン酸化膜１０７の積層体に被覆されている。シリコン酸化膜１０２は、ウェーハに形成されるゲート絶縁膜などとして用いられる。
このウェーハ１００に対して素子分離領域形成工程及びゲート絶縁膜形成工程以降の処理（薄膜形成処理、酸化処理、ドーピング処理、アニール処理、レジスト処理、露光処理、エッチング処理など）を施して各チップ形成領域１０１に集積回路を形成して、チップ形成領域１０１をチップ１０８に加工する。その後ウェーハは、主面に形成されたスクライブラインに沿って切断され、チップ１０８を個別に分離する（図５）。なお、図５に示された部分的に保護絶縁膜１０７で被覆されたチップＡ、Ｂ、Ｃは、特性が不安定になる場合があるので、製品として用いない。
この実施例に用いられたウェーハは、主面周辺部、外周面及び裏面がシリコン酸化膜で覆われたシリコン窒化膜で被覆されているので、上記処理工程におけるＣｕ配線工程でウェーハ主面の周辺部にシリコン基板が露出するのを防ぐことができる。このため、配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制できる。すなわち、シリコン窒化膜及びシリコン酸化膜は、Ｃｕの拡散を防止する保護絶縁膜として用いられる。
【００１１】
次に、図６及び図７を参照して第２の実施例を説明する。
図６及び図７は、ウェーハの断面図である。ウェーハ２００は、インゴットをスライスし、整形加工して得られた、例えば、ｐ型シリコン半導体基板からなる。ウェーハ２００は、主面に溝を形成し、シリコン酸化膜（ＳｉＯ2 ）などの絶縁膜を埋め込んでＳＴＩ構造の素子分離領域を形成する。このときウェーハ２００主面にはチップ形成領域（図示せず）が形成される。素子分離領域を形成してから、シリコンウェーハ２００の全表面に、例えば、ＬＰＣＶＤなどによりシリコン酸化膜（ＳｉＯ2 ）２０１を堆積させる（図６（ａ））。
次に、ウェーハ２００主面のシリコン酸化膜２０１上にフォトレジスト２０２を塗布し、これをパターニングしてウェーハ２００の主面周辺部のフォトレジストを除去する。そして、このパターニングされたフォトレジスト２０２をマスクにして、例えば、ＲＩＥなどの異方性エッチングによりウェーハ２００の主面周辺部外周面及び裏面に露出したシリコン酸化膜２０１を除去する。つまり、主面の周辺部を除いたほぼチップが形成される領域にはシリコン酸化膜２０１及びその上のフォトレジスト２０２が被覆されている（図６（ｂ））。
【００１２】
次に、フォトレジスト２０２を除去してからＬＰＣＶＤ法などによりシリコン窒化膜２０３をシリコン酸化膜２０１上に堆積させる。その後、シリコン窒化膜２０３の表面を、シリコン酸化膜２０１をストッパーとして、ＣＭＰ(Chemical Mechanical Polishing) 技術によりシリコン酸化膜２０１が露出するまで平坦化処理を施す（図７）。この結果、ウェーハ周辺部及び裏面にシリコン窒化膜２０３が形成された状態になる。シリコン酸化膜２０１は、その後、エッチング除去される。
このようにして、ウェーハ２００の主面周辺部、外周面及び裏面は、シリコン窒化膜２０３に被覆される。このウェーハ２００に対して素子分離領域形成工程以降の処理（薄膜形成処理、酸化処理、ドーピング処理、アニール処理、レジスト処理、露光処理、エッチング処理など）を施して各チップ形成領域に集積回路を形成して、チップ形成領域をチップ１０８に加工する。その後ウェーハは、主面に形成されたスクライブラインに沿って切断され、且つチップを個別に分離する。
【００１３】
この実施例に用いられたウェーハは、主面周辺部、外周面及び裏面がシリコン酸化膜で覆われたシリコン窒化膜で被覆されているので、上記処理工程におけるＣｕ配線工程でウェーハ主面の周辺部にシリコン基板が露出するのを防ぐことができる。すなわち、シリコン窒化膜は、Ｃｕの拡散を防止する保護絶縁膜として用いられる。この保護絶縁膜があるので配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制することができる。
【００１４】
次に、図８及び図９を参照して第３の実施例を説明する。
図８及び図９は、ウェーハに保護絶縁膜を施す工程を説明する断面図である。
ウェーハ３００は、インゴットをスライスし、整形加工して得られた、例えば、ｐ型シリコン半導体基板からなる。この実施例では、保護絶縁膜を施すためにダミーウェーハを利用することを特徴としている。
シリコンウェーハ３００と、これより一回り程度径の小さいダミーウェーハ３０１を交互に重ねる。シリコンウェーハの周辺部は、全周がダミーウェーハより突出するように積層配置されている（図８）。このように複数のシリコンウェーハ及びダミーウェーハを積層した状態でＬＰＣＶＤ法によりシリコン窒化膜（ＳｉＮ）を積層体の周囲に堆積させる（図９（ａ））。その後各シリコンウェーハを積層体から分離すると、ウェーハエッジ部分のみシリコン窒化膜が堆積されたシリコンウェーハが作製される（図９（ｂ））。しかし、図に示すように、このままでは裏面の中央部分にはシリコン窒化膜が覆われていない。そこで、ウェーハ処理工程において、Ｃｕ配線形成工程が実施される前に、例えば、ゲート電極の側壁絶縁膜をシリコン窒化膜で形成する際に、このシリコン窒化膜をＣｕの内部への拡散を防止する保護絶縁膜としてウェーハの裏面に残すことにより、保護絶縁膜を所定の部分に完全に被覆することができる。すなわち、このような場合は、保護絶縁膜はウェーハ処理工程の前処理とウェーハ処理工程中の２段階に分けて行うことになる。
【００１５】
このようにして、ウェーハ３００の主面周辺部、外周面及び裏面は、シリコン窒化膜３０２に被覆される。このウェーハ３００に対して素子分離領域形成工程以降の処理（薄膜形成処理、酸化処理、ドーピング処理、アニール処理、レジスト処理、露光処理、エッチング処理など）を施して各チップ形成領域に集積回路を形成して、チップ形成領域をチップに加工する。その後ウェーハは、主面に形成されたスクライブラインに沿って切断され、チップを個別に分離する。
この実施例に用いられたウェーハは、主面周辺部、外周面及び裏面がシリコン酸化膜で覆われたシリコン窒化膜で被覆されているので、上記処理工程におけるＣｕ配線工程でウェーハ主面の周辺部にシリコン基板が露出するのを防ぐことができる。すなわち、シリコン窒化膜は、Ｃｕの拡散を防止する保護絶縁膜として用いられる。この保護絶縁膜があるので配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制することができる。また、ウェーハ処理工程中の工程を用いるので工程が簡略される。
ダミーウェーハは、シリコンウェーハに限らずスペーサとして用いられるものであるならどのような材料を用いても良い。
【００１６】
次に、図乃至図１３を参照して第４の実施例を説明する。
この実施例では２つのウェーハを張り合わせて１つのウェーハを形成することを特徴としている。図１０（ａ）乃至図１２は、ウェーハに保護絶縁膜を施す工程を説明する断面図、図１３は、ウェーハ平面図である。ウェーハ４００ａ、４００ｂは、インゴットをスライスし、整形加工して得られた、例えば、ｐ型シリコン半導体基板からなる。ウェーハ４００ａ全面にＬＰＣＶＤ法によりシリコン窒化膜４０１を堆積させる。続いてシリコン窒化膜４０１表面を熱処理などにより酸化し、シリコン酸化膜４０２を形成する（図１０（ａ））。
次に、張り合わせ技術によって、シリコンウェーハ／シリコン窒化膜／シリコン酸化膜上に、もう一つのシリコンウェーハ４００ｂを張り合わせる（図１０（ｂ））。次に、ウェーハ４００ｂ上にパターニングされたフォトレジスト（図示せず）を塗布した後、これをマスクにしてウェーハ４００ｂをＲＩＥなどによりエッチングしてウェーハ４００ｂの主面周辺部にシリコン窒化膜４０１に達する溝４０３を形成する（図１１（ａ））。続いてＣＶＤ法によりシリコン窒化膜４０４を堆積させる（図１１（ｂ））。その後、ＣＭＰによりシリコン窒化膜４０４の表面をウェーハ４００ｂ主面が露出するまで平坦化を行う（図１２）。
【００１７】
この方法により、ウェーハ４００ｂの主面周辺部の一部、外周面及び裏面がシリコン窒化膜で覆われた状態にすることが可能である。主面周辺部の一部は図のように露出されるが、ウェーハ４００ｂの周辺部からＣｕが中心部に入り込むようなことはない。
このようにして、ウェーハの主面周辺部、外周面及び裏面は、シリコン窒化膜に被覆される。このウェーハに対して素子分離領域形成工程以降の処理（薄膜形成処理、酸化処理、ドーピング処理、アニール処理、レジスト処理、露光処理、エッチング処理など）を施して各チップ形成領域に集積回路を形成して、チップ形成領域をチップに加工する。その後ウェーハは、主面に形成されたスクライブラインに沿って切断され、チップを個別に分離する。
この実施例に用いられたウェーハは、主面周辺部、外周面及び裏面がシリコン酸化膜で覆われたシリコン窒化膜で被覆されているので、上記処理工程におけるＣｕ配線工程でウェーハ主面の周辺部にシリコン基板が露出するのを防ぐことができる。すなわち、シリコン窒化膜は、Ｃｕの拡散を防止する保護絶縁膜として用いられる。この保護絶縁膜があるので配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制することができる。また、ウェーハ処理工程中の工程を用いるので工程が簡略される。
【００１８】
次に、図１４乃至図１７を参照して第５の実施例を説明する。
図１４は、Ｃｕの拡散を防止する保護絶縁膜で側面が被覆されたウェーハの平面図、図１５は、ウェーハ主面側の半分及び左側の半分を示した部分断面図、図１６は、インゴットの斜視図、図１７は、インゴットの斜視図及びウェーハの平面図である。この実施例では、ウェーハ５００の周辺部がＣｕの拡散を防止する保護絶縁膜５０１により被覆されている。すなわち、ウェーハ５００の外周から数ｍｍ（例えば、１ｍｍ）は、シリコン窒化膜からなる保護絶縁膜５０１で構成されている（図１４）。したがって、ウェーハ５００の外周より内側にゲート電極５０２を被覆するシリコン酸化膜などからなる層間絶縁膜５０３の終端部が配置されているが、その終端部は、保護絶縁膜５０１の上に形成されるので、絶縁膜５０３の上にＣｕ配線を形成してもＣｕ配線はシリコンウェーハに直接接触せず、ウェーハ内部にＣｕが拡散することが防がれている（図１５）。また、ｐ型エピタキシャル層が形成された高濃度半導体基板（ｐ−ｅｐｉ ｏｎ ｐ＋基板）の様に高濃度半導体基板を用いた場合も、ウェーハ周辺部の裏面露出部分が、シリコン窒化物（ＳｉＮ）となるので半導体装置製造時の熱工程による不純物の外方拡散が防止できる。
【００１９】
図１４に示すウェーハ５００は、次のようにして製造される。例えば、周知の引上げ法などにより形成したシリコンインゴット５１０を所定の直径に加工する（図１６（ａ））。従来方法では、この後インゴットをスライスしてウェーハを切り出すのであるが、この実施例では、このインゴット５１０に窒化処理を施すことにより、その全表面を保護絶縁膜となるシリコン窒化膜５０１に化学変化させる。他の方法としては化学気相堆積法（ＣＶＤ）によりインゴット５１０の表面にシリコン窒化膜５０１を所望の厚さだけ堆積させる方法もある（図１６（ｂ））。このようにして作成した保護絶縁膜５０１で被覆されたインゴット５１０を所定の厚さにスライスし、表面をスライス加工することにより図１４に示すウェーハ５００が形成される。
ウェーハに施されるＣｕの拡散を防止する保護絶縁膜は、以上のようなシリコン窒化膜に限らず、例えば、シリコン酸化膜でもよい。その方法は、次のように行われる。まだ表面処理が施されていない前記インゴット５１０に熱酸化法などにより酸化処理を施して表面を所望の厚さのシリコン酸化膜５０５に化学変化させる（図１７（ａ））。他の方法としては化学気相堆積法（ＣＶＤ）によりインゴット５１０の表面にシリコン窒化膜５０５を所望の厚さだけ堆積させる方法もある。このように表面処理したインゴット５１０をスライスし、ポリッシングを行うことにより周辺部がシリコン酸化膜５０５で構成されたシリコンウェーハ５００が形成される（図１７（ｂ））。
【００２０】
この実施例では、ウェーハの集積回路が形成される主面の周辺部に前記保護絶縁膜が施されているので、主面上にＣｕ配線を形成する際に、もともとフォトレジストを付着させない主面周辺部がエッチングなどでウェーハが露出することはなく、したがって、この部分からＣｕがウェーハのチップ形成領域に拡散することはない。また、ウェーハ裏面は露出しているので、ここからＣｕが拡散することが考えられるが、これを防ぐ必要がある場合には、ウェーハ形状に加工してからウェーハ裏面にさらにシリコン酸化膜やシリコン窒化膜などの保護絶縁膜を形成することもできる。また、ウェーハ処理工程において、Ｃｕ配線形成工程以前に行われるシリコン窒化膜から構成された側壁絶縁膜を形成する工程に合わせてそのシリコン窒化膜を保護絶縁膜として用いることができる。
【００２１】
以下、図１８及び図１９を参照して第６の実施例を説明する。この実施例では前述したゲートの側壁絶縁膜の形成を利用してＣｕの拡散を防止する保護絶縁膜をウェーハに形成する本発明の方法を説明する。
図１８乃至図１９は、半導体装置の製造工程断面図である。半導体装置は、ウェーハ上に形成され、最終的にウェーハを切断して半導体装置が形成されたチップを分離する。したがって、図は、ウェーハ周辺部に繋がるチップの断面図を示している。このウェーハ周辺部は、チップを分離するときに除去される。半導体基板６０１は、例えば、ｐ型シリコン半導体である。図の左側にウェーハの外周部がある。外周部より内側（図の中央及び右側）はチップ領域を表わしている。チップ領域にはＳＴＩ構造やＬＯＣＯＳ法などにより形成されたＳｉＯ2 からなる素子分離領域６０２が形成される。素子分離領域６０２により区画された素子領域にはイオン注入によりｎ型エクステンション領域６０３ソース／ドレイン領域３が形成される。半導体基板６０１のチップ領域上には熱酸化によりゲート絶縁膜（ＳｉＯ2 ）６０４を形成し、この上にポリシリコンなどからなるゲート電極６０５を形成する（図１８（ａ））。
【００２２】
次に、この半導体基板６０１の全面、すなわち、ウェーハの主面、外周面及び裏面にシリコン窒化膜６０６をＬＰＣＶＤ法などにより形成する（図１８（ｂ））。次に、保護絶縁膜になる部分をマスクし、ＲＩＥなどの異方性エッチングによりゲート電極６０５の側面には、シリコン窒化膜の側壁絶縁膜６０７を形成し、ウェーハ周辺部、外周面、裏面には、Ｃｕの拡散を防止する保護絶縁膜６０８を形成する。その後、側壁絶縁膜６０７をマスクにして不純物をイオン注入してｎ型ソース／ドレイン領域６０９を形成する（図１９（ａ））。
次に、半導体基板６０１上に、ＢＰＳＧなどの層間絶縁膜６１０が堆積され、平坦化される。さらに、これより薄いシリコン窒化膜６１１を平坦化された表面に堆積させる。この層間絶縁膜６１０、シリコン窒化膜（ＳｉＮ）６１１には、底辺がソース／ドレイン領域６０９のいずれかに接するコンタクト孔６１２を形成し、内部及びシリコン窒化膜６１１表面にＴｉもしくはＴｉＮ／Ｔｉなどのバリアメタル層６１３を形成し、さらに、バリアメタル層６１３上にＣｕ膜６１４を堆積させる。そして、これをパターニングしてＣｕ配線６１４を形成する（図１９（ｂ））。Ｃｕ配線６１４の上には保護絶縁膜（図示せず）が形成されるかあるいは保護絶縁膜を施す間に層間絶縁膜を介してさらに複数の上層のＣｕ配線を形成することができる。
【００２３】
この実施例では、ウェーハの集積回路が形成される主面の周辺部に前記保護絶縁膜が施されているので、主面上にＣｕ配線を形成する際に、もともとフォトレジストを付着させない主面周辺部がエッチングなどでウェーハが露出することはなく、したがって、この部分からＣｕがウェーハのチップに拡散することはない。もできる。また、ウェーハ処理工程において、Ｃｕ配線形成工程以前に行われるシリコン窒化膜から構成された側壁絶縁膜を形成する工程に合わせてそのシリコン窒化膜を保護絶縁膜として用いることができる。
本発明ではウェーハ処理工程の一部の工程を利用する場合は、側壁絶縁膜形成工程に限らない。図１９に示すシリコン窒化膜６１１を形成する工程を利用するなどＣｕ配線形成工程を実施する前の工程ならどの工程でも利用することが可能である。
【００２４】
【発明の効果】
本発明は、ウェーハの主面周辺部、外周部及び裏面に、シリコン窒化膜やシリコン酸化膜をＣｕの拡散を防止する保護絶縁膜を形成しているため、Ｃｕの半導体基板への拡散を防ぎ、トランジスタ特性（例えば、しきい値）の変動を抑制する事ができる。また、上記保護絶縁膜をウェーハのチップ領域に集積回路を形成するウェーハ処理工程中の工程を利用することによって工程を簡略することが可能になる。
【図面の簡単な説明】
【図１】第１の実施例のウェーハ裏面の平面図。
【図２】第１の実施例のウェーハを製造する工程断面図。
【図３】第１の実施例のウェーハを製造する工程断面図。
【図４】第１の実施例のウェーハを製造する工程断面図。
【図５】第１の実施例のウェーハ主面の平面図。
【図６】第２の実施例のウェーハを製造する工程断面図。
【図７】第２の実施例のウェーハを製造する工程断面図。
【図８】第３の実施例のウェーハを製造する工程断面図。
【図９】第３の実施例のウェーハを製造する工程断面図。
【図１０】第４の実施例のウェーハを製造する工程断面図。
【図１１】第４の実施例のウェーハを製造する工程断面図。
【図１２】第４の実施例のウェーハを製造する工程断面図。
【図１３】第４の実施例のウェーハ主面の平面図。
【図１４】第５の実施例のウェーハの平面図。
【図１５】第５の実施例の半導体基板の断面図。
【図１６】第５の実施例のインゴットの斜視図。
【図１７】第５の実施例のインゴット斜視図及びウェーハ平面図。
【図１８】第６の実施例の半導体装置の製造工程断面図。
【図１９】第６の実施例の半導体装置の製造工程断面図。
【図２０】従来の半導体装置の断面図。
【符号の説明】
１、６０１・・・半導体基板、 ２、６０２・・・素子分離領域、
３、６０９・・・ソース／ドレイン領域、 ４、６０４・・・ゲート絶縁膜、
５、５０２、６０５・・・ゲート電極、 ６、６０７・・・側壁絶縁膜、
７、５０３、６１０・・・層間絶縁膜、 ８・・・接続配線、
９、５０４、６１４・・・Ｃｕ配線、 １００、２００、３００、４００ａ、４００ｂ、５００・・・ウェーハ、 １０１・・・チップ形成領域、
１０２、１０７、２０１、４０２、５０５・・・シリコン酸化膜、
１０３、１０５、２０３、４０１、４０４、５０５、６０６、６１１・・・シリコン窒化膜、
１０４・・・ポリシリコン膜、 １０６、２０２・・・フォトレジスト、
１０８・・・チップ、 ３０１・・・ダミーウェーハ、 ４０３・・・溝、
５０１、６０８・・・保護絶縁膜、 ６０３・・・エクステンション領域、
６１２・・・コンタクト孔、 ６１３・・・バリアメタル層。
【発明の属する技術分野】
本発明は、半導体装置が形成される半導体ウェーハ（以下、ウェーハという）に係り、とくにトランジスタ特性の変動の少ない半導体装置及びウェーハ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体装置に用いられるシリコンやゲルマニウムなどのウェーハは、通常高周波誘導加熱法や引上げ法などの単結晶成長法により成長させた円柱状のインゴットをスライスして形成される。インゴットから形成されたウェーハは、処理され複数の集積回路が主面に形成される。その後、ウェーハは、スクライブラインに沿って切断され、集積回路領域が形成されたチップ毎に分離される。
【０００３】
【発明が解決しようとする課題】
図２０は、半導体基板に形成された従来の半導体装置の断面図である。半導体装置は、ウェーハ上に形成され、最終的にウェーハを切断してそれぞれに集積回路が形成されたチップを分離する。したがって、図２０は、チップの断面図を示し、とくにウェーハの外周面及び集積回路が形成されない周辺領域（部）に近い部分のチップを記載している。半導体基板１は、例えば、ｐ型シリコン半導体である。図の左側は、ウェーハの外周部及び周辺部であり、この部分は後述する理由で半導体基板１表面が露出している。外周部及び周辺部より内側（図の中央及び右側）はチップ領域を表わしている。チップ領域にはＳＴＩ(Shallow Trench Isolation)構造やＬＯＣＯＳ(LOCal Oxidation of Silicon)法などにより形成されたＳｉＯ2 からなる素子分離領域２が形成されている。素子分離領域２により区画された素子領域にはｎ型ソース／ドレイン領域３が形成されている。ソース／ドレイン領域３間の上に熱酸化方でシリコン酸化膜などのゲート絶縁膜４を介してポリシリコンなどからなるゲート電極５が形成されている。ゲート絶縁膜４は、半導体基板１全面に形成され、この上にゲート電極５を被覆するようにシリコン酸化膜が形成される。
【０００４】
このシリコン酸化膜はＲＩＥ(Reactive Ion Etching)などの異方性エッチングでエッチングされてゲート電極５の側面に側壁絶縁膜６に加工される。次に、半導体基板１上には、ＢＰＳＧ(Boron-doped Phospho-Silicate Glass)などの層間絶縁膜７が堆積され、これは平坦化される。この層間絶縁膜７には、底辺がソース／ドレイン領域３のいずれかに接するコンタクト孔を形成し、内部にタングステン（Ｗ）などの接続配線８を埋め込む。層間絶縁膜７の平坦化された表面には銅（Ｃｕ）からなる金属膜が堆積され、パターニングされて接続配線８と電気的に接続されるＣｕ配線９に加工される。Ｃｕ配線９の上には保護絶縁膜が形成されるかあるいは保護絶縁膜を施す間に層間絶縁膜を介してさらに複数の上層のＣｕ配線を形成することができる。
半導体装置に用いられる上記Ｃｕ配線技術では、Ｃｕのシリコンウェーハ中への拡散が非常に懸念される問題となっている。
従来のＣｕ配線技術では、ＣｕをＴａ、ＴｉＮ、ＳｉＮなどのバリア膜で覆うことが基本になるが、工程途中においてウェーハのエッジや裏面等にＣｕが付着したり、あるいは製造装置やウェーハキャリアから付着するなどの可能性が考えられる。従来のウェーハエッジ部はパターニングする際には必ず１〜３ｍｍ程度レジスト除去されているので、エッチング処理を行った後は半導体基板表面が露出してしまうことになる。
【０００５】
トランジスタ上はＳｉＮライナーを形成しているため上からのＣｕの拡散はブロック可能である。しかし、ウェーハ裏面、ウェーハエッジはシリコンむき出しの状態であり、この状態でＣｕプロセス工程を通ると、図２０に示されるように、露出されたウェーハの外周部からチップ中にＣｕが拡散し、チップに形成されるトランジスタ特性を変動させる恐れがあった。
すなわち、従来の半導体基板は、例えば、シリコンウェーハではシリコンのみでウェーハが形成されている。このウェーハを用いた半導体装置の製造工程、とくにリソグラフィ工程ではキャリア等へのレジスト付着を防ぐためにウェーハの周辺部分は前述のようにレジストが除去される。そのためウェーハエッジ部分は、常にエッチング雰囲気に晒されることになるのでシリコン基板は露出状態になる。その結果、前述のようにＣｕ配線を形成する時にシリコン部分に直にＣｕが付着することによる半導体基板の汚染が生じてしまう。また、ｐ型エピタキシャルシリコン半導体層が形成された高濃度半導体基板（ｐ−ｅｐｉ ｏｎ ｐ＋基板）を用いるときにも熱工程中に不純物が外方拡散するという問題がある。
本発明は、このような事情によりなされたものであり、Ｃｕ配線形成工程などの熱処理により発生するＣｕのシリコン中への拡散を防止してトランジスタ特性の変動を少なくさせたウェーハ及びその製造方法、このウェーハから形成された半導体装置を提供する。
【０００６】
【課題を解決するための手段】
本発明は、ウェーハ主面の周辺部、外周面及び裏面に内部にＣｕが拡散するのを防ぐ保護絶縁膜（すなわち、Ｃｕ拡散係数の小さい材料からなる保護絶縁膜）を形成することを特徴とする。この保護絶縁膜によって、配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制するものである。なお、周辺部は、外周面と連続的につながり、集積回路が形成される領域と接する部分をいい、ウェーハ主面の外側部分を指している。
【０００７】
本発明のウェーハの製造方法は、裏面、この裏面に連続的につながる外周面及びこの外周面に連続的につながり、集積回路が形成される領域とこの領域と接する周辺部からなる主面とを有する半導体ウェーハの全面に内部への銅の拡散を防止する保護絶縁膜を形成する工程と、前記保護絶縁膜の前記主面の前記集積回路が形成される領域の部分を取り除く工程とを備え、前記集積回路には側壁絶縁膜が形成されたゲート電極を有するＭＯＳトランジスタが含まれており、前記保護絶縁膜は、この側壁絶縁膜を形成する工程と同じ工程で形成することを特徴としている。
また、本発明のウェーハの製造方法は、円柱状の半導体単結晶インゴットを成長させる工程と、前記単結晶インゴットの表面に内部への銅の拡散を防止する保護絶縁膜を形成する工程と、前記単結晶インゴットをスライスして外周面に前記保護絶縁膜が施された複数の半導体ウェーハを形成する工程とを備え、前記半導体ウェーハの主面周辺部及び裏面にも前記外周面に連続的につながる内部への銅の拡散を防止する保護絶縁膜を形成する工程とを備えていることを特徴としている。
【０００８】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図５を参照して第１の実施例を説明する。
図１は、ウェーハ主面の平面図、図２乃至図４は、ウェーハの断面図、図５は、チップ形成領域にチップを形成した後のウェーハ主面の平面図である。ウェーハ１００は、インゴットをスライスし、整形加工して得られた、例えば、ｐ型シリコン半導体基板からなる。ウェーハ１００は、その主面に溝（トレンチ）を形成し、シリコン酸化膜（ＳｉＯ2 ）などの絶縁膜を埋め込んでＳＴＩ構造などの素子分離領域を形成する。このときのウェーハ１００主面にはチップ形成領域１０１が形成される。前記素子分離領域を形成してからウェーハ１００の全表面に熱酸化などによりシリコン酸化膜（ＳｉＯ2 ）１０２を形成する。次に、例えば、ＬＰＣＶＤ(Low Pressure Chemical Vapour Deposition) などによりシリコン酸化膜１０２上にシリコン窒化膜（ＳｉＮ）１０３を堆積させる。次に、ＬＰＣＶＤなどにより、シリコン窒化膜１０３上にポリシリコン膜１０４を堆積させる。さらに、ＬＰＣＶＤなどによりポリシリコン膜１０４上にシリコン窒化膜１０５を堆積させる（図２（ａ））。
【０００９】
次に、ウェーハ１００主面のシリコン窒化膜１０５上にフォトレジスト１０６を塗布し、これをパターニングしてウェーハ１００の周辺部のフォトレジスト１０６を除去する。そして、このパターニングされたフォトレジスト１０６をマスクにして、例えば、ＲＩＥなどの異方性エッチングによりウェーハ１００の主面周辺部、外周面及び裏面に露出したシリコン窒化膜１０５を除去する。つまり、主面の周辺部を除いたほぼチップが形成される領域にはシリコン窒化膜１０５及びその上のフォトレジスト１０６が被覆されている（図２（ｂ））。
次にフォトレジスト１０６を除去した後、熱処理工程によってウェーハ１００の主面周辺部、外周面及び裏面のポリシリコン膜１０４を酸化させてシリコン酸化膜１０７を形成する（図３（ａ））。次に、シリコン窒化膜１０５を除去した後、ドライエッチング法などによってシリコン窒化膜１０５に被覆されていたポリシリコン膜１０４を除去し、シリコン窒化膜１０３を部分的に露出させる（図３（ｂ））。次に、ウェーハ１００の主面周辺部、外周面及び裏面に被覆されたシリコン酸化膜１０７をマスクにし、ホットリン酸等を用いて露出されたシリコン窒化膜１０３を除去する（図４）。
【００１０】
このようにして、ウェーハ１００主面のチップが形成される主要な中央領域は、シリコン酸化膜１０２に被覆され、主面周辺部、外周面及び裏面は、シリコン窒化膜１０３及びシリコン酸化膜１０７の積層体に被覆されている。シリコン酸化膜１０２は、ウェーハに形成されるゲート絶縁膜などとして用いられる。
このウェーハ１００に対して素子分離領域形成工程及びゲート絶縁膜形成工程以降の処理（薄膜形成処理、酸化処理、ドーピング処理、アニール処理、レジスト処理、露光処理、エッチング処理など）を施して各チップ形成領域１０１に集積回路を形成して、チップ形成領域１０１をチップ１０８に加工する。その後ウェーハは、主面に形成されたスクライブラインに沿って切断され、チップ１０８を個別に分離する（図５）。なお、図５に示された部分的に保護絶縁膜１０７で被覆されたチップＡ、Ｂ、Ｃは、特性が不安定になる場合があるので、製品として用いない。
この実施例に用いられたウェーハは、主面周辺部、外周面及び裏面がシリコン酸化膜で覆われたシリコン窒化膜で被覆されているので、上記処理工程におけるＣｕ配線工程でウェーハ主面の周辺部にシリコン基板が露出するのを防ぐことができる。このため、配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制できる。すなわち、シリコン窒化膜及びシリコン酸化膜は、Ｃｕの拡散を防止する保護絶縁膜として用いられる。
【００１１】
次に、図６及び図７を参照して第２の実施例を説明する。
図６及び図７は、ウェーハの断面図である。ウェーハ２００は、インゴットをスライスし、整形加工して得られた、例えば、ｐ型シリコン半導体基板からなる。ウェーハ２００は、主面に溝を形成し、シリコン酸化膜（ＳｉＯ2 ）などの絶縁膜を埋め込んでＳＴＩ構造の素子分離領域を形成する。このときウェーハ２００主面にはチップ形成領域（図示せず）が形成される。素子分離領域を形成してから、シリコンウェーハ２００の全表面に、例えば、ＬＰＣＶＤなどによりシリコン酸化膜（ＳｉＯ2 ）２０１を堆積させる（図６（ａ））。
次に、ウェーハ２００主面のシリコン酸化膜２０１上にフォトレジスト２０２を塗布し、これをパターニングしてウェーハ２００の主面周辺部のフォトレジストを除去する。そして、このパターニングされたフォトレジスト２０２をマスクにして、例えば、ＲＩＥなどの異方性エッチングによりウェーハ２００の主面周辺部外周面及び裏面に露出したシリコン酸化膜２０１を除去する。つまり、主面の周辺部を除いたほぼチップが形成される領域にはシリコン酸化膜２０１及びその上のフォトレジスト２０２が被覆されている（図６（ｂ））。
【００１２】
次に、フォトレジスト２０２を除去してからＬＰＣＶＤ法などによりシリコン窒化膜２０３をシリコン酸化膜２０１上に堆積させる。その後、シリコン窒化膜２０３の表面を、シリコン酸化膜２０１をストッパーとして、ＣＭＰ(Chemical Mechanical Polishing) 技術によりシリコン酸化膜２０１が露出するまで平坦化処理を施す（図７）。この結果、ウェーハ周辺部及び裏面にシリコン窒化膜２０３が形成された状態になる。シリコン酸化膜２０１は、その後、エッチング除去される。
このようにして、ウェーハ２００の主面周辺部、外周面及び裏面は、シリコン窒化膜２０３に被覆される。このウェーハ２００に対して素子分離領域形成工程以降の処理（薄膜形成処理、酸化処理、ドーピング処理、アニール処理、レジスト処理、露光処理、エッチング処理など）を施して各チップ形成領域に集積回路を形成して、チップ形成領域をチップ１０８に加工する。その後ウェーハは、主面に形成されたスクライブラインに沿って切断され、且つチップを個別に分離する。
【００１３】
この実施例に用いられたウェーハは、主面周辺部、外周面及び裏面がシリコン酸化膜で覆われたシリコン窒化膜で被覆されているので、上記処理工程におけるＣｕ配線工程でウェーハ主面の周辺部にシリコン基板が露出するのを防ぐことができる。すなわち、シリコン窒化膜は、Ｃｕの拡散を防止する保護絶縁膜として用いられる。この保護絶縁膜があるので配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制することができる。
【００１４】
次に、図８及び図９を参照して第３の実施例を説明する。
図８及び図９は、ウェーハに保護絶縁膜を施す工程を説明する断面図である。
ウェーハ３００は、インゴットをスライスし、整形加工して得られた、例えば、ｐ型シリコン半導体基板からなる。この実施例では、保護絶縁膜を施すためにダミーウェーハを利用することを特徴としている。
シリコンウェーハ３００と、これより一回り程度径の小さいダミーウェーハ３０１を交互に重ねる。シリコンウェーハの周辺部は、全周がダミーウェーハより突出するように積層配置されている（図８）。このように複数のシリコンウェーハ及びダミーウェーハを積層した状態でＬＰＣＶＤ法によりシリコン窒化膜（ＳｉＮ）を積層体の周囲に堆積させる（図９（ａ））。その後各シリコンウェーハを積層体から分離すると、ウェーハエッジ部分のみシリコン窒化膜が堆積されたシリコンウェーハが作製される（図９（ｂ））。しかし、図に示すように、このままでは裏面の中央部分にはシリコン窒化膜が覆われていない。そこで、ウェーハ処理工程において、Ｃｕ配線形成工程が実施される前に、例えば、ゲート電極の側壁絶縁膜をシリコン窒化膜で形成する際に、このシリコン窒化膜をＣｕの内部への拡散を防止する保護絶縁膜としてウェーハの裏面に残すことにより、保護絶縁膜を所定の部分に完全に被覆することができる。すなわち、このような場合は、保護絶縁膜はウェーハ処理工程の前処理とウェーハ処理工程中の２段階に分けて行うことになる。
【００１５】
このようにして、ウェーハ３００の主面周辺部、外周面及び裏面は、シリコン窒化膜３０２に被覆される。このウェーハ３００に対して素子分離領域形成工程以降の処理（薄膜形成処理、酸化処理、ドーピング処理、アニール処理、レジスト処理、露光処理、エッチング処理など）を施して各チップ形成領域に集積回路を形成して、チップ形成領域をチップに加工する。その後ウェーハは、主面に形成されたスクライブラインに沿って切断され、チップを個別に分離する。
この実施例に用いられたウェーハは、主面周辺部、外周面及び裏面がシリコン酸化膜で覆われたシリコン窒化膜で被覆されているので、上記処理工程におけるＣｕ配線工程でウェーハ主面の周辺部にシリコン基板が露出するのを防ぐことができる。すなわち、シリコン窒化膜は、Ｃｕの拡散を防止する保護絶縁膜として用いられる。この保護絶縁膜があるので配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制することができる。また、ウェーハ処理工程中の工程を用いるので工程が簡略される。
ダミーウェーハは、シリコンウェーハに限らずスペーサとして用いられるものであるならどのような材料を用いても良い。
【００１６】
次に、図乃至図１３を参照して第４の実施例を説明する。
この実施例では２つのウェーハを張り合わせて１つのウェーハを形成することを特徴としている。図１０（ａ）乃至図１２は、ウェーハに保護絶縁膜を施す工程を説明する断面図、図１３は、ウェーハ平面図である。ウェーハ４００ａ、４００ｂは、インゴットをスライスし、整形加工して得られた、例えば、ｐ型シリコン半導体基板からなる。ウェーハ４００ａ全面にＬＰＣＶＤ法によりシリコン窒化膜４０１を堆積させる。続いてシリコン窒化膜４０１表面を熱処理などにより酸化し、シリコン酸化膜４０２を形成する（図１０（ａ））。
次に、張り合わせ技術によって、シリコンウェーハ／シリコン窒化膜／シリコン酸化膜上に、もう一つのシリコンウェーハ４００ｂを張り合わせる（図１０（ｂ））。次に、ウェーハ４００ｂ上にパターニングされたフォトレジスト（図示せず）を塗布した後、これをマスクにしてウェーハ４００ｂをＲＩＥなどによりエッチングしてウェーハ４００ｂの主面周辺部にシリコン窒化膜４０１に達する溝４０３を形成する（図１１（ａ））。続いてＣＶＤ法によりシリコン窒化膜４０４を堆積させる（図１１（ｂ））。その後、ＣＭＰによりシリコン窒化膜４０４の表面をウェーハ４００ｂ主面が露出するまで平坦化を行う（図１２）。
【００１７】
この方法により、ウェーハ４００ｂの主面周辺部の一部、外周面及び裏面がシリコン窒化膜で覆われた状態にすることが可能である。主面周辺部の一部は図のように露出されるが、ウェーハ４００ｂの周辺部からＣｕが中心部に入り込むようなことはない。
このようにして、ウェーハの主面周辺部、外周面及び裏面は、シリコン窒化膜に被覆される。このウェーハに対して素子分離領域形成工程以降の処理（薄膜形成処理、酸化処理、ドーピング処理、アニール処理、レジスト処理、露光処理、エッチング処理など）を施して各チップ形成領域に集積回路を形成して、チップ形成領域をチップに加工する。その後ウェーハは、主面に形成されたスクライブラインに沿って切断され、チップを個別に分離する。
この実施例に用いられたウェーハは、主面周辺部、外周面及び裏面がシリコン酸化膜で覆われたシリコン窒化膜で被覆されているので、上記処理工程におけるＣｕ配線工程でウェーハ主面の周辺部にシリコン基板が露出するのを防ぐことができる。すなわち、シリコン窒化膜は、Ｃｕの拡散を防止する保護絶縁膜として用いられる。この保護絶縁膜があるので配線材料のＣｕなどがウェーハのチップ形成領域内に拡散するのを防止し、Ｃｕ拡散が原因で生じるトランジスタ特性の変動を抑制することができる。また、ウェーハ処理工程中の工程を用いるので工程が簡略される。
【００１８】
次に、図１４乃至図１７を参照して第５の実施例を説明する。
図１４は、Ｃｕの拡散を防止する保護絶縁膜で側面が被覆されたウェーハの平面図、図１５は、ウェーハ主面側の半分及び左側の半分を示した部分断面図、図１６は、インゴットの斜視図、図１７は、インゴットの斜視図及びウェーハの平面図である。この実施例では、ウェーハ５００の周辺部がＣｕの拡散を防止する保護絶縁膜５０１により被覆されている。すなわち、ウェーハ５００の外周から数ｍｍ（例えば、１ｍｍ）は、シリコン窒化膜からなる保護絶縁膜５０１で構成されている（図１４）。したがって、ウェーハ５００の外周より内側にゲート電極５０２を被覆するシリコン酸化膜などからなる層間絶縁膜５０３の終端部が配置されているが、その終端部は、保護絶縁膜５０１の上に形成されるので、絶縁膜５０３の上にＣｕ配線を形成してもＣｕ配線はシリコンウェーハに直接接触せず、ウェーハ内部にＣｕが拡散することが防がれている（図１５）。また、ｐ型エピタキシャル層が形成された高濃度半導体基板（ｐ−ｅｐｉ ｏｎ ｐ＋基板）の様に高濃度半導体基板を用いた場合も、ウェーハ周辺部の裏面露出部分が、シリコン窒化物（ＳｉＮ）となるので半導体装置製造時の熱工程による不純物の外方拡散が防止できる。
【００１９】
図１４に示すウェーハ５００は、次のようにして製造される。例えば、周知の引上げ法などにより形成したシリコンインゴット５１０を所定の直径に加工する（図１６（ａ））。従来方法では、この後インゴットをスライスしてウェーハを切り出すのであるが、この実施例では、このインゴット５１０に窒化処理を施すことにより、その全表面を保護絶縁膜となるシリコン窒化膜５０１に化学変化させる。他の方法としては化学気相堆積法（ＣＶＤ）によりインゴット５１０の表面にシリコン窒化膜５０１を所望の厚さだけ堆積させる方法もある（図１６（ｂ））。このようにして作成した保護絶縁膜５０１で被覆されたインゴット５１０を所定の厚さにスライスし、表面をスライス加工することにより図１４に示すウェーハ５００が形成される。
ウェーハに施されるＣｕの拡散を防止する保護絶縁膜は、以上のようなシリコン窒化膜に限らず、例えば、シリコン酸化膜でもよい。その方法は、次のように行われる。まだ表面処理が施されていない前記インゴット５１０に熱酸化法などにより酸化処理を施して表面を所望の厚さのシリコン酸化膜５０５に化学変化させる（図１７（ａ））。他の方法としては化学気相堆積法（ＣＶＤ）によりインゴット５１０の表面にシリコン窒化膜５０５を所望の厚さだけ堆積させる方法もある。このように表面処理したインゴット５１０をスライスし、ポリッシングを行うことにより周辺部がシリコン酸化膜５０５で構成されたシリコンウェーハ５００が形成される（図１７（ｂ））。
【００２０】
この実施例では、ウェーハの集積回路が形成される主面の周辺部に前記保護絶縁膜が施されているので、主面上にＣｕ配線を形成する際に、もともとフォトレジストを付着させない主面周辺部がエッチングなどでウェーハが露出することはなく、したがって、この部分からＣｕがウェーハのチップ形成領域に拡散することはない。また、ウェーハ裏面は露出しているので、ここからＣｕが拡散することが考えられるが、これを防ぐ必要がある場合には、ウェーハ形状に加工してからウェーハ裏面にさらにシリコン酸化膜やシリコン窒化膜などの保護絶縁膜を形成することもできる。また、ウェーハ処理工程において、Ｃｕ配線形成工程以前に行われるシリコン窒化膜から構成された側壁絶縁膜を形成する工程に合わせてそのシリコン窒化膜を保護絶縁膜として用いることができる。
【００２１】
以下、図１８及び図１９を参照して第６の実施例を説明する。この実施例では前述したゲートの側壁絶縁膜の形成を利用してＣｕの拡散を防止する保護絶縁膜をウェーハに形成する本発明の方法を説明する。
図１８乃至図１９は、半導体装置の製造工程断面図である。半導体装置は、ウェーハ上に形成され、最終的にウェーハを切断して半導体装置が形成されたチップを分離する。したがって、図は、ウェーハ周辺部に繋がるチップの断面図を示している。このウェーハ周辺部は、チップを分離するときに除去される。半導体基板６０１は、例えば、ｐ型シリコン半導体である。図の左側にウェーハの外周部がある。外周部より内側（図の中央及び右側）はチップ領域を表わしている。チップ領域にはＳＴＩ構造やＬＯＣＯＳ法などにより形成されたＳｉＯ2 からなる素子分離領域６０２が形成される。素子分離領域６０２により区画された素子領域にはイオン注入によりｎ型エクステンション領域６０３ソース／ドレイン領域３が形成される。半導体基板６０１のチップ領域上には熱酸化によりゲート絶縁膜（ＳｉＯ2 ）６０４を形成し、この上にポリシリコンなどからなるゲート電極６０５を形成する（図１８（ａ））。
【００２２】
次に、この半導体基板６０１の全面、すなわち、ウェーハの主面、外周面及び裏面にシリコン窒化膜６０６をＬＰＣＶＤ法などにより形成する（図１８（ｂ））。次に、保護絶縁膜になる部分をマスクし、ＲＩＥなどの異方性エッチングによりゲート電極６０５の側面には、シリコン窒化膜の側壁絶縁膜６０７を形成し、ウェーハ周辺部、外周面、裏面には、Ｃｕの拡散を防止する保護絶縁膜６０８を形成する。その後、側壁絶縁膜６０７をマスクにして不純物をイオン注入してｎ型ソース／ドレイン領域６０９を形成する（図１９（ａ））。
次に、半導体基板６０１上に、ＢＰＳＧなどの層間絶縁膜６１０が堆積され、平坦化される。さらに、これより薄いシリコン窒化膜６１１を平坦化された表面に堆積させる。この層間絶縁膜６１０、シリコン窒化膜（ＳｉＮ）６１１には、底辺がソース／ドレイン領域６０９のいずれかに接するコンタクト孔６１２を形成し、内部及びシリコン窒化膜６１１表面にＴｉもしくはＴｉＮ／Ｔｉなどのバリアメタル層６１３を形成し、さらに、バリアメタル層６１３上にＣｕ膜６１４を堆積させる。そして、これをパターニングしてＣｕ配線６１４を形成する（図１９（ｂ））。Ｃｕ配線６１４の上には保護絶縁膜（図示せず）が形成されるかあるいは保護絶縁膜を施す間に層間絶縁膜を介してさらに複数の上層のＣｕ配線を形成することができる。
【００２３】
この実施例では、ウェーハの集積回路が形成される主面の周辺部に前記保護絶縁膜が施されているので、主面上にＣｕ配線を形成する際に、もともとフォトレジストを付着させない主面周辺部がエッチングなどでウェーハが露出することはなく、したがって、この部分からＣｕがウェーハのチップに拡散することはない。もできる。また、ウェーハ処理工程において、Ｃｕ配線形成工程以前に行われるシリコン窒化膜から構成された側壁絶縁膜を形成する工程に合わせてそのシリコン窒化膜を保護絶縁膜として用いることができる。
本発明ではウェーハ処理工程の一部の工程を利用する場合は、側壁絶縁膜形成工程に限らない。図１９に示すシリコン窒化膜６１１を形成する工程を利用するなどＣｕ配線形成工程を実施する前の工程ならどの工程でも利用することが可能である。
【００２４】
【発明の効果】
本発明は、ウェーハの主面周辺部、外周部及び裏面に、シリコン窒化膜やシリコン酸化膜をＣｕの拡散を防止する保護絶縁膜を形成しているため、Ｃｕの半導体基板への拡散を防ぎ、トランジスタ特性（例えば、しきい値）の変動を抑制する事ができる。また、上記保護絶縁膜をウェーハのチップ領域に集積回路を形成するウェーハ処理工程中の工程を利用することによって工程を簡略することが可能になる。
【図面の簡単な説明】
【図１】第１の実施例のウェーハ裏面の平面図。
【図２】第１の実施例のウェーハを製造する工程断面図。
【図３】第１の実施例のウェーハを製造する工程断面図。
【図４】第１の実施例のウェーハを製造する工程断面図。
【図５】第１の実施例のウェーハ主面の平面図。
【図６】第２の実施例のウェーハを製造する工程断面図。
【図７】第２の実施例のウェーハを製造する工程断面図。
【図８】第３の実施例のウェーハを製造する工程断面図。
【図９】第３の実施例のウェーハを製造する工程断面図。
【図１０】第４の実施例のウェーハを製造する工程断面図。
【図１１】第４の実施例のウェーハを製造する工程断面図。
【図１２】第４の実施例のウェーハを製造する工程断面図。
【図１３】第４の実施例のウェーハ主面の平面図。
【図１４】第５の実施例のウェーハの平面図。
【図１５】第５の実施例の半導体基板の断面図。
【図１６】第５の実施例のインゴットの斜視図。
【図１７】第５の実施例のインゴット斜視図及びウェーハ平面図。
【図１８】第６の実施例の半導体装置の製造工程断面図。
【図１９】第６の実施例の半導体装置の製造工程断面図。
【図２０】従来の半導体装置の断面図。
【符号の説明】
１、６０１・・・半導体基板、 ２、６０２・・・素子分離領域、
３、６０９・・・ソース／ドレイン領域、 ４、６０４・・・ゲート絶縁膜、
５、５０２、６０５・・・ゲート電極、 ６、６０７・・・側壁絶縁膜、
７、５０３、６１０・・・層間絶縁膜、 ８・・・接続配線、
９、５０４、６１４・・・Ｃｕ配線、 １００、２００、３００、４００ａ、４００ｂ、５００・・・ウェーハ、 １０１・・・チップ形成領域、
１０２、１０７、２０１、４０２、５０５・・・シリコン酸化膜、
１０３、１０５、２０３、４０１、４０４、５０５、６０６、６１１・・・シリコン窒化膜、
１０４・・・ポリシリコン膜、 １０６、２０２・・・フォトレジスト、
１０８・・・チップ、 ３０１・・・ダミーウェーハ、 ４０３・・・溝、
５０１、６０８・・・保護絶縁膜、 ６０３・・・エクステンション領域、
６１２・・・コンタクト孔、 ６１３・・・バリアメタル層。
Claims (2)
- 裏面、この裏面に連続的につながる外周面及びこの外周面に連続的につながり、集積回路が形成される領域とこの領域と接する周辺部からなる主面とを有する半導体ウェーハの全面に内部への銅の拡散を防止する保護絶縁膜を形成する工程と、
前記保護絶縁膜の前記主面の前記集積回路が形成される領域の部分を取り除く工程とを備え、
前記集積回路には側壁絶縁膜が形成されたゲート電極を有するＭＯＳトランジスタが含まれており、前記保護絶縁膜は、この側壁絶縁膜を形成する工程と同じ工程で形成することを特徴とする半導体ウェーハの製造方法。 - 円柱状の半導体単結晶インゴットを成長させる工程と、
前記単結晶インゴットの表面に内部への銅の拡散を防止する保護絶縁膜を形成する工程と、
前記単結晶インゴットをスライスして外周面に前記保護絶縁膜が施された複数の半導体ウェーハを形成する工程とを備え、
前記半導体ウェーハの主面周辺部及び裏面にも前記外周面に連続的につながる内部への銅の拡散を防止する保護絶縁膜を形成する工程を備えていることを特徴とする半導体ウェーハの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28059098A JP4014738B2 (ja) | 1998-09-15 | 1998-09-15 | 半導体ウェーハの製造方法 |
| TW088115332A TW463222B (en) | 1998-09-15 | 1999-09-06 | Semiconductor wafer, manufacturing method of semiconductor wafer and semiconductor apparatus |
| US09/395,204 US6525402B1 (en) | 1998-09-15 | 1999-09-14 | Semiconductor wafer, method of manufacturing the same and semiconductor device |
| US10/336,808 US20030102530A1 (en) | 1998-09-15 | 2003-01-06 | Semiconductor wafer, method of manufacturing the same and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28059098A JP4014738B2 (ja) | 1998-09-15 | 1998-09-15 | 半導体ウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091175A JP2000091175A (ja) | 2000-03-31 |
| JP4014738B2 true JP4014738B2 (ja) | 2007-11-28 |
Family
ID=17627158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28059098A Expired - Fee Related JP4014738B2 (ja) | 1998-09-15 | 1998-09-15 | 半導体ウェーハの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6525402B1 (ja) |
| JP (1) | JP4014738B2 (ja) |
| TW (1) | TW463222B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002334927A (ja) | 2001-05-11 | 2002-11-22 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2003297947A (ja) * | 2002-04-01 | 2003-10-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2004087691A (ja) * | 2002-08-26 | 2004-03-18 | Fujitsu Ltd | ゲート絶縁膜を除去する方法 |
| JP2005268730A (ja) * | 2004-03-22 | 2005-09-29 | Toshiba Corp | 半導体装置 |
| FR2880184B1 (fr) | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| JP4918229B2 (ja) * | 2005-05-31 | 2012-04-18 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| KR100731055B1 (ko) * | 2005-11-08 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체소자의 제조방법 |
| US20080280146A1 (en) * | 2007-05-11 | 2008-11-13 | Atomic Energy Council - Institute Of Nuclear Energy Research | Pre-cut wafer structure with heat stress effect suppressed |
| JP2009059903A (ja) * | 2007-08-31 | 2009-03-19 | Sharp Corp | 半導体装置の製造方法 |
| JP5417748B2 (ja) | 2008-06-23 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04129267A (ja) * | 1990-09-20 | 1992-04-30 | Fujitsu Ltd | 半導体基板およびその製造方法 |
| JP3173106B2 (ja) | 1992-02-20 | 2001-06-04 | ソニー株式会社 | エピタキシャルウエハの形成方法 |
| US5876819A (en) * | 1995-02-17 | 1999-03-02 | Mitsubishi Denki Kabushiki Kaisha | Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same |
| US5831283A (en) | 1995-11-30 | 1998-11-03 | International Business Machines Corporation | Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD |
| US6174810B1 (en) * | 1998-04-06 | 2001-01-16 | Motorola, Inc. | Copper interconnect structure and method of formation |
| US6194310B1 (en) * | 2000-06-01 | 2001-02-27 | Sharp Laboratories Of America, Inc. | Method of forming amorphous conducting diffusion barriers |
-
1998
- 1998-09-15 JP JP28059098A patent/JP4014738B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-06 TW TW088115332A patent/TW463222B/zh not_active IP Right Cessation
- 1999-09-14 US US09/395,204 patent/US6525402B1/en not_active Expired - Fee Related
-
2003
- 2003-01-06 US US10/336,808 patent/US20030102530A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW463222B (en) | 2001-11-11 |
| JP2000091175A (ja) | 2000-03-31 |
| US20030102530A1 (en) | 2003-06-05 |
| US6525402B1 (en) | 2003-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554831B2 (ja) | 基板分離トレンチを形成するための半導体処理方法 | |
| US4819054A (en) | Semiconductor IC with dual groove isolation | |
| US6008097A (en) | MOS transistor of semiconductor device and method of manufacturing the same | |
| US4419813A (en) | Method for fabricating semiconductor device | |
| US6184127B1 (en) | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| JP4014738B2 (ja) | 半導体ウェーハの製造方法 | |
| US4363830A (en) | Method of forming tapered contact holes for integrated circuit devices | |
| US20020115268A1 (en) | Silicon-on-insulator (SOI) substrate and method for manufacturing the same | |
| US20040094802A1 (en) | Semiconductor device and method of forming the same | |
| US6737315B2 (en) | Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate | |
| US6833291B2 (en) | Semiconductor processing methods | |
| US5773346A (en) | Semiconductor processing method of forming a buried contact | |
| JP3611226B2 (ja) | 半導体装置及びその製造方法 | |
| JP3855638B2 (ja) | 半導体装置の製造方法 | |
| US20030176036A1 (en) | Method of manufacturing MOS semiconductor device having PIP capacitor | |
| JPH0831927A (ja) | 半導体装置の製造方法 | |
| US6323540B1 (en) | Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure | |
| JPS60211958A (ja) | 半導体装置 | |
| JPH07130842A (ja) | 半導体装置 | |
| JPH08139313A (ja) | Ｍｉｓ・ｆｅｔの製造方法 | |
| JPS59200463A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS62211952A (ja) | 半導体装置の製造方法 | |
| JP2000332098A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS5854650A (ja) | 絶縁層分離構造を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |