JP5032119B2 - 基板の準備及び組み立て方法 - Google Patents

基板の準備及び組み立て方法 Download PDF

Info

Publication number
JP5032119B2
JP5032119B2 JP2006534763A JP2006534763A JP5032119B2 JP 5032119 B2 JP5032119 B2 JP 5032119B2 JP 2006534763 A JP2006534763 A JP 2006534763A JP 2006534763 A JP2006534763 A JP 2006534763A JP 5032119 B2 JP5032119 B2 JP 5032119B2
Authority
JP
Japan
Prior art keywords
wafer
layer
excavation
thickness
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006534763A
Other languages
English (en)
Other versions
JP2007508704A (ja
Inventor
ベルナール アスパー，
クリステル ラガエ−ブランシャール，
Original Assignee
ソイテック， シリコン オン インシュレータ テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソイテック， シリコン オン インシュレータ テクノロジーズ filed Critical ソイテック， シリコン オン インシュレータ テクノロジーズ
Publication of JP2007508704A publication Critical patent/JP2007508704A/ja
Application granted granted Critical
Publication of JP5032119B2 publication Critical patent/JP5032119B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Micromachines (AREA)
  • Die Bonding (AREA)

Description

技術分野及び先行技術
本発明は、材料、特に半導体からなるウエハ、スライス又は層の組み立て、並びにそれらの組み立てを目的とした準備の分野に関する。
このような基板の組み立て技術の中で、分子接着は、表面粗さの小さい平坦な構造の組み立てを可能にする。
これは固有の構造を提供し、例えばシリコンウエハ、ＩＩＩ−Ｖ材料（ＡｓＧａ、ＩｎＰ）、ガラス、融解石英、又はガラス質融解石英ガラス基板といったマイクロエレクトロニクスに使用される材料層を互いに結合するのに特に適している。
現在、この技術は産業的に使用されており、例えばＳＯＩ（シリコン・オン・インシュレーター）材料の製造に使用されている。
既知のＳＯＩ材料製造法は、分子接着を使用してシリコンからなる２つのウエハ２、４の組み立てを行い、この場合、ウエハ２、４の少なくとも一方が表面上に酸化物からなる層６を有する（図１Ａ）。
これら２つのウエハは標準的な大きさである。通常、端部５及び７の面取りを行うことにより、構成部品の最終的製造工程において、又は鋭利な端部に衝撃が加わった場合に起こりやすい破損を回避する。面取りには丸み付け及び／又は角取りがある。図２は、厚みｅを有するウエハ４の、幅Ｌ（ウエハの平均水平面Ｐと平行な面上で測定したもの）を有する面取り域５の一実施例の拡大図である。
組み立ては、まず表面準備工程、結合工程（図１Ｂ）、通常その後に行われる熱処理工程を含む。
普通、ＳＯＩ基板の場合、この熱処理は１１００℃で２時間行う。
次いで、図１Ｃに示すように、２つの基板の少なくとも一方を、表面端研削及び／又は機械研磨及び／又はメカノケミカル研磨により薄片化する。
面取り部分５及び７により、ウエハ端部に非結合領域が形成される。
薄片化後は、図１Ｃに示すように、中央部で結合し、端部は分離するシリコンからなる膜８が残る。
膜の分離端は制御できずに壊れ易く、よって他の表面、特に膜８の表面９、又は膜８中に形成される構成部品に粒子が入り込む結果となるので、除去しなければならない。
このために、周縁領域中の物質を掘削又は除去する工程を実行し、図１Ｄに示すように、この端部領域を膜８から取り除く。
このような掘削は、通常機械的手段により行う。
この工程は非常に繊細な作業である。例えば、機械的処理を行う場合、全てを掘削又は削除して正確に結合境界面（この場合は酸化物層６の上側表面）で止めることは難しい。実際には、この境界面の直前で機械処理を止めるので境界面の上にいくらかの物質が残るか、又は支持体２に達してから止めるので支持体正面の端部の研磨表面が失われる。
従って、材料からなるウエハを適切且つ正確に掘削する手段を見つけることが重要である。
これは、２つのウエハの少なくとも一方が電子的素子又は光電子素子、マイクロシステム、ナノシステム、或いは別の構成部品の全部又は一部を含む場合にも重要である。
２つのウエハの組み立てを、分子接着ではなく、ボンディングによって行う場合、さらにはウエハ１２の表面上に酸化物層６が無い状態でも、同じ問題が生じる。
また別の問題は、バッチの識別情報などの特定の情報を付与することを目的とする、一般に支持ウエハ上における２つのウエハ２及び４の一方又は両方のマーキングである。例えば、ＳＯＩウエハでは、その多層という性質により、通常、エッチングによるマーキングは、バルクウエハと比較して多数の粒子を生じる。
発明の開示
本発明はまず、材料からなる第１のウエハと第２のウエハの組み立て方法に関し、本方法は、
− 少なくとも第１のウエハを掘削又は削除する工程、及び
− 少なくとも掘削又は削除された第１ウエハと第２ウエハを組み立てる工程
を含む。
このように、本発明によれば、少なくとも第１ウエハの周縁域の物質の機械加工、掘削、除去、又は削除工程は、２つのウエハのボンディング又は組み立てを実行する前に行われる。
次いで少なくとも第１ウエハを薄片化して第２ウエハ上に層を残す工程が実行される。このようにして、この層の移植又は移着を行う。
本発明はまた、移植層又は移着層として知られる、材料、回路又は構成部品からなる層の移植又は移着方法に関し、本方法は、
− 材料からなる第１のウエハの掘削又は削除、或いは第１ウエハの周縁域における物質の除去により、この移植層の少なくとも周囲又は周縁に位置する領域に、移植層又は移着される層を作成すること、及び
− 材料からなる第２ウエハ上に、この層を移植又は移着すること
を含む。
このような移植又は移着は、第１ウエハと第２ウエハを組み立てた後で第１ウエハを薄片化することによって行われる。
本方法により組み立て、移植又は移着される第１ウエハは、例えば少なくとも一端が面取りされた面取りウエハである。従って、掘削又は削除は、面取りした端部の少なくとも一部に関係する。それは、移植層又は移着層の一部（通常は周縁部）への侵食とすることもできる。
このようにして、本発明による組み立て法又は移植法により、第１ウエハの構造は、場合によっては面取りされていることもあるが、組み立て前に完全に掘削されたものとなり、その際掘削又は削除工程に、先行技術に関して上述したような、第２ウエハの存在による問題は生じない。
これは、ブランクウエハ同様、「バルク」として知られるウエハのような、電子的構成部品等の全部又は一部を含むウエハにもほぼ当てはまる。
組み立ての前の掘削又は削除工程は、組み立て又は移植を目的とした表面準備工程の前に行ってもよいし、後で行ってもよい。
第１ウエハは、その厚み全体に亘って掘削又は削除するか、或いはそれよりも小さな厚みを掘削又は削除し、例えば第２ウエハ上に求められる層或いは移植される層の最終的な厚みと同じかそれよりも大きくすることができる。
別の実施形態によれば、この最終的な厚みよりも小さな厚みに亘って掘削又は削除を行うこともできる。
この場合、標準的に、組み立ての後で、第１ウエハの２つの面の一方又は他方で掘削を停止することが効果的である。
基板又はウエハの元の寸法又は直径が同等である場合、掘削又は削除を行う厚みは、掘削又は削除後のウエハの寸法又は直径が他方のウエハより小さくなるような厚みとすることができる。
好ましくは、第１ウエハが丸みを帯びた端部又は面取り部分を含む場合、上部ウエハの掘削又は削除は、ウエハの水平面方向で測定した場合、丸み又は面取り部分の幅と等しいか又はそれより大きい幅に亘って行う。
また、丸み又は面取りによりボンディング又は組み立てできない領域の幅と同じかそれより大きな幅とすることもできる。
第１ウエハは、例えば水素注入、埋めこみ多孔領域の生成、又は削除可能なボンディング界面の生成により、厚み方向に形成された、弱くされた領域又は面、切断された領域又は面、或いは破断された領域又は面を有することができる。
掘削領域の厚みが所望の薄層の厚みより大きいとき、この掘削ウエハは、新規基板上にボンディングする前に掘削する必要なく、再利用することができる。このように、弱くされた面、切断された面又は破断された面を新しく作成し、それを新規基板と直接組み立てることができる。
例えば接着剤又はワックス等の材料を添加して、分子接着又はボンディングにより２つのウエハの組み立てを行うことができる。
第１ウエハ周縁において、規則的に掘削又は削除工程を行うことができる。
掘削又は削除工程はまた、第１ウエハ周縁において不規則に行うこともでき、それにより１以上の平坦面又は平坦な表面が形成される。
掘削又は削除工程を不規則に行って、少なくとも一方のウエハに少なくとも１つのマーキング領域を形成することもできる。次いで、これらのマーキング領域の少なくとも１つにマーキングする工程を実行できる。
別の態様によれば、本発明の目的はまた、材料からなる第１ウエハと第２ウエハの組み立て方法であり、本方法は、
− 第１ウエハと第２ウエハを組み立てる工程、及び
− 少なくとも第１ウエハ及び／又は第２ウエハを掘削又は削除し、第１ウエハ及び／又は第２ウエハの周縁に少なくとも１つのマーキング領域及び／又は少なくとも１つの不規則領域を形成する工程
を含む。
ウエハの一方、例えば第１ウエハは少なくとも１つの面取りされた端部を有することができる。
このように、掘削又は削除工程をウエハの組み立て工程の前に行うか後で行うかに関係なく、本発明により、例えばウエハのマーキングを目的とする特殊な領域を形成することができる。
掘削又は削除を組み立ての後に行う場合、２つのウエハの一方の薄片化を、掘削又は削除工程の前又は後に行うことにより、他方のウエハ上に少なくとも１つの層を残す。
掘削を組み立ての後に行う場合、本方法は以下に述べる特徴又は工程の、１つ以上を備えることができる。即ち、
− 掘削又は削除は、掘削されるウエハの厚み全体に亘って行うことができ、及び／又は
− ２つのウエハの少なくとも一方は加工可能である、つまり構成部品又は回路を備えることができ、及び／又は
− 掘削又は削除工程は、第１ウエハの平面に平行な平面上で測定した、１００μｍ〜５ｍｍの幅Ｌｄに亘って行うことができ、及び／又は
− 第１ウエハ又は第２ウエハは面取りすることができ、少なくとも１つの面取りされた端部を有することができ、及び／又は
− 掘削又は削除工程は、第１ウエハの平面に平行な平面上で測定した幅Ｌｄに亘って行うことができ、この幅は、同じ平面上で測定された、面取りされた端部の幅Ｌと同じか、それよりも大きく、及び／又は
− ２つの基板の組み立ては、分子接着又は接着物質を用いたボンディングにより行うことができ、及び／又は
− 掘削又は削除は、機械的エッチング、化学的エッチング、メカノケミカルエッチング、プラズマエッチング、又はこれらのうち２つ以上の組み合わせにより実行することができ、及び／又は
− ２つのウエハの少なくとも一方は、半導体材料、例えばシリコン又はＩＩＩ−Ｖタイプの半導体材料から作製することができ、及び／又は
− ２つのウエハの少なくとも一方は、ゲルマニウム、ゲルマニウムシリコン、圧電材料、又は絶縁材料から作製することができる。
本発明の実施形態
図３Ａ−Ｄは、本発明による方法の各工程を示す。
標準的シリコンウエハのような、例えば半導体材料からなる２つのウエハ１２及び１４が選択されている。
一般に、これらのウエハの厚みは３００μｍ〜８００μｍとすることができる。これらの直径は例えば１００ｍｍ、２００ｍｍ又は３００ｍｍである。
先述の理由により、端部１５及び１７は面取りされている。
ウエハ１２には予め構成部品又は回路１６を作成しておくことができるが、本発明は回路を有さないウエハ１２を用いる場合にも関し、よって参照番号１６は、ウエハ１４の上に移植又は移着される材料の層を表す。図３Ｂに示すように、移植又は移着の対象となる回路又は材料からなるこの層１６の表面は、ウエハ１２の表面と一致している。
次いで、まずウエハ１４と組み合わさることになるウエハ１２の面１９から（矢印１３で示す方向に沿って）、厚みｅｄ及び幅Ｌｄに亘り、掘削、物質の除去、又は削除を実行する（図３B）。矢印１１に示す方向に、つまりウエハ１２の主面にほぼ平行に、掘削又は削除を行うこともできる。
幅Ｌｄは、ウエハの主面に平行な平面上で測定される。この掘削又は削除工程は、ウエハ１４に対する組み立て又は移植工程の前に行われ、これにより、組み立て面１９又はその側方端部の周縁領域から、少なくとも部分的に、ボンディングされない端部に起因する問題が生じやすい領域である周縁領域、あるいは移植層１６の周りにある物質を除去することができる。
Ｌｄは、丸みを付けた端部又は面取り部分の幅Ｌと同じかそれよりも大きいことが好ましい(図２)。Ｌｄは、約数百μｍ〜数ｍｍ、例えば１００μｍ〜５ｍｍとすることができる。
図１Ｃに示すように、ボンディングされない領域、又は組み立て後基板に接着しない領域自体がＬより大きい場合、Ｌｄは明らかにＬより大きい。
実際には、この「ボンディングされない」又は「組み立てされない」領域は、丸みを付けた端部が、ウエハ１２、並びにウエハ１４にどのように設けられているかに応じて異なる。
それはまた、上部ウエハ１２及び支持ウエハ１４に対して予め施される技術工程にも左右される。幅Ｌに関しては、何らかの工程（例えば酸化工程又は堆積工程）によりこのボンディングされない領域の幅を増大させることができ、また別の工程（例えば水平化、平坦化又は研磨工程）によりこの幅を小さくすることができる。
従って、Ｌｄは、このボンディングされない領域又は組み立てされない領域の幅と同じか、それより大きくすることができる。
厚みｅｄは、ウエハの厚みｅより小さい。厚みｅｄは、層１６の厚みと同じでも、それより小さくても、大きくてもよく（図３Ｄ）、或いはウエハ１４に対して後から薄片化を行うか、又は移植工程を行った後に得られる膜の厚みと同じでも、それより小さくても、大きくてもよい。
例えば、ｅｄは、約数μｍ、又は１μｍ（又は１０μｍ）〜１００μｍ、場合によっては５μｍ〜６０μｍとすることができる。層１６の厚みは、例えば１μｍ〜６０μｍとすることができる。
ｅｄが層１６の厚みより小さいとき（図３Ｄ）、或いは、後から行われる薄片化又は移植工程後に得られる膜の厚みより小さいとき、組み立て工程の後で、基板１２の残余部分に追加的な掘削又は削除を行うことができる。これについては後述する。
組み立て前の掘削又は削除工程は、機械的に、及び／又は化学的に（特に湿式）、及び／又はメカノケミカルに、及び／又はプラズマにより、行う。機械的掘削は、例えば「端部の研削」又は「端部の研磨」により行うことができる。
次いで２つのウエハの組み立てを例えば分子接着により行う（図３Ｃ）。
上述のように、組み立ては、例えば表面準備工程、接触工程、及び熱処理工程を含む。
この熱処理工程は、摂氏数百度、例えば１００〜１２００℃、場合によっては１１００℃で、数分〜数時間、例えば１０分〜３時間、場合によっては２時間という時間に亘って行うことができる。
次いで、図３Ｄに示すように、例えばｅ−ｅｄと同じかそれよりも大きい厚みに亘る、端部の研削及び／又は機械的研磨及び／又はメカノケミカル研磨及び／又は化学的研磨により、２つのウエハの少なくとも一方を所望の厚みに薄片化する。図３Ｄでは、薄片化されたウエハは、予め研削したウエハ１２である。
ウエハ１２を薄片化した後は、半導体材料からなる膜、又は場合によっては構成部品又は回路からなる層１６が、ウエハ１４にボンディングされた状態か、又は組み立てられた状態でその中央に残る。側方に膜は無く、ボンディングされていない側方残留物も無い。よって、層１６の移植又は移着は、従来技術によって行われる場合よりも良好に行われている。
図４Ａは、組み立て前にウエハ１２を掘削した距離である深さｅｄが不十分であるために、薄片化工程の間に層１６を完全に削除できない前述の場合に相当する。
よって、組み立てにより図４Ａの構造を作った後に、正面側方に位置する端部１３又は組み立て面から追加的掘削又は削除を行うことにより、層１６の厚みより大きな厚みｅｄに亘る掘削領域を作ることができる（図４Ｂ）。
また、この追加的掘削又は削除は、背面に位置する端部２１から組み立て面に向かって、或いは場合によっては側方向に、つまり図４Ｂの矢印１１により示す方向に行うことができる。
この追加的掘削又は削除工程は、本明細書の冒頭に記載したような問題を有しておらず、基板１４の汚染又はエッチングミスが生じる危険が全く無い。次いで、上述のように、基板１２の薄片化工程を行うことができる（図４Ｃ）。
この場合も、膜又は側方残留物を残さない移植又は移着が可能である。
別の実施形態では、ウエハ１２をその厚み全体に亘って完全に掘削する（図５Ａ）。これはｅｄ＝ｅである場合に相当する。
組み立て工程を行うと、図５Ｂに示すデバイスが得られ、次いでこれを上述のように薄片化することができる。
このとき、ウエハ１２の幅又は直径はウエハ１４の幅又は直径よりも小さい。
図６Ａに示すように、本発明はまた、事前のイオン注入（例えば水素注入）、埋めこみ多孔領域の形成（例えばS.S.Iyer他による"Silicon wafer bonding technology for VLST and MEMS application", INSPECより出版, 2002, Antony Rowe Ltd参照）、又は除去可能なボンディング界面の作成等により、弱くした面又は破断した面２６が設けられた初期基板２２に関する。
続いて上述のようにして、この基板の厚み全体又は一部に亘る基板の掘削又は削除を行い（図６Ｂ）、その後２つの基板２２と２４を組み立てる。
例えば、熱処理により、水素イオンのイオン注入層２６から基板２２を分離することができる（図６Ｄ）。
この結果、一方で、基板２４と、初期基板２２に由来する材料からなる表面層２８とからなるユニットが得られ、他方、やはり初期基板２２由来の、その後の操作に再利用可能な基板又は遊離部分２３が得られる。基板２２の掘削又は削除が行われる厚みが移植層２８の厚みより大きい場合、この基板２２に新しくイオン又は原子注入を行い、さらに新規基板２４と組み立てた後で、新規移着又は移植工程を行うことができ、その際新規掘削又は削除工程を実行する必要がない。
図３ないし６のいずれか１つに関連して上述した本発明はまた、初期基板１２及び２２が図９に示すような形状、即ちウエハ端部上に肩部２５を有する形状を持つ場合にも適用される。
このような肩部は、深さＰ、例えば５０ｎｍ〜２μｍに位置する補剛部を画定する。
掘削工程により、このような肩部を削除することができる。
弱くした面２６を生成するためのイオン注入工程は、この掘削又は削除工程の前に行っても後で行ってもよい。このようにして、図６Ｂに示すものと同じウエハが得られる。よって、図６に示す後続の工程を、上述のようにして実行することができる。
また、ＢＳＯＩ又は厚いＳＯＩ型の構造を効率的に形成することができる。この場合、薄片化工程は機械的及び／又はメカノケミカルなものとなる。
別の実施例によれば、ウエハ１２（図３Ａ）のようなウエハに、表面上の小さな厚み、例えば１〜１０μｍに亘り、電子的構成部品を設ける。
「表面端研削」により、５０μｍの厚みｅｄ及び３ｍｍの幅Ｌｄに亘り、ウエハの端部を研削又は削除する。
このような研削工程は、表面準備（例えばメカノケミカル水平化の後に化学的洗浄を行う）の前に行うことができ、これにより組み立て前の洗浄回数を減らすことが出来る。
次いで、掘削されたウエハ（構成部品を備える）を、分子接着により支持ウエハ上にボンディングする。次いで、例えば温度３００℃で数分〜数時間の時間に亘り、この構造体をアニーリングする。
次いで表面のウエハを表面端研削及びメカノケミカル研磨（図３Ｄ）及び／又は化学的研磨により厚みｅｄ（例えば１０μｍ）が得られるまで薄片化する。
このようにして、支持ウエハ上に移着された、構成部品を備える移植層が得られる。
別の実施形態によれば、ウエハ１２は構成部品１６を備え、その表面は保護層１８、例えば酸化物層１８によって覆われる（図７Ａ）。これはボンディング層とすることもできる。
リソグラフィーにより、掘削領域に相当するクラウン２０が画定される。局所的な化学的エッチングにより、この領域上の保護層１８を除去することができる（図７Ｂ）。
次いで、例えば化学的エッチング（例えばＴＭＡＨ）又はプラズマエッチングにより基板１２の端部をエッチングする（図７Ｃ）。
次いで、例えば化学的洗浄によりウエハを洗浄する。別の実施形態では、洗浄は化学的エッチングに統合される。
この後、上述のようにして、ウエハ１４上における組み立てを進めることができる（図７Ｄ）。
図１０Ａ及びＢに示す別の実施形態によれば、保護層１８ははじめウエハ１２の上部領域全体、並びに端部１２−１及び１２−２、場合によっては下部領域（この場合ウエハ全域を覆うことになる）を覆っている。
掘削作業により、図１０Ｂの斜線部分に示すこのウエハの側方領域を除去する。コーティング層１８の点Ｍ、又はこの点近傍の領域において、掘削作業に起因してはがれ又は消失が起こる可能性がある。ウエハ上に発生するはがれは欠陥を生む可能性があり、その一部がウエハ表面に現れる場合がある。Ｎのような組み立てされる表面上の点は、掘削されても無傷で残る。保護層１８の除去は、掘削の後、及び組み立ての前に行うことができる。
図８Ａ−Ｄのそれぞれは、周りを掘削した材料の層４１及び４３を有するウエハ４０と４２の正面を示す。この層４１及び４３は、前述した実施形態のいずれか１つに従って第２のウエハの上に移植又は移着される。図８Ａでは、ウエハはフラットまたは平坦領域４４を有する。
図８Ｃ−Ｄに示すように、不規則な掘削を行うことができる。これらの図に示すように、領域５０及び５１は、支持ウエハのマーキングを可能にする領域、平面、又は平坦な表面を表す。
このような領域により、ウエハの性質、又はウエハが属するバッチの識別番号に関する指標を設けることができる。
図８Ａ、８Ｃ及び８Dに示すような不規則な掘削はまた、組み立ての後に掘削を実行するときに行うことができ、これは、図１Ａ−１Ｄに示すような標準的掘削技術を使用し、場合によっては１又は２の処理済みウエハ、つまり構成部品又は回路の全部又は一部を含むウエハを用いて行われる。この場合、他の処理工程は、上述したものとすることができる。
特に、ウエハの１つは面取りした端部を有することができ、したがって、ウエハの平面に平行な平面上で測定した場合の、面取りされた端部の幅以上の幅に亘って掘削を行うことができる。
組み立ては、分子接着又はボンディングにより行うことができる。
一般に、本発明は、製造方法に統合できるという利点を有する。これは、構成部品が前もってウエハ内に形成される場合に顕著である。
本発明は、面取りされていないウエハを用いる場合にも適用することができ、この場合も、これら２つのウエハの一方の周縁領域における物質の掘削、削除、又は除去の工程は、２つのウエハを組み立てる前に行われる。他の処理工程は、上述又は後述の実施形態のいずれか１つに記載されているものと同様である。
本発明に開示する方法はまた、ＢＳＯＩタイプの材料の製造、又は場合によってはＩＩＩ−Ｖ材料からなる層のシリコン上への移植などにも適している。
ＢＳＯＩの場合、まずシリコンウエハを酸化して二酸化けい素の層を作成し、これを埋めこみ酸化物として使用する。
次いで上述のように、ウエハの端部又は丸みを付けた端部に相当する１．５ｍｍ幅の領域に亘ってこのウエハを掘削する。
次いで、例えば化学的洗浄及び／又はメカノケミカル洗浄する工程を行い、ウエハの表面を洗浄する。
分子接着によりその表面をシリコン製の第２ウエハ上にボンディングし、このユニットを１１００℃で２時間アニーリングする。
表面端研削工程、及びその後のメカノケミカル研磨により、ウエハを所望の厚みに薄片化し、よってＳＯＩ基板を得る。
このような方法は、ＡｓＧａ又はＩｎＰ等のＩＩＩ−Ｖ材料の、半導体、特にシリコンのような別の材料上への移植にも適用できる。
このような方法はまた、ゲルマニウム又はゲルマニウムシリコン（ＳｉＧｅ）のような半導体材料の、半導体、特にシリコンのような別の材料からなる基板上への移植に適用できる。
同様に、この方法を使用することにより、非半導体材料からなるウエハ、例えばガラス又は石英等の絶縁材料、ＬｉＮｂＯ３又はＬｉＴａＯ３等の圧電材料からなるウエハを移植することが可能となる。それによって、完全に掘削された薄膜を同じ又は異なる性質の支持体、例えば半導体基板、特にシリコン製基板に得ることができる。
本発明により準備され、組み立てられた材料からなるウエハは、「バルク」材料からなるウエハである。しかしながら、本発明は、電子的構成部品、及び／又は電子光学構成部品、及び／又は光学的構成部品、及び／又は磁気的構成部品、又はＭＥＭＳ等の、一構成部品の全体又は一部を含むことが出来るウエハに適用できる。
Ａ−Ｄは、既知の基板組み立て方法の工程を示す。 基板の一部及びその端部又は丸みを付けた端部を示す。 Ａ−Ｄは、本発明による方法の工程を示す。 Ａ−Ｃは、本発明による方法の別の実施形態を示す。 Ａ−Ｂは、本発明による方法の別の実施形態を示す。 Ａ−Ｅは、弱めた面を有する基板を使用する、本発明による方法の別の実施形態を示す。 Ａ−Ｄは、保護層又はボンディング層を有する基板を使用する、本発明による方法の別の実施形態を示す。 Ａ−Ｄは、掘削又は削除されたウエハの正面図を示す。 側方の肩部を有する材料からなるウエハを示す。 Ａ−Ｂは、埋設部分を有するウエハを示す。

Claims (26)

  1. 移植層として知られる、材料、回路又は構成部品からなる層の移植方法であって、
    − 第１ウエハ内に構成部品又は回路を作成する工程、
    − 次に、内部に移植層が形成された、材料からなる前記第１ウエハ（１２、２２）を、少なくともこの移植層の周囲又は周縁部において、第１ウエハの厚みｅより小さいが、前記移植層（１６、２８）の厚みより大きい厚みｅｄに亘って掘削する工程、
    − 次に、この層を、材料からなる第２ウエハの上に分子接着叉は接着物質を用いたボンディングによって組み立てる工程、及び
    − 次に、前記層と前記第２ウエハとを熱処理し、追加的な掘削を行う工程叉は薄片化する工程を含む、
    方法。
  2. 第１ウエハを前もって保護層（１８）で覆う、請求項１に記載の方法。
  3. 第１ウエハの掘削を行う前に、第１ウエハの掘削が行われる領域の上方に位置する領域の保護層を局所的に除去する、請求項２に記載の方法。
  4. 保護層の局所的な除去は、リソグラフィー及びエッチングによって行う、請求項３に記載の方法。
  5. 第１ウエハの掘削を行った後で、保護層（１８）を除去する、請求項２に記載の方法。
  6. 掘削工程の間に、移植層の材料の一部を除去する、請求項１ないし５のいずれか１項に記載の方法。
  7. 第１ウエハは面取りされており、少なくとも１つの面取りされた端部（５）を有する、請求項１ないし６のいずれか１項に記載の方法。
  8. 第１ウエハの平面に平行な平面上で測定された幅Ｌｄに亘って掘削工程を行い、この幅Ｌｄは、同じ平面内で測定された、面取りされた端部の幅Ｌ以上である、請求項７に記載の方法。
  9. １μｍ〜１００μｍの、第１ウエハの厚みｅｄに亘って掘削工程を行う、請求項１ないし８のいずれか１項に記載の方法。
  10. 第１ウエハの平面に平行な平面上で測定された幅Ｌｄに亘って掘削工程を行い、この幅Ｌｄは、同じ平面内で測定された、第１ウエハの、掘削されずに第２ウエハと組み立てできない領域の幅以上である、請求項１ないし９のいずれか１項に記載の方法。
  11. 第１ウエハの平面に平行な平面上で測定された、１００μｍ〜５ｍｍの幅Ｌｄに亘って掘削を行う、請求項１ないし１０のいずれか１項に記載の方法。
  12. 第１ウエハが、ウエハ内の薄層を画定する弱くした面（２６）を有する、請求項１ないし１１のいずれか１項に記載の方法。
  13. 第１ウエハは、薄層の厚みより大きな厚みに亘って掘削する、請求項１２に記載の方法。
  14. 続いて、
    − 弱くした面に沿って第１ウエハを分離することにより薄片化を行い、第２ウエハ上に薄層を残し、第１の基板の遊離部分（２３）を残す工程、
    − 第１基板から遊離した部分（２３）に弱くした面を新しく形成する工程、及び
    − この部分（２３）を第３の基板と組み立てる工程
    を含む、請求項１３に記載の方法。
  15. 脆化面は、イオン注入、埋めこみ多孔領域の形成、又は除去可能なボンディング界面の形成により作成する、請求項１２ないし１４のいずれか１項に記載の方法。
  16. 第１ウエハが、掘削工程で除去される側方肩部（２５）を備える、請求項１ないし１５のいずれか１項に記載の方法。
  17. 第１ウエハの表面準備工程の後で、組み立て又は移植を目的とした掘削を行う、請求項１ないし１６のいずれか１項に記載の方法。
  18. 第１ウエハの表面準備工程の前に、組み立て又は移植を目的とした掘削を行う、請求項１ないし１６のいずれか１項に記載の方法。
  19. 掘削は、機械的エッチング又は研磨、化学的エッチング又は研磨、メカノケミカルエッチング又は研磨、プラズマエッチング、或いは前記種類のエッチングのうち２つ以上の組み合わせによって行う、請求項１ないし１８のいずれか１項に記載の方法。
  20. ２つのウエハの少なくとも一方を半導体材料から作成する、請求項１ないし１９のいずれか１項に記載の方法。
  21. ２つのウエハの少なくとも一方をシリコン又はＩＩＩ−Ｖタイプの半導体材料から作成する、請求項２０に記載の方法。
  22. ２つのウエハの少なくとも一方を、ゲルマニウム、けい素化ゲルマニウム（ＳｉＧｅ）、圧電材料、又は絶縁材料から作成する、請求項１ないし２０のいずれか１項に記載の方法。
  23. 掘削工程を、第１ウエハの周囲で規則的に行う、請求項１ないし２２のいずれか１項に記載の方法。
  24. 掘削工程を、第１ウエハの周囲で不規則に行い、平面（４４）を形成する、請求項１ないし２２のいずれか１項に記載の方法。
  25. 掘削工程を不規則に行い、マーキング領域（５０、５１）を形成する、請求項１ないし２２のいずれか１項又は請求項２４に記載の方法。
  26. 第１ウエハのマーキング工程を更に含む、請求項２５に記載の方法。
JP2006534763A 2003-10-14 2004-10-14 基板の準備及び組み立て方法 Expired - Lifetime JP5032119B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR03/50674 2003-10-14
FR0350674A FR2860842B1 (fr) 2003-10-14 2003-10-14 Procede de preparation et d'assemblage de substrats
US56870004P 2004-05-07 2004-05-07
US60/568,700 2004-05-07
PCT/EP2004/052548 WO2005038903A1 (en) 2003-10-14 2004-10-14 Method for preparing and assembling substrates

Publications (2)

Publication Number Publication Date
JP2007508704A JP2007508704A (ja) 2007-04-05
JP5032119B2 true JP5032119B2 (ja) 2012-09-26

Family

ID=34355518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534763A Expired - Lifetime JP5032119B2 (ja) 2003-10-14 2004-10-14 基板の準備及び組み立て方法

Country Status (7)

Country Link
US (1) US20070072393A1 (ja)
EP (3) EP2375443B1 (ja)
JP (1) JP5032119B2 (ja)
KR (1) KR101148052B1 (ja)
CN (2) CN101494169B (ja)
FR (1) FR2860842B1 (ja)
WO (1) WO2005038903A1 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
FR2880184B1 (fr) 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
KR101015158B1 (ko) * 2005-07-08 2011-02-16 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 필름의 제조 방법
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
EP2174343A1 (en) * 2007-06-28 2010-04-14 Semiconductor Energy Laboratory Co, Ltd. Manufacturing method of semiconductor device
JP5507063B2 (ja) * 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102007025649B4 (de) * 2007-07-21 2011-03-03 X-Fab Semiconductor Foundries Ag Verfahren zum Übertragen einer Epitaxie-Schicht von einer Spender- auf eine Systemscheibe der Mikrosystemtechnik
CN101620985B (zh) * 2008-07-02 2011-05-11 联华电子股份有限公司 晶边蚀刻设备及其相关的晶片平坦化方法
DE102008035055B3 (de) 2008-07-26 2009-12-17 X-Fab Semiconductor Foundries Ag Verfahren zur Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondeten und rückgedünnten Stapeln von Halbleiterscheiben
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2935535B1 (fr) * 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
KR101550433B1 (ko) * 2009-01-30 2015-09-07 삼성전자주식회사 반도체 장치의 제조 방법
US7927975B2 (en) * 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP2246882B1 (en) * 2009-04-29 2015-03-04 Soitec Method for transferring a layer from a donor substrate onto a handle substrate
WO2011003366A1 (zh) * 2009-07-10 2011-01-13 上海新傲科技股份有限公司 一种形成带有绝缘埋层的衬底的方法
CN101599451B (zh) * 2009-07-10 2013-08-07 上海新傲科技股份有限公司 对带有绝缘埋层的半导体衬底进行边缘倒角的方法
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
FR2953988B1 (fr) 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
FR2980302A1 (fr) 2011-09-20 2013-03-22 St Microelectronics Crolles 2 Procede de protection d'une couche d'un empilement vertical et dispositif correspondant
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
JP5946260B2 (ja) * 2011-11-08 2016-07-06 株式会社ディスコ ウエーハの加工方法
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
US9481566B2 (en) 2012-07-31 2016-11-01 Soitec Methods of forming semiconductor structures including MEMS devices and integrated circuits on opposing sides of substrates, and related structures and devices
JP6116155B2 (ja) * 2012-08-20 2017-04-19 株式会社ディスコ ウエーハの加工方法
FR2995133A1 (fr) * 2012-08-31 2014-03-07 St Microelectronics Crolles 2 Procede d'amincissement d'une tranche semiconductrice
TWI663018B (zh) * 2012-09-24 2019-06-21 日商荏原製作所股份有限公司 研磨方法及研磨裝置
CN104576350B (zh) * 2013-10-23 2018-06-01 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
CN105826161A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆减薄方法
FR3036223B1 (fr) 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
DE102015118042A1 (de) * 2015-10-22 2017-04-27 Nexwafe Gmbh Verfahren und Vorrichtung zum Herstellen einer Halbleiterschicht
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
KR20180090494A (ko) * 2017-02-03 2018-08-13 삼성전자주식회사 기판 구조체 제조 방법
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
US10504716B2 (en) * 2018-03-15 2019-12-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor device and manufacturing method of the same
CN109545672A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 晶圆键合方法以及键合晶圆
US12076820B2 (en) * 2018-12-21 2024-09-03 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
CN109712875B (zh) * 2018-12-29 2020-11-20 上海华力微电子有限公司 晶圆直接键合方法
CN110060958B (zh) * 2019-04-22 2020-05-19 长江存储科技有限责任公司 半导体结构及半导体工艺方法
CN110060957B (zh) * 2019-04-22 2020-07-31 长江存储科技有限责任公司 半导体结构及半导体工艺方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
CN113725151B (zh) * 2021-08-30 2024-03-15 上海华虹宏力半导体制造有限公司 互连结构的形成方法
FR3144694A1 (fr) * 2022-12-28 2024-07-05 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’une structure multicouche comprenant une couche de silicium poreux

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522049A (en) * 1983-03-14 1985-06-11 Aluminum Company Of America Aluminum alloy food can body and method for making same
JP2535957B2 (ja) * 1987-09-29 1996-09-18 ソニー株式会社 半導体基板
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5869386A (en) * 1995-09-28 1999-02-09 Nec Corporation Method of fabricating a composite silicon-on-insulator substrate
JPH10335195A (ja) * 1997-05-27 1998-12-18 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
FR2771852B1 (fr) * 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
EP0926709A3 (en) * 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11354761A (ja) * 1998-06-09 1999-12-24 Sumitomo Metal Ind Ltd Ｓｏｉ基板及びその製造方法
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP3515917B2 (ja) * 1998-12-01 2004-04-05 シャープ株式会社 半導体装置の製造方法
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP3472197B2 (ja) * 1999-06-08 2003-12-02 キヤノン株式会社 半導体基材及び太陽電池の製造方法
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
EP1189266B1 (en) * 2000-03-29 2017-04-05 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and soi wafer, and soi wafer
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
WO2002058041A1 (en) * 2001-01-18 2002-07-25 Lg Electronics Inc. Plasma display panel and driving method thereof
JP2003078115A (ja) * 2001-08-30 2003-03-14 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのレーザーマーク印字方法、及び、ｓｏｉウェーハ
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
EP1507292B1 (en) * 2002-05-20 2012-05-02 Sumco Corporation Method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
AU2003250107A1 (en) * 2002-07-17 2004-02-02 S.O.I.Tec Silicon On Insulator Technologies Method of smoothing the outline of a useful layer of material transferred onto a support substrate
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
US6841848B2 (en) * 2003-06-06 2005-01-11 Analog Devices, Inc. Composite semiconductor wafer and a method for forming the composite semiconductor wafer
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
KR20060131144A (ko) * 2005-06-15 2006-12-20 주식회사 하이닉스반도체 반도체 소자의 컨택 플러그 형성방법

Also Published As

Publication number Publication date
JP2007508704A (ja) 2007-04-05
EP1676310B1 (en) 2015-03-25
EP2259301A2 (en) 2010-12-08
EP1676310A1 (en) 2006-07-05
KR101148052B1 (ko) 2012-05-25
CN100555599C (zh) 2009-10-28
EP2375443B1 (en) 2020-07-29
US20070072393A1 (en) 2007-03-29
CN101494169A (zh) 2009-07-29
WO2005038903A1 (en) 2005-04-28
EP2375443A1 (en) 2011-10-12
KR20070015497A (ko) 2007-02-05
EP2259301A3 (en) 2010-12-22
FR2860842B1 (fr) 2007-11-02
EP2259301B1 (en) 2020-08-19
FR2860842A1 (fr) 2005-04-15
CN101494169B (zh) 2012-05-09
CN1868054A (zh) 2006-11-22

Similar Documents

Publication Publication Date Title
JP5032119B2 (ja) 基板の準備及び組み立て方法
CN101084577B (zh) 修整通过组装两晶片构成的结构的方法
JP5412289B2 (ja) 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法
JP4593116B2 (ja) 半導体膜の薄層化方法
JP5988389B2 (ja) レイヤ転送プロセス用の基板強化方法および結果のデバイス
US8975156B2 (en) Method of sealing two plates with the formation of an ohmic contact therebetween
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
EP2402983B1 (en) Method for manufacturing soi wafer
JP4398934B2 (ja) Ｓｏｉウエーハの製造方法
KR20040028993A (ko) 전자 회로용의 자립 반도체 박층을 얻는 방법
KR20010101155A (ko) 접합웨이퍼의 제조방법 및 접합웨이퍼
KR20090105910A (ko) 거친 계면을 생성하고 조절하는 방법
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes
TWI857218B (zh) 用於製作堆疊結構之方法
KR20170104404A (ko) 집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조
JP7252231B2 (ja) ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用
CN115280487A (zh) 用于制造堆叠结构的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111031

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Ref document number: 5032119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250