KR20170104404A - 집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조 - Google Patents

집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조

Info

Publication number
KR20170104404A
KR20170104404A KR1020170028919A KR20170028919A KR20170104404A KR 20170104404 A KR20170104404 A KR 20170104404A KR 1020170028919 A KR1020170028919 A KR 1020170028919A KR 20170028919 A KR20170028919 A KR 20170028919A KR 20170104404 A KR20170104404 A KR 20170104404A
Authority
KR
South Korea
Prior art keywords
layer
thickness
microactive
silicon
substrate
Prior art date
Application number
KR1020170028919A
Other languages
English (en)
Other versions
KR102265047B1 (ko
Inventor
브루노 기셀랑
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20170104404A publication Critical patent/KR20170104404A/ko
Application granted granted Critical
Publication of KR102265047B1 publication Critical patent/KR102265047B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0109—Bridges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/056—Releasing structures at the end of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법에 관한 것이며, 방법은,
a) 전면 및 후면을 포함하는 도너 기판을 제공하는 단계;
b) 지지 기판(20)을 제공하는 단계;
c) 도너 기판의 전면 상에 또는 지지 기판(20) 상에 중간층(30)을 형성하는 단계;
d) 도너 기판 및 지지 기판(20)을 조립함으로써, 2개의 기판 사이에 중간층(30)을 배치하는 단계;
e) 도너 기판의 후면을 씨닝함으로써, 중간층(30) 상에 배치되는 제 1 면 및 제 2 자유면(free face)(12')을 갖는 가용 두께의 가용층(100)을 형성하는 단계를 포함하며,
● 도너 기판은, 도너 기판의 전면과 정지층(2) 사이에, 가용 두께보다 작은 제 1 두께를 갖는 미세 활성층(3) 및 매립 정지층(2)을 포함하고;
● 단계 e) 이후에, 방법은, 구조의 제 1 영역(110)에서, 가용층(100)의 제 2 자유면(12') 및 정지층(2)에 의해 경계가 정해지는 두꺼운 활성층(4)을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조{STRUCTURE FOR DEVICE WITH INTEGRATED MICROELECTROMECHANICAL SYSTEMS}
본 발명은 집적형 MEMS 장치 분야에 관한 것이다. 본 발명은 특히, 복수의 활성층(active layer)을 갖는 가용층(useful layer)을 포함하는 구조에 관한 것이다.
센서 또는 액추에이터를 제조하는데 사용되는 MEMS(microelectromechanical system) 및 NEMS(nanoelectromechanical system)는 일반적으로 고정 부분 및 이러한 고정 부분에 대해 매달린 적어도 하나의 부분을 포함하며, 이 서스펜디드 부분은 기계적, 전기적 또는 자기적 기원으로 발생할 수 있는 외력의 영향에 따라 이동 및/또는 변형될 수 있다.
P. Robert 외 공저의 문헌("M&NEMS: A new approach for ultra-low cost 3D inertial sensor", IEEE Sensors Conference 2009, 25-28 October 2009)은, 가속도계를 구성하는 MEMS 및 NEMS 소자를 포함하는 구조에 대해 기재하고 있다. 이 구조는 2개의 별개의 두께로 형성된 활성 부분을 포함한다: 스트레인 게이지(strain gauge)를 형성하는 NEMS 장치는 제 1 두께를 사용하며, 진동 질량을 형성하는 MEMS 장치는 제 1 및 제 2 두께(즉, 활성 부분 전체)를 사용한다. 이러한 활성 부분은 제 1 두께를 갖는 제 1 층을 규정하는 SOI 기판으로 제조될 수 있다. 다음으로, 제 2 두께를 갖는 제 2 층을 제조하기 위해 에피택셜 성장 단계가 수행된다. 이 제 2 두께는 보통 제 1 두께보다 두껍다: 제 1 두께가 적어도 1 미크론인것과 비교할 때, 통상적으로 수십 미크론 정도임. 따라서, 이들 두께 범위를 위한 에피택셜 성장 단계는 시간이 오래 걸리고 비용이 많이 든다. 또한, 에피택셜 층은 장치들을 규정하기 위한 제 1 층(SOI) 상의 불연속적인 산화물층 존재 때문에 다결정 영역을 포함한다. 이러한 다결정 영역은 구조에 결함을 일으켜, 최종 장치의 기능에 영향을 미칠 수도 있다.
이러한 MEMS 및 NEMS 장치들을 포함하는 구조를 제조하기 위한 다른 방법이 유럽 특허 제2599746호에 개시되어 있다. 이것은 제 1 단결정 반도체 기판 상에, 국부적 다공성 영역 또는 복수의 필러(pillar)에 의해 국부적으로 구현되는 영역을 제조하는 것을 포함한다. 이 기판 상의 에피택시는 다음에 제 1 두께를 갖는 제 1 층을 형성하는 것을 가능하게 한다. 그 후에, 이 제 1 층을 가공하여 NEMS 장치를 규정하고, 또한 국부적 희생층으로서 사용되는 국부적 다공성 영역 또는 필러(pillar)를 가진 영역을 에칭함으로써, 멤브레인을 막혀 있지 않게 한다. 이어서, 산화물 증착을 수행함으로써, (멤브레인 아래의) 개구부를 다시 차단하고, 제 1 층 위의(따라서 특히 상기 NEMS 멤브레인 상의) 제 1 기판의 전체 표면에 걸쳐 희생층을 생성한다. 산화물로 이루어지는 희생층이 지지 기판 상에 조립된 다음에, 제 1 기판이 그것의 후면에 의해서 씨닝됨으로써 활성 부분을 형성하게 된다. 이 활성 부분의 두께는 제 1 및 제 2 두께들의 합으로 된다. 씨닝된 면을 가공함으로써, NEMS 장치를 규정하고 NEMS 장치 위에 제 2 두께를 갖는 제 2 층을 제거하여, 개구부를 다시 차단하기 위해 이전에 사용된 산화물 층에서 멈춘다. 마지막으로, NEMS 및 MEMS 장치들의 멤브레인들은 매립 산화물의 희생층을 국부적으로 제거함으로써 릴리즈된다.
이 방법은 지지 기판 상에 접합하기 전에, 연속적으로 멤브레인들을 규정, 가공, 릴리즈한 후에 그것들을 희생층에 캡슐화하기 위한 리소그래피, 에칭 및 증착하는 여러 단계가 필요하며, 이것이 높은 제조 비용을 초래하게 된다. 또한, 지지 기판 상에 접합되기 전에, 제 1 기판 상에 NEMS 장치를 사전 규정하는 것은 효율의 손실을 초래할 수 있다: 이것은 첫째로, 이 접합 단계가 임의의 잔여 토폴로지, 거칠기 또는 입자에 매우 민감하기 때문이며; 둘째로, 제 1 기판의 씨닝된 후면의 가공 중 NEMS(매립된) 디바이스와 MEMS 디바이스 사이의 임의의 정렬 결함이 최종 디바이스의 기능에 영향을 미치게 될 수도 있기 때문이다.
본 발명의 일 목적은 종래 기술의 문제점들 전부 또는 일부를 해결하는 구조를 제안하는 것이다. 특히, 본 발명의 목적은 NEMS 및 MEMS 장치들의 집적을 가능하게 하는 마이크로 전자기계 시스템을 구비한 장치를 위한 구조에 관한 것이다.
본 발명은 구조를 제조하기 위한 방법에 있어서,
a) 전면 및 후면을 포함하는 도너 기판을 제공하는 단계;
b) 지지 기판을 제공하는 단계;
c) 상기 도너 기판의 상기 전면 상에 또는 상기 지지 기판 상에 중간층을 형성하는 단계;
d) 상기 도너 기판 및 상기 지지 기판을 조립함으로써, 상기 2개의 기판 사이에 상기 중간층을 배치하는 단계;
e) 상기 도너 기판의 상기 후면을 씨닝함으로써, 상기 중간층 상에 배치되는 제 1 면 및 제 2 자유면(free face)을 갖는 가용 두께의 가용층을 형성하는 단계를 포함한다.
상기 방법은 다음과 같은 점을 특징으로 한다:
● 상기 도너 기판은, 상기 기판의 상기 전면과 상기 정지층 사이에, 상기 가용 두께보다 작은 제 1 두께를 갖는 미세 활성층 및 매립 정지층을 포함하고;
● 단계 e) 이후에, 상기 방법은, 상기 구조의 제 1 영역에서, 상기 가용층의 상기 제 2 자유면 및 상기 정지층에 의해 경계가 정해지는 두꺼운 활성층을 제거하는 단계를 포함한다.
상기 가용층을 분리시키는 상기 매립 정지층, 상기 두꺼운 활성층 및 상기 미세 활성층의 존재로 인하여, 하부 미세 활성층에 대한 손상없이, 상기 구조의 제 1 영역에서 상기 두꺼운 활성층을 제거할 수 있게 된다.
따라서, 본 발명에 따른 방법은, 그 각각이 상이한 두께의 활성층들을 필요로 하며, 특히, 나노 시스템에 필요한 미세 활성층은 매우 양호하게 제어되면서 균일한 두께를 갖는, 집적형 마이크로- 및 나노 전자기계 시스템들을 포함하는 장치들의 제조에 적합한 구조를 얻게 된다.
본 발명의 유리한 특징들에 따르면, 다음의 사항 단독 또는 조합으로 취해진다:
● 상기 미세 활성층은 상기 도너 기판의 전체 범위에 걸쳐 연속적임;
● 상기 미세 활성층은 상기 도너 기판의 전체 범위에 걸쳐 불연속적임;
● 상기 가용 두께는 3 미크론을 초과함;
● 상기 제 1 두께는 상기 가용 두께의 20% 미만임;
● 상기 제 1 두께는 1 미크론 미만임;
● 상기 정지층은 이온 주입에 의해 형성됨;
● 상기 주입되는 종들은 수소, 헬륨, 아르곤, 붕소, 산소, 질소 및 탄소 중에서 선택됨;
● 상기 도너 기판은 다음에 의해 제조된다:
○ 초기 기판의 상기 전면 상에, 상기 정지층을 형성하는 상기 기판과 상이한 화학적 조성 또는 결정 구조를 갖는 층을 형성;
○ 상기 정지층 상에 제어된 두께를 갖는 미세 활성층을 형성;
● 상기 제조 방법은 다음을 포함한다:
○ 상기 가용층이 상기 제 1 영역에 상기 미세 활성층만을 포함하게 되도록, 상기 정지층을 에칭하는 단계;
○ 상기 제 1 영역에, 제 1 패턴으로 상기 미세 활성층의 제 1 두께를 에칭하는 단계;
○ 상기 구조의 제 2 영역에, 제 2 패턴으로 상기 가용층의 가용 두께를 에칭하는 단계;
○ 적어도 상기 구조의 상기 제 1 영역 및 제 2 영역의 부분에서 상기 중간층을 제거함으로써, 상기 미세 활성층의 적어도 하나의 멤브레인 및 상기 가용층의 적어도 하나의 멤브레인을 릴리즈하는 단계.
또한, 본 발명은 다음을 포함하는 구조에 관한 것이다:
● 지지 기판;
● 상기 지지 기판 상에 배치되는 중간층;
● 가용층으로서, 그것의 제 1 면은 상기 중간층 상에 배치되고 그것의 제 2 면은 자유로우며 가용 두께를 갖는, 상기 가용층;
● 상기 구조는 다음을 특징으로 한다:
● 상기 가용층은 상기 제 1 면과 제 1 두께를 가진 미세 활성층으로 경계가 정해지는 매립 정지층을 포함하며, 상기 매립 정지층은 상기 제 2 면과 상기 제 1 두께보다 큰 제 2 두께를 가진 두꺼운 활성층으로 경계가 정해지고;
● 상기 가용층은 상기 구조의 제 1 영역에 오로지 상기 정지층 및 상기 미세 활성층을 포함하거나 또는 오로지 상기 미세 활성층을 포함한다.
본 발명의 유리한 특징들에 따르면, 다음의 사항 단독 또는 조합으로 취해진다:
● 상기 가용층은 상기 구조의 전체 범위에 걸쳐 연속적임;
● 상기 가용층은 상기 구조의 전체 범위에 걸쳐 불연속적임;
● 상기 가용 두께는 3 미크론을 초과함;
● 상기 제 1 두께는 상기 가용 두께의 20% 미만임;
● 상기 매립 정지층은 상기 구조의 전체 범위에 걸쳐 연속적임;
● 상기 미세 활성층은 상기 구조의 전체 범위에 걸쳐 5%보다 양호한 두께 균일성을 가짐;
● 상기 미세 활성층은 상기 두꺼운 활성층의 것과 동일한 재료로 형성됨;
● 상기 미세 활성층은 상기 두꺼운 활성층의 것과 상이한 재료로 형성됨;
● 상기 미세 활성층은 실리콘, 실리콘 게르마늄 및 게르마늄 중에서 선택되는 재료를 포함함;
● 상기 두꺼운 활성층은 실리콘, 실리콘 게르마늄 및 게르마늄 중에서 선택되는 재료를 포함함;
● 상기 중간층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 게르마늄 화합물, 다공성 실리콘, 진공이나 기체 종들로 채워진 마이크로캐비티 및/또는 크랙을 포함하는 실리콘, 나노입자들을 함유하는 실리콘 중에서 선택되는 재료를 포함함;
● 상기 매립 정지층은 고농도로 도핑된 실리콘, 실리콘 게르마늄, 게르마늄, 실리콘 카바이드, 또는 실리콘, 게르마늄, 탄소 및 주석 중에서 선택된 복수의 원소들을 포함하는 화합물 중에서 선택되는 재료를 포함함;
● 상기 매립 정지층은 0.01 미크론 내지 2 미크론의 제 3 두께를 가짐;
● 상기 지지 기판은 실리콘, 유리, 사파이어, 실리콘 카바이드, 알루미나, 알루미늄 질화물 및 세라믹 중에서 선택되는 재료로 구성됨;
● 상기 지지 기판은 마이크로전자 또는 광전자 컴포넌트들 또는 센서들의 층을 포함함.
본 발명의 다른 특징들 및 이점들은 첨부된 도면을 참조하여 본 발명의 다음의 상세한 설명으로부터 명백해질 것이다.
- 도 1a 내지 도 1d는 본 발명에 따른 구조 제조 방법의 단계를 나타내고;
- 도 2a는 본 발명의 제 1 실시 예에 따른 도너 기판을 나타내고;
- 도 2b 내지 도 2g는 본 발명의 제 1 실시 예에 따른 구조 제조 방법의 단계를 나타내고;
- 도 3a는 본 발명의 제 2 실시 예에 따른 도너 기판을 나타내고;
- 도 3b 내지 도 3f는 본 발명의 제 2 실시 예에 따른 구조 제조 방법의 단계를 나타내고;
- 도 4a는 본 발명의 제 3 실시 예에 따른 도너 기판을 나타내고;
- 도 4b 내지 도 4f는 본 발명의 제 3 실시 예에 따른 구조 제조 방법의 단계를 나타내고;
- 도 5a 내지 도 5c는 본 발명에 따른 지지 기판, 도너 기판 및 구조를 나타낸다.
본 설명 부분에서, 도면의 동일한 참조부호들이 동일한 유형의 요소들에 대해 사용될 수 있다. 이 도면들은 가독성을 위해 축척을 따르지 않는 개략도들이다. 특히, z 축을 따르는 층들의 두께는 x 및 y 축들을 따르는 측면 치수에 비하여 축적을 따르지 않았으며; 또한 서로에 대한 층들의 두께가 반드시 도면 대로인 것은 아니다.
본 발명은 특히 집적형 마이크로 전자기계 시스템을 구비한 장치에 사용될 구조를 제조하기 위한 방법에 관한 것이다. 도 1a에 도시된 바와 같이, 본 방법은 전면(11) 및 후면(12)을 포함하는 도너 기판(10)을 제공하는 제 1 단계를 포함한다. 본 발명의 다양한 실시 예들에 대응하는 도너 기판(10)의 특징들에 대해서는, 본 명세서의 나머지 부분에서 보다 상세하게 설명될 것이다.
본 방법은, 예를 들어, 실리콘, 유리, 사파이어, 실리콘 카바이드, 알루미나, 알루미늄 질화물, 세라믹 등 중에서 선택된 재료로 구성될 수 있는 지지 기판(20)을 제공하는 제 2 단계(도 1b)를 포함한다.
본 방법의 제 3 단계는 도너 기판(10)의 전면(11) 상에 또는 지지 기판(20)의 전면 상에, 중간층(30)을 형성하는 것으로 구성된다(도 1b). 유리하게는, 중간층(30)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물 중에서 선택된 재료를 포함하게 된다. 변형 예들에 따르면, 특히 구조 상에 제조되는 장치에 따라, 중간층(30)은 또한 예를 들어 실리콘 게르마늄 화합물, 다공성 실리콘, 진공이나 기체 종들로 채워진 마이크로캐비티 및/또는 크랙을 포함하는 실리콘의 층, 나노입자들을 함유하는 실리콘의 층, 또는 실리콘 산화물 중에서 선택된 재료에 의해 형성될 수도 있다.
중간층(30)은 열산화, 액체 또는 증기 화학 증착에 의해 또는 종래 기술로부터 공지된 다른 기술에 의해서 제조될 수 있다. 또한, 이것은 실리콘 산화물 층의 경우에 붕소 또는 인을 도핑하는 것과 같은, 화학적 에칭 특성을 적응시키기 위해서 도핑될 수도 있다. 또한, 중간층(30)은 복수의 하위층(sublayer)들, 예를 들어, 도핑되지 않은 실리콘 산화물로 이루어진 하위층과 붕소로 도핑된 실리콘 산화물의 하위층, 또는, 실리콘 산화물 층과 실리콘 질화물로 이루어진 하위층을 포함할 수 있다.
일반적으로, 중간층(30)은 도너 기판(10)을 구성하는 재료 또는 재료들에 대해 선택적으로 에칭될 수 있는 재료로 구성되게 된다.
본 방법은 도너 기판(10)과 지지 기판(20)을 조립함으로써 이 두 개의 기판 사이에 중간층(30)을 배치하여 접합 구조(bonded structure, 200)를 형성하는 제 4 단계를 포함한다(도 1c). 바람직하게는, 이 조립 단계는 임의의 특정 접합 재료(접착제, 왁스, 땜납(solder) 등)를 사용함 없이, 직접 접촉하는 2개의 표면을 두는 것에 기초하는 종래 기술에서 잘 알려진 기술인 분자 접착(molecular adhesion)에 의한 직접 접합에 의해서 수행될 것이다. 이러한 작업은 그 표면들이 충분히 매끄럽게 되면서 오염 입자가 없게 되어야 하고, 일반적으로 수 나노 미터 미만의 거리에서 접촉이 개시될 수 있을 정도로 서로 충분히 근접하게 되도록 조립해야 한다.
조립 전에, 유리하게는 기판들(10, 20)은, 접합될 표면들의 미립자, 유기 및 금속 오염물을 제거하기 위해 세정(예를 들어 RCA 타입의 세정)되게 된다. 필요한 경우, 기판들(10, 20)은 요구되는 수준의 거칠기 및/또는 양질의 직접 접합에 유리한 표면 화학 접합의 구성을 조립 대상인 표면들에 부여하는 표면-준비 처리(예를 들어, 기계 화학적 폴리싱 및/또는 플라즈마 활성화 타입(plasma activation type)의 처리들을 들 수 있음)를 거칠 수 있다. 유리하게는, 직접 접합에 의한 조립 후에, 접합 계면의 강화 열처리(consolidation heat treatment)가 접합 구조(200) 상에서 행해지게 된다. 접합 구조(200)를 구성하는 재료에 따라, 이 열처리는 몇 분 내지 몇 시간 동안 수백 ℃ 내지 약 1200℃로 달라질 수 있다.
대안적으로, 이 조립 단계는 공융 접합(eutectic bonding), 양극 접합(anodic bonding), 금속 접합(metallic bonding), 열압착(thermocompression bonding), 중합체 접합(polymer bonding), 접착제 접합(adhesive bonding), 유리(유리-프릿(frit)) 층을 통한 접합 등과 같은 당업자에게 공지된 다른 접합 기술로 구성될 수 있다.
본 방법의 제 5 단계는 도너 기판(10)의 후면(12)을 씨닝(thinning)함으로써, 중간층(30) 상에 배치되는 제 1 면(11) 및 자유로운 제 2 면(12')을 갖는 가용층(100)을 형성하도록 구성된다(도 1d). 가용 두께로 지칭되는 이 가용층(100)의 두께는, 일반적으로 3 미크론 내지 50 미크론의 두께를 필요로 하는 MEMS(microelectromechanical system)의 제조에 사용될 것이므로, 유리하게는 3 미크론보다 크다. 당연히, 이러한 범위의 두께는 설명으로써만 주어진 것이며, 보다 작은 두께 또는 특히 더 큰 두께가 본 발명과 관련하여 제조될 수 있다. 씨닝 단계는 예를 들어 다이아몬드 휠의 다양한 미립자 크기를 이용하는 기계적 그라인딩 및 건식 또는 기계 화학적 폴리싱으로 구성될 수 있다. 또한, 이것은 건식 또는 습식 화학적 에칭 단계들 및/또는 세정 단계들을 포함할 수도 있다. 그리고, 구조(400)는 지지 기판(20) 상에 배치되는, 중간층(30) 상에 배치된 가용층(100)을 포함한다. 본 발명에 따른 구조(400)는 바람직하게는 면(12') 상에서, 0.5 nm rms 미만의 거칠기 수준을 갖는다(AFM(atomic force microscope)에 의해서, 1 x 1 미크론 또는 5 x 5 미크론의 세정된 표면에서 측정). 이러한 수준의 표면 마감은 특히 마이크로전자 기술에 의존하는 장치 제조와 관련된 포토리소그래피 및 에칭의 후속 단계들과 양립할 수가 있다.
본 발명의 제 1 실시 예
도 2a에 도시된 제 1 실시 예에 따르면, 도너 기판(10)은 초기 기판(1), 매립 정지층(2) 및 제 1 층(3)(이하, 미세 활성층(3)으로 지칭됨)을 포함하며, 정지층(2)은 초기 기판(1)과 미세 활성층(3) 사이에 개재되어 있다.
예를 들어, 초기 기판(1)은 실리콘, 실리콘 게르마늄, 게르마늄 등으로 구성될 수 있다.
제 1 변형 예에 따르면, 정지층(2)은 예를 들어 붕소, 게르마늄, 산소, 질소 또는 탄소와 같은 종들의 이온 주입에 의해 제조될 수 있다. 그 후에, 이 주입된 종들은, 주입 깊이에서, 상기 매립 정지층(2)을 구성하는 초기 기판(1)의 것과 상이한 조성 및/또는 결정 구조를 갖는 층을 형성한다. 또한, 이 주입 깊이는 정지층(2) 위의, 제 1 두께로 지칭되는, 미세 활성층(3)의 두께를 규정하게 된다. 바람직하게는, 제 1 두께는 1 미크론 미만이 되며; 유리하게는 0.5 미크론 미만이 된다. 이것은 상기 미세 활성층(3)이, 구조(400)에서, 장치의 집적형 NEMS(nanoelectromechanical system) 제조용으로 의도되기 때문이다. 이러한 유형의 컴포넌트는 양호한 수준의 감도 및 정밀도를 보장하기 위해 미세하고 균일한 활성층 두께를 필요로 한다. 제 1 실시 예의 이 제 1 변형 예에 따르면, 미세 활성층은 매우 양호한 주입 균일성을 고려하여 +/-1%로 규정된 제 1 두께를 가질 수 있다. 여기서, 미세 활성층(3)은 초기 기판(1)과 동일한 재료로 이루어지며, 그 이유는 이것이 초기 기판의 표면층에 의해 형성되기 때문이다. 미세 활성층(3)의 결정성을 향상시키기 위해, 재구성 또는 재결정을 촉진하는 열처리를 부차적으로 적용하는 것이 가능하다.
제 2 변형 예에 따르면, 정지층(2)은 예를 들어 수소 및/또는 헬륨 및/또는 아르곤과 같은 종들의 이온 주입에 의해 제조될 수 있다. 이러한 기체 종들은 열처리 효과로 현상할 수 있는 마이크로-캐비티(micro-cavities)를 포함하는 취성 매립층(fragile buried layer)을 형성하게 된다. 유리하게는, 이러한 주입은 제 1 사전 규정된 영역(110)에서, 국부적으로 행해지게 된다. 본 발명에 따른 방법의 제 5 단계(도너 기판의 후면을 씨닝하는 단계 e) 수행 이후의, 열 처리 적용으로 인하여 그것의 자유면과 매립 정지층(2) 사이에 위치된 가용층(100)의 부분이, 제 1 영역(110)과 수평이 되도록 박리된다. 이 변형 예는 본 발명의 특정 실시 예이며; 본 명세서의 나머지 부분에서 알 수 있는 바와 같이, 모든 다른 실시 예는 에칭 기술에 의해서 그것의 자유면과 매립 정지층(2) 사이에 위치된 가용층(100)의 부분을 제 1 영역(110)과 수평이 되도록 제거하는 것에 기초한다.
제 3 변형 예에 따르면, 정지층(2)은 기판(1)의 것과 상이한 화학 조성 및/또는 결정 구조를 갖는 층의 제조에 의해서, 초기 기판(1)의 전면 상에 형성될 수 있다. 이러한 층은, 예를 들어 실리콘 층의 경우에 그것의 도핑 또는 조성이 실리콘으로 제조된 초기 기판(1)의 도핑 및 조성과 상당히 상이할 수 있는 에피택셜 성장에 의해서 제조될 수 있다. 또한 이것이 증착에 의해서 제조될 수도 있다.
따라서, 매립 정지층은 고농도로 도핑된 실리콘, 실리콘 게르마늄, 게르마늄, 실리콘 카바이드, 또는 실리콘, 게르마늄, 탄소 및 주석 중에서 선택된 복수의 원소를 포함하는 화합물로부터 선택된 재료를 포함할 수 있으며, 이에 제한되지 않는다.
이 제 3 변형 예에 따르면, 정지층(2)의 제조 후에, 예를 들면 정지층(2) 상에서의 에피택셜 성장에 의해 또는 증착에 의해서 제어된 두께의 미세 활성층(3)이 형성된다. 유리하게는, 미세 활성층(3)은 양호한 결정질을 가지며, 이 단결정 층의 특성은 일반적으로 다결정 또는 비정질 재료의 특성보다 더욱 유리하다. 따라서, 바람직하게는 정지층(2)은 단결정 미세 활성층(3)의 성장과 양립 가능한 결정 구조를 가지게 된다. 미세 활성층(3)의 형성 이후에 그것의 결정성을 개선하기 위해, 재결정 열처리를 적용하는 것도 또한 가능하다. 제 1 실시 예의 제 3 변형 예에 따르면, 미세 활성층(3)은 그것의 불균일성이 5% 미만인 제 1 두께를 갖는다.
몇몇 경우들에 있어서는, 미세 활성층(3)이 초기 기판(1)의 재료와 동일한 재료로 구성되고 실질적으로 동일한 도핑 레벨(예를 들어, 소정 저항의 단결정 실리콘)을 갖는 것이 유리할 것이다. 대안적으로, 미세 활성층(3)은 초기 기판(1)의 것과 상이한 재료 또는 조성으로 이루어질 수 있으며, 예를 들어 실리콘으로 제조된 미세 활성층(3)이 유형(p, n) 또는 양에 있어서 상당히 상이한 도핑을 가질 수도 있다. 또한, 미세 활성층(3)은 가변 비율의 게르마늄을 선택할 수 있는 추가의 자유도를 갖는, 실리콘 게르마늄 합금일 수도 있다.
정지층(2)의 제조를 위해 언급된 변형 예들 중 하나 또는 그 이상에 있어서, 이 정지층(2)은 0.01 미크론 내지 2 미크론의 두께(제 3 두께로 지칭됨)를 가질 수도 있다.
유리하게는, 본 발명의 제 1 실시 예에 따르면, 미세 활성층(3)은 도너 기판(10)의 전체 범위에 걸쳐 연속적이다. 이러한 구성은 본 발명에 따른 방법의 조립 단계에서의 높은 효율에 유리하며, 그 이유는 이것이 어떠한 표면 토폴로지(surface topology)도 발생시키지 않기 때문이다.
전술한 제 1 및 제 3 변형 예들에 따르면, 정지층(2)은 또한 초기 기판(1)의 전체 범위에 걸쳐 연속적이다. 이러한 구성은 본 발명에 따른 구조(400)(도 2b) 상에서의 장치 제조에 큰 유연성을 제공한다. 이것은, 구조(400) 상에 집적형 마이크로- 및 나노 시스템을 갖는 장치의 후속 제조 단계들 동안, 이러한 구성에 있어서는, 매립 정지층이 규정되는 국부 영역에 액세스하기 위한 기판(400)의 정렬에 대한 제약이 존재하지 않기 때문이다.
본 발명의 제 1 실시 예에 따르면, 구조(400)는 지지 기판(20) 상에 배치되는, 중간층(30) 상에 배치된 가용층(100)을 포함한다(도 2b). 가용층(100)은 중간층(30) 상에 배치된 제 2 층(4)(이하, 두꺼운 활성층(4)이라 칭함), 매립 정지층(2) 및 미세 활성층(3)의 면(12')으로부터 시작하는 것으로 구성된다. 유리하게는, 두꺼운 활성층(4)은 미세 활성층(3)의 제 1 두께보다 더 큰 두께(제 2 두께로 지칭됨)를 갖는다. 이러한 구조(400)는 집적형 나노- 및 마이크로 시스템들을 갖는 장치의 제조에 적합하다. 이것은, 가용층(100)이 최종 장치의 마이크로 시스템을 위한 구조의 부분에 걸쳐 가용 두께를 유지하도록 의도되며, 미세 활성층(3)만이 최종 장치의 나노 시스템을 위한 구조의 다른 부분 상에 남게 되기 때문이다.
본 발명의 제 1 실시 예에 따른 제조 방법은 제 2 면(12') 및 매립 정지층(2)에 의해 경계가 정해진 두꺼운 활성층(4)을, 구조(400)의 제 1 영역(110)에서, 국부적으로 제거하는 단계를 더 포함한다.
정지층(3)의 제 2 변형 예에서 전술한 바와 같이, 이러한 제거는 상기 매립 정지층(2) 대신에, 제 1 영역(110)에 국부적으로 매립된 취성층(buried fragile layer)의 존재로 인한, 두꺼운 활성층(4)의 국소적인 박리로 이루어질 수 있다. 유리하게는, 취성층에 캐비티 및 마이크로크랙을 성장시키고 제 1 영역(110)에서 두꺼운 활성층(4)이 국부적으로 분리되도록 하기 위해, 열처리가 행해진다. 이러한 변형 예는 본 명세서의 나머지 부분에서 더 상세히 언급되지 않는 특정 구현에 해당한다.
정지층(2)의 제 1 및 제 3 변형 예들에 따르면, 두꺼운 활성층(4)의 제 1 영역(110)에서의 국부적인 제거는, 매립 정지층(2)까지 구조(400)의 가용층(100)을 에칭하는 것에 의하여 행해진다(도 2c). 이 에칭 단계는 더 명료하게 하기 위해 본 명세서의 나머지 부분에서는 TALE(두꺼운 활성층 에칭(thick active layer etching)을 나타냄)로 지칭될 것이다.
구조(400)의 제 1 영역(110) 및 면(12')은 포토리소그래피 단계에 의해 규정된 후에, 습식 또는 건식 화학 침식(attack)에 의해 에칭될 수 있다. 매립 정지층(2)의 존재로 인하여 미세 활성층(3)의 품질 또는 균일성에 영향을 주지 않으면서, 에칭에 대한 선택적 정지가 가능하게 된다.
이에 따라 얻어진 구조(410)의 가용층(100)은 제 1 영역(110) 내에 두꺼운 활성층(4)을 포함하지 않으며, 정지층(2) 및 미세 활성층(3)만을 포함한다. 제 1 영역(110)은 NEMS(nanoelectromechanical system)들이 제조될 영역에 대응한다.
본 제조 방법은, 도 2d에 도시된 바와 같이, 가용층(110)이 제 1 영역(110)의 전부 또는 일부에 미세 활성층(3)만을 포함하게 되도록, 정지층(2)을 에칭하는 다른 단계(SLE(정지층 에칭(stop layer etching)을 나타냄)로 지칭되는 단계)를 더 포함할 수 있다. 본 발명에 따른 정지층(2)은 그것의 에칭이 미세 활성층(3)에 대해 선택적이게 되도록 선택된다.
이에 따라 얻어진 구조(410')는 제 1 영역(110)에 위치된 적어도 하나의 제 1 패턴(111)에서, 중간층(30)까지 미세 활성층(3)의 제 1 두께를 에칭하는 새로운 단계(미세 활성층 에칭을 나타내는, FALE로 지칭되는 단계)를 후속적으로 거칠 수 있다(도 2e). 제 1 패턴(111)은 예를 들어 건식 또는 습식 화학적 에칭 또는 미세 활성층(3)을 에칭하기 위한 임의의 다른 기술을 적용하기 전에, 포토리소그래피에 의해서 규정되게 된다. 제 1 패턴(111)은 MEMS 컴포넌트를 규정한다. 이 컴포넌트는 최종 구성에서 이동 가능한 것으로 의도되는, 서스펜디드 부분(suspended part)과 함께 기능한다: 이 서스펜디드 부분은 제 1 패턴 또는 패턴(111)에 의해 규정되며 또한 본 방법의 제 1 단계 동안에 릴리즈(release)되는, 미세 활성층(3)의 멤브레인(112)으로부터 생성된다.
제 1 영역(110)에 적어도 하나의 제 1 패턴(111)을 포함하는 구조(410")는, 본 발명의 제조 방법에 따른 다른 에칭 단계를 거칠 수 있다. 이 단계는 구조(420)(도 2f)를 얻기 위해, 제 2 영역(120)에 위치된 적어도 하나의 제 2 패턴(121)에서, 중간층(30)까지 가용층(100)의 가용 두께를 에칭하는 것(가용층 에칭(useful layer etching)을 나타내는, ULE로 지칭되는 단계)으로 이루어진다. 제 2 패턴(121)은 예를 들어 건식 또는 습식 화학적 에칭 또는 가용층(100)을 에칭하기 위한 임의의 다른 기술, 즉 두꺼운 활성층(4), 정지층(2) 및 미세 활성층(3)의 연속적 에칭을 적용하기 전에, 포토리소그래피에 의해서 규정될 것이다. 제 2 패턴(121)은 MEMS 컴포넌트를 규정한다. 이 컴포넌트는 서스펜디드 부분과 함께 기능한다: 이 서스펜디드 부분은 제 2 패턴 또는 패턴에 의해 규정되는 멤브레인(122)으로부터 생성되게 되며, 이것은 본 방법의 다음 에칭 단계 동안 릴리즈된다.
대안적으로, FALE 단계 이전에 ULE 에칭 단계가 행해지거나, 또는 FALE 에칭과 동시에 ULE 단계 동안 행해지는 미세 활성층(3)의 에칭이 행해질 수 있다.
본 방법의 다음 에칭 단계는 미세 활성층(3)의 적어도 하나의 멤브레인(112) 및 가용층(100)의 적어도 하나의 멤브레인(122)을 릴리즈하기 위해(이에 따라 구조(430)(도 2g)가 얻어짐), 구조의 제 1 영역(110) 및 제 2 영역(120)의 적어도 하나의 부분(31)에서 중간층(30)을 제거하는 것(중간층 에칭(intermediate layer etching)을 나타내는, ILE라 불리는 단계)으로 이루어진다. 본 발명에 따른 중간층(30)은 에칭이 지지 기판(20) 및 미세 활성층(3)에 대해 적어도 선택적이게 되도록 선택된다.
본 발명의 제 2 실시 예
도 3a에 도시된 제 2 실시 예에 따르면, 도너 기판(10)은 초기 기판(1) 및 제 1 두께를 가진 제 1 층(3)(이하, 미세 활성층(3)이라 칭함)을 포함한다. 미세 활성층(3)은 초기 기판(1)과 다른 성질의 재료로 구성된다: 이 차이는 이들 두 재료 사이의 계면이 정지층(2)의 역할을 수행함에 있어 충분히 중요하다. 예를 들어, 초기 기판(1)은 실리콘으로 제조될 수 있으며, 미세 활성층은 초기 기판(1)에 증착된 실리콘 게르마늄으로 제조될 수 있다. 다른 예에 따르면, 초기 기판(1)은 실리콘으로 제조될 수 있고, 미세 활성층(3)은 고농도로 도핑된 실리콘을 형성하며, 또한 도핑은 미세 활성층(3)에 형성될 멤브레인들(112)의 전기적 특성에 직접적으로 이용될 수 있다. 이러한 재료들의 상이한 특성들은 또한 상이한 에칭 특성을 그들에게 부여한다. 일반적으로 마이크로 전자 공학 분야 및 특히 마이크로 전자기계 시스템을 갖는 장치 분야에서, 하나의 재료를 다른 재료에 대해 선택적으로 에칭하는 것은 매우 광범위하게 만연해 있는 공정이다. 여기서는 당업자가 사용 가능한 기술들에 따를 수 있다(예를 들어 문헌 "MEMS Materials and Processes Handbook", Reza Ghodssi, Pinyen Lin, Editors, Springer, ISSN 1936-4407 ISBN 978-0-387-47316-1)의 챕터 7 및 8 참조).
실리콘을 선택적으로 제거하기 위해 가장 많이 사용되는 에칭 중에서, 예를 들어 액체 용액에서의 습식 에칭과 관련하여, KOH, NaOH, NH4OH, TMAH, EDP, N2H4, HF/HNO3, HF/HNO3/아세트산의 용액들을 들 수 있다. 또한, 다른 옵션 및 변형도 당업자게 사용 가능할 수 있다: 플라즈마 에칭, 이온 빔에 의한 에칭, 전기 화학적 에칭, 광선에 의한 보조 등.
이에 한정되는 것은 아니지만, 미세 활성층(3)은 실리콘, 실리콘 게르마늄 또는 게르마늄 중에서 선택된 재료를 포함할 수 있으며, 그 부분에 대한 초기 기판(1)의 재료는 상이한 성질 또는 도핑으로 선택된다.
바람직하게는, 제 1 두께는 1 미크론 미만이거나, 심지어 0.5 미크론 미만이며; 전술한 바와 같이, 이 미세 활성층(3)은 제어된 미세 두께의 활성층을 필요로하는, 장치의 집적형 NEMS(nanoelectromechanical system)들의 제조용으로 의도되는 구조(400)(도 3b)에 있다.
유리하게는, 본 발명의 제 2 실시 예에 따르면, 미세 활성층(3)은 도너 기판(10)의 전체 범위에 걸쳐 연속적이다. 이 구성은 본 발명에 따른 방법의 조립 단계에서의 높은 효율에 유리하며, 그 이유는 표면 토폴로지를 발생시키지 않기 때문이다.
본 발명의 제 2 실시 예에 따르면, 구조(400)(도 3b)는 지지 기판(20) 상에 배치되는, 중간층(30) 상에 배치된 가용층(100)을 포함한다. 가용층(100)은, 그것의 면(12')으로부터 시작해서, 다음으로 구성된다:
● 제 2 층(4)(이하, 두꺼운 활성층(4)이라 칭함),
● 두꺼운 활성층(4)과 미세 활성층(3) 사이의 계면에 대응하는 매립 정지층(2),
● 및 희생층(30) 상에 배치된 미세 활성층(3).
두꺼운 활성층(4)은 미세 활성층(3)의 제 1 두께보다 큰, 제 2 두께로 지칭되는, 두께를 갖는다. 이 구조(400)는 집적형 나노- 및 마이크로 시스템을 갖는 장치의 제조에 적합하다: 가용층(400)은 최종 장치의 마이크로 시스템(MEMS)들을 위한 구조의 일 부분에서 가용 두께를 유지하며, 최종 장치의 나노 시스템(NEMS)들을 위한 구조의 다른 부분에는 미세한 활성층만이 남아있게 된다.
본 발명의 제 2 실시 예에 따른 제조 방법은 구조(400)의 제 1 영역(110)에서 미세 활성층(3)까지, 구조(400)의 두꺼운 활성층(4)을 에칭하는 TALE 단계를 더 포함한다. 구조의 면(12') 상에 있는 제 1 영역(10)은 포토리소그래피 단계에 의해 규정된 후에, 습식 또는 건식 화학적 침식에 의해 에칭될 수 있다. 두꺼운 활성층(4)과 미세 활성층(3) 사이의 계면은 매립 정지층(2)의 역할을 수행하며, 이에 따라 미세 활성층(3)에 대한 에칭의 선택적 정지를, 그에 대한 손상없이, 가능하게 한다.
이에 따라 얻어진 구조(410)(도 3c)의 가용층(100)은 제 1 영역(110)에서 두꺼운 활성층(4)을 포함하지 않으며, 오직 미세 활성층(3)만을 포함하게 된다. 제 1 영역(110)은 NEMS(nanoelectromechanical system)들이 제조되는 영역에 대응한다.
그러므로, 제 2 실시 예에 따른 제조 방법은, 두꺼운 활성층(4)과 미세 활성층(3) 사이의 계면으로 이루어진, 제 1 실시 예에서 설명한 정지층(2)의 국부적인 제거의 SLE 단계를 포함하지 않는다.
구조(410)는 제 1 영역(110)에 위치한 적어도 하나의 제 1 패턴(111)에서 중간층(30)까지, 미세 활성층(3)의 제 1 두께를 에칭하는 FALE 단계를 후속적으로 거칠 수 있다: 도 3d에 도시된 구조(410")를 생기게 함. 제 1 패턴(111)은 예를 들어 건식 또는 습식 화학적 에칭 또는 미세 활성층(3)의 에칭을 허용하는 임의의 다른 기술을 적용하기 전에, 포토리소그래피에 의해서 규정된다. 제 1 패턴(111)은 NEMS 컴포넌트를 규정한다. 이 컴포넌트는 서스펜디드 부분과 함께 기능 한다: 이는 제 1 패턴 또는 패턴(111)에 의해 규정되며 본 방법의 ILE 에칭 단계 동안 릴리즈될, 미세 활성층(3)의 멤브레인(112)으로부터 생성될 것이다.
제 1 영역(110)에 제 1 패턴(111)을 포함하는 구조(410")는, 본 발명의 제조 방법에 따른 ULE 에칭 단계를 거칠 수 있으며, 이것은 구조(420)(도 3e)를 얻기 위해, 구조의 제 2 영역(120)에 위치한 적어도 하나의 제 2 패턴(121)에서 중간층(30)까지, 가용층(110)의 가용 두께를 에칭하는 것으로 이루어진다. 제 2 패턴(121)은 예를 들어 건식 또는 습식 화학적 에칭 또는 가용층(100)을 에칭하기 위한 임의의 다른 기술, 즉 두꺼운 활성층(4), 정지층(2) 및 미세 활성층(3)의 연속 에칭을 적용하기 전에, 포토리소그래피에 의해 규정될 것이다. 제 2 패턴(121)은 NEMS 컴포넌트를 규정한다. 그것의 서스펜디드 부분은 제 2 패턴 또는 패턴(121)에 의해 규정되며 본 방법의 ILE 에칭 단계 동안 릴리즈될 가용층(100)의 멤브레인(122)으로부터 생성될 것이다.
대안적으로는, FALE 단계 이전에 ULE 에칭 단계가 수행되거나, 또는 FALE 에칭과 동시에 ULE 단계 동안 행해지는 미세 활성층(3)의 에칭이 수행될 수 있다.
ILE 에칭 단계는 미세 활성층(3)의 적어도 하나의 멤브레인(112) 및 가용층(100)의 적어도 하나의 멤브레인(122)을 릴리즈하기 위해, 구조의 제 1 영역(110) 및 제 2 영역(120)의 적어도 일 부분(31)에서 중간층(30)을 제거하는 것으로 이루어지며, 이에 따라 구조(430)(도 3f)를 형성한다. 본 발명에 따른 중간층(30)은 에칭이 미세 활성층(3)의 지지 기판(20)에 대해 적어도 선택적이게 되도록 선택된다.
본 발명의 제 3 실시 예
도 4a에 도시된 제 3 실시 예에 따르면, 도너 기판(10)은 초기 기판(1), 정지층(2) 및 도너 기판(10)의 전체 범위에 걸쳐 연속적이지 않은 제 1 층(3)(이하, 미세 활성층(3)이라 칭함)을 포함한다. 초기 기판(1), 정지층(2) 및 미세 활성층(3)은, 본 발명의 제 1 실시 예를 참조하여, 이들을 구성하는 재료 및 그 형성 방법 단계에 대해 설명될 수 있다.
본 발명의 제 3 실시 예에서, 도너 기판(10)은 지지 기판(10)에 연결되기 전에, 그 전면(11) 상에 제 1 패턴(111)을 규정하고, 이러한 제 1 패턴(111)에서 미세 활성층(3)을 에칭하는 단계를 거치게 된다. 이 에칭 단계(접합 전의 미세 활성층 에칭(fine active layer etching before bonding)을 나타내는, FALE-bb로 지칭됨)는 제 1 패턴(111)에서 제 1 두께만을 제거하는 것을 목표로 한다: 미세 활성층(3) 아래에 있는 정지층(2)의 존재는, 미세 활성층(3)의 제 1 두께를 에칭한 이후의, 명확한 에칭 멈춤을 지원한다. 다시 말해, 본 발명에 따른 구조들(410", 420 및 430)에서, 제 1 패턴(111)은 제 1 영역(110)에 나노 시스템들을 규정한다.
제 3 실시 예에 따르면, 불연속적인 미세 활성층(3)을 포함하는 도너 기판(10)이 지지 기판(10) 상에 조립되며, 중간층(30)은 기판들(10, 20) 중의 하나 또는 다른 것 상에 배치되어 있다(도 4b). 따라서, 캐비티들이 제 1 패턴(111)과 마주하는 접합 계면에 존재한다. 대략 수백 나노 미터인 제 1 패턴(111)의 크기는, 분자 접착에 의해 직접 접합하는 것 및 그 후의 도너 기판(10)의 후면(12)을 3 미크론보다 큰 두께로 씨닝하는 것과 완전히 양립할 수 있다. 이러한 구성은 캐비티 조립에 해당하며, 토폴로지 재흡수를 필요로 하지 않는다: 제 1 실시 예에서 언급된 표면 준비는 양호한 접합 품질을 얻는데 적용될 수 있다.
선택적으로, 미세 활성층(3)은 또한 매립 정지층(2)까지, 제 2 패턴(121)들에서 에칭될 수 있다.
본 제조 방법의 씨닝 단계 후에, 제 3 실시 예에 따라 얻어진 구조(400)(도 4b에 도시됨)는 다음을 포함한다:
● 지지 기판(20);
● 지지 기판(20) 상에 배치된 중간층(30);
● 중간층(30) 상에 배치된 미세 활성층(3); 이 미세 층(3)은 불연속적이며, 제 1 패턴(111)에 대향하는(facing)(또한 선택적으로는 제 2 패턴(121)에 대향하는) 캐비티들의 존재를 야기함;
● 미세 활성층(3) 상에 배치된 정지층(2);
● 정지층(2) 상에 배치된 제 2 층(4)(이하, 두꺼운 활성층(4)이라 지칭함); 이 두꺼운 활성층(4), 매립 정지층(2) 및 미세 활성층(3)이 가용층(100)을 구성함.
본 발명의 제 3 실시 예에 따른 제조 방법은 구조(도 4c)의 제 1 영역(110)에서 매립 정지층(2)까지, 두꺼운 활성층(4)을 에칭하는 TALE 단계를 더 포함한다. 구조의 면(12') 상에 있는 제 1 영역(110)은 포토리소그래피 단계에 의해 규정된 후에, 습식 또는 건식 화학 침식에 의해 에칭될 수 있다. 매립 정지층(2)의 존재로 인하여 그 위에서의 선택적인 에칭 정지가 가능하게 된다. 제 1 영역(110)을 규정하는 이 단계는, 제 1 영역(110)에서 제 1 패턴(111)(접합 구조에서 매립된 캐비티들의 형태로 존재함)을 충분히 정확하게 위치시키는 것을 보장하기 위한 정렬을 필요로 한다.
이에 따라 얻어지는 구조(410)(도 4c)의 가용층(100)은 제 1 영역(110)에서 두꺼운 활성층(4)을 포함하지 않으며, 정지층(2) 및 미세 활성층(3)만을 포함한다. 제 1 영역(110)은 NEMS(nanoelectromechanical system)들이 제조될 영역에 해당한다.
본 제조 방법은 가용층(100)이 제 1 영역(110)의 전부 또는 일부에서 미세 활성층(3)만을 포함하게 되도록 정지층(2)을 에칭하는 SLE 단계를 더 포함할 수 있으며, 이에 따라 도 4d에 도시된 구조(410")를 형성한다. 본 발명에 따른 정지층(2)은 그것의 에칭이 미세 활성층(3)에 대해 선택적이게 되도록 선택되며; 유리하게는, 이 정지층(2)의 에칭은 또한 중간층(30)에 대해 선택적이게 된다.
제 1 패턴은 도너 기판(10) 상에 미리 에칭되었지만, 본 발명의 제 3 실시 예에 따른 방법은 미세 활성층(3)을 에칭하는 FALE 단계를 필수적으로 포함하지는 않는다.
제 1 영역(110)에서 제 1 패턴(111)을 포함하는 구조(410'')는, 본 발명의 제조 방법에 따른 ULE 에칭 단계를 거칠 수 있다. 이 단계는 구조(420)(도 4e)를 얻기 위해, 구조의 제 2 영역(120)에 위치한 적어도 하나의 제 2 패턴(121)에서 중간층(30)까지, 가용층(100)의 가용 두께를 에칭하는 것으로 이루어진다. 제 2 패턴(121)은 예를 들어 건식 또는 습식 화학적 에칭 또는 가용층(100)을 에칭하기 위한 임의의 다른 기술, 즉 두꺼운 활성층(4), 정지층(2) 및 미세 활성층(3)의 연속 에칭을 적용하기 전에, 포토리소그래피에 의해서 규정될 것이다. 제 2 패턴(121)은 MEMS 컴포넌트를 규정한다. 그것의 서스펜디드 부분은 가용층(100)의 멤브레인(122)으로부터 생성되며, 제 2 패턴 또는 패턴에 의해 규정되어 본 방법의 ILE 에칭 단계 동안 릴리즈되게 된다.
ILE 에칭 단계는 미세 활성층(3)의 적어도 하나의 멤브레인(112) 및 가용층(100)의 적어도 하나의 멤브레인(122)을 릴리즈하기 위해, 구조의 제 1 영역(110) 및 제 2 영역(120)의 적어도 일 부분(31)에서 중간층(30)을 제거하는 것으로 이루어지며, 이에 따라 구조(430)(도 4f)를 형성한다. 본 발명에 따른 중간층(30)은, 그것의 에칭이 지지 기판(20) 및 미세 활성층(3)에 대해 적어도 선택적이게 되도록 선택된다.
본 발명의 변형 구현 예들
본 발명의 제 1, 제 2 또는 제 3 실시 예에 적용될 수 있는 변형 구현예에 따르면, 지지 기판(20)은 능동 또는 수동 마이크로 전자 컴포넌트들의 층(21)을 포함할 수 있다(도 5a). 또한, 층(21)은 다른 타입의 컴포넌트, 예를 들어 광전자 컴포넌트들 또는 다른 타입의 센서, 또는 심지어 다른 집적형 MEMS 장치들을 포함할 수도 있다.
바람직하게는, 캡슐화 층(encapsulation layer, 22)은 컴포넌트들의 층(21) 상에 존재하게 된다. 이 층(22)은 본 방법의 조립 단계 이전에 평탄화됨으로써, 층(22)의 표면에 대해 양호한 품질의 직접 접합을 위한 평탄도(flatness) 및 거칠기(roughness)의 요구 특성을 부여한다. 예를 들어, 본 발명의 제 1 실시 예에서 설명된 특성을 갖는 도너 기판이 도 5b에 도시되어 있다. 또한, 도너 기판은 전면(11) 상에 중간층(30)을 포함한다.
본 발명에 따른 제조 방법은 예를 들어 분자 접착(molecular adhesion)에 의해, 도너(10) 및 지지체(20) 기판들을 조립하는 것을 제공한다. 일 변형에 따르면, 이 조립 단계는 접착 재료 층을 통한 접합으로 이루어질 수 있다. 이 변형 예는 특히 본 장치들을 제조하는 후속 단계들이 저온에서 행해질 경우에 사용될 수 있으며, 이에 따라 접착층의 열화를 피할 수 있다. 또한, 당업자는 예를 들어 공융 접합이나 중합체 접합, 및 열 압착에 의한 접합과 같은 기판을 접합시키는 다른 공지된 기술을 사용할 수도 있을 것이다.
도 5c에 도시된 구조(430)는, 그 위에 컴포넌트들의 층(21)이 배치되며 층(22)에 의해서 캡슐화되는, 지지 기판(20)을 포함한다. 중간층(30)은 캡슐화 층(22) 상에 배치되며, 제 1 구역(zone, 110) 및 제 2 구역(120)의 전부 또는 일부에서 각각 NEMS들 및 MEMS들의 서스펜디드 부분들을 릴리즈하도록 국부적으로 에칭되어 있다. 대안적으로는, 캡슐화 층(22)이 중간층(30)을 대체할 수도 있다.
가용층(100)은 나노 시스템들을 포함하는 구조(430)의 제 1 영역(110)에서 나타나고, 이 가용층(100)은 미세 활성층(3)(특히, NEMS 컴포넌트의 적어도 하나의 서스펜디드 멤브레인(112)을 형성함)만을 포함하며; 또한 가용층(100)은 제 2 영역(120)에서 나타나고, 이 가용층(100)은 미세 활성층(3) 상에 배치되는, 정지층(2) 상에 배치된 두꺼운 활성층(4)(특히 MEMS 컴포넌트의 적어도 하나의 서스펜디드 멤브레인(112)을 형성함)을 포함한다.
집적형 나노- 및 마이크로 전자기계 시스템들을 갖는 장치들은, 예를 들어 전도성 상호연결 홈(conductive interconnection trenches)에 의해 하부 마이크로 전자 컴포넌트들에 연결될 수 있다.
당연히, 본 발명은 설명된 실시 예들 및 예들에 한정되지 않으며, 변형 실시 예들이 청구범위에 의해 정의된 본 발명의 범위를 벗어나지 않고 이루어질 수 있다.
본 발명에 따른 방법 및 구조에 대하여 NEMS들 및 MEMS들을 동일한 구조 상에 공동 집적하기 위한 장치를 참조하여 설명하였다. 본 발명이 이 응용에 한정되는 것은 아니며, 본 발명에 따른 방법 및 구조(400, 410, 410', 410", 420, 430)는 마이크로 전자 공학, 광전자 공학, 마이크로 엔지니어링 등의 분야에서 마이크로 시스템을 제조하는데 사용될 수 있다.
본 발명은 예를 들어, 가용층(100)의 두께에서 다양한 레벨로 캐비티 또는 채널의 에칭을 요구할 수 있는 미세 유체 공학의 분야에서 이점을 얻을 수 있다. 두꺼운 활성층(4)과 미세한 활성층(3) 사이에 있는 매립 정지층(2)의 존재는, 가용층(100)에서 적어도 2개의 레벨로 채널들을 생성하는 것을 가능하게 할 수 있다.
적용 예에 따라, 중간층(30)은 희생층(sacrificial layer)으로서 사용되거나 사용되지 않을 수 있다.
또한, 본 발명은 교번하는 가용층(100)의 가변 두께 영역의 존재에 의하여, 동일한 SOI 기판 상의, 가용층(30)에서, 두꺼운 활성층(4)의 광 안내 기능을 제공하고 또한 광섬유(optical fibre)에 의해 반송되는 입사 광선과 도파관 구조(waveguide structures) 사이를 커플링시키는 기능을 제공하는 광자 공학(photonics) 분야에서 이점을 얻을 수 있다. 이러한 적용 예의 경우에, 미세한 활성층(3) 및 두꺼운 활성층(4), 정지층(2) 및 중간층(30)은 또한 광학 특성들에 따라 선택될 수도 있다. 중간층(30)은 이 경우에 희생층의 기능을 갖지 않게 된다.

Claims (24)

  1. 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법에 있어서,
    a) 전면(front face, 11) 및 후면(rear face, 12)을 포함하는 도너 기판(donor substrate, 10)을 제공하는 단계;
    b) 지지 기판(support substrate, 20)을 제공하는 단계;
    c) 상기 도너 기판의 상기 전면(11) 상에 또는 상기 지지 기판(20) 상에 중간층(intermediate layer, 30)을 형성하는 단계;
    d) 상기 도너 기판(10) 및 상기 지지 기판(20)을 조립함으로써, 상기 2개의 기판 사이에 상기 중간층(30)을 배치하는 단계;
    e) 상기 도너 기판(10)의 상기 후면(12)을 씨닝(thinning)함으로써, 상기 중간층(30) 상에 배치되는 제1 면(11) 및 제 2 자유면(free face)(12')을 갖는 가용 두께의 가용층(useful layer, 100)을 형성하는 단계를 포함하며,
    ○ 상기 도너 기판(10)은, 상기 기판(10)의 상기 전면(11)과 정지층(stop layer, 2) 사이에, 상기 가용 두께보다 작은 제 1 두께를 갖는 미세 활성층(fine active layer, 3) 및 매립 정지층(buried stop layer, 2)을 포함하고;
    ○ 단계 e) 이후에, 상기 방법은, 상기 구조(410, 410', 410'', 420, 430)의 제 1 영역(110)에서, 상기 가용층(100)의 상기 제 2 자유면(12') 및 상기 정지층(2)에 의해 경계가 정해지는 두꺼운 활성층(thick active layer, 4)을 제거하는 단계를 포함하며, 상기 매립 정지층(2)은 상기 구조(410)의 전체 범위에 걸쳐 연속적인 것을 특징으로 하는, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 미세 활성층(3)은 상기 도너 기판(10)의 전체 범위에 걸쳐 연속적인, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 미세 활성층(3)은 상기 도너 기판(10)의 전체 범위에 걸쳐 불연속적인, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 가용 두께는 3 미크론 보다 큰, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 두께는 상기 가용 두께의 20% 보다 작은, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 두께는 1 미크론 보다 작은, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 정지층(2)은 이온 주입에 의해 형성되는, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 주입되는 종들은 수소, 헬륨, 아르곤, 붕소, 산소, 질소 및 탄소 중에서 선택되는, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 도너 기판(10)은,
    ● 초기 기판(1)의 전면 상에, 상기 정지층(2)을 형성하는 상기 기판(1)과 상이한 화학 조성 또는 결정 구조를 갖는 층을 형성하고;
    ● 상기 정지층 상에 제어된 두께의 미세 활성층(3)을 형성하는 것에 의해 제조되는, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    ● 상기 가용층(100)이 상기 제 1 영역(110)에서 상기 미세 활성층(3)만을 포함하게 되도록 상기 정지층(2)을 에칭하는 단계;
    ● 상기 제 1 영역(110)에서, 제 1 패턴(111)으로 상기 미세 활성층(3)의 상기 제 1 두께를 에칭하는 단계;
    ● 제 2 영역(120)에서, 제 2 패턴(121)으로 상기 가용층의 상기 가용 두께(100)를 에칭하는 단계;
    ● 상기 구조의 상기 제 1 영역(110) 및 제 2 영역(120)의 적어도 일부에서 상기 중간층(30)을 제거함으로써, 상기 미세 활성층(3)의 적어도 하나의 멤브레인(membrane, 112) 및 상기 가용층(100)의 적어도 하나의 멤브레인(122)을 릴리즈(release)하는 단계를 포함하는, 구조(410, 410', 410'', 420, 430)를 제조하기 위한 방법.
  11. 구조(410)에 있어서,
    ● 지지 기판(20);
    ● 상기 지지 기판(20) 상에 배치되는 중간층(30);
    ● 가용층(100)으로서, 그것의 제 1 면(11)은 상기 중간층(30) 상에 배치되고 그것의 제 2 면(12')은 자유로우며 가용 두께를 갖는, 상기 가용층(100)를 포함하며,
    ● 상기 가용층(100)은 상기 구조의 전체 범위에 걸쳐 연속적이며 상기 제 1 면(11)과 제 1 두께를 가진 미세 활성층(3)으로 경계가 정해지는 매립 정지층(2)을 포함하며, 상기 매립 정지층(2)은 상기 제 2 면(12')과 상기 제 1 두께보다 큰 제 2 두께를 가진 두꺼운 활성층(4)으로 경계가 정해지고;
    ● 상기 가용층(100)은 상기 구조의 제 1 영역(110)에 오로지 상기 정지층(2) 및 상기 미세 활성층(3)을 포함하는 것을 특징으로 하는, 구조(410).
  12. 제 11 항에 있어서,
    상기 미세 활성층(3)은 상기 구조의 전체 범위에 걸쳐 연속적인, 구조(410).
  13. 제 11 항에 있어서,
    상기 미세 활성층(3)은 상기 구조의 전체 범위에 걸쳐 불연속적인, 구조(410).
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 제 1 두께는 상기 가용 두께의 20% 보다 작은, 구조(410).
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 미세 활성층(3)은 상기 구조의 전체 범위에 걸쳐 5% 보다 양호한 두께 균일성을 갖는, 구조(410).
  16. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 미세 활성층(3)은 상기 두꺼운 활성층(4)의 것과 동일한 재료로 형성되는, 구조(410).
  17. 제 11 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 미세 활성층(3)은 상기 두꺼운 활성층(4)의 것과 상이한 재료로 형성되는, 구조(410, 410', 410'', 420, 430).
  18. 제 11 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 미세 활성층(3)은 실리콘, 실리콘 게르마늄 및 게르마늄 중에서 선택된 재료를 포함하는, 구조(410, 410', 410'', 420, 430).
  19. 제 11 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 두꺼운 활성층(4)은 실리콘, 실리콘 게르마늄 및 게르마늄 중에서 선택된 재료를 포함하는, 구조(410, 410', 410'', 420, 430).
  20. 제 11 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 중간층(30)은 실리콘 산화물(silicon oxide), 실리콘 질화물(silicon nitride), 실리콘 산질화물(silicon oxynitride), 실리콘 게르마늄 화합물(silicon germanium compound), 다공성 실리콘(porous silicon), 진공이나 기체 종들로 채워진 마이크로캐비티(microcavities) 및/또는 크랙(cracks)을 포함하는 실리콘, 나노입자들을 함유하는 실리콘 중에서 선택되는 재료를 포함하는, 구조(410, 410', 410'', 420, 430).
  21. 제 11 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 매립 정지층(2)은 고농도로 도핑된 실리콘, 실리콘 게르마늄, 게르마늄, 실리콘 카바이드, 또는 실리콘, 게르마늄, 탄소 및 주석 중에서 선택된 복수의 원소들을 포함하는 화합물 중에서 선택되는 재료를 포함하는, 구조(410, 410', 410'', 420, 430).
  22. 제 11 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 매립 정지층(2)은 0.01 미크론 내지 2 미크론의 제 3 두께를 갖는, 구조(410, 410', 410'', 420, 430).
  23. 제 11 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 지지 기판(20)은 실리콘, 유리, 사파이어, 실리콘 카바이드, 알루미나, 알루미늄 질화물 및 세라믹 중에서 선택되는 재료로 구성되는, 구조(410, 410', 410'', 420, 430).
  24. 제 11 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 지지 기판(20)은 마이크로전자 또는 광전자 컴포넌트(component) 또는 센서(sensor)의 층(21)을 포함하는, 구조(410, 410', 410'', 420, 430).
KR1020170028919A 2016-03-07 2017-03-07 집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조 KR102265047B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1651874A FR3048425B1 (fr) 2016-03-07 2016-03-07 Structure pour dispositif avec microsystemes electromecaniques integres
FR1651874 2016-03-07

Publications (2)

Publication Number Publication Date
KR20170104404A true KR20170104404A (ko) 2017-09-15
KR102265047B1 KR102265047B1 (ko) 2021-06-16

Family

ID=55953262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170028919A KR102265047B1 (ko) 2016-03-07 2017-03-07 집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조

Country Status (6)

Country Link
US (1) US10343902B2 (ko)
EP (1) EP3216754B1 (ko)
KR (1) KR102265047B1 (ko)
CN (1) CN107161944B (ko)
FR (1) FR3048425B1 (ko)
TW (1) TWI699329B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197176A1 (en) * 2002-04-22 2003-10-23 Glimmerglass Networks, Inc. Silicon on insulator standoff and method for manufacture thereof
US20050205930A1 (en) * 2004-03-16 2005-09-22 Voxtel, Inc. Silicon-on-insulator active pixel sensors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666757B2 (ja) * 1995-01-09 1997-10-22 日本電気株式会社 Ｓｏｉ基板の製造方法
US6756672B1 (en) * 2001-02-06 2004-06-29 Advanced Micro Devices, Inc. Use of sic for preventing copper contamination of low-k dielectric layers
US7923345B2 (en) * 2005-12-22 2011-04-12 Nxp B.V. Methods relating to trench-based support structures for semiconductor devices
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
US8196475B2 (en) * 2009-03-16 2012-06-12 Kavlico Corporation Cointegrated MEMS sensor and method
US8511171B2 (en) * 2011-05-23 2013-08-20 General Electric Company Device for measuring environmental forces and method of fabricating the same
FR2983188B1 (fr) 2011-11-30 2016-07-01 Commissariat Energie Atomique Procede de realisation d'une structure comportant au moins une partie active multiepaisseur
FR2983189B1 (fr) * 2011-11-30 2014-02-07 Commissariat Energie Atomique Procede de realisation d'une structure comportant au moins une partie active presentant des zones d'epaisseurs differentes
DE102012208053A1 (de) * 2012-05-14 2013-11-14 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
FR3021965B1 (fr) * 2014-06-05 2016-07-29 Commissariat Energie Atomique Procede de realisation ameliore d'elements suspendus d'epaisseurs differentes pour structure mems et nems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197176A1 (en) * 2002-04-22 2003-10-23 Glimmerglass Networks, Inc. Silicon on insulator standoff and method for manufacture thereof
US20050205930A1 (en) * 2004-03-16 2005-09-22 Voxtel, Inc. Silicon-on-insulator active pixel sensors

Also Published As

Publication number Publication date
FR3048425A1 (fr) 2017-09-08
FR3048425B1 (fr) 2021-02-12
EP3216754A1 (en) 2017-09-13
TWI699329B (zh) 2020-07-21
US10343902B2 (en) 2019-07-09
CN107161944B (zh) 2021-11-09
TW201800326A (zh) 2018-01-01
US20170253478A1 (en) 2017-09-07
CN107161944A (zh) 2017-09-15
KR102265047B1 (ko) 2021-06-16
EP3216754B1 (en) 2018-12-26

Similar Documents

Publication Publication Date Title
US8193069B2 (en) Stacked structure and production method thereof
JP5032119B2 (ja) 基板の準備及び組み立て方法
US7767484B2 (en) Method for sealing and backside releasing of microelectromechanical systems
US7723141B2 (en) Encapsulation in a hermetic cavity of a microelectronic composite, particularly of a MEMS
US8946052B2 (en) Processes for multi-layer devices utilizing layer transfer
US20060205180A1 (en) Applications and equipment of substrate stiffness method and resulting devices for layer transfer processes on quartz or glass
US20060234412A1 (en) MEMS release methods
JP2013018114A (ja) 直接転写による埋込み電極を有する構造体の製造方法およびこのようにして得られる構造体
JP2013111745A (ja) 異なる厚さの領域を有する少なくとも１つの活性部を備える構造を製造する方法
EP3101687B1 (en) Package formation method and mems package
KR102265047B1 (ko) 집적형 마이크로 전자기계 시스템을 가진 장치를 위한 구조
CN113228319A (zh) 将表面层转移到腔的方法
WO2008090426A1 (en) Process for forming and controlling rough interfaces
US20230120346A1 (en) Method for producing a stacked structure
Knechtel Wafer bonding technologies in industrial MEMS processing-potentials and challenges
Haubold et al. Low temperature wafer bonding technologies
Du et al. Single crystal silicon MEMS fabrication technology using proton-implantation smart-cut technique
Knechtel et al. Surface Protection for Semiconductor Direct Bonding
Pelzer et al. Advanced low temperature bonding technologies
Shuja Implant Fabrication of Single Crystal Silicon MEMS: A Novel Processing Route

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant