CN107161944B - 用于制备结构的方法 - Google Patents

用于制备结构的方法 Download PDF

Info

Publication number
CN107161944B
CN107161944B CN201710256317.5A CN201710256317A CN107161944B CN 107161944 B CN107161944 B CN 107161944B CN 201710256317 A CN201710256317 A CN 201710256317A CN 107161944 B CN107161944 B CN 107161944B
Authority
CN
China
Prior art keywords
layer
active layer
thickness
silicon
useful
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710256317.5A
Other languages
English (en)
Other versions
CN107161944A (zh
Inventor
布鲁诺·吉瑟兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN107161944A publication Critical patent/CN107161944A/zh
Application granted granted Critical
Publication of CN107161944B publication Critical patent/CN107161944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/0015—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0109—Bridges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/05—Temporary protection of devices or parts of the devices during manufacturing
    • B81C2201/056—Releasing structures at the end of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Micromachines (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一种用于制备结构的方法，该包括：a)提供包括正面和背面的供体衬底；b)提供支撑衬底；c)在供体衬底的正面上或者在支撑衬底上形成中间层；d)组装供体衬底和支撑衬底，以便将中间层设置在供体衬底和支撑衬底之间；e)减薄供体衬底的背面，以便形成具有有用厚度的有用层，有用层具有设置在中间层上的第一面和第二自由面；所述方法的卓越之处在于：供体衬底包括埋入停止层和在供体衬底的正面与停止层之间的具有第一厚度的精细有源层，该第一厚度小于有用厚度；在步骤e)之后，所述方法包括去除结构的第一区域内的由有用层的第二自由面和停止层界定的厚有源层。

Description

用于制备结构的方法
技术领域
本发明涉及集成MEMS器件领域。特别地，本发明涉及包括具有多个有源层的有用层的结构。
背景技术
用于生产传感器或致动器的微机电系统(MEMS)和纳米机电系统(NEMS)通常包括固定部分和相对于固定部分悬置的至少一个部分：悬置部分能够在外力的作用下移动和/或变形，外力可以具有机械来源、电气来源或磁性来源。
P.Rober等人的文章(“M&NEMS：A new approach for ultra-low cost 3Dinertial sensor”，IEEE Sensors Conference 2009，2009年10月25-28日)描述了包括MEMS和NEMS器件的结构，所述结构形成加速度计。该结构包括由如下两种不同厚度形成的有源部分：形成应变仪的NEMS器件使用第一厚度；以及形成地震质量(seismic mass)的MEMS器件使用第一厚度和第二厚度(也就是说，整个有源部分)。这种有源部分可以由限定了具有第一厚度的第一层的SOI衬底制造。接下来实施外延生长步骤，以便产生具有第二厚度的第二层。该第二厚度通常比第一厚度厚：通常约为几十微米，相较于第一厚度的至少一微米。因此，针对这些厚度范围的外延生长步骤是漫长且昂贵的。此外，由于在用于限定器件的第一层上存在氧化物的不连续层(SOI)，所以外延层包含多晶区域。这些多晶区域可能在结构中产生缺陷，从而影响最终器件的功能。
在文献EP 2599746中公开了用于制造包括MEMS和NEMS器件的这种结构的替代方法。该方法包括在第一单晶半导体衬底上生产局部多孔区域或用多个柱局部实现的区域。接下来在该衬底上的外延可以形成具有第一厚度的第一层。然后，通过蚀刻用作局部牺牲层的局部多孔区域或具有柱的区域，该第一层被加工，用于限定NEMS装置并露出膜。接下来进行氧化物的沉积，以便重新填堵开口(在膜下面)并且在第一衬底的整个表面上方，在第一层上方，并因此特别是在所述NEMS膜上形成牺牲层。将氧化物牺牲层组装在支撑衬底上，然后减薄第一衬底的背面以形成有源部分。该有源部分的厚度是第一厚度与第二厚度的和。减薄的面被加工，以便限定NEMS器件，并且去除在NEMS装置上方的具有第二厚度的第二层，从而停止在先前用于重新填堵开口的氧化物层上。最后，通过局部去除埋入的氧化物的牺牲层来释放NEMS和MEMS器件上的膜。
该方法需要多个光刻、蚀刻和沉积步骤，以连续地限定、加工和释放膜，并且随后将膜封装在牺牲层中，之后接合在支撑衬底上，这导致高的制造成本。此外，在接合到支撑衬底上之前NEMS器件预限定在第一衬底上，这可导致效率的损失：首先，因为接合步骤对于拓扑结构、粗糙度或颗粒的任何残留物非常敏感；其次，因为在第一衬底的减薄的背面的加工期间，NEMS(埋入的)和MEMS器件之间的对准的任何缺陷可能影响最终装置的功能。
发明内容
本发明的一个目的是提出一种弥补现有技术的所有或一些缺点的结构。特别地，本发明的目的涉及用于具有微机电系统的器件的结构，从而允许NEMS和MEMS器件的集成。
本发明涉及一种用于制造结构的方法，该方法包括：
a)提供包括正面和背面的供体衬底；
b)提供支撑衬底；
c)在所述供体衬底的所述正面上或在所述支撑衬底上形成中间层；
d)组装所述供体衬底和所述支撑衬底，以便将所述中间层设置在所述供体衬底和所述支撑衬底之间；
e)减薄所述供体衬底的所述背面，以便形成具有有用厚度的有用层，该有用层具有设置在所述中间层上的第一面和第二自由面。
该方法的卓越之处在于：
·所述供体衬底包括埋入停止层和在所述供体衬底的所述正面与所述埋入停止层之间的精细有源层，所述精细有源层具有小于所述有用厚度的第一厚度；
·在步骤e)之后，该方法包括去除在所述结构的第一区域内的由所述有用层的所述第二自由面和所述埋入停止层界定的厚有源层。
分隔有用层、厚有源层和精细有源层的埋入停止层的存在允许去除结构的第一区域内的厚有源层，而不损坏下面的精细有源层。根据本发明的方法因此获得适合于制造包括集成的微机电系统和纳米机电系统的器件的结构，每一个系统都需要不同厚度的有源层；特别地，纳米系统所需的精细有源层具有非常好地可控的和均匀的厚度。
根据本发明的有利特征，单独或组合：
·所述精细有源层在所述供体衬底的整个范围内是连续的；
·所述精细有源层在所述供体衬底的整个范围内是不连续的；
·所述有用厚度大于3微米；
·所述第一厚度小于所述有用厚度的20％；
·所述第一厚度小于1微米；
·所述埋入停止层通过离子注入形成；
·注入的物质选自氢、氦、氩、硼、氧、氮和碳；
·所述供体衬底通过以下步骤产生：
ο在初始衬底的正面上形成化学组成或晶体结构不同于所述供体衬底的层，从而形成所述埋入停止层；
ο在所述埋入停止层上形成具有可控厚度的精细有源层；
·该制造方法包括：
ο蚀刻所述埋入停止层，从而所述有用层在所述第一区域内仅包括所述精细有源层；
ο以第一图案蚀刻所述第一区域内的所述精细有源层的所述第一厚度；
ο以第二图案蚀刻所述结构的第二区域内的所述有用层的所述有用厚度；
ο去除在所述结构的所述第一区域和所述第二区域中的至少一部分内的所述中间层，以便释放所述精细有源层的至少一个膜和所述有用层的至少一个膜。
本发明还涉及一种结构，该结构包括：
·支撑衬底；
·设置在支撑衬底上的中间层；
·有用层，所述有用层的第一面设置在所述中间层上并且所述有用层的第二面是自由的，所述有用层具有有用厚度；
·所述结构的特征在于：
·所述有用层包括埋入停止层，所述埋入停止层与所述第一面界定具有第一厚度的精细有源层，所述埋入停止层与所述第二面界定具有第二厚度的厚有源层，所述第二厚度大于所述第一厚度；
·所述有用层在所述结构的第一区域内仅包括所述停止层和所述精细有源层或仅包括所述精细有源层。
根据本发明的有利特征，单独或组合：
·所述有用层在所述结构的整个范围内是连续的；
·所述有用层在所述结构的整个范围内是不连续的；
·所述第一厚度小于所述有用厚度的20％；
·所述埋入停止层在所述结构的整个范围内是连续的；
·所述精细有源层在所述结构的整个范围内具有优于5％的厚度均一性；
·所述精细有源层由与所述厚有源层相同的材料形成；
·所述精细有源层由与所属厚有源层不同的材料形成；
·所述精细有源层包括选自硅、硅锗和锗的材料；
·所述厚有源层包括选自硅、硅锗和锗的材料；
·所述中间层包括选自氧化硅、氮化硅、氮氧化硅、硅锗化合物、多孔硅、包含填充有真空或气态物质的微腔和/或裂纹的硅、含有纳米颗粒的硅的材料；
·所述埋入停止层包括选自高掺杂硅、硅锗、锗、碳化硅或包含选自硅、锗、碳和锡的多种元素的化合物的材料；
·所述埋入停止层具有0.01微米至2微米之间的第三厚度；
·所述支撑衬底由选自硅、玻璃、蓝宝石、碳化硅、氧化铝、氮化铝和陶瓷的材料组成；
·所述支撑衬底包括微电子或光电子部件的层或传感器的层。
附图说明
本发明的其他特征和优点将从参照附图对本发明进行的以下详细描述中得以显现，其中：
图1a至1d示出了根据本发明的用于制造结构的方法的步骤；
图2a示出了根据本发明的第一实施方式的供体衬底；
图2b至图2g示出了根据本发明的第一实施方式的用于制造结构的方法的步骤；
图3a示出了根据本发明的第二实施方式的供体衬底；
图3b至图3f示出了根据本发明的第二实施方式的用于制造结构的方法的步骤；
图4a示出了根据本发明的第三实施方式的供体衬底；
图4b至4f示出了根据本发明的第三实施方式的用于制造结构的方法的步骤；
图5a至5c示出了根据本发明的支撑衬底、供体衬底和结构。
具体实施方式
在具体实施方式部分中，图中相同的附图标记可以用于相同类型的元件。图是示意图，为了易于理解，示意图不是按比例的。特别地，层的沿着z轴的厚度与沿着x轴和y轴的横向尺寸相比不是按比例的；并且在图中，这些层的相对于彼此的厚度是不必考虑的。
本发明涉及一种用于制造结构的方法，该结构特别是用于具有集成的微机电系统的器件。如图1a所示，该方法包括第一步骤：提供包括正面11和背面12的供体衬底10。将在说明书的剩余部分中更加详细地描述对应于本发明的各种实施方式的供体衬底10的特性。
该方法包括第二步骤(图1b)：提供支撑衬底20，支撑衬底20例如可以由选自硅、玻璃、蓝宝石、碳化硅、氧化铝、氮化铝、陶瓷等的材料构成。
该方法的第三步骤包括在供体衬底10的正面11上或在支撑衬底20的正面(图1b)上形成中间层30。有利地，中间层30包括选自氧化硅、氮化硅或氮氧化硅的材料。根据变形，并且特别是根据在结构上制造的器件，中间层30还可以由选自硅锗化合物、多孔硅、包含填充有真空或气态物质的微腔和/或裂纹的硅层、含纳米颗粒的硅层或者例如氧化硅的材料形成。
中间层30可以通过热氧化、通过液相或气相化学沉积或通过现有技术已知的其他技术来生产。它也可以被掺杂以修改其化学蚀刻性质，例如在氧化硅层的情况下用硼或磷掺杂。中间层30还可以包含多个子层，例如由非掺杂氧化硅制成的子层和硼掺杂的氧化硅子层，或者氧化硅层和由氮化硅制成的子层。
一般来说，中间层30将由能够相对于构成供体衬底10的一种或多种材料选择性地蚀刻的材料构成。
该方法包括第四步骤：组装供体衬底10和支撑衬底20，以便将中间层30设置在这两个衬底之间并形成接合结构200(图1c)。优选地，组装步骤将通过分子粘附直接接合来进行，该分子粘附是现有技术中公知的技术，其基于将两个表面以直接接触放置而不使用任何特定粘结材料(粘合剂、蜡、焊料等)。这样的操作需要待组装的表面足够光滑并且没有污染颗粒，并且需要待组装的表面足够互相接近，以使得能够通常在相距小于几纳米的情况下进行接触。
在组装之前，有利地，衬底10、20将被清洁，以便清除待接合表面的微粒、有机和金属污染物，例如RCA类型的清洁。如果需要，衬底10、20可以经受表面处理，在要组装的表面上赋予所需的粗糙度水平和/或有利于良好质量的直接接合的表面化学键的构造；例如，可以列举机械化学抛光和/或等离子体活化类型的处理。有利地，通过直接接合组装之后，将在接合结构200上进行接合界面的固结热处理。根据构成接合结构200的材料，该热处理可以在几百摄氏度和约1200℃之间变化，持续几分钟至几小时。
可选择地，组装步骤可以包括本领域技术人员已知的另一种接合技术，例如共晶接合、阳极接合、金属接合、热压接合、聚合物接合、粘合剂接合、通过玻璃层(玻璃-玻璃料)的层的接合等。
该方法的第五步骤包括减薄供体衬底10的背面12，以便形成有用层100，该有用层100具有设置在中间层30上的第一面11和自由的第二面12’(图1d)。该有用层100的厚度(称为有用厚度)有利地大于3微米，因为有用层将用于制造所需厚度通常在3微米和50微米之间的微机电系统(MEMS)。当然，该厚度范围仅仅以说明的方式给出，并且在本发明的上下文中可以生产更小的厚度或者特别是更大的厚度。减薄步骤可以例如包括使用各种颗粒度的金刚石轮的机械研磨和干法或者机械化学抛光。减薄步骤还可以涉及干法或湿法化学蚀刻步骤和/或清洁步骤。结构400然后包括设置在中间层30上的有用层100，中间层30本身设置在支撑衬底20上。根据本发明的结构400优选地在第二面12’上具有小于0.5nm rms的粗糙度水平(通过AFM，原子力显微镜，在1×1微米或5×5微米的扫描表面上测量)。这种水平的表面抛光与随后的光刻和蚀刻步骤相容，光刻和蚀刻步骤包含在特别是对微电子技术有要求的器件的制造中。
本发明的第一实施方式
根据图2a所示的第一实施方式，供体衬底10包括初始衬底1、埋入停止层2和第一层3(以下称为精细有源层3)，停止层2插设在初始衬底1和精细有源层3之间。
例如，初始衬底1可以由硅、硅锗、锗等组成。
根据第一变形，停止层2可以通过物质(例如硼、锗、氧、氮或碳)的离子注入来产生。然后，注入的物质在注入深度处形成具有不同于初始衬底1的组成和/或晶体结构的层，这样的组成和/或结构构成所述埋入停止层2。注入深度还限定了在停止层2上方的精细有源层3的厚度，精细有源层3的厚度称为第一厚度。优选地，第一厚度将小于1微米；有利地，第一厚度甚至将小于0.5微米。这是因为该精细有源层3在结构400中用于制造器件的集成纳米机电系统(NEMS)。这种类型的部件需要精细和均匀的有源层厚度，以保证良好的灵敏度和精度水平。根据第一实施方式的该第一变形，精细有源层可以具有第一厚度，该第一厚度在非常好的注入均匀性方面限定为+/-1％。这里，精细有源层3由与初始衬底1相同的材料组成，因为精细有源层3由初始衬底1的表面层形成。为了改善精细有源层3的结晶性，其次可以实施促进其重建或再结晶的热处理。
根据第二变形，停止层2可以通过例如氢和/或氦和/或氩的物质的离子注入来产生。这些气态物质将形成脆性埋入层，该脆性埋入层包括能够在热处理的作用下发展的微腔。有利地，该注入将在第一预定区域110中局部地进行。在执行根据本发明的方法的第五步骤(供体衬底的背面减薄的步骤e)之后，实施热处理将导致有用层100的位于其自由面和埋入停止层2之间的、与第一区域110齐平的部分剥落。该变形是本发明的特定实施方式；如在说明书的剩余部分中将看到的，所有其他实施方式基于通过蚀刻技术去除有用层100的位于其自由面和埋入停止层2之间的、与第一区域110齐平的部分。
根据第三变形，通过产生具有与衬底1不同的化学组成和/或晶体结构的层，可以在初始衬底1的正面上形成停止层2。这样的层可以通过外延生长来产生，例如在硅层的情况下，该硅层的掺杂或组成将显著不同于由硅制成的初始衬底1的掺杂和组成。它也可以通过沉积产生。
不限于此，埋入停止层因此可以包括选自高掺杂硅、硅锗、锗、碳化硅或包括选自硅、锗、碳和锡的多种元素的化合物的材料。
根据该第三变形，在产生停止层2之后，例如通过外延生长或通过在停止层2上沉积来形成受控厚度的精细有源层3。有利地，精细有源层3具有良好的结晶质量，单晶层的性能通常比多晶或无定形材料的性能更好。因此，优选地，停止层2将具有与单晶精细有源层3的生长相容的晶体结构。为了在形成精细有源层3之后改善精细有源层3的结晶度，还可以应用再结晶热处理。根据第一实施方式的该第三变形，精细有源层3具有非均匀性小于5％的第一厚度。
在一些情况下，有利的是，精细有源层3由与初始衬底1相同的材料组成，并且具有基本相同的掺杂水平(例如，给定电阻率的单晶硅)。或者，精细有源层3可以由与初始衬底1不同的材料或组成构成，例如，由硅制成的精细有源层3可以具有在类型(p，n)和数量上明显不同的掺杂。精细有源层3也可以是硅锗合金，具有选择可变比例的锗的附加自由度。
对于为制造停止层2所陈述的一个或其他变形，停止层2可以具有在0.01微米和2微米之间的厚度(称为第三厚度)。
有利地，根据本发明的第一实施方式，精细有源层3在供体衬底10的整个范围上是连续的。这种构造有利于在根据本发明的方法的组装步骤中的高效率，因为其不产生任何表面拓扑结构。
根据前述的第一和第三变形，停止层2在初始衬底1的整个范围上也是连续的。这种构造提供了在根据本发明的结构400上的器件的制造上的极大灵活性(图2b)。这是因为在制造在结构400上具有集成微米和纳米系统的器件的后续步骤期间，在该构造中，不存在用于接近局部区域的结构400的对准的任何约束，其中，埋入停止层被限定在该局部区域内。
根据本发明的第一实施方式，结构400因此包括设置在中间层30上的有用层100，该中间层30本身设置在支撑衬底20上(图2b)。从有用层100的第二面12’开始，有用层100包括第二层4(以下称为厚有源层4)、埋入停止层2和设置在中间层30上的精细有源层3。厚有源层4具有称为第二厚度的厚度，有利地，该第二厚度大于精细有源层3的第一厚度。该结构400适合于制造具有集成的纳米和微系统的器件。这是因为有用层100旨在在结构的用于最终器件的微系统的一部分上保持其有用厚度，而仅精细有源层3将保留在结构的用于最终器件的纳米系统的另一部分上。
根据本发明的第一实施方式的制造方法还包括局部地去除在结构400的第一区域110内的由第二面12’和埋入停止层2界定的厚有源层4的步骤(图2c)。
如前面对于停止层2的第二变形所述的，该去除可以由厚有源层4的局部剥离组成，因为在第一区域110处局部存在埋入的脆性层，而不是所述埋入停止层2。有利地进行热处理以便在脆性层中生长空腔和微裂纹并且导致厚有源层4在第一区域110处的局部分离。该变形对应于特定的实现方式，该实现方式在本说明书的其余部分中将不再进一步详细提及。
根据停止层2的第一和第三变形，在厚有源层4的第一区域110中的局部去除通过蚀刻结构400的有用层100直到埋入停止层2(图2c)实施。在本说明书的其余部分中，为了更清楚起见，该蚀刻步骤将被称为TALE(TALE代表厚有源层蚀刻)。
结构400的第一区域110和第二面12’可以通过光刻步骤来限定，然后通过湿法或干法化学侵蚀来蚀刻。埋入停止层2的存在允许选择性地停止对其的蚀刻，而不影响精细有源层3的质量或均匀性。
由此获得的结构410的有用层100在第一区域110内不包括厚有源层4，而仅包括停止层2和精细有源层3。第一区域110对应于其中将产生纳米机电系统(NEMS)的区域。
该制造方法还可以包括另一步骤(称为SLE步骤，SLE代表停止层蚀刻)：蚀刻停止层2，使得有用层100在第一区域110的全部或部分中仅包括精细有源层3，如图2d所示。选择根据本发明的停止层2，使得停止层2的蚀刻相对于精细有源层3是选择性的。
接下来，由此获得的结构410’可以接受新步骤(称为FALE步骤，FALE代表精细有源层蚀刻)：以至少第一图案111对第一区域110内的精细有源层3的第一厚度进行蚀刻，直到中间层30。在施加干法或湿法化学蚀刻或用于蚀刻精细有源层3的任何其他技术之前，第一图案111将例如通过光刻来限定。第一图案111限定NEMS部件。该部件具有悬置部分，该悬置部分旨在在最终布置中可移动：该悬置部分将由精细有源层3的由第一图案或多个第一图案111限定的膜112产生，并且将在该方法的第一步骤中释放。
根据本发明的制造方法，结构410”(包括第一区域110中的至少一个第一图案111)可以接受另一蚀刻步骤。该步骤(称为ULE步骤，ULE表示有用层蚀刻)包括以至少第二图案121蚀刻第二区域120内的有用层100的有用厚度，直到中间层30，以获得结构420(图2f)。在施加干法或湿法化学蚀刻或用于蚀刻有用层100的任何其他技术(即厚有源层4，停止层2和精细有源层3的连续蚀刻)之前，第二图案121将例如通过光刻限定。第二图案121限定了MEMS部件。该部件具有悬置部分：该悬置部分将从由第二图案或多个第二图案限定的膜122产生，并且将在该方法的下一蚀刻步骤期间释放。
可选择地，ULE蚀刻步骤可以在FALE步骤之前进行，或者在ULE步骤期间进行的对精细有源层3的蚀刻可以与FALE蚀刻同时进行。
该方法的下一个蚀刻步骤(称为ILE步骤，代表中间层蚀刻)包括：去除在结构的第一区域110和第二区域120的至少一个部分31内的中间层30，以便释放精细有源层3的至少一个膜112和有用层100的至少一个膜122：由此获得结构430(图2g)。选择根据本发明的中间层30，使得中间层30的蚀刻相对于支撑衬底20和精细有源层3至少是选择性的。
本发明的第二实施方式
根据图3a中示出的第二实施方式，供体衬底10包括初始衬底1和具有第一厚度的第一层3(下文称为精细有源层3)。精细有源层3由与初始衬底1的材料性质不同的材料组成：这种不同充分显著，以使得这两种材料之间的界面实现停止层2的作用。例如，初始衬底1可以由硅制成，精细有源层由沉积在初始衬底1上的硅锗制成。根据另一实施例，初始衬底1可以由硅制成，并且精细有源层3形成高掺杂硅，掺杂可进一步直接用于将在精细有源层中形成的膜112的电性能。这些材料的不同性质赋予它们不同的蚀刻性能。在通常的微电子领域和特别是具有微机电系统的器件中，相对于另一种材料对一种材料进行选择性蚀刻是非常普遍的操作。这可能依赖于本领域技术人员可用的技术，例如参考Reza Ghodssi和Pinyen Lin编著的作品“MEMS Materials and Processes Handbook”(Springer，ISSN1936-4407，ISBN 978-0-387-47316-1)的第7章和第8章。
在最常用于选择性去除硅的蚀刻中，对于在液体溶液中的湿法蚀刻，例如可以发现KOH，NaOH、NH4OH、TMAH、EDP、N2H4、HF/HNO3、HF/HNO3/乙酸的溶液。本领域技术人员还可以获得其他选择和变形：等离子体蚀刻、通过离子束的蚀刻、电化学蚀刻，采用或者不用光束辅助。
不是限制性的，精细有源层3可以包括选自硅、硅锗或锗的材料，用于初始衬底1的一部分的材料可被选择为具有不同的性质或掺杂。
优选地，第一厚度小于1微米，或甚至小于0.5微米；如上所述，该精细有源层3在结构400(图3b)中用于制造器件的集成纳米机电系统(NEMS)，从而需要有源层的可控的精细厚度。
有利地，根据本发明的第二实施方式，精细有源层3在供体衬底10的整个范围上是连续的。这种构造有利于在根据本发明的方法的组装步骤中的高效率，这是因为这种构造不会导致任何表面拓扑结构。
根据本发明的第二实施方式，结构400因此包括设置在中间层30上的有用层100，该中间层30本身设置在支撑衬底20上(图3b)。有用层100从其面12’开始由以下部分组成：
·第二层4(以下称为厚有源层4)；
·相当于厚有源层4和精细有源层3之间的界面的埋入停止层2；
·以及设置在牺牲层30上的精细有源层3。
厚有源层4具有大于精细有源层3的第一厚度的厚度(称为第二厚度)。该结构400适于制造具有集成的纳米系统和微系统的器件：有用层100将在结构的用于最终器件的微系统(MEMS)的一部分中保持其有用的厚度，并且仅精细有源层将保留在结构的用于最终器件的纳米系统(NEMS)的另一部分中。
根据本发明的第二实施方式的制造方法还包括TALE步骤：在结构400的第一区域110中蚀刻结构400的厚有源层4，直到精细有源层3。在结构的面12’上的第一区域110可以通过光刻步骤限定，然后通过湿法或干法化学侵蚀进行蚀刻。厚有源层4和精细有源层3之间的界面实现埋入停止层2的作用，从而允许选择性地停止对精细有源层3的蚀刻，而不损坏。
由此获得的结构410的有用层100(图3c)在第一区域110中不包括厚有源层4，而仅包括精细有源层3。第一区域110对应于其中将要产生纳米机电系统(NEMS)的区域。
因此，根据第二实施方式的制造方法不包括在第一实施方式中所述的局部去除停止层2的SLE步骤，停止层2包括厚有源层4和精细有源层3之间的界面。
接下来，结构410可以接受FALE步骤：以至少一个第一图案111对在第一区域110内的精细有源层3的第一厚度进行蚀刻，直到中间层30，这产生图3d中所示的结构410”。在施加干法或湿法化学蚀刻或允许蚀刻精细有源层3的任何其他技术之前，第一图案111将例如通过光刻来限定。第一图案111限定NEMS部件。该部件通过悬置部分起作用：该悬置部分将由精细有源层3的膜112产生，膜112通过第一图案或多个第一图案111限定并且将在该方法的ILE蚀刻步骤期间释放。
在第一区域110中包括第一图案111的结构410”可以接受根据本发明的制造方法的ULE蚀刻步骤，该步骤包括以至少一个第二图案121对结构的第二区域120内的有用层100的有用厚度进行蚀刻，直到中间层30，以便获得结构420(图3e)。在施加干法或湿法化学蚀刻或用于蚀刻有用层100的任何其他技术(即厚有源层4、停止层2和精细有源层3的连续蚀刻)之前，第二图案121将例如通过光刻限定。第二图案121限定MEMS部件。MEMS部件的悬置部分将由有用层100的膜122产生，该膜由第二图案或多个第二图案121限定，并且将在该方法的ILE蚀刻步骤期间被释放。
可选择地，ULE蚀刻步骤可以在FALE步骤之前执行，或者在ULE步骤期间执行的精细有源层3的蚀刻可以在与FALE蚀刻相同的时间执行。
ILE蚀刻步骤包括去除结构的第一区域110和第二区域120的至少一部分31内的中间层30，以便释放精细有源层3的至少一个膜112和有用层100的至少一个膜122，从而产生结构430(图3f)。选择根据本发明的中间层30，使得中间层30的蚀刻相对于精细有源层3的支撑衬底20至少是选择性的。
本发明的第三实施方式
根据图4a所示的第三实施方式，供体衬底10包括初始衬底1、停止层2和在供体衬底10的整个范围上不连续的第一层3(以下称为精细有源层3)。参照本发明的第一实施方式，可以描述初始衬底1、停止层2和精细有源层3的构成材料及其形成的方法步骤。
在本发明的第三实施方式中，在连接到支撑衬底之前，供体衬底10接受以下步骤：在其前面11上限定第一图案111和在这些第一图案111处蚀刻精细有源层3。该蚀刻步骤(称为FALE-bb，FALE-bb代表在接合之前的精细有源层蚀刻)的目的在于仅在第一图案111处去除第一厚度：在有源层3下面存在停止层2有助于在蚀刻精细有源层3的第一厚度之后完全地停止蚀刻。作为提醒，在根据本发明的结构410”、420和430中，第一图案111在第一区域110中限定纳米系统。
根据第三实施方式，包括不连续的精细有源层3的供体衬底10被组装在支撑衬底20上，中间层30设置在衬底10、20中的一个或另一个上(图4b)。腔体因此存在于接合界面处，面向第一图案111。第一图案111的尺寸(大约几百纳米)与以下步骤完全兼容：通过分子粘附的直接接合；以及随后的对供体衬底10的背面12减薄到大于3微米的厚度。这种构造对应于腔上的组件，并且不需要拓扑结构吸收：第一实施方式中提到的表面处理可用于获得良好的接合质量。
可选地，也可以在第二图案121处蚀刻精细有源层3，直到埋入停止层2。
在制造方法的减薄步骤之后，根据第三实施方式获得并在图4b中示出的结构400包括：
·支撑衬底20；
·设置在支撑衬底20上的中间层30；
·设置在中间层30上的精细有源层3；该精细有源层3是不连续的，这导致面向第一图案111的空腔的存在(并且优选地面向第二图案121)；
·设置在精细有源层3上的停止层2；
·设置在停止层2上的第二层4(下文称作厚有源层4)；该厚有源层4、埋入停止层2和精细有源层3组成有用层100。
根据本发明的第三实施方式的制造方法还包括TALE步骤：蚀刻厚有源层4，直到结构的第一区域110中的埋入停止层2(图4c)。结构的第二面12’上的第一区域110可以通过光刻步骤限定，然后通过湿法或干法化学侵蚀进行蚀刻。埋入停止层2的存在允许选择性地停止埋入停止层2上的蚀刻。限定第一区域110的该步骤需要对准以确保第一图案111足够精确地定位在第一区域110中(第一图案111以埋入空穴的形式存在于接合结构中)。
由此获得的结构410(图4c)的有用层100在第一区域110中不包括厚有源层4，而仅包括停止层2和精细有源层3。第一区域110对应于其中将产生纳米机电系统(NEMS)的区域。
制造方法可以进一步包括SLE步骤：蚀刻停止层2，使得有用层100在全部或一部分的第一区域110中仅包括精细有源层3，从而产生图4d中所示的结构410”。选择根据本发明的停止层2，使得停止层2的蚀刻相对于精细有源层3是选择性的；有利地，停止层2的蚀刻相对于中间层30也将是选择性的。
因为先前已经在供体衬底10上蚀刻了第一图案，所以根据本发明的第三实施方式的方法不一定包括蚀刻精细有源层3的FALE步骤。
根据本发明的制造方法，在第一区域110中包括第一图案111的结构410”可以接受ULE蚀刻步骤。该步骤包括以至少一个第二图案121蚀刻结构的第二区域120内的有用层100的有用厚度，直到中间层30，以便获得结构420(图4e)。在施加干法或湿法化学蚀刻或用于蚀刻有用层100的任何其他技术(即连续蚀刻厚有源层4、停止层2和精细有源层3)之前，第二图案121将例如通过光刻限定。第二图案121限定了MEMS部件。MEMS部件的悬置部分将由有用层100的膜122产生，膜122通过第二图案或多个第二图案限定并且将在该方法的ILE蚀刻步骤期间释放。
ILE蚀刻步骤包括去除结构的第一区域110和第二区域120的至少一部分31内的中间层30，以便释放精细有源层3的至少一个膜112和有用层100的至少一个膜122，从而产生结构430(图4f)。选择根据本发明的中间层30，使得中间层30的蚀刻相对于支撑衬底20和精细有源层3至少是选择性的。
本发明的变形实现方式
根据可以应用于本发明的第一、第二或第三实施方式的变形实现方式，支撑衬底20可以包括有源或无源的微电子部件的层21(图5a)。层21还可以构成其他类型的部件，例如光电子部件，或其他类型的传感器，或者甚至其他集成的MEMS器件。
封装层22将优选地存在于部件的层21上。该层22在该方法的组装步骤之前被平滑化，以便在层22的表面上赋予所需的平坦度和粗糙度的性质，以用于具有优良质量的直接结合。例如具有在本发明的第一实施方式中描述的特性的供体衬底在图5b中示出。供体衬底还在其正面11上包括中间层30。
根据本发明的制造方法提供例如通过分子粘附进行供体衬底(10)和支撑衬底(20)的组装。根据变形，组装步骤可以包括经由粘合材料层的粘合。当制造器件的后续步骤在低温下进行时，特别地可以使用该变形，因此避免降低粘合剂层的退化。本领域技术人员还将能够使用其他已知的接合衬底的技术，例如共晶接合或聚合物接合，以及通过热压缩的接合。
图5c中所示的结构430包括支撑衬底20，在支撑衬底20上设置有部件的层21，层21由层22封装。中间层30设置在封装层22上，并且已经被局部蚀刻以便分别地释放在第一区域110和第二区域120的全部或部分中的NEMS和MEMS的悬置部分。或者，封装层22可以替代中间层30。
有用层100接下来是：在结构430的包括纳米系统的第一区域110中，有用层100仅包括精细有源层3(特别地形成NEMS部件的至少一个悬置的膜112)；在第二区域120中，有用层100包括设置在停止层2上的厚有源层4，停止层2本身设置在精细有源层3上(特别地形成MEMS部件的至少一个悬置的膜122)。
具有集成的纳米-和微机电系统的器件可以例如通过导电互连沟槽连接到下面的微电子部件。
自然，本发明不限于所描述的实施方式和实施例，并且可以在不脱离由权利要求限定的本发明的范围的情况下做出变化的实施方式。
已经参考旨在将NEMS和MEMS共同集成在相同结构上的器件描述了根据本发明的方法和结构。本发明不限于本申请；根据本发明的方法和结构(400，410，410’，410”，420，430)可以用于制造微电子、光电子、微工程等领域中的微系统。
它可以例如在微流体领域中取得优势，这可能需要在有用层100的厚度中以不同水平蚀刻空腔或沟道。在厚有源层4和精细有源层3之间存在埋入停止层2，这可以使得有可能在有用层100中在至少两个水平处产生通道。
根据应用，中间层30可以用作或可以不用作牺牲层。
本发明还可以在光子学领域中取得优势：由于在有用层100内存在变化厚度的区域的交替，所以在有用层100中在相同的SOI衬底上产生在厚有源层4中的光的引导功能，以及在由光纤或者波导结构携带的入射光之间的耦合的功能。在这种应用情况下，精细有源层3和厚有源层4，停止层2和中间层30也将根据它们的光学性质来选择。在这种情况下，中间层30将不具有牺牲层的功能。

Claims (19)

1.一种用于制备结构(410，410’，410”，420，430)的方法，该方法包括：
a)提供供体衬底(10)，所述供体衬底(10)包括正面(11)和背面(12)并且包括埋入停止层(2)和在所述供体衬底(10)的所述正面(11)与所述埋入停止层(2)之间的精细有源层(3)，所述精细有源层(3)具有第一厚度；
b)提供支撑衬底(20)；
c)在所述供体衬底的所述正面(11)上或者在所述支撑衬底(20)上形成中间层(30)；
d)组装所述供体衬底(10)和所述支撑衬底(20)，以便将所述中间层(30)设置在所述供体衬底和所述支撑衬底之间；
e)减薄所述供体衬底(10)的所述背面(12)，以便形成具有有用厚度的有用层(100)，该有用层(100)具有设置在所述中间层(30)上的第一面(11)和第二自由面(12’)；
f)在步骤e)之后，去除在所述结构(410，410’，410”，420，430)的第一区域(110)内的由所述有用层(100)的所述第二自由面(12’)和所述埋入停止层(2)界定的厚有源层(4)，当在所述第一区域(110)内执行了去除步骤时，所述埋入停止层(2)在所述结构(410)的整个范围内是连续的；
g)蚀刻所述埋入停止层(2)，从而所述有用层(100)在所述第一区域(110)内仅包括所述精细有源层(3)；
所述方法的特征在于，所述方法还包括：
·以第一图案(111)蚀刻所述第一区域(110)内的所述精细有源层(3)的所述第一厚度；
·以第二图案(121)蚀刻第二区域(120)内的所述有用层(100)的所述有用厚度；
·去除在所述结构的所述第一区域(110)和所述第二区域(120)的至少一部分内的所述中间层(30)，以便释放所述精细有源层(3)的至少一个膜(112)从而产生NEMS部件的悬置部分并且释放所述有用层(100)的至少一个膜(122)从而产生MEMS部件的悬置部分。
2.根据权利要求1所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述精细有源层(3)在所述供体衬底(10)的整个范围内是连续的。
3.根据权利要求1所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述精细有源层(3)在所述供体衬底(10)的整个范围内是不连续的。
4.根据权利要求1至3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述有用厚度大于3微米。
5.根据权利要求1至3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述第一厚度小于所述有用厚度的20％。
6.根据权利要求1至3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述第一厚度小于1微米。
7.根据权利要求1至3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述埋入停止层(2)通过离子注入形成。
8.根据权利要求7所述的用于制备结构(410，410’，410”，420，430)的方法，其中，注入的物质选自氢、氦、氩、硼、氧、氮和碳。
9.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述供体衬底(10)通过以下步骤产生：
·在初始衬底(1)的正面上形成化学成分或者晶体结构不同于所述供体衬底(10 )的层，从而形成所述埋入停止层(2)；
·在所述埋入停止层(2)上形成具有可控厚度的精细有源层(3)。
10.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述精细有源层(3)在所述结构的整个范围内具有优于5％的厚度均一性。
11.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述精细有源层(3)由与形成所述厚有源层(4)的材料相同的材料形成。
12.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述精细有源层(3)由与形成所述厚有源层(4)的材料不同的材料形成。
13.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述精细有源层(3)包括选自硅、硅锗和锗的材料。
14.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述厚有源层(4)包括选自硅、硅锗和锗的材料。
15.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述中间层(30)包括选自氧化硅、氮化硅、氮氧化硅、硅锗化合物、多孔硅、包含填充有真空或气态物质的微腔和/或裂纹的硅、含有纳米颗粒的硅的材料。
16.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述埋入停止层(2)包括选自高掺杂硅、硅锗、锗、碳化硅或包含选自硅、锗、碳和锡的多种元素的化合物的材料。
17.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述埋入停止层(2)具有在0.01微米到2微米之间的第三厚度。
18.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述支撑衬底(20)由选自硅、玻璃、蓝宝石、碳化硅、氧化铝、氮化铝和陶瓷的材料组成。
19.根据权利要求1-3中任一项所述的用于制备结构(410，410’，410”，420，430)的方法，其中，所述支撑衬底(20)包括微电子或光电子部件或传感器的层(21)。
CN201710256317.5A 2016-03-07 2017-03-07 用于制备结构的方法 Active CN107161944B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1651874 2016-03-07
FR1651874A FR3048425B1 (fr) 2016-03-07 2016-03-07 Structure pour dispositif avec microsystemes electromecaniques integres

Publications (2)

Publication Number Publication Date
CN107161944A CN107161944A (zh) 2017-09-15
CN107161944B true CN107161944B (zh) 2021-11-09

Family

ID=55953262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710256317.5A Active CN107161944B (zh) 2016-03-07 2017-03-07 用于制备结构的方法

Country Status (6)

Country Link
US (1) US10343902B2 (zh)
EP (1) EP3216754B1 (zh)
KR (1) KR102265047B1 (zh)
CN (1) CN107161944B (zh)
FR (1) FR3048425B1 (zh)
TW (1) TWI699329B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030197176A1 (en) * 2002-04-22 2003-10-23 Glimmerglass Networks, Inc. Silicon on insulator standoff and method for manufacture thereof
US6756672B1 (en) * 2001-02-06 2004-06-29 Advanced Micro Devices, Inc. Use of sic for preventing copper contamination of low-k dielectric layers
CN101093791A (zh) * 2006-06-23 2007-12-26 株式会社Sumco 粘结的晶片的制造方法
CN101341590A (zh) * 2005-12-22 2009-01-07 Nxp股份有限公司 制造半导体器件的方法
US20100229651A1 (en) * 2009-03-16 2010-09-16 Kavlico Corporation Cointegrated mems sensor and method
CN102795590A (zh) * 2011-05-23 2012-11-28 通用电气公司 用于测量环境力的器件及其制造方法
US20130267049A1 (en) * 2011-11-30 2013-10-10 Commissariat A I'energie Atomique Et Aux Energies Alternatives Method for producing a structure comprising at least one active part having zones of different thicknesses
CN103420321A (zh) * 2012-05-14 2013-12-04 罗伯特·博世有限公司 混合集成的构件和用于其制造的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666757B2 (ja) 1995-01-09 1997-10-22 日本電気株式会社 Ｓｏｉ基板の製造方法
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
FR2983188B1 (fr) 2011-11-30 2016-07-01 Commissariat Energie Atomique Procede de realisation d'une structure comportant au moins une partie active multiepaisseur
FR3021965B1 (fr) * 2014-06-05 2016-07-29 Commissariat Energie Atomique Procede de realisation ameliore d'elements suspendus d'epaisseurs differentes pour structure mems et nems

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756672B1 (en) * 2001-02-06 2004-06-29 Advanced Micro Devices, Inc. Use of sic for preventing copper contamination of low-k dielectric layers
US20030197176A1 (en) * 2002-04-22 2003-10-23 Glimmerglass Networks, Inc. Silicon on insulator standoff and method for manufacture thereof
CN101341590A (zh) * 2005-12-22 2009-01-07 Nxp股份有限公司 制造半导体器件的方法
CN101093791A (zh) * 2006-06-23 2007-12-26 株式会社Sumco 粘结的晶片的制造方法
US20100229651A1 (en) * 2009-03-16 2010-09-16 Kavlico Corporation Cointegrated mems sensor and method
CN102795590A (zh) * 2011-05-23 2012-11-28 通用电气公司 用于测量环境力的器件及其制造方法
US20130267049A1 (en) * 2011-11-30 2013-10-10 Commissariat A I'energie Atomique Et Aux Energies Alternatives Method for producing a structure comprising at least one active part having zones of different thicknesses
CN103420321A (zh) * 2012-05-14 2013-12-04 罗伯特·博世有限公司 混合集成的构件和用于其制造的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种新的SOI制备技术:H~+离子注入、键合和分离;竺士场等;《半导体学报》;19970930;第18卷(第09期);706-708 *
两步氧离子注入工艺制备SOI材料研究;魏星等;《科学通报》;20100731;第55卷(第19期);1963-1967 *

Also Published As

Publication number Publication date
TWI699329B (zh) 2020-07-21
KR102265047B1 (ko) 2021-06-16
US20170253478A1 (en) 2017-09-07
CN107161944A (zh) 2017-09-15
TW201800326A (zh) 2018-01-01
EP3216754A1 (en) 2017-09-13
FR3048425B1 (fr) 2021-02-12
KR20170104404A (ko) 2017-09-15
EP3216754B1 (en) 2018-12-26
US10343902B2 (en) 2019-07-09
FR3048425A1 (fr) 2017-09-08

Similar Documents

Publication Publication Date Title
US8193069B2 (en) Stacked structure and production method thereof
US7767484B2 (en) Method for sealing and backside releasing of microelectromechanical systems
US8716052B2 (en) Method for making a structure comprising at least one multi-thick active part
JP2013018114A (ja) 直接転写による埋込み電極を有する構造体の製造方法およびこのようにして得られる構造体
JP6108792B2 (ja) 異なる厚さの領域を有する少なくとも１つの活性部を備える構造を製造する方法
EP1488448A2 (en) Field-assisted fusion bonding
EP3101687B1 (en) Package formation method and mems package
Graham et al. A method for wafer-scale encapsulation of large lateral deflection MEMS devices
CN107161944B (zh) 用于制备结构的方法
US9505612B2 (en) Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof
WO2008090426A1 (en) Process for forming and controlling rough interfaces
US20230120346A1 (en) Method for producing a stacked structure
Gormley et al. HARM processing techniques for MEMS and MOEMS devices using bonded SOI substrates and DRIE
Knechtel Wafer bonding technologies in industrial MEMS processing-potentials and challenges
TWI380359B (zh)
Haubold et al. Low temperature wafer bonding technologies
Metzger et al. Polysilicon sacrificial layer etching using ClF3 for thin film encapsulation of silicon acceleration sensors with high aspect ratio
Du et al. Single crystal silicon MEMS fabrication technology using proton-implantation smart-cut technique
CN112158796A (zh) 一种具有粗糙表面的硅片的制备方法以及硅片
Galchev et al. Silicon-on-silicon (SOS): a new CMOS compatible low-temperature MEMS process using plasma activated fusion bonding
WO2002064495A2 (en) Enhanced sacrificial layer etching technique for microstructure release

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant