CN113228319A - 将表面层转移到腔的方法 - Google Patents

将表面层转移到腔的方法 Download PDF

Info

Publication number
CN113228319A
CN113228319A CN201980084414.8A CN201980084414A CN113228319A CN 113228319 A CN113228319 A CN 113228319A CN 201980084414 A CN201980084414 A CN 201980084414A CN 113228319 A CN113228319 A CN 113228319A
Authority
CN
China
Prior art keywords
transfer method
cavity
donor substrate
surface layer
pillars
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980084414.8A
Other languages
English (en)
Inventor
布鲁诺·吉瑟兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN113228319A publication Critical patent/CN113228319A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0192—Transfer of a layer from a carrier wafer to a device wafer by cleaving the carrier wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • B81C2201/0195—Transfer of a layer from a carrier wafer to a device wafer the layer being unstructured

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Silicates, Zeolites, And Molecular Sieves (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本发明涉及一种将表面层(10)转移到包含腔(23)的载体基底(20)的方法，所述方法包括：‑提供供体基底，‑提供具有第一面并且包括腔(23)的载体基底(20)，每个腔在所述第一面处开口并且具有底部和周壁，‑在所述腔(23)的至少一者中创建至少一个临时柱状物(30)，所述柱状物(30)具有与载体a基底(20)的第一面共面的上表面，‑在所述载体基底的所述第一面处接合所述供体基底和所述载体基底(20)，‑减薄所述供体基底，以形成所述表面层(10)，‑移除所述至少一个临时柱状物(30)。

Description

将表面层转移到腔的方法
技术领域
本发明涉及微电子和微系统领域。本发明特别涉及一种将表面层(superficielle)转移到包括腔阵列的基底上的方法。
背景技术
MEMS器件(MEMS是微机电系统(Microelectromechanical systems)的首字母缩略词)被广泛用于制造针对多种应用的各种传感器，例如可以提到的是压力传感器、麦克风、射频开关、电声和超声换能器(例如压电微机械超声换能器(pMUT))等。
这些MEMS器件中的许多MEMS器件是基于悬垂在腔上的柔性膜。在工作中，与物理参数(例如pMUT的声波传播)相关的膜的偏转被转换为电信号(反之亦然，这取决于器件是处于接收器模式中还是处于发射器模式中)。
为了提高这些腔上MEMS器件的性能，采用具有良好晶体质量以及均匀且良好受控的厚度的膜可能是有用的。绝缘体上硅(SOI)基底特别适用于制造这些器件，因为它们提供用于形成膜的非常高质量的表面的层，以及用于容纳下面的腔的掩埋氧化物层(和/或载体基底)。
Lu Yipeng和David A.Horsley发表的“Modeling，fabrication，andcharacterization of piezoelectric micromachined ultrasonic transducer arraysbased on cavity SOI wafers.”(Journal of Microelectromechanical Systems 24.4(2015)1142-1149)呈现了由包括掩埋腔的SOI基底制造pMUT器件的示例以及由此带来的优势。
根据实施的器件类型，腔的几何形状(形状、横向尺寸、深度)、膜的几何形状(厚度)及其平面分布(腔间距离)将不同。因此，在某些几何形状和分布配置中，制造包括被放置在多个腔上的表面层的基底并且特别是限定与将小厚度的表面层转移到大尺寸的腔上的转移相符的转移方法可能是复杂的。
发明目的
本发明旨在克服所有或一些上述缺陷。它特别涉及一种将表面层转移到包括多个腔的基底上的方法。
发明简述
本发明涉及一种将表面层转移到包含腔的载体基底上的方法，该方法包括：
·提供供体基底，
·提供载体基底，所述载体基底具有第一侧面并且包含腔，每个腔在所述第一侧面上开口并且具有底壁和周壁，
·在腔的至少一者中生成至少一个临时柱状物(pilier temporaire)，该柱状物具有与载体基底的第一侧面共面的上表面，
·经由载体基底的第一侧面接合供体基底和载体基底，
·减薄供体基底，以便形成表面层，
·移除至少一个临时柱状物。
根据本发明的其他有利和非限制性特征(单独地或以任何技术上可行的组合)：
·提供供体基底包括：在所述供体基底中注入轻物质，以便形成位于供体基底的第一部分与供体基底的第二部分之间的掩埋脆弱区，所述第一部分旨在形成表面层，所述第二部分旨在形成供体基底的其余部分；
·供体基底的减薄包括：经由掩埋脆弱区将表面层与供体基底的其余部分分开；
·供体基底的第一部分具有被包括在0.2微米至2微米之间的厚度；
·至少一个柱状物与腔的周壁分开；
·柱状物的上表面具有圆形、方形、矩形或十字形的轮廓；
·至少一个柱状物接合腔的至少一个周壁；
·至少一个柱状物的上表面形成接合腔的周壁的网格；
·多个柱状物形成平行壁的阵列，所述平行壁在该平行壁的端部处接合腔的周壁；
·接合包括直接键合一方面的供体基底与另一方面的载体基底的第一侧面和至少一个柱状物的上表面；
·移除柱状物包括：对表面层进行局部蚀刻，以在所述表面层中形成通孔；以及经由所述孔对柱状物进行化学蚀刻；
·柱状物是通过湿法蚀刻或干法蚀刻进行化学蚀刻的；
·孔被形成为与柱状物垂直；
·孔具有小于或等于柱状物的上表面的面积的横截面积；
·孔具有大于柱状物的上表面的面积的横截面积；
·孔被形成在表面层中、在悬于至少一个腔之上的区域之外。
·移除柱状物包括对载体基底的第二侧面进行局部蚀刻直至腔，以形成与所述腔连通的孔；以及经由所述孔对柱状物进行化学蚀刻。
·柱状物包括选自氧化硅、氮化硅、单晶硅、多晶硅、非晶硅和多孔硅中的至少一种材料。
·供体基底包括至少一种半导体或压电材料。
附图说明
本发明的其他特征和优点将根据以下对本发明的详细描述中变得显而易见，该描述参考附图给出，在附图中：
[图1]图1示出了一种结构，该结构包括使用根据本发明的转移方法获得的、被放置在掩埋腔上的表面层；
[图2a]
[图2b]
[图2c]
[图2d]
[图2e]
[图2f]
[图2g]
[图2h]
[图2i]
[图2j]图2a至图2j示出了根据本发明的转移方法的步骤；
[图3a]
[图3b]
[图3c]图3a至图3c示出了根据本发明的转移方法的其他步骤；
[图4a]
[图4b]
[图4c]图4a至图4c示出了移除临时柱状物的步骤的变型，该步骤被包括在根据本发明的转移方法中；
[图5a]
[图5b]
[图5c]
[图5d]
[图5e]
[图5f]
[图5g]
[图5h]
[图5i]图5a至图5i示出了根据本发明的转移方法的实施方式的示例。
具体实施方式
在描述中，附图中相同的附图标记可以用于相同类型的元件。附图是示意性表示，为易读起见，未按比例绘制。特别地，层沿z轴的厚度不与它们沿x轴和y轴的横向尺寸成比例；并且在附图中不一定考虑层相对于彼此的相对厚度。
本发明涉及将表面层10转移到包含腔23(图1)的载体基底20的方法，所述转移方法导致制造包括掩埋腔23的结构100。
根据本发明的方法包括提供供体基底1的步骤，该供体基底1具有旨在接合到载体基底20的前侧面11以及后侧面12(图2a)。作为示例且非限制性地，供体基底1将可能包括至少一种半导体(例如硅、碳化硅、氮化镓等)，或一种压电材料(例如钽酸锂、铌酸锂、氮化铝、锌氧化物、PZT等)。
该方法还包括提供载体基底20(图2b)的步骤；载体基底20具有旨在接合到供体基底1的第一侧面21以及第二侧面22。作为非限制性示例，载体基底20将可能包括硅、玻璃、蓝宝石等。载体基底20包含在所述载体基底20的第一侧面21上开口的多个腔23。每个腔23具有底部23a和周壁23b。
每个腔23的几何形状取决于目标MEMS器件，所述几何形状被限定为：
·腔23在载体基底20的第一侧面21的平面(在本说明书的其余部分中称为主平面(x，y))中的形状：它将可能是圆形、方形、矩形或多边形；
·腔23在主平面(x，y)中的横向尺寸：它们将可能从几微米到几毫米不等；
·腔23沿着垂直于主平面(x，y)的z轴的深度：它将可能从几十纳米到几十微米或者甚至几百微米不等。
腔23的平面分布(即它们在主平面(x，y)中的分布)也取决于目标器件，并将限定腔间距24(图2c)：它将可能从几微米到几百微米或者甚至几毫米不等。腔间距24将可能在载体基底20的整个表面上是均匀且相同的，或者在所述载体基底20的表面上的区域之间不等。
应当注意，载体基底20将可能包含具有不同形状、横向尺寸、深度和/或平面分布的腔23，特别是在规定将各种类型的器件共同集成到包括掩埋腔的结构100中的情况下。
各种层将可能会沉积在腔23的底部23a和/或壁23b上(例如氮化硅、氧化硅等)，这取决于旨在利用包括掩埋腔23的结构100生成的MEMS器件的类型。
此外，根据本发明的转移方法还规定了在腔23中的至少一者中(并且优选地在每个腔23中)生成至少一个临时柱状物30的步骤(图2d)。将可能取决于每个腔23的横向尺寸来选择柱状物30的数量和位置。
柱状物30在主平面(x，y)中具有与载体基底20的第一侧面21共面的上表面31。柱状物30的下表面被牢固地紧固到腔23的底部23a。
作为示例且非限制性地，柱状物30包括选自氧化硅、氮化硅、单晶硅、多晶硅、非晶硅和多孔硅中的至少一种材料。
根据第一变型，所述(或多于一个的)柱状物30与腔23的周壁23b分开。如图2e所示，柱状物23与腔23的壁23b不进行接触。优选地，它们均匀地分布在每个腔23的底部23a上。
柱状物30的上表面31将可能具有各种类型的轮廓，图2f中例示了上表面31的轮廓的几个示例：圆形、方形、矩形或十字形轮廓。
根据该第一变型，对于圆形轮廓的直径或者方形或矩形轮廓的边长，柱状物30将可能具有从几微米到约15微米的范围的尺寸，例如5微米、7微米或者甚至10微米。
根据第二变型，柱状物30或多个柱状物30中的一些柱状物30与腔23的至少一个周壁23b接合。在图2g中例示了柱状物30的多个示例，每个柱状物30都形成隔离体(cloison)。根据一个示例，柱状物30(或多个柱状物30)的上表面31形成接合腔23的周壁23b的网格。根据另一示例，腔中的某些柱状物30接合周壁23b而其他柱状物30与周壁23b是分开的。根据又一示例，柱状物30形成平行隔离体的阵列，这些平行隔离体在其端部处接合腔23的周壁23b。
根据该第二变型，柱状物30将可能具有从几微米到约15微米的范围的宽度，例如5微米、7微米或者甚至10微米。它将可能具有从几微米直到允许与腔23的周壁23b接合的尺寸的范围的长度，并且因此具有所述腔23的尺寸的数量级。
根据本发明的转移方法还包括经由载体基底20的第一面21接合供体基底1和载体基底20的步骤(图2h)。
有利地，该步骤包括：通过分子粘附来直接键合一方面的供体基底1的前侧面11与另一方面的载体基底20的第一侧面21以及(至少一个)柱状物30的上表面31。分子粘附的原理在现有技术中是众所周知的，在此将不再赘述。将注意，基底必须具有非常好的表面光洁度(清洁度、低粗糙度等)才能获得高质量的接合处。
特别地，必须特别注意，在载体基底20的第一侧面21与各个柱状物30的上表面31之间获得良好的共面性，以确保所述第一侧面21和所述上表面31与供体基底1的前侧面11的有效键合。
有利地，为了保证良好质量的接合处，接合步骤包括：在所述表面接触之前，清洗供体基底1和载体基底20的待接合表面。举例来说，微电子中使用的常规工序(特别是针对硅基基底)包括：臭氧清洗、SC1清洗(SC1是标准清洗1的首字母缩略词)和SC2清洗(SC2是标准清洗2的首字母缩略词)，而且中间具有冲洗。待接合的表面也将可能在接触之前(例如使用等离子体)进行活化，以促进所述表面之间的高键合能。
可选地，供体基底1和/或载体基底20将可能分别在前侧面11和/或第一侧面21上包括键合层，以促进它们的界面的键合质量和键合能。
然后，转移方法包括：减薄供体基底1，以形成表面层10的步骤。
根据第一变型，通过对供体基底1的背侧面12进行机械研磨、化学机械抛光和/或化学蚀刻来执行减薄供体基底1的步骤。在减薄步骤结束时，获得转移到载体基底20的表面层10(图2i)。
根据第二有利变型，减薄是使用SmartCutTM处理执行的，该处理基于轻离子的注入和经由注入区域的分离。
因此，根据该第二变型，提供供体基底1的前述步骤包括：在所述供体基底1中注入轻物质，以形成处于供体基底1的第一部分3与供体基底的第二部分4之间的掩埋脆弱区2，该第一部分3旨在形成表面层10，该第二部分4旨在形成供体基底1的其余部分(图3a)。
第一部分3的厚度以及因此将来的表面层10的厚度取决于轻物质(例如氢或氦)的注入能量。有利地，选择注入能量，使得供体基底1的第一部分3具有约0.2微米至2微米的厚度。
然后，在该方法的接合步骤中将供体基底1接合至载体基底20(图3b)。
仍然根据该第二有利变型，减薄供体基底1的步骤包括：经由掩埋脆弱区2将表面层10(由分离的第一部分3形成)和供体基底1的其余部分4分开(图3c)。这种分开优选地在热处理期间、在被包括在几百度至700℃之间的温度下发生。另选地，它可以在热处理之后通过机械应力来机械辅助或实现。
在减薄步骤结束时，获得转移到载体基底20的表面层10(图3c)。回顾一下，SmartCutTM处理允许获得具有极好厚度均匀性的薄层。该标准对于需要受控厚度的柔性膜的某些MEMS器件来说可能是非常有利的。
在使用SmartCutTM处理转移的表面层10的厚度不足的某些情况下，可以在下面提到的精加工处理期间，通过在表面层10的自由表面12’上沉积附加层(例如通过外延生长或其他已知的沉积方法)再次增加该厚度。
在所描述的两个变型中，在表面层10已经转移到载体基底20之后，减薄步骤可以包括精加工处理，该精加工处理旨在提高晶体质量(从层中移除缺陷)、表面质量(从自由表面12’中移除残余粗糙部)和/或改变表面层10的厚度。该处理将可能包括一个或更多个热处理、化学机械抛光、化学蚀刻、外延生长和/或附加层沉积。
位于腔23中的(至少一个)临时柱状物30的作用是在减薄步骤期间机械地支承表面层10。
在根据前述第一变型的化学机械减薄期间，悬于在腔23之上的表面层10易于变形。
此外，根据所描述的第二变型，如果在掩埋脆弱区2的弱化并直至供体基底1的第一部分3和第二部分4分开期间，对供体基底1的前侧面11的加强效果不足，则表面层10有不面向腔23转移的风险。位于腔23中的(至少一个)临时柱状物30确保了对前侧面11的这种加强效果，并因此允许将表面层10完全转移到整个载体基底20(尤其是在腔23上方)。
有利地，对于约1微米至1.5微米厚度的表面层10，柱状物30自身之间的间距以及腔23的周壁23b与每个柱状物30之间的间距被选择为介于10微米至50微米之间，并且优选为约20微米。
根据本发明的转移方法最后包括移除(至少一个)临时柱状物30的步骤。
移除柱状物30可以包括：对表面层10进行局部蚀刻，以在所述表面层10中形成至少一个通孔13a、13b、13c。
这种局部蚀刻可以通过光刻和干法化学蚀刻或湿法化学蚀刻来进行。特别地，沉积在表面层10的自由面12’上的掩模允许对区域进行蚀刻，以形成要限定的孔以及自由表面12’的要被保护的其余部分。将注意，在腔23和柱状物30在载体基底20上的形成期间，在载体基底20的周边和/或在载体基底20的第一侧面21和/或载体基底20的第二侧面22上针对切割道提供的区域中限定的对准标记允许在移除一个或更多个柱状物的步骤期间实现相对于掩埋腔23和柱状物30的精确定位。这些标记也将可能用于需要相对于包括掩埋腔的结构100中的腔23对准的后续步骤。
图4a、图4b和图4c示出了从表面层10的上方看到的放大图，下面的腔23的轮廓和柱状物30的上表面31已经用虚线绘制。孔13a、13b、13c尤其可以用这些图中所示的任何一种配置来生成。
如图4a所示，孔13a可以被生成为与每个柱状物30垂直，并且具有比柱状物30的上表面31的面积小的横截面积。然后，经由孔13a执行适用于对柱状物30的材料进行蚀刻的干法化学蚀刻或湿法化学蚀刻，以便移除柱状物30并在腔23的整个范围上释放表面层10。
另选地，孔13b可以被生成为与每个柱状物30垂直，并且具有比柱状物30的上表面31的面积大的横截面积(图4b)。经由孔13a执行干法化学蚀刻或湿法化学蚀刻，以便移除柱状物30并在腔23的整个范围上释放表面层10。
再次另选地，孔13c(或多个孔)可以在悬在腔23之上的表面层10的区域中生成(图4c)。经由孔13a执行湿法化学蚀刻，以便移除柱状物30并在腔23的整个范围上释放表面层10。
将注意，对于图4a、图4b和图4c中呈现的各个配置，可以例如通过在真空或受控气氛下沉积多晶硅来堵塞孔13a、13b、13c。
根据一种变型(未示出)，移除柱状物13可以包括对表面层10进行局部蚀刻，以便在所述表面层10中的不与腔23垂直定位的区域中形成至少一个通孔13。在这种情况下，孔13通向在该方法的接合步骤之前在载体基底20中生成的横向通道；该横向通道与一个或更多个周围的腔23连通。然后，可以经由孔13和横向通道执行干法化学蚀刻或湿法化学蚀刻，以便移除(至少一个)柱状物30并在腔23的整个范围上释放表面层10。
将注意，该变型通过避免孔13从其中穿过而允许膜(表面层10的与腔23垂直定位的部分)保持完整。
根据另一变型(未示出)，移除柱状物30可以包括：通过对载体基底20的第二侧面22进行局部蚀刻直到腔23，以形成至少一个孔13。有利地，第二侧面22的这种蚀刻是当载体基底20被减薄到例如400微米、200微米、100微米、50微米或更小时，在MEMS器件的制造结束时进行的。这允许生产小尺寸的孔13，同时保持在使用已知化学蚀刻技术可达到的孔的蚀刻厚度/尺寸的比率内。
在移除一个或更多个临时柱状物30的步骤结束时，包括掩埋腔的结构100(由于腔23的几何形状而适合于制造MEMS器件)、表面层10(柔性膜)的厚度和腔/膜的平面分布符合MEMS器件的规格。根据本发明的转移方法允许在形成表面层10的减薄步骤期间，凭借使用存在于腔23中的临时柱状物30，将高质量的表面层10(特别是具有小厚度(小于几微米)的层10)转移到任何几何形状的腔(特别是具有大尺寸(大于几十微米)的腔)。
实施方式的示例
在此示例中，尝试形成包括掩埋腔23的结构100，所述掩埋腔23包括由厚度为1.5微米的硅制成的表面层以及边长为250微米、深度为0.5微米并且间隔为100微米的腔。
供体基底1是由硅制成的基底(图5a)。在注入轻物质之前，例如通过热氧化在供体基底1的前侧面11上形成例如约50nm厚的氧化物层5。注入能量被设定为210keV，氢物质的剂量约为7E16/cm2。因此，形成处于基底1的第一部分3与第二部分4之间的掩埋脆弱区2。
在接合到载体基底20的步骤之前，氧化物层5可能会被保留或移除。
载体基底20是由硅制成的基底。在所述基底20的第一侧面21和第二侧面22上形成具有0.5微米的厚度的热氧化层24。存在于第二侧面22上的热氧化层将可能视情况而被部分或全部保留或删除。另选地，氧化层将可能仅沉积(使用已知的沉积技术)在载体基底20的第一侧面21上。
然后，通过光刻，在载体基底20的第一侧面21上限定掩模25，所述掩模25包括将能够蚀刻热氧化层24的未掩模区域和将保护所述层24的掩模区域(图5b)。将注意，对准标记也被限定在载体基底20的周边和/或在切割道的区域中，以用于当需要腔23被掩埋在表面层10之下时能够确定腔23的坐标的后续光刻步骤。
未掩模区域的限定一方面取决于结构100的腔23的尺寸和预期平面分布，并且另一方面取决于临时柱状物30的布置。
典型地，在此情况下，每个腔23被测量为每边250微米，并且临时柱状物30被放置在与腔23的周壁23b距离25微米处并且彼此间隔开25微米。每个柱状物30的上表面31是边长为7微米的方形；另选地，上表面31将可能是直径为7微米的圆形或十字的最大尺寸被设定为7微米的十字形。
在未掩模的区域中，直接贯穿热氧化层24的厚度(即0.5微米)对热氧化层24执行干法化学蚀刻或湿法化学蚀刻(图5c)。然后，移除掩模25。
因此，获得包括多个腔的载体基底20，所述多个腔在载体基底20的第一侧面21上开口并且在腔中放置临时柱状物30，临时柱状物30的上表面31与所述基底20的第一侧面21共面(图5d和图5e)。
在清洗和活化工序之后，供体基底1的前侧面11和载体基底20的第一侧面21接触并直接键合(图5f)。将注意，直接键合将可能在环境气氛下或受控气氛(气体的压力和性质)或真空下进行。可以在约350℃的温度下对键合结构施加用于固结键合界面的退火。
经由掩埋脆弱区2的分开是在分离热处理期间在约500℃的温度下进行的。
然后，获得转移到载体基底20的表面层10(图5g)。
优选地，执行精加工处理操作，例如热氧化方法和化学机械抛光，以便保证转移的表面层10具有良好的表面和结构质量并获得1.5微米的厚度。
对于移除临时柱状物30的步骤，使用设置在载体基底20上的对准标记，通过光刻来限定例如由氮化硅制成的掩模14，以便限定在表面层中将形成通孔13a的未掩模区域，表面层10的其余自由面12被掩模并因此被保护。对由硅制成的表面层10进行干法局部蚀刻或湿法局部蚀刻，以便形成孔13a，此处每个孔13a的横截面积被选择为小于每个柱状物30的上表面31的面积(图5h)。
在存在孔13a的情况下，执行化学蚀刻(例如基于氢氟酸(HF)蒸气的干法化学蚀刻)，以移除制成柱状物30的热氧化物，并且因此在腔23的整个范围上释放表面层10。
可以在柱状物30的化学蚀刻之前或在移除柱状物30的步骤结束时移除掩模14。
然后，如果需要，可以堵塞孔13a。
获得了结构100、，所述结构100包括掩埋腔23(图5i)并且因为腔23的几何形状、表面层10(柔性膜)的厚度和腔/膜的平面分布满足上述规格而适合于制造MEMS器件。根据本发明的转移方法允许在形成表面层10的减薄步骤期间，凭借使用放置在腔23中的临时柱状物30，将高质量的表面层10(特别是具有小厚度(在此示例中约为1微米)的层10)转移到任何几何形状的腔(特别是具有大尺寸(在本示例中为250微米×250微米)的腔)。
当然，本发明不限于所描述的实施方式和示例，并且在不脱离由权利要求限定的本发明的范围的情况下，可以在其中引入变型实施方式。

Claims (18)

1.一种用于将表面层(10)转移到包含腔(23)的载体基底(20)的转移方法，所述转移方法包括：
-提供供体基底(1)，
-提供所述载体基底(20)，所述载体基底(20)具有第一侧面(21)并且包含腔(23)，每个腔(23)在所述第一侧面(21)上开口并且具有底部(23a)和周壁(23b)，
-在所述腔(23)中的至少一者中生成至少一个临时柱状物(30)，所述柱状物(30)具有与所述载体基底(20)的所述第一侧面(21)共面的上表面(31)，
-经由所述载体基底(20)的所述第一侧面(21)接合所述供体基底(1)和所述载体基底(20)，
-减薄所述供体基底(1)，以形成所述表面层(10)，以及
-移除所述至少一个临时柱状物(30)。
2.根据权利要求1所述的转移方法，其中：
-提供所述供体基底(1)包括：在所述供体基底(1)中注入轻物质，以形成位于所述供体基底(1)的第一部分(3)与所述供体基底(1)的第二部分(4)之间的掩埋脆弱区(2)，所述第一部分旨在形成所述表面层(10)，所述第二部分旨在形成所述供体基底(1)的其余部分(4)，
-减薄所述供体基底(1)包括：经由所述掩埋脆弱区(2)将所述表面层(10)与所述供体基底的所述其余部分(4)分开。
3.根据权利要求2所述的转移方法，其中，所述供体基底(1)的所述第一部分(3)具有包括在0.2微米至2微米之间的厚度。
4.根据权利要求1所述的转移方法，其中，所述供体基底(1)的所述减薄包括对所述供体基底(1)的背侧面(12)进行的至少一种机械研磨操作和/或至少一种化学机械抛光操作和/或至少一种化学蚀刻操作。
5.根据前述权利要求中任一项所述的转移方法，其中，所述柱状物(30)是与所述腔(23)的周壁(23b)分开的。
6.根据权利要求5所述的转移方法，其中，所述柱状物(30)的所述上表面(31)具有圆形、方形、矩形或十字形的轮廓。
7.根据权利要求1至4中任一项所述的转移方法，其中，所述至少一个柱状物(30)接合所述腔(23)的至少一个周壁(23b)。
8.根据权利要求7所述的转移方法，其中，所述至少一个柱状物(30)的所述上表面(31)形成接合所述腔(23)的所述周壁(23b)的网格。
9.根据权利要求7所述的转移方法，其中，多个柱状物(30)形成平行壁的阵列，所述平行壁在所述平行壁的端部处接合所述腔(23)的所述周壁(23b)。
10.根据前述权利要求中任一项所述的转移方法，其中，所述接合包括直接键合一方面的所述供体基底(1)与另一方面的所述载体基底(20)的所述第一侧面(21)和所述至少一个柱状物(30)的所述上表面(31)。
11.根据前述权利要求中任一项所述的转移方法，其中，移除所述柱状物(30)包括：对所述表面层(10)进行局部蚀刻，以在所述表面层(10)中形成通孔(13、13a、13b、13c)；以及经由所述孔对所述柱状物(30)进行化学蚀刻。
12.根据权利要求11所述的转移方法，其中，所述孔(13、13a、13b)被形成为与所述柱状物(30)垂直。
13.根据权利要求11至12中任一项所述的转移方法，其中，所述孔(13a)具有比所述柱状物(30)的所述上表面(31)的面积小的横截面积。
14.根据权利要求11至12中任一项所述的转移方法，其中，所述孔(13b)具有比所述柱状物(30)的所述上表面(31)的面积大的横截面积。
15.根据权利要求11所述的转移方法，其中，所述孔(13)被形成在所述表面层(10)中、在悬于所述至少一个腔之上的区域之外。
16.根据权利要求1至10中任一项所述的转移方法，其中，移除所述柱状物(30)包括：对所述载体基底(20)的第二侧面(22)进行局部蚀刻直至所述腔(23)，以便形成与所述腔连通的孔；以及经由所述孔对所述柱状物(30)进行化学蚀刻。
17.根据前述权利要求中任一项所述的转移方法，其中，所述柱状物(30)包括选自氧化硅、氮化硅、单晶硅、多晶硅、非晶硅和多孔硅中的至少一种材料。
18.根据前述权利要求中任一项所述的转移方法，其中，所述供体基底(1)包括至少一种半导体或压电材料。
CN201980084414.8A 2018-12-20 2019-12-12 将表面层转移到腔的方法 Pending CN113228319A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1873597 2018-12-20
FR1873597A FR3091032B1 (fr) 2018-12-20 2018-12-20 Procédé de transfert d’une couche superficielle sur des cavités
PCT/FR2019/053038 WO2020128244A1 (fr) 2018-12-20 2019-12-12 Procede de transfert d'une couche superficielle sur des cavites

Publications (1)

Publication Number Publication Date
CN113228319A true CN113228319A (zh) 2021-08-06

Family

ID=66867262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980084414.8A Pending CN113228319A (zh) 2018-12-20 2019-12-12 将表面层转移到腔的方法

Country Status (10)

Country Link
US (1) US20220073343A1 (zh)
EP (1) EP3900064B1 (zh)
JP (1) JP7368056B2 (zh)
KR (1) KR20210104818A (zh)
CN (1) CN113228319A (zh)
FI (1) FI3900064T3 (zh)
FR (1) FR3091032B1 (zh)
SG (1) SG11202106549VA (zh)
TW (1) TWI787565B (zh)
WO (1) WO2020128244A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3111628B1 (fr) 2020-06-18 2022-06-17 Commissariat Energie Atomique Procédé de fabrication d’un dispositif microélectronique comprenant une membrane suspendue au-dessus d’une cavité
FR3115399B1 (fr) * 2020-10-16 2022-12-23 Soitec Silicon On Insulator Structure composite pour applications mems, comprenant une couche deformable et une couche piezoelectrique, et procede de fabrication associe

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4214567B2 (ja) * 1997-08-05 2009-01-28 株式会社デンソー 圧力センサ用半導体基板の製造方法
JP3782095B2 (ja) 2002-06-24 2006-06-07 松下電器産業株式会社 赤外線センサの製造方法
WO2004057663A1 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Stress-free composite substrate and method of manufacturing such a composite substrate
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2917235B1 (fr) * 2007-06-06 2010-09-03 Soitec Silicon On Insulator Procede de realisation de composants hybrides.
US8532252B2 (en) * 2010-01-27 2013-09-10 Canon Kabushiki Kaisha X-ray shield grating, manufacturing method therefor, and X-ray imaging apparatus
KR101623632B1 (ko) 2011-08-25 2016-05-23 가부시키가이샤 니콘 공간광 변조 소자의 제조 방법, 공간광 변조 소자, 공간광 변조기 및 노광 장치
CN105451911B (zh) * 2013-06-13 2018-10-12 微德米克斯公司 金属微针
FR3028508B1 (fr) * 2014-11-13 2016-12-30 Commissariat Energie Atomique Structure d'encapsulation comportant une cavite couplee a canal d'injection de gaz forme par un materiau permeable
FR3052298B1 (fr) * 2016-06-02 2018-07-13 Soitec Structure hybride pour dispositif a ondes acoustiques de surface
WO2018014438A1 (zh) * 2016-07-18 2018-01-25 上海集成电路研发中心有限公司 红外探测器像元结构及其制备方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
FR3076292B1 (fr) * 2017-12-28 2020-01-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile sur un substrat support
CN112039461B (zh) * 2019-07-19 2024-04-16 中芯集成电路（宁波）有限公司 体声波谐振器的制造方法

Also Published As

Publication number Publication date
EP3900064B1 (fr) 2023-05-03
EP3900064A1 (fr) 2021-10-27
TWI787565B (zh) 2022-12-21
WO2020128244A1 (fr) 2020-06-25
FI3900064T3 (en) 2023-06-29
JP2022511899A (ja) 2022-02-01
US20220073343A1 (en) 2022-03-10
FR3091032A1 (fr) 2020-06-26
KR20210104818A (ko) 2021-08-25
TW202040845A (zh) 2020-11-01
JP7368056B2 (ja) 2023-10-24
SG11202106549VA (en) 2021-07-29
FR3091032B1 (fr) 2020-12-11

Similar Documents

Publication Publication Date Title
US9458009B2 (en) Semiconductor devices and methods of forming thereof
US6946314B2 (en) Method for microfabricating structures using silicon-on-insulator material
US7153716B2 (en) Method of manufacturing a micro-electrical-mechanical system
US20150338643A1 (en) Production of micro-mechanical devices
JP2006528422A (ja) 積重ね構造およびそれの作成方法
US20080185669A1 (en) Silicon Microphone
EP1433199B1 (en) Method for forming a cavity structure in an soi substrate and cavity structure formed in an soi substrate
JP2022545678A (ja) 膜を使用してキャビティを封止する方法
CN113228319A (zh) 将表面层转移到腔的方法
US11939214B2 (en) Method for manufacturing a device comprising a membrane extending over a cavity
EP2109582A1 (en) Process for forming and controlling rough interfaces
US11222824B2 (en) Method for transferring a layer by using a detachable structure
US11511990B2 (en) Method for manufacturing a microelectronic device comprising a membrane suspended above a cavity
US20230120346A1 (en) Method for producing a stacked structure
EP1576650A2 (en) Method for microfabricating structures using silicon-on-insulator material
KR20230086718A (ko) 변형 가능한 층과 압전층을 포함하는 mems 애플리케이션용 복합 구조체 및 관련 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination