JP2006528422A - 積重ね構造およびそれの作成方法 - Google Patents

積重ね構造およびそれの作成方法 Download PDF

Info

Publication number
JP2006528422A
JP2006528422A JP2006520855A JP2006520855A JP2006528422A JP 2006528422 A JP2006528422 A JP 2006528422A JP 2006520855 A JP2006520855 A JP 2006520855A JP 2006520855 A JP2006520855 A JP 2006520855A JP 2006528422 A JP2006528422 A JP 2006528422A
Authority
JP
Japan
Prior art keywords
stacked structure
layer
silicon
surface layer
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006520855A
Other languages
English (en)
Other versions
JP2006528422A5 (ja
Inventor
モリソー，ユベール
アスパール，ベルナール
マルガイユ，ジヤツク
Original Assignee
コミサリヤ・ア・レネルジ・アトミク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク filed Critical コミサリヤ・ア・レネルジ・アトミク
Publication of JP2006528422A publication Critical patent/JP2006528422A/ja
Publication of JP2006528422A5 publication Critical patent/JP2006528422A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/112—Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts

Abstract

本発明は積重ね構造を生成する方法に関する。この発明の方法は、ａ）例えばシリコンで作られた第１の板１および同じく例えばシリコンで作られた第２の板５を、前記第１の板１および第２の板５のうちの少なくとも一方が他方の板に結合しない表面２、７を少なくとも部分的に有するように、使用するステップと、ｂ）例えばシリコン酸化物で作られた表面層３、８を、第１の板の表面２および／または第２の板５の表面７の少なくとも一部に設けるステップ、およびｃ）２つの板１、５を互いに結合させるステップを含有する。前述の結合不適合は、例えば、表面または表面に付けられた被膜の物理化学的性質、または予め決められた閾値よりも大きな粗さの値ｒ’２、ｒ’７に起因し得る。また、本発明は、本発明方法を使用して作成された積重ね構造に関連する。

Description

本発明の一般的な分野は、例えば、マイクロエレクトロニクスで使用される微細機械加工技術または化学処理技術（層の堆積およびエッチング、フォトリソグラフィなど）による微細構造のウェーハレベル製作の分野である。
本発明は、より詳細には、様々なセンサおよびアクチュエータのような微細電気機械システム（ＭＥＭＳ）型の特定の微細構造に関し、この微細構造は、可動部分（例えば、膜または振動質量）を自由にすることによって得られる。
そのような微細構造を得るために、出発材料は例えばシリコン−オン−インシュレータ（ＳＯＩ）型のもであってもよく、これは、通常、シリコンの表面層および下にあるシリコン酸化物ＳｉＯ２の埋込み層を備えている。
ＳＯＩ材料を製作するいくつかの方法がある。例えば、“Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ”，Ｑ．Ｙ．Ｔｏｎｇ ａｎｄ Ｕ．Ｇｏｅｓｅｌｅ，Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，ＥＣＳ Ｓｅｒｉｅｓ，Ｊｏｈｎ Ｗｉｌｅｙ，Ｎｅｗ Ｊｅｒｓｅｙ １９９９を参照されたい。しかし、大抵のＳＯＩ材料は、今日では分子結合技術で製作されている。例えば、２つのシリコン板が分子結合技術によって互いに結合され、２つの板のうちの少なくとも１つはシリコン酸化物の表面層を有している。シリコン酸化物層は、通常、熱酸化で生成される。次いで、２つの板の１つが薄くされる。このようにして、ＳＯＩ型構造が得られる。
薄い層を得るためのいくつかの技術を使用することができる（本発明の背景では、層の厚さが数十ミクロンより小さい場合に、層は「薄い」と見なされる）。例えば、第１の技術は、薄くすることである（平削りおよび／または平滑化によって機械的に薄くすること、および／または化学的に薄くすること、および／または機械−化学的に薄くすること）。第２の技術は、例えば前記の分子結合の前に１つまたは複数のガス種を打ち込むことによって２つの板のうちの１つに特定の深さでつくられた脆弱領域の破壊が使用される。特許出願ＦＲ−２ ６８１ ４７２には、上記の種類の方法が開示されており、この方法は、現在、「スマートカット（登録商標）」法として知られている（例えば、“Ｔｈｅ Ｇｅｎｅｒｉｃ Ｎａｔｕｒｅ ｏｆ ｔｈｅ Ｓｍａｒｔ−Ｃｕｔ（登録商標）Ｐｒｏｃｅｓｓ ｆｏｒ Ｔｈｉｎ−ｆｉｌｍ Ｔｒａｎｓｆｅｒ”，Ｂ．Ａｓｐａｒ ｅｔ ａｌ．，Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｖｏｌ．３０，Ｎ°７，２００１を参照されたい）。これらの方法は、通常厚さ２μｍ未満のシリコンの薄い表面層を得るのに非常に適している。
例えば、上部のシリコン膜を加工し、かつ下にある酸化物の全体または部分を化学エッチングしてその構造を自由にすることによって、このＳＯＩ材料から可動または変形可能な機械的構造を作成することができる。例えば、シリコンの薄い表面層をプラズマエッチングし、およびフッ化水素酸（ＨＦ）を使用してシリコン酸化物層を化学エッチングすることによって、機械的構造がつくられる。
本発明の状況において、積重ね構造の層形成部分は、後で、例えば可動部または変形部を有する部品を製作するために積重ね構造を使用している間に、除去することができるとき、「犠牲」層と呼ばれる。したがって、犠牲層を構成する材料は、「非犠牲」層すなわち犠牲層を除去した後で残っているように意図された層を構成する材料と、化学的または結晶学的見地から異なっている。例えば、積重ね構造がＳＯＩ材料で作られる場合、シリコン酸化物層は犠牲層として作用し、シリコン層は非犠牲層として作用する。
このプロセスは、使用するのが比較的簡単であり、様々な微細構造を生成する。
例えば、高品質の圧力センサは、このようにして作成することができる。
特許ＦＲ２ ５５８ ２６３に開示された加速度計は、この種の微細構造の他の例として引用することができ、薄い層から切り出された第１の部分およびその薄い層の残りから成る第２の部分を薄い層の中に備え、第１の部分は可撓性ビームによって第２の部分に接続されて、第１の部分すなわち「敏感」部分が薄い層の面内で特定の振幅で動くことができるようになっている。このデバイスは、それが取り付けられたシステムの加速度を、前記の動きで生じた電気キャパシタンスの変化によって測定するように使用される。
そのような微細構造の他の詳細な例は、“ＳＯＩ‘ＳＩＭＯＸ’；ｆｒｏｍ ｂｕｌｋ ｔｏ ｓｕｒｆａｃｅ ｍｉｃｒｏｍａｃｈｉｎｇ，ａ ｎｅｗ ａｇｅ ｆｏｒ ｓｉｌｉｃｏｎ ｓｅｎｓｏｒｓ ａｎｄ ａｃｔｕａｔｏｒｓ”，Ｂ．Ｄｉｅｍ ｅｔ ａｌ．，Ｓｅｎｓｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓ，Ｖｏｌ．Ａ４６−４７，ｐａｇｅｓ ８ ｔｏ １６（１９９５）に見出すことができる。
しかし、このような微細構造の製作は、次の問題に遭遇している。この構造の生成中に、特に、フッ化水素酸で化学エッチングした後で洗浄液を乾燥しているときの、表面と液体の間の毛管力は、非常に強く、自由にされた構造の部分的または全体的な付着をもたらす。付着の他の原因は、前記の乾燥で生じることがある固体堆積物である。例えば、上述の加速度計の場合には、この固体堆積物のために、デバイスを含む空洞の底を構成する基板にビームが付着するようになり、このことは、ビームがシステムの加速に応答して意図されたように動くのを明らかに妨げる。
上で言及したＳＯＩ構造製作技術は、シリコン表面層と埋込み酸化物の間および埋込み酸化物と特に「粗く」ない基板の間に境界面をもたらす。この「付着問題」は、今日ではＳＯＩ構造が非常に滑らかな界面の状態で作成されることでさらに悪化している。酸化物膜が薄いほど、および自由にすべき構造が大きいほど、問題はいっそう大きくなる。
これらの望ましくない付着の問題を回避するために、重要な予防措置を取ることが必要であり、この予防措置が、自由化プロセスを複雑で高価でかつ制御し難くしている。さらに、信頼性のために、ＭＥＭＳ部品が使われるようになった後の、ＭＥＭＳ部品中の向かい合う面のそのような望ましくない付着は、防止されなければならない。
そのような付着を防止する第１の従来技術手段は、自由にされた層と基板の結合エネルギーを減少させることにある。しかし、この技術では、後のＭＥＭＳ製作ステップにおいて通常必要とされる高温に不適合な表面を化学的に作製する方法が使用される。これ以上の詳細に関しては、“Ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ Ｓｔｉｃｔｉｏｎ ｉｎ ＭＥＭＳ”，Ｃ．Ｈ．Ｍａｓｔｒａｎｇｅｌｏ，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｍａｔｅｒｉａｌｓ Ｒｅｓｅａｒｃｈ Ｓｏｃｉｅｔｙ Ｓｅｍｉｎａｒ，Ｖｏｌ．６０５，２０００を参照されたい。
この付着を防止する第２の従来技術方法は、これらの２つの表面が互いの方に向かって動くとき実効接触面積を小さくすることである。
この種の方法は、特許ＦＲ９ ５０８ ８８２に開示されている。この方法は、中間犠牲層をエッチングして、自由にされた層と基板の向かい合う面の各々に接合部をつくることによって、自由にされた層と基板をある距離をおいて保持することにある。
他のそのような方法が、“Ｓｕｒｆａｃｅ Ｒｏｕｇｈｎｅｓｓ Ｍｏｄｉｆｉｃａｔｉｏｎ ｏｆ Ｉｎｔｅｒｆａｃｉａｌ Ｃｏｎｔａｃｔｓ ｉｎ Ｐｏｌｙｓｉｌｉｃｏｎ Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ”，Ｒ．Ｌ．Ａｌｌｅｙ ｅｔ ａｌ．，Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ７ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｔｅｃｔｏｒｓ ａｎｄ Ａｃｔｕａｔｏｒｓに記載されている。この論文は、向かい合う自由面の間の望ましくない付着を防止するように構成された「粗さ」をその向かい合う自由面が有している部品をもたらすステップを含む、部分可動部品を生成する方法を提案している（「粗さ」の統計的定義に関してはその論文を参照されたい。例えば、例えば１μｍ×１μｍの面積を走査する原子力顕微鏡を使用して、粗さを測定することができる）。この方法は、構造を化学的に自由にするステップ中に、関係する表面を粗くして、実効接触面積がその表面の凹凸の頂点に限定されるようにする。Ｒ．Ｌ．Ａｌｌｅｙ ｅｔ ａｌ．の論文は、基本的に、粗さが増すときどのように付着力が減少するかを評価することに関している。
上の論文で述べられた方法は、ある特定の型の部品を作成するためには使用できないという欠点を有している。特に、この方法は、積重ね構造の基板に表面膜を堆積することを規定している。この堆積は例えば関係する材料に依存して必ずしも可能でないことを、当業者は知っている。例えば、この方法は、犠牲層の材料が非晶質である場合、自由にされるべき単結晶表面膜を作成することができない。また、シリコン膜を堆積する温度および重合体が通常耐えることができる温度の不適合性のために、例えばシリコンの単結晶膜を重合体材料の犠牲層の上に作成することもできない。
したがって、本発明は、可動または変形可能な機械構造の付着無しに、後でＭＥＭＳ型部品を作成することを可能にする、大きいことが必要で、例えば、２００ｍｍの直径を有するウェーハの表面全体にわたって適用可能である、積重ね構造を製作する方法に関する。特に、（少なくとも部分的に）自由にされなければならない表面層が、単結晶であるか、または必要な積重ね構造の上に簡単に堆積できない場合に、この方法は、前記部品の特性に無関係に、特に部品の大きさまたは使用される材料に無関係に、適用可能であるにちがいない。
したがって、本発明の第１の態様は、積重ね構造を製作する方法を提案し、この方法は、次のステップを備える点で注目に値する。すなわち、
ａ）第１の板および第２の板は、前記第１および第２の板のうちの少なくとも１つが、構造化された表面を少なくとも部分的に有しているように、選ばれるステップ、
ｂ）犠牲層が、第１の板の表面および／または第２の板の表面の少なくとも部分に生成されるステップ、
ｃ）２つの板が互いに結合されるステップ。
このように本発明の方法を使用することで、２つの基板の間に犠牲層を備える積重ね構造が生成され、ここで、２つの基板のうちの少なくとも１つは、前記犠牲層と接触した基板の表面の少なくとも部分が「構造化」されているようなものである。本発明の状況において、表面は、予め決められた他の基板に本質的に付着することができないとき「構造化された」と見なされる。例えば、表面は、その表面の物理化学的性質のために、またはその表面に付けられた被膜のために、構造化され得る。表面は、予め決められた閾値を超えた、例えばほぼ０．２ｎｍＲＭＳに等しい粗さのために、同様に構造化され得る。
このようにして得られた積重ね構造から始まって、２つの板の間の中間犠牲層の部分を除去して、例えば、その２つの表面のうちの少なくとも１つは、適切に構造化されている、２つの向かい合う表面を得ることができる。これにより、互いの方に向かった２つの基板の移動の後に、２つの表面が互いに付着することを妨げる。
本発明によれば、構造化された表面は、積重ね構造の製作前または製作中に、したがってＭＥＭＳ型部品の製作と無関係に、作成されることを留意されたい。
本発明のおかげで、引き続きＭＥＭＳ部品の生成において有用な材料のどのような組も、有利なことに、積重ね構造を構成するように選ぶことができる。例えば、重合体の犠牲層の上にシリコンの薄い層、またはシリコン酸化物の犠牲層の上に単結晶シリコンの薄い層を備える積重ねが生成され得る。また、本発明の方法は、得られる積重ね構造の横寸法を妨害し、制限しないことに留意されたい。
本発明の特定の特徴によれば、１つの犠牲層の自由表面が、または、適切な場合、両方の犠牲層の自由表面が、および／または、適切な場合、前記板のうちの１つの自由表面が、前記ステップｃ）の前に平滑化される。
これらの特徴によって、例えば可動または変形可能部分を備える部品を製作するために前記積重ね構造を使用するとき、例えば分子結合でもよく、または犠牲結合剤すなわち後で除去することができる結合剤による結合であってもよい、引き続く結合（ステップｃ））が容易になる。さらに、例えば機械的手段によって、および／または、プラズマおよび／または熱処理によって、ステップｃ）の結合を「補助」することができ、これらの工程は、特殊な雰囲気または通常雰囲気中で、結合中または結合後に行なわれる。
これらの特徴のおかげで、様々な境界面を特に強化し、および／または将来のＭＥＭＳ部品生成ステップと適合させることができる。また、互いに自然に結合しないかもしれない２つの粗面を、このようにして結合させることができる。
本発明のさらに他の特定の特徴に従って、前記２つの板のうちの少なくとも１つは、ステップｃ）の後で薄くされる。
これらの特徴のおかげで、接触している犠牲層を除去した後に可動になるＭＥＭＳ型部品の部分が、例えば、このようにして得られた薄膜として作成され得る。
２つの板および犠牲層は、もちろん、単独でもよく、または複合でもよい。すなわち様々な材料の層の積重ねでそれ自体を形成してもよい。このようにして得られた積重ね構造は、有利なことに、ＳＯＩ型であってもよい。
例えば、第１の板および同様に第２の板は、シリコン、シリコン以外の半導体、例えばＳｉＣ、ＧａＮもしくはＩｎＰ、または非半導体材料、例えばＬｉＮｂＯ３、ＬｉＴａＯ３、ガラス、溶融石英もしくは超伝導材料で作ることができる。第１の板および同様に第２の板は、同様に、上記の材料の任意の組合せ、特に単結晶Ｓｉ／多結晶Ｓｉ積重ね、ＳｉＣ／Ｓｉ積重ね、ＩｎＰ／Ｓｉ積重ね、単結晶ＳｉＣ／多結晶ＳｉＣ積重ね、またはＳｉＣ／ＳｉＯ２／多結晶ＳｉＣ積重ねであってよい。第１の板の上に生成された犠牲層を構成する材料および／または第２の板の上に生成された犠牲層を構成する材料は、例えばシリコン酸化物、または重合体材料であってよい。
特定の特徴によれば、前記板のうちの少なくとも１つは初めに表面層を有している。特に、この表面層は、その表面層の物理化学的性質のために、それが載っている板の表面を構造化する効果を有し得る。
本発明の第２の態様は、様々な積重ね構造を提供する。
第１に、本発明は、上に簡潔に述べられた方法のどれかで製作された積重ね構造を提供する。
第２に、本発明は、その積重ね構造が第１の基板と第２の基板の間に犠牲層を備え、および前記第１および第２の基板のうちの少なくとも１つが、構造化された表面を少なくとも部分的に有している点で、注目に値する積重ね構造を提供する。
もちろん、２つの基板および犠牲層は、単独であってよく、または複合でもよく、すなわちそれ自体様々な材料の層の積重ねで形成されてもよい。このようにして得られた積重ね構造は、特に、ＳＯＩ型であってよい。
例えば、第１の基板および同様に第２の基板は、シリコン、シリコン以外の半導体、例えばＳｉＣ、ＧａＮもしくはＩｎＰ、または非半導体材料、例えばＬｉＮｂＯ３、ＬｉＴａＯ３、ガラス、溶融石英もしくは超伝導材料で作ることができる。第１の基板および同様に第２の基板は、同様に、上記の材料の任意の組合せ、特に単結晶Ｓｉ／多結晶Ｓｉ積重ね、ＳｉＣ／Ｓｉ積重ね、ＩｎＰ／Ｓｉ積重ね、単結晶ＳｉＣ／多結晶ＳｉＣ積重ね、またはＳｉＣ／ＳｉＯ２／多結晶ＳｉＣ積重ねであってよい。犠牲層を構成する材料は、例えばシリコン酸化物、または重合体材料であってもよい。
本発明の他の特定の特徴によれば、２つの基板のうちの少なくとも１つは、薄い層である。
上記の材料によって提供される利点は、基本的に、対応する製作方法によって提供されるものと同じである。
本発明の他の態様および有利点は、制限しない例として与えられる特定の実施形態についての次の詳細な説明を読むと明らかになるであろう。この説明は、添付の図面を参照する。
図１は本発明の実施形態前のシリコン板を示す。
図２は本発明の製作方法の一実施形態の第１のステップを適用した後の同じシリコン板を示す。
図３は本発明の製作方法の第２のステップを示す。
図４は本発明の製作方法の第３のステップを示す。
図５は本発明の製作方法の第４のステップを示す。
図６は本発明の製作方法の第５のステップを示す。
このプロセスは、標準的なシリコン板１から始まり、このシリコン板１の表面２は、通常０．１ｎｍ程度である粗さｒ２を有している（図１）。
次いで、例えば好ましくは０．２ｎｍから数マイクロメートルの範囲にある粗さｒ’２を表面２につくることによって、板１の表面２は「構造化」される。選ばれる粗さは、特に、例えば中間犠牲層の厚さ、可動部分を有する将来部品の幾何学的パラメータ、および表面膜の応力に依存する。当業者は、部品内の望ましくない付着を防止するために使用されるべき粗さをどのようにして決定するかを知っている。
シリコン表面のこの粗さを生成するために、例えば、ＲＣＡ ＳＣ１型混合液（８０℃のＨ２Ｏ：ＮＨ４ＯＨ：Ｈ２Ｏ２６：１：１）、および／または他のウェット化学エッチングプロセス（例えば、ＴＭＡＨまたはＫＯＨの溶液を使用）、および／またはドライエッチングプロセス（反応性または非反応性イオンスパッタリングのような）を使用して、１つまたは複数のエッチングステップを行なうことができる。この粗さを作る技術について、特に次のものを引用することができる。
・例えば“Ｐｌａｓｍａ Ｓｕｒｆａｃｅ Ｔｅｘｔｕｒｉｚａｔｉｏｎ ｆｏｒ Ｍｕｌｔｉｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｓｏｌａｒ Ｃｅｌｌｓ”，Ｍ．Ｓｃｈｎｅｌｌ，ＩＥＥＥ、ＸＸＶＩＩＩｔｈ Ｐｈｏｔｏｖｏｌｔａｉｃ Ｃｏｎｆｅｒｅｎｃｅの論文に述べられているように、「黒い」シリコンを生成する技術、
・「機械的な」技術、例えば砂吹付けまたは研磨、
・スマートカット（登録商標）プロセス（イオン種の打込みおよび破壊を含む）またはＣＡＮＯＮ Ｅｌｔｒａｎ（登録商標）プロセス（多孔質シリコンを得ることおよび多孔質領域の破壊を含む）で使用されるように、破壊の後に粗い基板を残す、結晶材料の「破壊」を含む技術、
・多孔質材料を生成するために当業者によく知られている化学エッチング技術、例えばシリコンに適用されるもの、および、
・堆積技術、特にＰＥＣＶＤ法による窒化珪素Ｓｉ３Ｎ４の堆積（ＰＥＣＶＤ堆積物はＬＰＣＶＤ堆積物よりも粗いことに留意されたい）。
第２のステップ中に、犠牲層３が板１の表面に作成される（図３）。
層３は、例えばシリコン酸化物であってもよい。この場合、シリコン酸化物は、ウェットまたはドライ雰囲気中での熱酸化または堆積（ＬＰＣＶＤ、ＰＥＣＶＤ、または任意の他の適切な堆積プロセス）で作成することができる。層３の表面４の粗さｒ４は、板１の初期の粗さと同じ程度の大きさであってもよく、またはより大きくてもよく（連続した膜を堆積して粗さを増加させることは当技術分野では知られており、粗さは堆積される膜の数およびその厚さと共に増加する）、または低温で滑らかな酸化物（図示しない）を堆積した結果として、より小さくてもよく、表面の層３の流動は、例えば適切な熱処理で生じさせることができる。
しかし、ある場合には、本発明の積重ね構造を生成するその後の結合ステップを容易にするために、層３の表面４の粗さを変えることが必要なことがある。このために、例えば第３のステップ（図４）中に表面平滑化工程を行なうことによって、すなわち例えば僅かな機械化学研磨および／または特殊な雰囲気での熱処理および／または滑らかな層（図示しない）の堆積によって、僅かにより小さな粗さｒ’４を生成することができる（図４）。
第４のステップ（図５）中に、例えば多結晶シリコンの第２の板５（これは、他の材料、例えば単結晶シリコンまたはＳｉＣの表面層９を有することができる）が、好ましくは分子結合によって、層３に結合される。犠牲型の結合剤、すなわち選択的に除去することができる結合剤、例えば光敏感重合体によって、結合を同様に行なうことができる。
表面粗さが、本発明の積重ね構造を形成するために組み立てられるべき部分の自然分子結合に不適合な場合には、最初に表面を接触した状態に置くことによって（表面にプラズマ処理を適用した後に適用してよい）、次いで特殊な雰囲気または通常の雰囲気中で機械的応力および／または熱処理を積重ね構造に適用することによって、「結合補助」を効果的に使用することができる。
結合中または結合後に適用される熱処理は、様々な境界面をさらに強化し、および／またはこれらの界面を将来のＭＥＭＳ部品生成ステップに適合させる。
最後に、随意の第５のステップ中に、２つの板のうちの少なくとも１つおよび／または５（図６の板５）は、例えばＳＯＩ型の積重ね構造１００を得るように薄くすることができる。薄くすることは、前置きで述べたもののような従来技術方法のどれによっても行なうことができる。
微細構造を作成する方法のステップを、例えば可動部分と接触した犠牲層の領域のエッチングを、直ぐ前に述べたステップの中間に、例えば結合ステップの前に置くことは、本発明の変形として完全に実施可能であることに留意されたい。この場合、可動部分は、後で結合ステップの前に薄くされる板に画定することもできる。すなわち、可動部分を備える板を結合させ薄くした後に、加圧応力（可動部分の下にある前記領域が表面に与える）のない状態で積重ね構造の結合境界面を強化するために熱処理を適用することができる。
上述の実施形態は、様々なやり方で修正し、または一般化することができる。特に、本方法は、前述の板のうちの少なくとも１つまたは処理された膜の１つの表面の、全体にまたはほんの一部だけに関連し得る。例えば、所定の構造は、リソグラフィプロセスを使用して局部的な領域に得ることができる。
上で言及したように、特定の表面は、必ずしもそれを粗くしないで「構造化」することができる。
例えば、他方の基板がシリコンである場合、構造化されるべき表面は窒化によって処理することができる。
この他の例は、構造化されるべき表面に「付着防止」材料、すなわち後の望ましくない付着を妨害するような物理化学的性質を有する材料の層を堆積することである（粗さの創成、表面処理または「付着防止」層の作成の技術は、もちろん、組み合わせることができる）。
このようにして、例えばＳｉ３Ｎ４の表面層６（図示しない）を、任意の粗さで第１の板１に最初に堆積することができる。したがって、上で説明したように、例えば堆積により粗い表面を一致させて、表面層６の表面２に粗さｒ’２をつくることができる。しかし、この粗さをつくる代わりに、またはこれに加えて、また、表面層６と向かい合うように意図された基板との望ましくない付着に適合しないように、表面層６の表面を処理することもできる。例えば従来技術方法を使用して、Ｓｉ３Ｎ４の表面層６の表面を疎水性にすることができる。ダイアモンド、Ａｌ２Ｏ３またはＺｒＯ２のような窒化珪素Ｓｉ３Ｎ４以外の材料をここで使用することができる。
次いで、犠牲層３が、表面層６上に堆積され、上で説明したように板５（この実施形態ではシリコンである）への、機械化学研磨または熱処理による平坦化ステップの後に適用可能である結合、例えば分子結合に適合させられる。必要であれば、上で説明したように、結合を「補助」することができる。可動構造部品の作成中に、層３の選択エッチングによって、表面層６の構造化された表面が自由にされる。この選択エッチング中に、例えばフッ化水素酸を使用して、犠牲層３に使用された材料、例えばシリコン酸化物ＳｉＯ２は、エッチングされるが、一方で、表面層６に使用されたもの、例えば窒化珪素Ｓｉ３Ｎ４は、エッチングされない。
第１の板１の表面２だけが構造化される実施形態を上で説明したが、第２の板５の表面７（図示しない）を同様に、または代わりに構造化することが本発明の状況の中で実施可能であることは、明らかである（後者の板５は、上で説明したように、適切である場合には、表面層９を備えている）。
さらに、上述の実施形態において、犠牲層３は、第１の板１にだけ作成されている。しかし、明らかなことであるが、本発明の状況では、代わりに、または追加して、犠牲層８（図示しない）を第２の板５に作成することができる。次いで、２つの板は上述のように結合される。これは犠牲層８の表面１０（図示しない）を平滑化した後が適切である。
明らかなことであるが、例えば局部的な堆積、またはエッチングによって、連続していない犠牲層を得ることができる。これによって、すでに開けられた領域を積重ね構造で画定することができる。
上述の方法は、局部的に犠牲にされる例えばシリコン酸化物の、シリコン以外の材料であってよい支持物の上に載っている埋込み層に付着している薄い層を含む任意の構造に適用することができる。意図された用途の要求に依存して、当業者は、上述の方法を組み合わせて本発明による特定の積重ね構造を作成することができる。
最後に、本発明で要求される表面構造化は、関係する表面の全体にわたって必ずしも均一である必要はないことに留意されたい。例えば、特定の用途において、前述の板の１つの表面にわたって無秩序に、または特定の分布に従って分割された構造化を有する表面を生成することが有利であることがある。
本発明の実施形態前のシリコン板を示す図である。 本発明の製作方法の一実施形態の第１のステップを適用した後の同じシリコン板を示す図である。 本発明の製作方法の第２のステップを示す図である。 本発明の製作方法の第３のステップを示す図である。 本発明の製作方法の第４のステップを示す図である。 本発明の製作方法の第５のステップを示す図である。

Claims (33)

  1. ａ）第１の板（１）および第２の板（５）は、前記第１（１）および第２（５）の板のうちの少なくとも１つが「構造化された」表面（２、７）を少なくとも部分的に有しているように選ばれるステップと、
    ｂ）犠牲層（３、８）が、前記第１の板の表面（２）および／または前記第２の板（５）の表面（７）の少なくとも部分に作成されるステップと、および
    ｃ）前記２つの板（１、５）が互いに結合されるステップと
    を備えることを特徴とする積重ね構造を製作する方法。
  2. 前記表面（２、７）が、それの物理化学的性質の理由により構造化されていることを特徴とする請求項１に記載の方法。
  3. 前記表面（２、７）が、予め決められた閾値よりも大きな粗さ（ｒ’２、ｒ’７）の理由により構造化されていることを特徴とする請求項１に記載の方法。
  4. 前記予め決められた閾値が、ほぼ０．２ｎｍＲＭＳに等しいことを特徴とする請求項３に記載の方法。
  5. 前記板（１、５）の少なくとも１つが初めに表面層（６、９）を有していることを特徴とする請求項１から４のいずれか一項に記載の方法。
  6. 前記表面層（６、９）が、単結晶であることを特徴とする請求項５に記載の方法。
  7. 前記表面層（６、９）が、シリコンであることを特徴とする請求項５または請求項６に記載の方法。
  8. 前記表面層（６、９）が、この表面層（６、９）の物理化学的性質により前記表面（２、７）を構造化する効果を有していることを特徴とする請求項５に記載の方法。
  9. 前記表面層（６、９）が、窒化珪素であることを特徴とする請求項８に記載の方法。
  10. 前記犠牲層（３、８）の自由表面（４、１０）および／または前記板（１、５）のうちの１つの自由表面が、前記ステップｃ）の前に平滑化されることを特徴とする請求項１から９のいずれか一項に記載の方法。
  11. 前記ステップｃ）の前記結合が、分子結合であることを特徴とする請求項１から１０のいずれか一項に記載の方法。
  12. 前記ステップｃ）の前記結合が、犠牲結合剤を使用することを特徴とする請求項１から１０のいずれか一項に記載の方法。
  13. 前記ステップｃ）の前記結合が、機械的手段および／またはプラズマ処理および／または熱処理によって補助され、これらの工程が結合前または結合中に特定の雰囲気または開いた大気中で行なわれることを特徴とする請求項１から１２のいずれか一項に記載の方法。
  14. 前記２つの板の少なくとも１つ（１）および／または（５）が、前記ステップｃ）の後で薄くされることを特徴とする請求項１から１３のいずれか一項に記載の方法。
  15. 前記板（１、５）のうちの少なくとも１つの塊状部分が、半導体材料から成ることを特徴とする請求項１から１４のいずれか一項に記載の方法。
  16. 前記塊状部分が、シリコンから成ることを特徴とする請求項１５に記載の方法。
  17. 前記犠牲層（３、８）が、シリコン酸化物から成ることを特徴とする請求項１から１６のいずれか一項に記載の方法。
  18. 前記犠牲層（３、８）を構成する前記材料が、重合体であることを特徴とする請求項１から１６のいずれか一項に記載の方法。
  19. 請求項１から１８のいずれか一項に記載の方法によって製作されることを特徴とする積重ね構造（１００）。
  20. 第１の基板（１）と第２の基板（５）の間に犠牲層（３、８）を備えること、および前記第１（１）および第２（５）の基板のうちの少なくとも１つが「構造化された」表面（２、７）を少なくとも部分的に有していることを特徴とする積重ね構造（１００）。
  21. 前記表面（２、７）が、それの物理化学的性質の理由により構造化されていることを特徴とする請求項２０に記載の積重ね構造。
  22. 前記表面（２、７）の前記構造化が、予め決められた閾値よりも大きな粗さ（ｒ’２、ｒ’７）であることを特徴とする請求項２０に記載の積重ね構造。
  23. 前記予め決められた閾値が、ほぼ０．２ｎｍに等しいことを特徴とする請求項２２に記載の積重ね構造。
  24. 前記基板（１、５）のうちの少なくとも１つが、表面層（６、９）を有していることを特徴とする請求項２０から２３のいずれか一項に記載の積重ね構造。
  25. 前記表面層（６、９）が、単結晶であることを特徴とする請求項２４に記載の積重ね構造。
  26. 前記表面層（６、９）が、シリコンから成ることを特徴とする請求項２４または請求項２５に記載の積重ね構造。
  27. 前記表面層（６、９）が、この表面層（６、９）の物理化学的性質の理由により前記表面（２、７）を構造化する効果を有していることを特徴とする請求項２４に記載の積重ね構造。
  28. 前記表面層（６、９）が、窒化珪素から成ることを特徴とする請求項２７に記載の積重ね構造。
  29. 前記基板（１、５）のうちの少なくとも１つの塊状部分が、半導体材料から成ることを特徴とする請求項２０から２８のいずれか一項に記載の積重ね構造。
  30. 前記塊状部分が、シリコンから成ることを特徴とする請求項２９に記載の積重ね構造。
  31. 前記犠牲層（３、８）が、シリコン酸化物から成ることを特徴とする請求項２０から３０のいずれか一項に記載の積重ね構造。
  32. 前記犠牲層（３、８）を構成する材料が、重合体であることを特徴とする請求項２０から３０のいずれか一項に記載の積重ね構造。
  33. 前記基板（１、５）のうちの少なくとも１つが、薄い層であることを特徴とする請求項２０から３２のいずれか一項に記載の積重ね構造。
JP2006520855A 2003-07-21 2004-07-15 積重ね構造およびそれの作成方法 Pending JP2006528422A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0308865A FR2857953B1 (fr) 2003-07-21 2003-07-21 Structure empilee, et procede pour la fabriquer
PCT/FR2004/001858 WO2005019094A1 (fr) 2003-07-21 2004-07-15 Structure empilée, et procédé pour la fabriquer

Publications (2)

Publication Number Publication Date
JP2006528422A true JP2006528422A (ja) 2006-12-14
JP2006528422A5 JP2006528422A5 (ja) 2008-10-02

Family

ID=33560963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520855A Pending JP2006528422A (ja) 2003-07-21 2004-07-15 積重ね構造およびそれの作成方法

Country Status (8)

Country Link
US (1) US8193069B2 (ja)
EP (1) EP1651560B1 (ja)
JP (1) JP2006528422A (ja)
CN (1) CN1826285B (ja)
AT (1) ATE414673T1 (ja)
DE (1) DE602004017875D1 (ja)
FR (1) FR2857953B1 (ja)
WO (1) WO2005019094A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517259A (ja) * 2007-01-22 2010-05-20 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 粗面化処理方法
JP2010517258A (ja) * 2007-01-22 2010-05-20 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 粗界面を形成し制御するための方法
JP2019169725A (ja) * 2019-05-09 2019-10-03 信越化学工業株式会社 ＳｉＣ複合基板

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7373026B2 (en) 2004-09-27 2008-05-13 Idc, Llc MEMS device fabricated on a pre-patterned substrate
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7643203B2 (en) 2006-04-10 2010-01-05 Qualcomm Mems Technologies, Inc. Interferometric optical display system with broadband characteristics
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US7733552B2 (en) 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US9418864B2 (en) * 2008-01-30 2016-08-16 Infineon Technologies Ag Method of forming a non volatile memory device using wet etching
WO2010042209A1 (en) * 2008-10-09 2010-04-15 Bandgap Engineering, Inc. Process for structuring silicon
EP2202795A1 (en) * 2008-12-24 2010-06-30 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate and semiconductor substrate
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
WO2010151844A2 (en) * 2009-06-25 2010-12-29 Georgia Tech Research Corporation Metal oxide structures, devices, & fabrication methods
US9461474B2 (en) 2012-01-17 2016-10-04 Infineon Technologies Austria Ag Power converter circuit with AC output
US9401663B2 (en) 2012-12-21 2016-07-26 Infineon Technologies Austria Ag Power converter circuit with AC output
US9478989B2 (en) 2012-01-17 2016-10-25 Infineon Technologies Austria Ag Power converter circuit with AC output
US9484746B2 (en) 2012-01-17 2016-11-01 Infineon Technologies Austria Ag Power converter circuit with AC output
US9425622B2 (en) 2013-01-08 2016-08-23 Infineon Technologies Austria Ag Power converter circuit with AC output and at least one transformer
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
US9112101B2 (en) * 2013-04-25 2015-08-18 Epistar Corporation Light-emitting device manufacturing method
EP2994935A1 (de) * 2013-07-05 2016-03-16 EV Group E. Thallner GmbH Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen
JP2015061010A (ja) * 2013-09-20 2015-03-30 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法と実装体の製造方法
EP3563411B1 (en) * 2016-12-28 2021-04-14 Invensas Bonding Technologies, Inc. Method of processing a substrate on a temporary substrate

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160087A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd 半導体基板の製造方法
JPH10223870A (ja) * 1997-02-04 1998-08-21 Shin Etsu Handotai Co Ltd 半導体装置製造用ウェーハ
JPH10261806A (ja) * 1997-03-21 1998-09-29 Nissan Motor Co Ltd 微小機械およびその製造方法
JPH10275752A (ja) * 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2000150915A (ja) * 1998-11-06 2000-05-30 Japan Aviation Electronics Industry Ltd 半導体加速度センサチップ及びその製造方法
JP2000187041A (ja) * 1998-12-24 2000-07-04 Mitsubishi Electric Corp 容量式加速度センサ及びその製造方法
JP2001501368A (ja) * 1996-09-04 2001-01-30 シボンド・リミテッド・ライアビリテイ・カンパニー 接着した半導体基板の平坦化方法
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP2002222961A (ja) * 2001-01-24 2002-08-09 Murata Mfg Co Ltd 真空容器の製造方法
JP2003506892A (ja) * 1999-08-04 2003-02-18 コミツサリア タ レネルジー アトミーク 過度の脆弱化ステップを有した薄層の移送方法

Family Cites Families (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
FR2245779B1 (ja) 1973-09-28 1978-02-10 Cit Alcatel
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US4170662A (en) 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
US3957107A (en) 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
GB1542299A (en) 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4028149A (en) 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4074139A (en) 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4108751A (en) 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
DE2849184A1 (de) 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS55104057A (en) 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4542863A (en) 1984-07-23 1985-09-24 Larson Edwin L Pipe-thread sealing tape reel with tape retarding element
US4566403A (en) 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
JPS63254762A (ja) 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
JPH02302044A (ja) 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
CN1018844B (zh) 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
GB2251546B (en) 1991-01-11 1994-05-11 Philips Electronic Associated An electrical kettle
DE4106288C2 (de) * 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US5611316A (en) 1993-12-28 1997-03-18 Honda Giken Kogyo Kabushiki Kaisha Gas fuel supply mechanism for gas combustion engine
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3352340B2 (ja) 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
EP0749500B1 (en) 1994-10-18 1998-05-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin silicon-oxide layer
EP0717437B1 (en) 1994-12-12 2002-04-24 Advanced Micro Devices, Inc. Method of forming buried oxide layers
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2746919B1 (fr) * 1996-03-28 1998-04-24 Commissariat Energie Atomique Capteur a jauge de contrainte utilisant l'effet piezoresistif et son procede de fabrication
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
DE19648501A1 (de) 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
US6013954A (en) 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6013563A (en) 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3697034B2 (ja) * 1997-08-26 2005-09-21 キヤノン株式会社 微小開口を有する突起の製造方法、及びそれらによるプローブまたはマルチプローブ
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6057212A (en) 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
DE19840421C2 (de) * 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US6346458B1 (en) 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6586841B1 (en) * 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6734762B2 (en) * 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
JP4199504B2 (ja) 2002-09-24 2008-12-17 イーグル工業株式会社 摺動部品及びその製造方法
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160087A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd 半導体基板の製造方法
JP2001501368A (ja) * 1996-09-04 2001-01-30 シボンド・リミテッド・ライアビリテイ・カンパニー 接着した半導体基板の平坦化方法
JPH10223870A (ja) * 1997-02-04 1998-08-21 Shin Etsu Handotai Co Ltd 半導体装置製造用ウェーハ
JPH10261806A (ja) * 1997-03-21 1998-09-29 Nissan Motor Co Ltd 微小機械およびその製造方法
JPH10275752A (ja) * 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2000150915A (ja) * 1998-11-06 2000-05-30 Japan Aviation Electronics Industry Ltd 半導体加速度センサチップ及びその製造方法
JP2000187041A (ja) * 1998-12-24 2000-07-04 Mitsubishi Electric Corp 容量式加速度センサ及びその製造方法
JP2003506892A (ja) * 1999-08-04 2003-02-18 コミツサリア タ レネルジー アトミーク 過度の脆弱化ステップを有した薄層の移送方法
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP2002222961A (ja) * 2001-01-24 2002-08-09 Murata Mfg Co Ltd 真空容器の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517259A (ja) * 2007-01-22 2010-05-20 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 粗面化処理方法
JP2010517258A (ja) * 2007-01-22 2010-05-20 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 粗界面を形成し制御するための方法
JP2019169725A (ja) * 2019-05-09 2019-10-03 信越化学工業株式会社 ＳｉＣ複合基板

Also Published As

Publication number Publication date
EP1651560A1 (fr) 2006-05-03
FR2857953A1 (fr) 2005-01-28
FR2857953B1 (fr) 2006-01-13
US8193069B2 (en) 2012-06-05
ATE414673T1 (de) 2008-12-15
US20060281212A1 (en) 2006-12-14
CN1826285A (zh) 2006-08-30
WO2005019094A1 (fr) 2005-03-03
DE602004017875D1 (de) 2009-01-02
EP1651560B1 (fr) 2008-11-19
CN1826285B (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
JP2006528422A (ja) 積重ね構造およびそれの作成方法
EP2138454B1 (fr) Procédé de réalisation d'un composant à partir d'un substrat comportant une couche sacrificielle en silicium monocristallin
US20100216294A1 (en) Method of fabricating a microelectronic structure involving molecular bonding
KR20010113684A (ko) 조절된 내부 응력을 가지는 다층 구조체 및, 그러한구조체를 제조하는 방법
WO2011161318A1 (en) Multi-layer substrate structure and manufacturing method for the same
US20210107785A1 (en) Selective self-assembled monolayer patterning with sacrificial layer for devices
US6930366B2 (en) Method for forming a cavity structure on SOI substrate and cavity structure formed on SOI substrate
JP2013111745A (ja) 異なる厚さの領域を有する少なくとも１つの活性部を備える構造を製造する方法
US6413793B1 (en) Method of forming protrusions on single crystal silicon structures built on silicon-on-insulator wafers
JP7368056B2 (ja) キャビティに表層を転写するプロセス
CN113226978A (zh) 制造包括悬在腔之上的膜的器件的方法
KR20090105910A (ko) 거친 계면을 생성하고 조절하는 방법
CN112897457A (zh) 半导体器件及其制造方法
US11511990B2 (en) Method for manufacturing a microelectronic device comprising a membrane suspended above a cavity
US20230120346A1 (en) Method for producing a stacked structure
US20230166965A1 (en) Method of liquid-mediated pattern transfer and device structure formed by liquid-mediated pattern transfer
CN116391459A (zh) 包括可变形层和压电层的用于mems应用的复合结构及相关制造方法
TWI699329B (zh) 用於具微機電系統元件之結構
WO2022047978A1 (zh) 一种具有粗糙表面的硅片的制备方法以及硅片
CN114477072A (zh) 一种微细结构的制造方法
Du et al. Single crystal silicon MEMS fabrication technology using proton-implantation smart-cut technique

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110825

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730