CN1826285A - 堆叠结构及其制造方法 - Google Patents

堆叠结构及其制造方法 Download PDF

Info

Publication number
CN1826285A
CN1826285A CNA2004800207567A CN200480020756A CN1826285A CN 1826285 A CN1826285 A CN 1826285A CN A2004800207567 A CNA2004800207567 A CN A2004800207567A CN 200480020756 A CN200480020756 A CN 200480020756A CN 1826285 A CN1826285 A CN 1826285A
Authority
CN
China
Prior art keywords
stacked structure
layer
sheet material
superficial layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800207567A
Other languages
English (en)
Other versions
CN1826285B (zh
Inventor
H·莫里索
B·阿斯帕尔
J·马尔加伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
US Atomic Energy Commission (AEC)
Original Assignee
US Atomic Energy Commission (AEC)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by US Atomic Energy Commission (AEC) filed Critical US Atomic Energy Commission (AEC)
Publication of CN1826285A publication Critical patent/CN1826285A/zh
Application granted granted Critical
Publication of CN1826285B publication Critical patent/CN1826285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/112—Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Laminated Bodies (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Glass Compositions (AREA)
  • Adornments (AREA)

Abstract

本发明涉及堆叠结构的制造方法。这种方法包括以下步骤：a)选择第一片材(1)(例如由硅制成)和第二片材(5)(例如同样由硅制成)，使得所述第一(1)和第二(5)片材中的至少一个片材至少部分具有对粘连到另一片材上来说不相容的表面(2；7)；b)在第一片材的表面(2)和/或第二片材(5)的表面(7)的至少一部分上产生牺牲层(3；8)(例如由氧化硅制成)，以及c)将两个片材(1；5)粘结在一起。所述粘连不相容性例如可由该表面的物理化学性质或者涂布到该表面的涂层产生，或者由大于预定阈值的粗糙度(r’2、r’7)产生。本发明还涉及通过本发明方法制造的堆叠结构。

Description

堆叠结构及其制造方法
本发明的一般领域是晶圆级制造微结构，涉及例如通过在微电子中使用的微机械加工或化学处理技术(层的沉积和蚀刻、光刻等)来进行。
本发明更具体地涉及微电-机系统(MEMS)类型的某些微结构，如各种检测器和传动装置，其通过释放(libération)可移动部分而获得(例如膜或者地震物质)。
为了获得这种微结构，可以使用例如绝缘体上覆硅(SOI)类型的原料，它通常包括硅表面层和下面的二氧化硅SiO2埋层。
制造SOI材料的方法有几种。在这方面，例如可参见Q.Y.Tong和U.Goesele的题为“Semiconductor Wafer Bonding”的著作(Scienceand Technology，ECS series，John Wiley，New Jersey，1999)。但是，大多数SOI材料目前是通过分子粘结技术来制造的。例如，通过分子粘结技术将两个硅片粘结在一起，两个硅片中的至少一个具有氧化硅表面层。氧化硅层通常是通过热氧化产生的。随后使两个硅片之一减薄。如此获得了SOI类型的结构。
可使用几种获得薄层的技术(在本发明的范围内，如果层厚度小于几十微米，则该层被认为是“薄层”)。例如，第一种技术是减薄技术(通过磨削和/或抛光的机械减薄，和/或化学减薄，和/或机械-化学减薄)。第二种技术利用了在脆性区的断裂，所述脆性区是在所述分子粘结之前例如通过植入一种或多种气态物质而在两个晶片之一中的某个深度产生的：专利申请FR-2681472公开了这种方法，其目前被称作“Smart-Cut”法(例如参见B.Aspar等的题为“The GenericNature of the Smart-Cut Process for Thin Film Transfer”，Journal of Electronic Materials，Vol.30，n°7，2001)。这些方法非常适合于获得通常小于2微米厚度的薄的硅表面层。
由这种SOI材料可以生产可移动或可变形的机械结构，例如通过机械加工上面的硅膜并且通过化学蚀刻部分或全部的下面的氧化物释放结构来获得；例如，通过等离子蚀刻薄的硅表面层并且使用氢氟酸(HF)化学蚀刻氧化硅层来产生机械结构。
在本发明的范围内，例如在使用堆叠结构制造具有可移动或可变形部分的组件的过程中，在随后可被除去的形成堆叠结构一部分的层被称作“牺牲层”。因而从化学或结晶学的角度来看，组成牺牲层的材料与组成“非牺牲”层的材料是不同的，其中该“非牺牲”层是在除去牺牲层之后打算保留的层。例如，如果堆叠结构由SOI材料制成，则氧化硅层充当牺牲层，而硅层充当非牺牲层。
这种方法的实施相对简单，并且可生产各种微结构。
例如，可以如此生产高质量的压力传感器。
作为这种微结构的另一个实例，还可以提及在专利FR2 558 263中公开的加速计。这种加速计在薄层内包含从这个薄层切除的第一部分和由薄层剩余部分组成的第二部分，该第一部分借助于柔性小梁(poutrelle)与第二部分连接，以允许第一或“传感”部分在薄层的平面中以某个幅度移动。通过所述运动引起的电容变化，这种装置被用于测量其所连接的任何系统的加速度。
这种微结构的其它详细实例可见于B.Diem等的题为“SOI‘SIMOX’；from bulk to surface micromachining，a new age forsilicon sensors and actuators”的文章(Sensors and Actuators，vol.A46-47，第8-16页(1995))。
但是，制造这种微结构要面临下面的问题。在生产该结构的过程中，尤其是在利用氢氟酸化学蚀刻之后的冲洗液体的干燥时，表面与液体之间的毛细力非常高，导致释放的结构全部或部分粘连；粘连的另一个原因是可由所述干燥产生的固体沉积物。例如，在上述加速计的情况下，这导致小梁粘连到构成容纳该装置的空腔的底部的基底上，这显然妨碍了小梁在系统加速度的影响下如预想的那样移动。
以上所述的SOI结构制造技术在硅表面层和埋置的氧化物之间以及在埋置的氧化物和基底之间产生界面，其不是特别“粗糙”。这种“粘连问题”由于在目前制造SOI结构要考虑到非常光滑的界面而变得更加严重；并且其由于氧化物膜的厚度更薄且要释放的结构的尺寸更大而更加受到束缚。
为了避免这些不希望的粘连问题，需要采取大量的预防措施，这导致释放工艺复杂，昂贵且难以控制。而且，出于可靠性的原因，必须避免MEMS组件内部相对面的不希望的粘连问题在这些组件投入使用后发生。
已知用于防止这种粘连的第一种措施是降低释放层和基底的粘连能量。但是，这些技术采用了与随后的MEMS制造步骤通常所需的高温不相容的表面化学制备方法。更多细节请参考C.H.Mastrangelo的题为“Suppression of stiction in MEMs”的文章(Actes du séminairede la Materials  Research Society，Vol.605，2000)。
已知用于防止这种粘连的第二种措施是当这两个表面彼此相向移动时，设法使有效接触区小。
专利FR 9508882公开了这样一种方法。这种方法在于通过蚀刻中间牺牲层而在释放层和基底的相对面的每个面上产生限位块(buté)，从而使释放层和基底保持一定距离。
另外的这样一种方法描述于R.L.Alley等的题为“SurfaceRoughness Modification of Interfacial Contacts in PolysiliconMicrostructures”的文章(Actes de la 7ème ConférenceInternationale sur les Détecteurs et Actionneurs àSemiconducteurs)。这篇文章提出了一种用于生产部分可移动的组件的方法，包括的步骤是：生产其相对的自由面(faces libres)具有能够避免所述面之间不希望的粘连的“粗糙度”(关于“粗糙度”的统计定义，请参见这篇文章；例如可使用扫描面积1微米x1微米的原子力显微镜来测量粗糙度)。在该结构的化学释放步骤期间，这种方法包括使所涉及的表面变得粗糙，以便有效接触区被限制在这些表面的表面粗糙度的峰值。R.L.Alley等的文章主要涉及研究当粗糙度增加时如何降低粘连力。
在上面的文章中所述的方法的缺点是：它不能被用于生产某些类型的组件。特别是，这种方法准备将表面膜沉积到堆叠结构的基底上；本领域技术人员知道，这种沉积并不总是可能的，例如，这取决于所涉及的材料。例如，如果牺牲层的材料是非晶形的，则这种方法无法生产要释放的单晶表面膜；这种方法也无法在聚合物材料的牺牲层上生产例如硅的单晶膜，这是因为用于沉积硅膜的温度与聚合物通常能够耐受的温度不相容。
本发明因而涉及一种制造堆叠结构的方法，该堆叠结构需要时是大尺寸的，必要时在例如直径200mm的圆晶的整个表面上，并且使得能够随后生产任何MEMS类型的组件，而不会粘连可移动或可变形机械结构。这种制造方法的应用应当与所述组件的特性无关，尤其是与其尺寸和所使用的材料无关，特别是当要(至少部分)释放的表面层为单晶或者不能简单地沉积到所需的堆叠结构上时。
本发明的第一方面因而提供一种生产堆叠结构的方法，所述方法的特征在于它包括以下步骤：
a)选择第一片材和第二片材，使得所述第一和第二片材中的至少一个片材至少部分具有结构化的表面，
b)在第一片材的表面和/或第二片材的表面的至少一部分上产生牺牲层，和
c)将两个片材粘结在一起。
因此，本发明方法的实施提供了一种堆叠结构，该堆叠结构包括位于两个基底之间的牺牲层，并且其中两个基底中的至少一个基底要使得其与所述牺牲层接触的表面的至少一部分被“结构化”。在本发明的范围内，当一个表面基本上不能粘连到预定的另一个基体上时，该表面被认为是“结构化”的。例如，一个表面可由于该表面的物理化学性质或者由于涂布到该表面的涂层而被结构化；一个表面同样可由于超过预定阈值(例如等于约0.2nmRMS)的粗糙度而被结构化。
利用以这种方式获得的堆叠结构，可例如除去两个片材之间的中间牺牲层的一部分，以获得两个相对的表面，其中的至少一个表面被适当地结构化。这样可以防止两个表面随着两个基底彼此相向运动而粘连在一起。
应当指出，根据本发明，结构化的表面是在堆叠结构的制造之前或者制造过程中产生的，因而与MEMS类组件的制造无关。
借助于本发明，为了构成堆叠结构，可以有利地选择随后可用于制造MEMS组件的任何材料组。例如，可以获得包括硅薄层在聚合物牺牲层上的堆叠，或者单晶硅薄层在氧化硅牺牲层上的堆叠。还应当指出，本发明的方法对所获得的堆叠结构的侧向尺寸没有任何限制。
根据本发明的特定特征，还可以在所述步骤c)之前抛光一个牺牲层，或者必要时两个牺牲层的自由(libre)表面，和/或必要时所述片材之一的自由表面。
这些特征有利于随后的粘结(步骤c))，其可以是例如分子粘结，或者通过牺牲粘结剂进行粘结，该牺牲粘结剂也即是随后例如在使用所述堆叠结构制造包括可移动或可变形部分的组件的过程中可除去的粘结剂。而且，可例如通过机械方式和/或通过等离子和/或热处理来“辅助”进行步骤c)的粘结，这些操作在粘结之后或者在粘结过程中在特定气氛或自由空气中进行。
借助于这些特征，尤其可以加固各种界面和/或使这些界面与未来的MEMS组件制造步骤相容。以这种方式还可以使彼此并不自发粘结在一起的两个粗糙表面粘结在一起。
根据本发明的另外的特定特征，所述两个片材的至少之一在步骤c)之后被减薄。
由于这些特征，例如可以在如此获得的薄膜中产生MEMS类组件的部分，其中所述部分在除去与之接触的牺牲层之后变得可以移动。
两个片材和牺牲层当然可以是简单的，或者复合的，也就是说其本身由不同材料的层的堆叠形成。如此获得的堆叠结构可有利地为SOI类型的。
例如，第一片材，同样第二片材，可由下述材料制成：硅，除硅之外的半导体如SiC、GaN或者InP，或者非半导体材料如LiNbO3、LiTaO3、玻璃、熔融硅石或者超导体材料。第一片材，同样第二片材，同样可以是上述材料的任意组合，尤其是单晶Si/多晶Si堆叠、SiC/Si堆叠、InP/Si堆叠、单晶SiC/多晶SiC堆叠或SiC/SiO2/多晶SiC堆叠。构成在第一片材上产生的牺牲层的材料和/或构成在第二片材上产生的牺牲层的材料可以是例如氧化硅或者聚合物材料。
根据特定的特征，所述片材中的至少一个片材最初具有表面层。尤其是，由于该表面层的物理化学性质，这个表面层可具有使该表面层位于其上的片材的表面结构化的作用。
本发明的第二方面提供各种堆叠结构。
首先，本发明提供一种通过上文简述的任何一种方法所制造的堆叠结构。
其次，本发明提供一种堆叠结构，其特征在于它在第一基底和第二基底之间包含牺牲层，并且所述第一和第二基底中的至少一个基底至少部分具有被结构化的表面。
当然，两个基底和牺牲层可以是简单的，或者复合的，即其本身由各种材料的层的堆叠形成。如此获得的堆叠结构尤其可以是SOI类型的。
例如，第一基底，同样第二基底，可由下述材料制成：硅，除硅之外的半导体如SiC、GaN或者InP，或者非半导体材料如LiNbO3、LiTaO3、玻璃、熔融硅石或者超导体材料。第一基底，同样第二基底，同样可以是上述材料的任意组合，尤其是单晶Si/多晶Si堆叠、SiC/Si堆叠、InP/Si堆叠、单晶SiC/多晶SiC堆叠或SiC/SiO2/多晶SiC堆叠。构成牺牲层的材料可以是例如氧化硅或者聚合物材料。
根据本发明的其它具体特征，两个基底中的至少一个是薄层。
由上述材料提供的优点基本上与由相应制造方法提供的优点相同。
通过阅读以非限制性实施例的方式描述的具体实施方案，本发明的其它方面和优点将会变得显而易见。该描述参考了附图，其中：
-图1表示在实施本发明之前的硅片，
-图2表示在应用了本发明制造方法的一个实施方案的第一步骤之后的同一硅片，
-图3表示该方法的第二步，
-图4表示该方法的第三步，
-图5表示该方法的第四步，
-图6表示该方法的第五步。
该方法开始于标准硅片1，其表面2具有粗糙度r2，其通常约为0.1nm(图1)。
随后将硅片1的表面2“结构化”，例如通过在表面2上产生粗糙度r’2来进行。优选地，产生范围为0.2nm至几微米的粗糙度r’2(图2)。所选的粗糙度例如尤其取决于中间牺牲层的厚度、具有可移动部分的未来组件的几何参数、以及在表面膜中的应力。本领域技术人员将会知道如何确定要使用的粗糙度以防止在组件内的任何不希望的粘连。
为了产生硅表面的这种粗糙度，例如可通过使用RCA SC1类型的混合物(H2O∶NH4OH∶H2O2 6∶1∶1，在80℃)和/或其它湿法化学蚀刻工艺(例如使用TMAH或者KON溶液)和/或干法蚀刻工艺(如反应性或非反应性离子溅射)来进行一个或多个蚀刻步骤。在用于产生这种粗糙度的技术当中，尤其可以引述下面的技术：
-用于产生“黑”硅的技术，例如在M.Schnoll的题为“PlasmaSurface Textufization for Multicrystalline Silicon SolarCells”的文章(IEEE，XXVIIIème Conférenoe )中所述的，
-“机械”技术，例如表面喷砂或者研磨，
-涉及到晶体材料中的“断裂”导致断裂后的粗糙基底的技术，例如在Smart-Cut方法中使用的技术(涉及到植入物质和断裂)或者在CANON Eltran方法中使用的技术(涉及到获得多孔硅和在多孔区中的断裂)，
-本领域技术人员所熟知的用于生产多孔材料的化学蚀刻技术，例如应用于硅的那些技术，和
-沉积技术，尤其是通过PECVD法的氮化硅Si3N4的沉积(应当指出，PECVD沉积物比LPCVD沉积物粗)。
在第二步的过程中，在片材1的表面上产生牺牲层3(图3)。
层3可以是例如氧化硅层。在这种情况下，它可通过在湿或干气氛下热氧化，或者通过沉积(LPCVD、PECVD或者其它任何合适的沉积方法)来产生。层3的表面4的粗糙度r4可以与片材1的最初粗糙度为同一数量级，或者更高(在本领域中已知的是，通过沉积相继的膜来提高粗糙度，粗糙度随着所沉积的膜数目和它们的厚度而增加)，或者更低，例如通过在低温下沉积光滑氧化物(未示出)而实现，其在表面上的流动例如可通过适当的热处理来实现。
但是，在某些情况下，必须改进层3的表面4的粗糙度，以利于随后的产生本发明堆叠结构的粘结步骤。为此，例如通过轻机械化学抛光和/或在特定气氛下的热处理和/或沉积光滑层(未示出)，通过在第三步骤(图4)期间执行表面抛光操作来产生略低的粗糙度r’4。
在第四步骤期间(图5)，第二片材5，例如多晶硅的片材(其可以具有另一种材料的表面层9，例如单晶硅或SiC)被粘结到层3上，优选通过分子粘结的方式粘结。同样还可通过牺牲类型的粘结剂进行粘结，该牺牲类型的粘结剂也即是可以选择性地被除去的粘结剂，例如光敏聚合物。
在表面粗糙度与被装配用于形成本发明堆叠结构的部分的自发分子粘结不相容的情况下，可有利地采用“粘结辅助”，这首先通过使表面接触，必要时在应用了对这些表面的等离子处理之后接触，然后通过在特定气氛下或者在自由空气中对堆叠结构施以机械应力和/或热处理，从而进行该“粘结辅助”。
在粘结过程中或者之后应用的热处理另外加固了各种界面和/或使它们与未来的MEMS组件生产步骤相容。
最后，在任选的第五步，两个片材1和/或5中的至少一个(图6的片材5)可被减薄以获得堆叠结构100，例如其为SOI类型的。可通过任何现有技术的方法进行减薄，如在引言部分中描述的方法。
应当指出，根据本发明的一个变化形式，优选可行的是，将微结构的实现方法的步骤(如在与可移动部分接触的牺牲层中的区域的蚀刻)置于刚才已经描述的步骤的中间，例如，在粘结步骤之前。在这种情况下，可移动部分也可在粘结步骤之前在随后减薄的片材中限定；在包括可移动部分的片材的粘结和减薄操作之后，可应用热处理以加强堆叠结构的粘接界面，而无压应力(所述区域在通到该表面的可移动部分的下面)。
可以采用各种方法对上面所述的实施方案进行改进或者概括。特别是，该方法可涉及所处理的膜之一或者片材的至少之一的表面的全部或者仅仅一部分。例如，利用平版印刷工艺在局部区域中可获得预定的结构。
如上所述，给定的表面可被“结构化”，而不必将其粗糙化。
例如，如果另一个基底是硅基底，那么要结构化的表面可通过渗氮进行处理。
作为另一个实施例，可以在要结构化的表面上沉积“防粘”材料层，其中该防粘材料也即是其物理化学性质使得其能够阻止随后不希望的粘连的材料(当然可以结合使用产生粗糙度、表面处理或产生“防粘”层的技术)。
因此，表面层6(未示出)，例如Si3N4的表面层6可最初被沉积到具有任意粗糙度的第一片材1上。正如上文所解释的，随后可在该表面层6的表面2上产生粗糙度r’2，例如这是因为通过沉积而与粗糙表面相符而产生的。但是，除了这种产生粗糙度的方法之外，或者作用这种方法的替代形式，也可制备表面层6的表面以使其与打算位于表面层6的对面的基底的不希望的粘结不相容；例如使用现有技术的方法，Si3N4的表面层6的表面可被变得疏水；在这里可以使用除氮化硅Si3N4之外的材料，如金刚石、Al2O3或ZrO2。
随后在表面层6上沉积牺牲层3，如上所述，该牺牲层3适合于例如通过分子粘结与片材5(其在这个实施方案中是硅)粘结，这任选地在借助于机械化学抛光或热处理的整平步骤之后进行。如果需要的话，可以以如上所述的方式“辅助”粘结。在生产可移动结构组件的过程中，通过层3的选择性蚀刻释放表面层6的结构化的表面：在这个选择性蚀刻的过程中，例如使用氢氟酸，用于牺牲层3的材料(例如二氧化硅SiO2)被蚀刻，而用于表面层6的材料(例如氮化硅(Si3N4))则未被蚀刻。
上面已经描述了其中只有第一片材1的表面2被结构化的实施方案；但是显然，在本发明的范围内，可行的是，使第二片材5的表面7(未示出)同样结构化或者作为替代使表面7结构化(如上所述，后一个片材任选地包含表面层9)。
而且，在上述实施方案中，牺牲层3仅仅在第一片材1上产生；但是显然，在本发明的范围内，在第二片材5上可以产生作为替代的牺牲层8(未示出)或者另外还产生牺牲层8。随后如上所述粘结两个片材，这任选地在这个牺牲层8的表面10(未示出)抛光之后进行。
显然可以获得不连续的牺牲层，例如通过局部沉积或者蚀刻来获得；这使得能够在堆叠结构中限定已经挖空的区域。
如上所述的方法可应用于包括粘合到要局部牺牲的埋层(例如氧化硅埋层)的薄层的任何结构，该埋层位于可以是除硅之外的材料的载体上。根据所打算的应用的要求，本领域技术人员能够组合上述的方法来生产根据本发明的特定的堆叠结构。
最后，应当指出的是，本发明所要求的表面结构化并不是必须在所涉及的整个表面上是均匀的：例如，在某些应用中，可有利地产生一个表面，该表面的结构化随机分配，或者遵循在片材之一的表面上的特定分布。

Claims (33)

1.一种制造堆叠结构的方法，其特征在于它包括以下步骤：
a)选择第一片材(1)和第二片材(5)，使得所述第一(1)和第二(5)片材中的至少一个片材至少部分具有“结构化”的表面(2；7)，
b)在第一片材的表面(2)和/或第二片材(5)的表面(7)的至少一部分上产生牺牲层(3；8)，和
c)将两个片材(1；5)粘结在一起。
2.权利要求1的方法，其特征在于所述表面(2；7)由于其物理化学性质而被结构化。
3.权利要求1的方法，其特征在于所述表面(2；7)由于大于预定阈值的粗糙度(r’2、r’7)而被结构化。
4.权利要求3的方法，其特征在于所述预定阈值等于大约0.2nmRMS。
5.上述权利要求中任一项的方法，其特征在于所述片材(1；5)的至少之一最初具有表面层(6；9)。
6.权利要求5的方法，其特征在于所述表面层(6；9)是单晶的。
7.权利要求5或者权利要求6的方法，其特征在于所述表面层(6；9)由硅制成。
8.权利要求5的方法，其特征在于所述表面层(6；9)由于该表面层(6；9)的物理化学性质而具有使所述表面(2；7)结构化的作用。
9.权利要求8的方法，其特征在于所述表面层(6；9)是由氮化硅制成的。
10.上述权利要求中任一项的方法，其特征在于牺牲层(3；8)的自由表面(4；10)和/或所述片材(1；5)之一的自由表面在所述步骤c)之前被抛光。
11.权利要求1-10中任一项的方法，其特征在于所述步骤c)的粘结是分子粘结。
12.权利要求1-10中任一项的方法，其特征在于所述步骤c)的粘结使用牺牲粘结剂。
13.上述权利要求中任一项的方法，其特征在于所述步骤c)的粘结通过机械方式和/或通过等离子处理和/或热处理辅助进行，这些操作在该粘结之后或者粘结过程中在特定气氛下或者在自由空气中进行。
14.上述权利要求中任一项的方法，其特征在于两个片材(1)和/或(5)中的至少一个在所述步骤c)之后被减薄。
15.上述权利要求中任一项的方法，其特征在于片材(1；5)的至少之一的本体部分由半导体材料组成。
16.权利要求15的方法，其特征在于所述本体部分由硅组成。
17.权利要求1-16中任一项的方法，其特征在于牺牲层(3；8)由氧化硅组成。
18.权利要求1-16中任一项的方法，其特征在于组成牺牲层(3；8)的材料是聚合物。
19.堆叠结构(100)，其特征在于它通过权利要求1-18中任一项的方法制造。
20.堆叠结构(100)，其特征在于它包括位于第一基底(1)和第二基底(5)之间的牺牲层(3；8)，并且所述第一(1)和第二(5)基底中的至少一个基底至少部分具有“结构化”的表面(2；7)。
21.权利要求20的堆叠结构，其特征在于所述表面(2；7)由于其物理化学性质而被结构化。
22.权利要求20的堆叠结构，其特征在于所述表面(2；7)的结构化归因于大于预定阈值的粗糙度(r’2、r’7)。
23.权利要求22的堆叠结构，其特征在于所述预定阈值等于大约0.2nm。
24.权利要求20-23中任一项的堆叠结构，其特征在于所述基底(1；5)的至少之一具有表面层(6；9)。
25.权利要求24的堆叠结构，其特征在于所述表面层(6；9)是单晶的。
26.权利要求24或者权利要求25的堆叠结构，其特征在于所述表面层(6；9)由硅制成。
27.权利要求24的堆叠结构，其特征在于所述表面层(6；9)由于该表面层(6；9)的物理化学性质而具有使所述表面(2；7)结构化的作用。
28.权利要求27的堆叠结构，其特征在于所述表面层(6；9)是由氮化硅制成的。
29.权利要求20-28中任一项的堆叠结构，其特征在于基底(1；5)的至少之一的本体部分由半导体材料组成。
30.权利要求29的堆叠结构，其特征在于所述本体部分由硅组成。
31.权利要求20-30中任一项的堆叠结构，其特征在于牺牲层(3；8)由氧化硅组成。
32.权利要求20-30中任一项的堆叠结构，其特征在于组成牺牲层(3；8)的材料是聚合物。
33.权利要求20-30中任一项的堆叠结构，其特征在于所述基底(1，5)中的至少一个基底是薄层。
CN2004800207567A 2003-07-21 2004-07-15 堆叠结构及其制造方法 Active CN1826285B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0308865A FR2857953B1 (fr) 2003-07-21 2003-07-21 Structure empilee, et procede pour la fabriquer
FR03/08865 2003-07-21
PCT/FR2004/001858 WO2005019094A1 (fr) 2003-07-21 2004-07-15 Structure empilée, et procédé pour la fabriquer

Publications (2)

Publication Number Publication Date
CN1826285A true CN1826285A (zh) 2006-08-30
CN1826285B CN1826285B (zh) 2010-10-20

Family

ID=33560963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800207567A Active CN1826285B (zh) 2003-07-21 2004-07-15 堆叠结构及其制造方法

Country Status (8)

Country Link
US (1) US8193069B2 (zh)
EP (1) EP1651560B1 (zh)
JP (1) JP2006528422A (zh)
CN (1) CN1826285B (zh)
AT (1) ATE414673T1 (zh)
DE (1) DE602004017875D1 (zh)
FR (1) FR2857953B1 (zh)
WO (1) WO2005019094A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110178212A (zh) * 2016-12-28 2019-08-27 英帆萨斯邦德科技有限公司 堆栈基板的处理
CN110310896A (zh) * 2013-07-05 2019-10-08 Ev 集团 E·索尔纳有限责任公司 用于接合基板的接触表面的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7373026B2 (en) 2004-09-27 2008-05-13 Idc, Llc MEMS device fabricated on a pre-patterned substrate
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7643203B2 (en) 2006-04-10 2010-01-05 Qualcomm Mems Technologies, Inc. Interferometric optical display system with broadband characteristics
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2911598B1 (fr) * 2007-01-22 2009-04-17 Soitec Silicon On Insulator Procede de rugosification de surface.
FR2911597B1 (fr) * 2007-01-22 2009-05-01 Soitec Silicon On Insulator Procede de formation et de controle d'interfaces rugueuses.
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
US7733552B2 (en) 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US9418864B2 (en) * 2008-01-30 2016-08-16 Infineon Technologies Ag Method of forming a non volatile memory device using wet etching
US8734659B2 (en) * 2008-10-09 2014-05-27 Bandgap Engineering Inc. Process for structuring silicon
EP2202795A1 (en) * 2008-12-24 2010-06-30 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate and semiconductor substrate
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US20120280224A1 (en) * 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
US9401663B2 (en) 2012-12-21 2016-07-26 Infineon Technologies Austria Ag Power converter circuit with AC output
US9478989B2 (en) 2012-01-17 2016-10-25 Infineon Technologies Austria Ag Power converter circuit with AC output
US9425622B2 (en) 2013-01-08 2016-08-23 Infineon Technologies Austria Ag Power converter circuit with AC output and at least one transformer
US9484746B2 (en) 2012-01-17 2016-11-01 Infineon Technologies Austria Ag Power converter circuit with AC output
US9461474B2 (en) 2012-01-17 2016-10-04 Infineon Technologies Austria Ag Power converter circuit with AC output
WO2014020387A1 (en) 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
US9112101B2 (en) * 2013-04-25 2015-08-18 Epistar Corporation Light-emitting device manufacturing method
JP2015061010A (ja) * 2013-09-20 2015-03-30 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法と実装体の製造方法
JP6737378B2 (ja) * 2019-05-09 2020-08-05 信越化学工業株式会社 ＳｉＣ複合基板

Family Cites Families (194)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
FR2245779B1 (zh) 1973-09-28 1978-02-10 Cit Alcatel
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US4170662A (en) 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
US3957107A (en) 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
GB1542299A (en) 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4028149A (en) 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4074139A (en) 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4108751A (en) 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
DE2849184A1 (de) 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS55104057A (en) 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4542863A (en) 1984-07-23 1985-09-24 Larson Edwin L Pipe-thread sealing tape reel with tape retarding element
US4566403A (en) 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
JPS63254762A (ja) 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
JPH02302044A (ja) 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
CN1018844B (zh) 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
GB2251546B (en) 1991-01-11 1994-05-11 Philips Electronic Associated An electrical kettle
DE4106288C2 (de) * 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05160087A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd 半導体基板の製造方法
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
DE69432323T2 (de) 1993-12-28 2003-12-11 Honda Motor Co Ltd Gaszufuhrmechanismus und Vorrichtung zum Bestimmen und Anzeigen der Gasmenge für Gasbrennkraftmaschine
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
EP0749500B1 (en) 1994-10-18 1998-05-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin silicon-oxide layer
EP0717437B1 (en) 1994-12-12 2002-04-24 Advanced Micro Devices, Inc. Method of forming buried oxide layers
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2746919B1 (fr) * 1996-03-28 1998-04-24 Commissariat Energie Atomique Capteur a jauge de contrainte utilisant l'effet piezoresistif et son procede de fabrication
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
JP2001501368A (ja) * 1996-09-04 2001-01-30 シボンド・リミテッド・ライアビリテイ・カンパニー 接着した半導体基板の平坦化方法
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
DE19648501A1 (de) 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
EP0849788B1 (en) 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JPH10223870A (ja) * 1997-02-04 1998-08-21 Shin Etsu Handotai Co Ltd 半導体装置製造用ウェーハ
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JP4000615B2 (ja) * 1997-03-21 2007-10-31 日産自動車株式会社 微小機械の製造方法
JPH10275752A (ja) * 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3697034B2 (ja) * 1997-08-26 2005-09-21 キヤノン株式会社 微小開口を有する突起の製造方法、及びそれらによるプローブまたはマルチプローブ
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6057212A (en) 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
DE19840421C2 (de) * 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
JP2000150915A (ja) * 1998-11-06 2000-05-30 Japan Aviation Electronics Industry Ltd 半導体加速度センサチップ及びその製造方法
JP2000187041A (ja) * 1998-12-24 2000-07-04 Mitsubishi Electric Corp 容量式加速度センサ及びその製造方法
US6346458B1 (en) 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
AU4481100A (en) 1999-04-21 2000-11-02 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
JP2001196566A (ja) 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6586841B1 (en) * 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
DE60125952T2 (de) * 2000-08-16 2007-08-02 Massachusetts Institute Of Technology, Cambridge Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
JP2002222961A (ja) * 2001-01-24 2002-08-09 Murata Mfg Co Ltd 真空容器の製造方法
US6734762B2 (en) * 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
JP4199504B2 (ja) 2002-09-24 2008-12-17 イーグル工業株式会社 摺動部品及びその製造方法
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110310896A (zh) * 2013-07-05 2019-10-08 Ev 集团 E·索尔纳有限责任公司 用于接合基板的接触表面的方法
CN110310896B (zh) * 2013-07-05 2023-08-15 Ev 集团 E·索尔纳有限责任公司 用于接合基板的接触表面的方法
CN110178212A (zh) * 2016-12-28 2019-08-27 英帆萨斯邦德科技有限公司 堆栈基板的处理
CN110178212B (zh) * 2016-12-28 2024-01-09 艾德亚半导体接合科技有限公司 堆栈基板的处理

Also Published As

Publication number Publication date
FR2857953B1 (fr) 2006-01-13
DE602004017875D1 (de) 2009-01-02
US20060281212A1 (en) 2006-12-14
FR2857953A1 (fr) 2005-01-28
EP1651560B1 (fr) 2008-11-19
EP1651560A1 (fr) 2006-05-03
CN1826285B (zh) 2010-10-20
ATE414673T1 (de) 2008-12-15
US8193069B2 (en) 2012-06-05
JP2006528422A (ja) 2006-12-14
WO2005019094A1 (fr) 2005-03-03

Similar Documents

Publication Publication Date Title
CN1826285B (zh) 堆叠结构及其制造方法
US7977211B2 (en) Method for reducing the thickness of substrates
CN1384042A (zh) 制作悬式微结构的方法
US6225145B1 (en) Method of fabricating vacuum micro-structure
US10703627B2 (en) Methods of fabricating semiconductor structures including cavities filled with a sacrificial material
JP4800593B2 (ja) 異質構造の製造方法
US20050124138A1 (en) Method for handling semiconductor layers in such a way as to thin same
JP2004535664A (ja) 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
US7943440B2 (en) Fabrication method of thin film device
EP2406818A1 (en) A method of producing a heterostructure with local adaptation of the thermal expansion coefficient
CN1740087A (zh) 半导体装置的单片化方法
CN101069293A (zh) 微机电装置
TW202335242A (zh) 光電器件的轉移方法
EP2109582A1 (en) Process for forming and controlling rough interfaces
WO2011134896A2 (en) Trimming thinning
US11511990B2 (en) Method for manufacturing a microelectronic device comprising a membrane suspended above a cavity
JP2023546787A (ja) 変形可能層及び圧電層を含むｍｅｍｓアプリケーション用の複合構造体、並びに関連付けられた製造方法
TWI699329B (zh) 用於具微機電系統元件之結構
JP2023519166A (ja) 積層構造を製造するための方法
CN1490160A (zh) 压电喷墨头及其压力腔成型法
CN1496951A (zh) 用于底切的金属布线方法
Lin Application of CMP and wafer bonding for integrating CMOS and MEMS Technology
WO2004090958A1 (en) Method of producing a hybrid device and hybrid device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant