CN101069293A - 微机电装置 - Google Patents

微机电装置 Download PDF

Info

Publication number
CN101069293A
CN101069293A CNA2004800430979A CN200480043097A CN101069293A CN 101069293 A CN101069293 A CN 101069293A CN A2004800430979 A CNA2004800430979 A CN A2004800430979A CN 200480043097 A CN200480043097 A CN 200480043097A CN 101069293 A CN101069293 A CN 101069293A
Authority
CN
China
Prior art keywords
layer
substrate
adopt
wafer
supporting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800430979A
Other languages
English (en)
Other versions
CN100568568C (zh
Inventor
姚奎
唐小松
高鹏
何旭江
张健
桑迪拉让-山内格拉斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Agency for Science Technology and Research Singapore
Original Assignee
Sony Corp
Agency for Science Technology and Research Singapore
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Agency for Science Technology and Research Singapore filed Critical Sony Corp
Publication of CN101069293A publication Critical patent/CN101069293A/zh
Application granted granted Critical
Publication of CN100568568C publication Critical patent/CN100568568C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2041—Beam type
    • H10N30/2042—Cantilevers, i.e. having one fixed end
    • H10N30/2043—Cantilevers, i.e. having one fixed end connected at their free ends, e.g. parallelogram type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y10T29/49153—Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

一种机电装置(201)包括通过将第二和第三基片(220a－b)的内表面连接在第一基片(230)上而形成的支承构件(210)。支承构件(210)包括至少一个在第二和第三基片(220a－b)之间的空腔。在第二或第三层(220a－b)中至少一个的外表面上设置机电式活动元件(220a－b)。

Description

微机电装置
技术领域
本发明总体涉及机电装置。更具体地说，本发明涉及通过微机械加工形成压电装置的方法。
背景技术
图1表示常规的机电装置101，例如压电装置。压电装置通常包括支承构件102，其具有布置在支承构件至少一个表面上的压电陶瓷元件104a-b。支承构件102通过将金属板冲压、弯曲和/或模塑成适当的形状而形成。压电元件104a-b布置在支承构件上。
压电薄膜淀积在金属支承构件的表面上。但是，金属部件在加工压电薄膜所需的氧化环境中升高的温度下很容易氧化。而且，用于生产压电薄膜的加工必须适于降低金属部件的氧化。因而，压电薄膜采用例如水热生长在更低温度下被生产。这种方法生产的薄膜具有比通过例如溅射、MOCVD或溶胶凝胶法利用高温退火生产的薄膜更差的属性和机械粘着力。而且，构件被侵入在腐蚀性溶液中以实现水热生长，这样导致严重的污染和加工相容性问题。
因此，从以上论述中可以看出，需要提供可靠的机电装置。
发明内容
本发明总体涉及机电装置。在一种实施方式中，本发明涉及一种制造机电装置的方法。所述方法包括通过设置第一、第二和第三层形成机电装置的支承构件。第二和第三层的内表面连接在第一层上以形成具有至少一个空腔的支承构件。在形成支承构件之后，在第二和第三层中的至少一个的外表面上设置机电式活动元件。
在一种实施方式中，由单晶硅形成第一、第二和第三层。在另一实施方式中，第一层由玻璃形成并且第二和第三层由单晶硅形成。机电式活动元件包括由压电薄膜分隔的第一和第二电极。此外，机电装置借助微机械加工和成批处理，以便于小型化并降低制造成本。
附图说明
图1表示常规的机电装置；
图2表示根据本发明一种实施方式的机电装置；
图3-6表示根据本发明多种实施方式的机电装置；
图7a-g表示用于根据本发明一种实施方式制造机电装置的过程；
图8表示根据本发明一种实施方式的基片的布置图；
图9a-c表示用于根据本发明另一实施方式制造机电装置的过程的一部分；以及
图10-12表示用于形成支承构件的多种空腔结构的过程。
具体实施方式
图2表示根据本发明一种实施方式的机电装置201。该机电装置包括支承构件210，其具有支承构件的第一和第二主外表面224a-b。主外表面位于构件的相对两侧，由空腔250分隔。机电装置借助并行制造技术以提高生产能力并降低制造成本。在一种实施方式中，机电装置通过例如在微机电系统(MEMS)中采用的微机械加工技术形成。
在一种实施方式中，主外表面通过第一和第二主支承元件220a-b提供。在一种实施方式中，主支承元件连接在通过至少一个次支承元件230提供的支承构件的中心部分上。如图所示，第一和第二次支承元件230a-b被设置成与主支承元件相连。在一种实施方式中，次支承元件的形状限定了空腔的形状。空腔的形状应该被选定为使构件具有足够的柔韧性以产生所需量值的弯曲变形或振动。在一种实施方式中，空腔包括矩形形状。根据设计要求还可以采用其他几何形状。例如，空腔350可以是由次元件330a-b的形状形成的H形，如图3所示。
在另一实施方式中，支承构件包括多于一个的空腔。空腔可以由任意数量的次支承元件形成。例如，参照图4，第一和第二空腔450a-b由单个支承元件430形成。备选地，第一和第二空腔550a-b可以由第一、第二和第三次支承元件530a-c形成，如图5所示。尽管空腔被示出是矩形形状的，但如以上所述应该认识到还可以采用其他几何形状。此外，不同空腔的形状可以是相同、不同或相互镜像的。
返回参照图2，可采用多种类型的材料形成支承构件。在一种实施方式中，支承构件包括可以承受用于制造机电装置的各种加工条件的材料。例如，在主动机电元件例如压电薄膜直接形成在主表面224a-b上的情况下，支承构件的材料不应该由于在加工过程中经受较宽温度范围变化而表现出明显的膨胀、收缩或变形。
多种支承元件可以由相同或不同材料形成。在一种实施方式中，次支承元件包括第一材料同时主支承元件包括第二材料。在一种实施方式中，支承元件的第一材料来自更大的第一基片以便于多个装置同时并行加工。两个主支承元件的第二材料来自与第一基片相连的两个更大的第二基片。应该认识到两个主支承元件不需要由相同的材料形成，第一和第二材料也不需要由不同材料形成。
支承元件的材料例如包括硅或玻璃。还可以采用其他类型的材料例如陶瓷、玻璃陶瓷、其他结晶体、单晶或非结晶材料、或者它们的组合。在一种实施方式中，第一和第二材料包括结晶材料。在一种实施方式中，第一和第二材料包括单结晶硅。还可以采用其他类型的结晶材料。所述硅通过硅晶片提供以便于装置的并行加工。
在一种实施方式中，提供次支承元件的第一结晶硅晶片定位在与连接晶片方向(即z方向)相平行的<110>结晶方向上。连接在第一硅晶片相对主表面上以形成主支承元件的第二和第三硅晶片定位在与z方向相平行的<100>或<110>方向上。还可以采用其他结晶片定位方式。在一种实施方式中，晶片采用升温过程被连接。该过程例如包括硅与硅的熔合粘结。还可以根据所采用材料的类型采用其他连接技术例如采用便于粘附的中间层、激光辅助粘结以及阳极粘结。
在一种实施方式中，机电式活动元件设置在支承构件的第一和第二主外表面中的至少一个上。在一种实施方式中，机电式活动元件260a-b设置在支承构件的第一和第二主外表面上。还可以设置比第一和第二机电式活动元件更多的元件，例如包括在主外表面以外的表面上。
在一种实施方式中，机电式活动元件包括用于形成压电装置的压电叠层。还可以采用其他类型的机电式活动元件。压电叠层包括夹在第一和第二电极266和268中间的活动材料或薄膜264。在一种实施方式中，活动薄膜包括压电薄膜。还可以采用其他类型的活动薄膜。第一电极是下电极并且第二电极是上电极。还可以采用其他类型的多层压电叠层，例如具有两个以上的电极并且每个由活动薄膜分隔。
可以采用多种类型的压电材料形成活动薄膜。在一种实施方式中，压电材料包括压电陶瓷材料。压电陶瓷材料例如包括钛酸铅(PT)、锆钛酸铅(PZT)、镁铌酸铅(PMN)，锌铌酸铅(PZN)或它们的组合。还可以采用其他类型的压电陶瓷。在一种实施方式中，压电陶瓷包括绕相变边界(MPB)的组合物，例如Pb(Zr0.52Ti0.48)O3或者0.7Pb(Mg1/3Nb2/3)O3-0.3PbTiO3。如上所述，还可以采用其他类型的材料形成活动薄膜。这些材料例如是包括电致伸缩陶瓷、铁电陶瓷或反铁电陶瓷的电致伸缩材料。
在一种实施方式中，电极由室温下为固态的导电材料形成。导电材料包括与压电材料稳定相处的材料。例如，导电材料包括贵金属或其合金。还可以材料导电材料例如导电陶瓷。还可以采用其他类型的导电材料。在一种实施方式中，下电极包括铂并且上电极包括金。还可以采用用于不同电极的材料的其他组合。例如，两个电极可以由相同材料或不同类型的材料形成。
在一种实施方式中，绝缘层270设置在下电极和主支承表面之间，从而使下电极与主支承元件绝缘和/或提高它们之间的粘附力。绝缘层的采用对支承构件由非绝缘材料形成的应用特别有利。绝缘层例如包括电介质材料例如SiO2。还可以采用其他类型的绝缘或电介质材料。
如图所示，上电极包括至少一个接触焊盘269。在一种实施方式中，接触焊盘定位在主支承元件第一端221或向着主支承元件第一端221定位。为了进入下电极，设置接触开口或窗口274。在一种实施方式，接触窗口位于主支承元件的第一端。在接触焊盘和窗口之间应该设置足够大的空间以避免出现短路问题。还可以将接触焊盘和接触窗口定位在其他位置。例如，接触焊盘和窗口不需要相互接近地定位。
在备选实施方式中，上电极被分成第一和第二上电极668a-b，如图6所示。每个电极与接触焊盘(669a或669b)相联合。在一种实施方式中，接触焊盘定位在主支承元件的第一端或向着主支承元件第一端定位。还可以将接触焊盘定位在主支承元件的其他位置。还可以将上电极分成多于两个电极。采用多个电极能够更精密地控制主支承元件的移动以改善或优化压电装置的性能。
在一种实施方式中，设置粘结加强层来提高下电极和绝缘层之间的粘附力。还可以在上电极和压电薄膜之间设置另一粘结加强层(未示出)以提高两个层之间的粘附力。粘结加强层例如包括钛。还可以采用其他类型的粘结加强层。
在一种实施方式中，采用薄膜淀积技术形成压电叠层的多个层。这些技术如包括溅射、脉冲激光淀积(PLD)、蒸发、CVD、MOCVD、旋涂以及浸涂。在一种实施方式中，通过薄膜加工形成的层包括小于大约5μm的厚度(例如压电薄膜)。备选地，压电叠层采用例如粘结剂预先形成并安装在支承构件上。还可以采用用于设置压电叠层的其他技术。
图7a-g表示根据本发明一种实施方式用于制造压电装置的过程的横截面图。参照图7a，设置第一基片703。在一种实施方式中，第一基片被用于形成多个平行的装置。第一基片被用于制造包括次元件的压电装置支承构件的中心部分。在一种实施方式中，第一基片包括单晶材料例如硅。例如，基片包括4英寸硅晶片。还可以设置其他尺寸的晶片。还可以采用其他类型的单晶材料以及非单晶材料。例如，可以采用一些材料例如玻璃、陶瓷、玻璃陶瓷或它们的组合。
第一基片的厚度限定了次支承构件的宽度，这影响了支承构件的总体厚度。硅晶片的通常厚度是大约200μm-900μm。还可以根据设计要求采用其他厚度值。在一种实施方式中，第一基片在两侧得到抛光。对基片表面进行抛光例如可以提高粘结质量。当基片被抛光时，应该考虑由于抛光所导致的厚度减小。在一种实施方式中，基片的结晶取向<110>是基片的厚度方向(z方向)。
参照图7b，示出了定型之后形成支承构件的次支承元件(例如中间部分)的基片的一部分。示意性地，基片的所述部分代表了第一和第二压电装置的制造。在一种实施方式中，第一基片被定型以形成贯穿槽752a-b。这些槽与每个压电装置的单个矩形空腔相关联。还可以根据所需的空腔型式或空腔数量采用其他形式的图案。
在一种实施方式中，次支承元件通过微机械加工技术形成。这些技术例如包括湿或干蚀刻技术。还可以采用其他技术。在一种实施方式中，采用用于<110>定向的硅晶片的湿蚀刻技术实现第一基片的定型。
制备基片以用于定型加工。在一种实施方式中，硬质掩模755被用于对基片进行定型。还可以采用其他技术对基片进行定型。硬质掩模形成在第一基片的第一和第二主表面706和707上。在一种实施方式中，硬质掩模包括二氧化硅。还可以采用其他类型的硬质掩模材料。例如，可以采用氮化硅作为硬质掩模。在一种实施方式中，氧化硅硬质掩模通过热氧化形成，所述热氧化包括在大约900℃-1200℃温度的氧化环境中对基片加工大约10小时。还可以采用其他技术形成硬质掩模例如化学气相淀积或溅射。硬质掩模的厚度应该足以承受定型加工。在一种实施方式中，硬质掩模大约为2μm厚。还可以采用其他厚度值。
在形成硬质掩模后，在其上形成软质掩模(未示出)。在一种实施方式中，软质掩模包括感光材料例如光致抗蚀剂。还可以采用其他感光材料。软质掩模采用常规光刻技术定型以选择性地使硬质掩模的多个部分露出。例如，软质掩模通过具有所需图案的石印掩模选择性地暴露在适当波长的辐射下。在一种实施方式中，一次露出一个软质掩模。露出之后，根据采用的正向或负向感光材料，软质掩模得到显影以移去露出或未露出的部分。这样在软质掩模上形成与在基片上形成的槽相对应的窗口或开口。软质掩模的图案优选是相同的。
随后执行湿蚀刻以将硬质掩模中由软质掩模露出的部分移去。例如通过浸入湿蚀刻溶液执行湿蚀刻。在一种实施方式中，蚀刻溶液包括氢氟酸和水性氟化胺。还可以采用其他类型的湿蚀刻溶液。当两个硬质掩模同时定型时更适宜采用湿蚀刻技术。还可以采用其他技术对硬质掩模进行定型，例如干蚀刻。
在硬质掩模被定型后，软质掩模被移去。随后基片得到湿蚀刻以形成贯穿其中的槽752a-b。例如通过将基片浸没在湿蚀刻溶液中来执行湿蚀刻。在一种实施方式中，用于对基片进行蚀刻的湿蚀刻溶液包括水性氢氧化钾溶液。还可以采用其他类型的蚀刻溶液。例如，(110)定向的硅晶片在30％重量百分比的蚀刻溶液中的蚀刻速率是60℃下每小时大约13μm。蚀刻时间可以得到控制以确保基片完全被蚀刻贯穿，从而产生槽。
在一种实施方式中，基片的结晶方向被定位成产生基本上各向异性的湿蚀刻加工。(110)硅晶片在前向(110)和侧向(111)之间的湿蚀刻比率是大约200∶1-300∶1。因此，通过将硅基片定位在<110>方向(例如与上表面和下表面706和707平行的(110)平面)，湿蚀刻将会产生基本上各向异性的蚀刻，从而能够在基本上抑制侧向蚀刻的同时形成槽。
备选地，可以采用干蚀刻例如深度反应离子蚀刻(DRIE)或者包括溅射蚀刻和气相蚀刻的其他干蚀刻技术形成次支承元件。可以从基片的一个或两个主表面执行蚀刻。例如，干蚀刻通过从上或下表面进行蚀刻或者先从上表面进行蚀刻并随后从下表面进行蚀刻来形成槽。仅有得到蚀刻的表面需要硬质掩模。还可以采用其他技术对基片进行定型。所采用的用于对基片进行定型的技术还取决于基片的材料。
在基片被定型之后，硬质掩模被移去。可以通过湿蚀刻实现硬质掩模的去除。湿蚀刻例如包括氢氟酸蚀刻溶液。而后为了随后的加工基片要经受预处理。所述预处理例如可以包括用于提高基片表面的表面粗糙度的化学机械抛光(CMP)。在抛光之后，基片随后得到清洗。在一种实施方式中，基片利用标准RCA1和RCA2溶液得到清洗并且利用去离子水得到漂洗。还可以采用其他清洗过程。
返回参照图7c，第二和第三基片721a-b连接在第一定型基片上。在一种实施方式中，第二和第三基片包括硅。还可以采用其他类型的材料，例如玻璃、陶瓷或玻璃陶瓷。另外，第二和第三基片无需由相同材料形成。在一种实施方式中，第二和第三基片定位在<100>方向上。还可以采用其他结晶定向。
在一种实施方式中，第二和第三基片通过升温过程例如熔合粘结连接在定型的第一基片703上。还可以采用其他技术连接基片，例如阳极粘结、胶合粘结、或热压粘结。
在一种实施方式中，第二和第三基片在熔合粘结之前得到预处理。预处理例如可以包括对基片两侧进行抛光以提高表面粗糙度并在RCA2和RCA1溶液中对它们进行清洗，接着在去离子水中进行漂洗。在RCA1溶液中处理基片加强了基片上的亲水性表面。利用具有亲水性表面的基片有利之处在于在高温熔合粘结之前能够进行低温预粘结。备选地，基片表面还可以利用等离子得到处理以提供亲水性表面。
第二基片连接在第一基片上并在片结合器中经受预粘结处理。预粘结处理例如包括施加压力和/或适度地升高温度。优选在基片表面为亲水性表面的同时执行预粘结处理。在预粘结处理之后，第一和第二基片随后在大约900℃-1200℃下通过退火粘结在一起大约2个小时。预粘结和粘结工序重复用于第三基片，由此完成基片的粘结。
通常，基片大约为几百微米厚。该厚度可以比所需的尺寸更大。如果是这样，第二和第三基片的厚度可以减小。在一种实施方式中，第二和第三基片的厚度被减小到大约1μm-60μm。还可以根据设计要求采用其他厚度值。可采用多种技术例如机械研磨、化学湿蚀刻或等离子蚀刻来减小基片的厚度。还可以采用其他技术。在一种实施方式中，通过机械研磨减小基片厚度。为了在减薄过程之后提高表面粗糙度，基片表面例如可以通过CMP得到抛光。
在备选实施方式中，第二和第三基片包括SOI基片。通常，SOI基片包括由第一(例如块)和第二(例如表面)硅晶片夹在当中的绝缘层。通常，硅晶片中的一个(例如表面)比另一个更薄。在一种实施方式中，更薄的硅晶片粘结在形成支承构件中心部分的第一基片上。采用SOI晶片例如可以消除或减小硅减薄过程的持续时间。
通过湿蚀刻去除不粘结在第一基片上的硅晶片。例如，基片叠层被浸入在溶解硅的湿蚀刻溶液内，例如水性氢氧化钾溶液。还可以采用其他技术去除SOI基片的上硅晶片。可以采用保护涂层或机械夹盘保护第一基片的外周以及SOI基片粘结在第一基片上的下硅晶片。
在去除SOI基片的上硅晶片之后，采用湿蚀刻剥去SOI基片的二氧化硅绝缘层。湿蚀刻例如包括HF酸溶液。还可以采用其他技术或化学处理去除二氧化硅层。例如，可以通过干蚀刻去除二氧化硅层。
参照图7d，绝缘层771a-b淀积在第二和第三基片721a-b的外表面上。在一种实施方式，绝缘层包括二氧化硅。还可以采用其他类型的电介质或绝缘材料。例如通过化学气相淀积(CVD)技术淀积所述层。可以采用多种类型的CVD或其他技术。在一种实施方式中，在大约280℃的温度下采用等离子增强CVD(PECVD)淀积绝缘层。绝缘层的厚度大约为0.5μm。还可以采用其他厚度值。
参照图7e，压电叠层760a-b的多个层淀积在绝缘层上。在一种实施方式中，叠层的多个层一次在基片叠层的两侧形成一个，一次在侧面形成一个。例如，下电极形成在基片叠层的一侧，接着翻转基片叠层并在另一侧形成下电极。还可以采用其他布置形式形成叠层。
在一种实施方式中，下电极层766、压电层764以及上电极层768依次淀积在绝缘层上。可以在绝缘层上设置粘结加强层以增加其与下电极层之间的粘附力。可以采用多种技术淀积压电叠层的层。在一种实施方式中，通过薄膜淀积技术形成压电叠层的层。这些技术例如包括溅射、脉冲激光淀积、蒸发、CVD、旋涂以及浸涂。薄膜加工淀积了具有每个小于大约5μm厚度的层。还可以采用其他技术形成不同的层。优选但不是必须地，叠层多个相应的层相同或相似。
在一种实施方式中，粘结加强层包括大约50nm厚的钛。粘结加强层通过溅射得到淀积。下电极层包括贵金属。在一种实施方式中，下电极层包括铂。下电极层例如大约为0.3μm。Ti和Pt层优选在一个溅射循环内淀积在基片叠层的每侧。
压电层包括PZT。优选地，PZT包括绕MPB的目标组合物，例如Pb(Zr0.52Ti0.48)O3。还可以采用其他目标组合物。压电层的厚度是大约0.3μm-20μm。优选地，压电层的厚度小于大约5μm。例如通过旋涂诸如溶胶凝胶或金属有机物分解(MOD)来淀积PZT层。还可以采用其他技术例如CVD、脉冲激光淀积以及溅射。
在一种实施方式中，包含压电层组合成分的前体溶液被旋涂在下电极上并被加热以形成压电层。湿层在大约110℃的温度下被干燥大约2分钟，并随后在大约410℃下经受热解加工大约10分钟。在所述层在560℃左右被加热20分钟之前，旋涂、干燥以及热解加工重复大约三次。在一种实施方式中，上述过程被另外重复两次，之后在大约700℃下退火5分钟。该加工之后压电层优选完全结晶不具有裂缝。
上电极层淀积在压电层上。在一种实施方式中，上电极包括贵金属。在一种实施方式中，上电极包括金。还可以采用其他类型的贵金属或导电材料。上电极的厚度大约是0.2μm。还可以设置具有其他厚度值的上电极。在一种实施方式中，通过溅射淀积上电极层。还可以采用其他淀积技术形成上电极层。
还可以在上电极层之前形成粘结加强层以增加上电极层对压电层的粘附。粘结加强层例如包括钛。还可以采用其他类型的粘结加强层。在一种实施方式中，粘结加强层的厚度大约是20nm。还可以采用其他厚度值。
参照图7f，基片表面上的层按照需要被定型以形成压电叠层760a-b。可以采用各种掩模、蚀刻以及升离技术(lift-off techniques)形成压电叠层。例如，可以采用湿或干蚀刻技术对压电叠层的多个层进行定型。
在一种实施方式中，多个层采用湿蚀刻技术被定型。光致抗蚀剂层被形成并定型以在上电极层上形成掩模层。可以采用抗蚀剂掩模对压电叠层进行定型。可以对不同的层采用不同的化学处理。例如，上电极层在水性碘溶液和水性碘化钾溶液中被蚀刻，而压电层在HNO3和HF酸溶液中被蚀刻。还可以采用其他蚀刻溶液对多个层进行定型。
在一种实施方式中，采用掩模对上电极层进行定型以形成单个上电极，例如图2所示。还可以设置被用于形成两个(如图6所示)或多个上电极的掩模。随后，可以采用另一掩模形成下电极的接触窗口。
如上所述，所述层采用湿蚀刻技术被定型。当在第二和第三基片两个上表面上的压电叠层的多个层同时被定型时湿蚀刻是优选的。备选地，所述层可以采用干蚀刻、湿蚀刻和升离技术的组合被定型。例如，上电极层可以采用升离过程被定型，下电极层可以通过湿蚀刻过程形成，以及压电层可以通过干蚀刻过程被定型。在一种实施方式中，干蚀刻包括采用CHF3/Ar的等离子蚀刻。还可以采用其他构造对所述层进行定型。
在备选实施方式中，压电叠层的多个层采用湿蚀刻或干蚀刻技术分别得到蚀刻。还可以采用对压电叠层的多个层进行蚀刻的其他组合。
在另一备选实施方式中，如果定型过程导致下电极的一部分露出，则可以省去下电极的接触窗口。例如，下电极可以在电极叠层的至少一端延伸。还可以采用无需接触窗口而使下电极露出的其他构造。
在一种实施方式中，压电叠层的定型使绝缘层留在第二和第三基片的表面上，如图7f所示。在一些情况下，下电极还可以如虚线789所示保留在第二和第三基片的表面上。为了便于基片的切割，可以在基片上形成切割槽。切割槽例如位于两个电极叠层之间的区域783上。为了形成切割槽，下电极和绝缘层的多个部分被去除(如果存在)。在一种实施方式中，下电极采用离子研磨得到蚀刻而绝缘层采用CF4得到等离子蚀刻。还可以采用其他技术对所述层进行定型。
基片叠层随后被切成单个装置701a-b，如图7g所示。在一种实施方式中，在叠层上临时涂敷保护层以防止下层在切割过程中损坏。例如，在切割之前光致抗蚀剂层可以旋涂在叠层的每一侧，接着进行硬焙烧。在完成切割之后，光致抗蚀剂可以利用例如丙酮溶液被去除。装置随后通过施加电场(例如180kv/cm)被启动以将压电薄膜通电接电极。在接电极之后，薄膜表现出压电特性。
在另一实施方式中，首先通过例如对第一基片进行定型并结合第二和第三基片形成支承构件，如图7a-c所示。在晶片叠层形成之后，预先形成的压电叠层采用粘结剂例如胶合剂或胶带被安装在基片上。对于这种应用，预先形成的压电叠层同样还可以包括绝缘层。如果需要，可以在安装预先形成的压电叠层之前形成切割槽。此后，切割晶片以形成单独的压电装置。备选地，晶片叠层在分别安装预先形成的压电叠层之前被切割。
图8表示被用于形成多个压电装置的基片叠层808的顶视图。基片叠层包括夹在第二和第三基片中间的第一基片。槽852形成在第一基片上。这些槽与支承构件的空腔相对应。如图8所示，槽的长度在x方向。在一种实施方式中，具有(110)定向的单晶硅晶片被用作第一基片，并且槽的长度方向排列在单晶硅晶片的(111)平面内。压电叠层形成在第二和第三基片(未示出)的上表面上。沿x方向815和y方向816执行基片的切割。压电装置801定位切割线的交叉点。尽管在每个方向仅示出了两个切割线，但可以认识到在两个方向有更多的切割线。
如图所示，每个槽可被用于形成多个装置。这些槽可以布置在第一基片上以使在基片上形成的装置的数量最优。通过由基片叠层形成多个装置，可以在一个加工循环中产生许多装置。因此显著提高了生产一致性和效率，降低了制造成本。
图9a-c表示根据本发明另一实施方式用于形成压电装置的部分过程。参照图9a，设置第一基片903。优选地，第一基片被用于平行地形成多个装置，第一基片被用于制造包括次元件的压电装置支承构件的中心部分。在一种实施方式中，第一基片包括非结晶材料，例如玻璃。还可以采用其他类型的非结晶材料。在一种实施方式中，玻璃基片是4英寸硼硅酸耐热玻璃7740的玻璃基片。
第一基片被定型以形成压电装置支承构件的次支承元件。在一种实施方式中，第一基片被定型以形成槽952a-b。基片可以通过多种技术例如激光切割、超声切割、深度反应离子蚀刻(DRIE)被定型。还可以采用其他定型技术。在一种实施方式中，玻璃基片利用DRIE被定型。在表1中描述了DRIE过程的参数。还可以采用其他DRIE过程的参数。
表1
  气流   大约7sccm的SF6等离子
  压力   大约0.2Pa
  电感耦合动力   大约150W(恒定)
  自偏压电压   190V到-390V
参照图9b，设置第二和第三基片921a-b。第二和第三基片连接在第一定型基片上。优选地，基片的材料具有精密匹配的膨胀系数。通过具有精密匹配的膨胀系数，通过形成压电装置的多个工序引起的作用在支承构件上的应力被降低，因为所有的元件膨胀和收缩大致相同的量。这样使应力降至最小，由此提高了支承构件的可靠性。
在一种实施方式中，第二和第三基片包括硅。还可以采用SOI基片或具有类似膨胀系数的其他类型的材料作为第一基片。另外，第二和第三基片无需由相同材料形成。在一种实施方式中，第二和第三硅基片定位在<100>方向上。
在一种实施方式中，利用与第一基片上槽的位置相对应的凹槽923a-b和924a-b制备第二和第三基片。在一种实施方式中，凹槽的深度大约为2μm-20μm。还可以采用其他深度值可以采用多种掩模和蚀刻技术例如湿蚀刻或干蚀刻形成凹槽。
在一种实施方式中，硬质掩模被用于对硅基片进行蚀刻。硬质掩模例如包括二氧化硅。还可以采用其他类型的硬质掩模材料。在一种实施方式中，通过热氧化形成硬质掩模材料。还可以采用其他技术例如CVD形成硬质掩模。
软质掩模层例如光致抗蚀剂淀积并定型在硬质掩模上。不受软质掩模保护的硬质掩模层例如通过湿蚀刻被去除。在一种实施方式中，湿蚀刻溶液包括氢氟酸和水性氟化胺溶液。还可以采用其他类型的湿蚀刻溶液。备选地，还可以采用干蚀刻例如RIE对硬质掩模进行蚀刻。可以采用例如CHF3/O2(100sccm/2s sccm)以大约100W-150W以及30mT-40mT执行RIE。对硬质掩模进行蚀刻形成开口，其露出待蚀刻的硅基片的多个部分以形成凹槽。
第二和第三基片随后被定型以形成凹槽。在一种实施方式中，采用湿蚀刻对基片进行定型。湿蚀刻溶液包括KOH溶液。可以在基片的两侧淀积保护层以使它们免受蚀刻溶液的作用。备选地，通过干蚀刻例如利用C4F8/SF6的DRIE对基片进行蚀刻。还可以采用其他类型的蚀刻技术。在对基片进行定型之后，硬质掩模利用采用氢氟酸的湿蚀刻被去除。湿蚀刻还去除非蚀刻表面上任何天然的氧化物。
参照图9c，第二和第三基片921a-b连接在定型的第一基片903上。在一种实施方式中，基片通过阳极粘结被连接。为了制备用于粘结的基片，所有的基片都得到清洗。在一种实施方式中，基片在NH4OH∶H2O2∶H2O(1∶1∶5)和HCL∶H2O2∶H2O(1∶1∶5)槽中得到清洗。在清洗之后，基片在大约350℃-400℃下利用施加的大约1000V电压被粘结。在基片被粘结之后，继续所述过程以形成压电装置，如图7c-g中所述。
图10-12表示对第一基片进行定型以形成支承构件不同空腔构造的多种实施方式。设置第一基片1003。第一基片例如包括硅。还可以采用其他类型的材料。在一种实施方式中，硅基片定位在(110)方向上。
参照图10，基片被定型以形成槽1052a-b。可采用多种定型技术以形成槽，例如结合图7a-b所描述的那些技术。在一种实施方式中，采用湿蚀刻形成槽。还可以采用其他技术例如干蚀刻。例如采用在一个或两个基片表面上的硬质掩模执行蚀刻。第一基片提供用于压电装置支承构件的第一、第二和第三次支承元件。当第二和第三基片1021a-b连接在第一基片上时，设置具有由槽1052a-b形成的第一和第二空腔的支承构件。该支承构件与图5所述的支承构件类似。
参照图11，第一基片1003被定型以从由基片中间元件1154分隔的上表面和下表面1004a-b形成凹槽1152a-b。在一种实施方式中，通过湿蚀刻形成凹槽。硬质掩模形成在基片的上表面和下表面二者上。对湿蚀刻定时使得它不会蚀刻贯穿基片，由此留出分隔凹槽的中间元件1154。备选地，可以从上表面和下表面执行干蚀刻，一次一个。干蚀刻从上表面和下表面部分地对基片进行蚀刻，在留出中间元件1154的同时形成凹槽。还可以采用其他技术形成凹槽。
当第二和第三基片1221a-b连接在第一基片上时，设置具有由单个次支承元件形成的第一和第二空腔的支承构件，例如在图4中所述。
参照图12，示出第一基片1003。在一种实施方式中，第一基片首先被定型以形成凹槽，如在图11中所述。在形成凹槽之后，中间元件的一部分被去除以形成间断1204。可以采用多种技术例如湿蚀刻或干蚀刻形成间断。如果采用湿蚀刻，则掩模层形成在上表面和下表面二者上。备选地，如果采用干蚀刻，则仅需要在一个表面上的一个掩模。当第二和第三基片1221a-b连接在第一基片上时，形成具有H形空腔的支承构件，例如在图3中所述。
如上所述，可以采用不同掩模型式以及另外的石印工序很容易地形成多种空腔构造。还可以通过采用多个石印和蚀刻工序形成更复杂的型式。
尽管已经参照多种实施方式具体示出并描述了本发明，但本领域技术人员将会认识到在不脱离本发明精神和范围的前提下做出修改和变化。因此本发明的范围不是参照以上描述而是参照附加权利要求连同它们整个的等效范围得到确定。

Claims (26)

1.一种用于制造机电装置的方法，所述方法包括：
形成支承构件，其包括
设置第一层，
设置第二和第三层，每一层具有内表面和外表面，
将第二和第三层的内表面连接在第一层上以形成支承构件，其中支承构件包括至少一个在第二和第三层之间的空腔；以及
在第二和第三层中的至少一个的外表面上设置机电式活动元件。
2.如权利要求1所述的方法，其特征在于，所述方法还包括在将第二和第三层连接在第一层上之后并在设置机电式活动元件之前减小第二和第三层中的至少一个的厚度。
3.如权利要求1或2所述的方法，其特征在于，连接第二和第三层包括在升高温度下将第二和第三层连接在第一层上。
4.如权利要求2所述的方法，其特征在于，减小第二和第三层中的至少一个的厚度至少包括机械抛光。
5.如权利要求2所述的方法，其特征在于，第二和第三层每个包括多层基片，并且减小第二和第三层的厚度包括从多层基片上去除至少一层材料。
6.如权利要求5所述的方法，其特征在于，第二和第三层的多层基片包括绝缘层上外延硅晶片，其具有由绝缘层分隔的块硅层和表面硅层，并且减小第二和第三层的厚度包括从绝缘层上外延硅晶片上去除至少块硅层。
7.如权利要求1-5中任意一项所述的方法，其特征在于，第二和第三层包括单晶材料。
8.如权利要求7所述的方法，其特征在于，所述单晶材料包括单晶硅。
9.如权利要求1-8中任意一项所述的方法，其特征在于，第一层包括单晶材料。
10.如权利要求9所述的方法，其特征在于，第一层的单晶材料包括单晶硅。
11.如权利要求10所述的方法，其特征在于，第一层的单晶硅包括与第一、第二和第三层夹层的夹层方向平行的<110>结晶方向。
12.如权利要求11所述的方法，其特征在于，所述空腔包括至少一个垂直于夹层方向的边缘。
13.如权利要求7-12所述的方法，其特征在于，第一、第二以及第三层包括单晶硅并且第二和第三层在高温下通过硅熔合粘结连接在第一层上。
14.如权利要求1-8中任意一项所述的方法，其特征在于，第一层包括玻璃。
15.如权利要求14所述的方法，其特征在于，第二和第三层包括单晶硅并且第二和第三层在升高温度下通过阳极粘结连接在第一层上。
16.如权利要求1-15中任意一项所述的方法，其特征在于，机电式活动元件包括具有压电或电致伸缩材料的活动薄膜。
17.如权利要求16所述的方法，其特征在于，机电式活动元件还包括将活动薄膜夹在中间的上电极和下电极。
18.如权利要求17所述的方法，其特征在于，还包括在机电式活动元件和第二或第三层中至少一个的外表面之间的至少一个中间层。
19.如权利要求1-18中任意一项所述的方法，其特征在于，活动薄膜采用薄膜淀积技术被淀积。
20.如权利要求19所述的方法，其特征在于，压电材料包括围绕相变边界(MPB)的组合物。
21.如权利要求1-20中任意一项所述的方法，其特征在于，对第一、第二和第三层设置第一、第二和第三晶片，并且还包括：
在第一晶片上形成空腔排列；
将第二和第三晶片的内表面连接在第一晶片上以形成晶片叠层；
在第二和第三晶片中的至少一个的外表面上设置机电式活动元件；以及
切割晶片叠层以在单个制造循环中平行地形成多个机电式装置。
22.如权利要求21所述的方法，其特征在于，空腔排列包括细长槽，用于在位于切割线和细长槽交叉点的各个机电装置上提供至少一个空腔。
23.如权利要求22所述的方法，其特征在于，第一晶片包括(110)定向的单晶硅晶片并且细长槽的长度方向排列在单晶硅晶片的(111)平面内。
24.如权利要求21-23中任意一项所述的方法，其特征在于，还包括涂敷晶片叠层的至少一侧以防止机电装置在切割过程中受到破坏。
25.一种机电装置，包括：
包括第一层、第二和第三层的支承构件，每层具有内表面和外表面，第二和第三层的内表面连接在第一层上，其中支承构件包括至少一个空腔；以及
布置在第二和第三层中至少一个的外表面上的机电式活动元件。
26.如权利要求25所述的方法，其特征在于，机电式活动元件包括厚度小于大约5μm的压电或电致伸缩薄膜。
CNB2004800430979A 2004-04-23 2004-04-23 微机电装置 Expired - Fee Related CN100568568C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/SG2004/000107 WO2005104257A1 (en) 2004-04-23 2004-04-23 Micro-electromechanical device

Publications (2)

Publication Number Publication Date
CN101069293A true CN101069293A (zh) 2007-11-07
CN100568568C CN100568568C (zh) 2009-12-09

Family

ID=35197286

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800430979A Expired - Fee Related CN100568568C (zh) 2004-04-23 2004-04-23 微机电装置

Country Status (4)

Country Link
US (2) US7596841B2 (zh)
JP (1) JP2007534172A (zh)
CN (1) CN100568568C (zh)
WO (1) WO2005104257A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005249645A (ja) * 2004-03-05 2005-09-15 Matsushita Electric Ind Co Ltd 角速度センサおよびその製造方法
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
DE102006055147B4 (de) 2006-11-03 2011-01-27 Infineon Technologies Ag Schallwandlerstruktur und Verfahren zur Herstellung einer Schallwandlerstruktur
JP2008252071A (ja) * 2007-03-06 2008-10-16 Fujifilm Corp 圧電素子とその製造方法、及び液体吐出装置
US9085152B2 (en) * 2008-05-22 2015-07-21 Fujifilm Corporation Etching piezoelectric material
CH699109A1 (fr) * 2008-07-10 2010-01-15 Swatch Group Res & Dev Ltd Procédé de fabrication d'une pièce micromécanique.
JP5717975B2 (ja) * 2010-03-31 2015-05-13 キヤノン株式会社 振動体及び振動波アクチュエータ
US9401471B2 (en) * 2010-09-15 2016-07-26 Ricoh Company, Ltd. Electromechanical transducing device and manufacturing method thereof, and liquid droplet discharging head and liquid droplet discharging apparatus
TW201243930A (en) * 2011-04-21 2012-11-01 Lingsen Precision Ind Ltd Wafer dicing method
KR20130055867A (ko) * 2011-11-21 2013-05-29 한국전자통신연구원 압전 마이크로 발전기 및 그 제조 방법
WO2014143373A1 (en) 2013-03-13 2014-09-18 Microgen Systems, Inc. Piezoelectric energy harvester device with stopper structure
EP2973765A4 (en) 2013-03-13 2016-11-16 Microgen Systems Inc MICROELECTROMECHANICAL PIEZOELECTRIC BOOM WITH SYMMETRIC DUAL PIEZOELECTRIC STACK FOR ENERGY RECOVERY
US9484522B2 (en) 2013-03-13 2016-11-01 Microgen Systems, Inc. Piezoelectric energy harvester device with curved sidewalls, system, and methods of use and making
EP3825424A1 (en) 2014-01-31 2021-05-26 Goldcorp Inc. Process for stabilisation of an arsenic solution comprising thiosulfates
US9728707B2 (en) 2014-02-05 2017-08-08 Microgen Systems, Inc. Packaged piezoelectric energy harvester device with a compliant stopper structure, system, and methods of use and making
US9502635B2 (en) * 2014-03-07 2016-11-22 Microgen Systems, Inc. Symmetric dual piezoelectric stack microelectromechanical piezoelectric devices
US9419546B2 (en) 2014-04-24 2016-08-16 Microgen Systems, Inc. Piezoelectric energy harvester device with frequency offset vibrational harvesters
DE102020204969A1 (de) * 2020-04-20 2021-11-04 Robert Bosch Gesellschaft mit beschränkter Haftung Mikroelektronikvorrichtung und Verfahren zur Herstellung einer Mikroelektronikvorrichtung

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614678A (en) * 1967-08-11 1971-10-19 Gen Electric Electromechanical filters with integral piezoresistive output and methods of making same
JPS6048112B2 (ja) 1979-05-02 1985-10-25 ソニー株式会社 電気・機械変換素子
EP0253375B1 (en) * 1986-07-15 1993-02-03 Matsushita Electric Industrial Co., Ltd. Two-dimensional piezoelectric actuator
JPS63252257A (ja) * 1986-11-20 1988-10-19 Aisin Seiki Co Ltd 加速度検出装置
US5060526A (en) * 1989-05-30 1991-10-29 Schlumberger Industries, Inc. Laminated semiconductor sensor with vibrating element
JPH05240874A (ja) * 1991-12-06 1993-09-21 Canon Inc 角速度センサ
US6420819B1 (en) * 1994-01-27 2002-07-16 Active Control Experts, Inc. Packaged strain actuator
US5656778A (en) * 1995-04-24 1997-08-12 Kearfott Guidance And Navigation Corporation Micromachined acceleration and coriolis sensor
JPH09301778A (ja) * 1996-03-12 1997-11-25 Matsushita Electric Ind Co Ltd 磁器材料の焼成方法及び焼結装置、並びに圧電材料
US5914801A (en) * 1996-09-27 1999-06-22 Mcnc Microelectromechanical devices including rotating plates and related methods
EP1012888B1 (en) * 1996-10-17 2009-03-04 Avago Technologies Wireless IP (Singapore) Pte. Ltd. Method for fabricating fbars on glass substrates
US6159385A (en) * 1998-05-08 2000-12-12 Rockwell Technologies, Llc Process for manufacture of micro electromechanical devices having high electrical isolation
JPH11344341A (ja) * 1998-05-29 1999-12-14 Tokai Rika Co Ltd 平行平板型振動ジャイロ及び平行平板型振動ジャイロ装置
JP2000002539A (ja) * 1998-06-15 2000-01-07 Tokai Rika Co Ltd 平行平板型振動ジャイロ及び平行平板型振動ジャイロ装置
US7011378B2 (en) * 1998-09-03 2006-03-14 Ge Novasensor, Inc. Proportional micromechanical valve
JP2000169223A (ja) * 1998-11-30 2000-06-20 Kyocera Corp 圧電磁器組成物及びその製造方法
JP2001169571A (ja) 1998-12-28 2001-06-22 Ngk Insulators Ltd 圧電・電歪デバイス及びその製造方法
US6335586B1 (en) 1998-12-28 2002-01-01 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device and production method thereof
US6342751B1 (en) * 1998-12-28 2002-01-29 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device and production method thereof
US6329740B1 (en) * 1998-12-28 2001-12-11 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device and production method thereof
JP3887137B2 (ja) * 1999-01-29 2007-02-28 セイコーインスツル株式会社 圧電振動子の製造方法
JP2000343714A (ja) * 1999-04-02 2000-12-12 Seiko Epson Corp 水晶穴加工方法およびインクジェット式記録ヘッドの製造方法
US6445841B1 (en) * 1999-05-28 2002-09-03 Omm, Inc. Optomechanical matrix switches including collimator arrays
JP2001026411A (ja) 1999-07-12 2001-01-30 Toray Ind Inc 炭素フィルムおよびその製造方法
JP3436727B2 (ja) 1999-10-01 2003-08-18 日本碍子株式会社 圧電／電歪デバイス及びその製造方法
JP4058223B2 (ja) 1999-10-01 2008-03-05 日本碍子株式会社 圧電／電歪デバイス及びその製造方法
JP3845544B2 (ja) * 1999-10-01 2006-11-15 日本碍子株式会社 圧電／電歪デバイス及びその製造方法
JP3466548B2 (ja) 1999-10-01 2003-11-10 日本碍子株式会社 圧電／電歪デバイス
US6455981B1 (en) * 1999-10-01 2002-09-24 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device and method of manufacturing same
JP3851485B2 (ja) 1999-10-01 2006-11-29 日本碍子株式会社 圧電／電歪デバイス及びその製造方法
US6525448B1 (en) * 1999-10-01 2003-02-25 Ngk Insulators Ltd Piezoelectric/electrostrictive device
US6570297B1 (en) * 1999-10-01 2003-05-27 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device
JP2001315100A (ja) 1999-10-01 2001-11-13 Ngk Insulators Ltd 圧電／電歪デバイス
US7164221B1 (en) * 1999-10-01 2007-01-16 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device and method of manufacturing same
JP3436735B2 (ja) * 1999-10-01 2003-08-18 日本碍子株式会社 圧電／電歪デバイス及びその製造方法
US6404109B1 (en) * 1999-10-01 2002-06-11 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device having increased strength
JP2002026413A (ja) 1999-10-01 2002-01-25 Ngk Insulators Ltd 圧電／電歪デバイス
JP3436725B2 (ja) 1999-10-01 2003-08-18 日本碍子株式会社 圧電／電歪デバイス及びその製造方法
US6396193B1 (en) * 1999-10-01 2002-05-28 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device having mutually opposing thin plate portions
US6351056B1 (en) * 1999-10-01 2002-02-26 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device having mutually opposing thin plate portions
US6452309B1 (en) * 1999-10-01 2002-09-17 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device
JP3845543B2 (ja) 1999-10-01 2006-11-15 日本碍子株式会社 圧電／電歪デバイス及びその製造方法
US6498419B1 (en) * 1999-10-01 2002-12-24 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device having mutually opposing end surfaces and method of manufacturing the same
US6476539B1 (en) * 1999-10-01 2002-11-05 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device
EP1148560B1 (en) * 1999-10-01 2010-07-14 Ngk Insulators, Ltd. Piezoelectric / electrostrictive device and method of manufacture thereof
JP3965515B2 (ja) 1999-10-01 2007-08-29 日本碍子株式会社 圧電／電歪デバイス及びその製造方法
US6323582B1 (en) * 1999-10-01 2001-11-27 Ngk Insulators, Ltd. Piezoelectric/Electrostrictive device
JP3433160B2 (ja) 1999-10-01 2003-08-04 日本碍子株式会社 圧電／電歪デバイス
US6333681B1 (en) * 1999-10-01 2001-12-25 Ngk Insulators, Ltd. Piezoelectric/electrostrictive device
JP2001179974A (ja) * 1999-12-28 2001-07-03 Seiko Epson Corp 静電アクチュエータ、その製造方法及びインクジェットヘッド
JP2001253073A (ja) * 2000-03-13 2001-09-18 Ricoh Co Ltd 液滴吐出ヘッド
US6518690B2 (en) * 2000-04-19 2003-02-11 Ngk Insulators, Ltd. Piezoelectric/electrostrictive film type elements and process for producing the same
JP4566439B2 (ja) 2001-03-30 2010-10-20 日本碍子株式会社 圧電／電歪デバイスおよびその製造方法
EP1306908A4 (en) * 2000-06-16 2006-10-04 Ngk Insulators Ltd PIEZOELECTRIC / ELECTROSTRICTIVE COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
JP4007767B2 (ja) * 2001-01-18 2007-11-14 日本碍子株式会社 圧電／電歪デバイスおよびその製造方法
JP3833070B2 (ja) * 2001-02-09 2006-10-11 キヤノン株式会社 液体噴射ヘッドおよび製造方法
JP4033643B2 (ja) 2001-06-18 2008-01-16 日本碍子株式会社 圧電／電歪デバイスおよびその製造方法
WO2003055063A1 (en) * 2001-12-06 2003-07-03 University Of Pittsburgh Tunable piezoelectric micro-mechanical resonator
JP3846406B2 (ja) * 2002-01-10 2006-11-15 株式会社村田製作所 電子部品、その製造方法、それを用いたフィルタおよびデュプレクサならびに電子通信機器
JP4859333B2 (ja) * 2002-03-25 2012-01-25 セイコーエプソン株式会社 電子デバイス用基板の製造方法
US7701022B2 (en) * 2002-05-01 2010-04-20 Rohm Co., Ltd. Semiconductor device and method of producing the same
JP3893077B2 (ja) * 2002-05-01 2007-03-14 ローム株式会社 半導体デバイス及びその製造方法
JP3840144B2 (ja) * 2002-06-11 2006-11-01 株式会社リコー 閾値マトリクス、画像処理装置、画像形成装置及びプリンタドライバ
US6958255B2 (en) * 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
JP2004084584A (ja) * 2002-08-27 2004-03-18 Kyocera Corp 圧電マイクロポンプ及びその流体移動方法
US7119994B2 (en) * 2002-11-28 2006-10-10 Tdk Corporation Actuator having a pair of arms with piezoelectric devices attached thereto and methods of making the same

Also Published As

Publication number Publication date
JP2007534172A (ja) 2007-11-22
WO2005104257A1 (en) 2005-11-03
CN100568568C (zh) 2009-12-09
US20070164634A1 (en) 2007-07-19
US7596841B2 (en) 2009-10-06
US20100019623A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
CN100568568C (zh) 微机电装置
US9975763B2 (en) Integration of AIN ultrasonic transducer on a CMOS substrate using fusion bonding process
US7526846B2 (en) Forming piezoelectric actuators
CN1894849A (zh) 制造压电薄膜器件的方法和压电薄膜器件
JP6400693B2 (ja) 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法
JP5139805B2 (ja) 圧電ブロックを有するマイクロ電子機械デバイスおよびこれを作製する方法
US20080224569A1 (en) Piezoelectric element and its manufacturing method
WO2014020388A1 (en) Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices
EP2862846A1 (en) Processing piezoelectric material
JP2010035156A (ja) 機械電気変換素子及び機械電気変換装置の製造方法
JP2018049973A5 (zh)
US7208806B2 (en) Micromachined electromechanical device
CN1835188A (zh) 微移动器件及使用湿蚀刻的制造方法
JP4804760B2 (ja) 積層型圧電構造体の製造方法
CN1784792A (zh) 压电/电致伸缩元件及其制造方法
CN101077766A (zh) 电子机械元件、电子电路装置及它们的制造方法
JP4299214B2 (ja) 電子デバイスの製造方法、電子デバイス及び圧電デバイス
US20230406696A1 (en) Membrane transfer method
JP2008016586A (ja) 誘電体膜の製造方法及び圧電素子の製造方法並びに液体噴射ヘッドの製造方法
JP3837139B2 (ja) 薄膜圧電体素子及びその製造方法
KR101471190B1 (ko) 멤즈 구조체의 제조 방법
WO2021248503A1 (zh) 超声换能器制备方法、超声换能器及信息采集元件
CN115428158A (zh) 用于制造微电子设备的方法
JP2005243718A (ja) 半導体装置及び半導体装置の製造方法
JP2007335537A (ja) 誘電体膜の製造方法及び圧電素子の製造方法並びに液体噴射ヘッドの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20190423