CN1496951A - 用于底切的金属布线方法 - Google Patents
用于底切的金属布线方法 Download PDFInfo
- Publication number
- CN1496951A CN1496951A CNA2003101024039A CN200310102403A CN1496951A CN 1496951 A CN1496951 A CN 1496951A CN A2003101024039 A CNA2003101024039 A CN A2003101024039A CN 200310102403 A CN200310102403 A CN 200310102403A CN 1496951 A CN1496951 A CN 1496951A
- Authority
- CN
- China
- Prior art keywords
- undercutting
- chip glass
- mems
- silicon substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Micromachines (AREA)
Abstract
一种用于在MEMS封装工艺中的底切的金属布线方法,该方法包括:在硅衬底上设置MEMS元件;将玻璃晶片焊接至具有设置在其上的MEMS元件的硅衬底的上部,该玻璃晶片具有形成于其中用于连接金属布线的孔洞;在该孔洞中沉积用于该金属布线的薄金属膜;以及离子研磨该沉积的薄金属膜。通过离子研磨,该方法能够将金属布线连接至具有底切的通路孔。
Description
技术领域
本发明涉及MEMS(Micro-electronic Mechanical System,微电子机械系统)技术。更具体地,本发明涉及能够将金属布线连接至具有底切(undercut)的通路孔的金属布线方法。
背景技术
MEMS市场发展的前景显示出MEMS技术采用半导体制造工艺的迅速增长的趋势,因此获得生物工程相关技术和产品例如蛋白质芯片、DNA芯片及微机械加工件,其是纳米级微型三维精密机械结构。
MEMS技术采用半导体精密制造技术,其重复诸如气相沉积和蚀刻的步骤,从而实现微型产品在低成本下的批量生产。MEMS技术也采用做为电荷之间的吸引力的静电力,以及表面张力作为驱动力以产生电流,从而显著降低功耗。已经开发了对MEMS技术发展有重要意义的纳米技术和芯片上制造系统(System On Chip,SOC)技术。
由于MEMS元件可容易被破坏,因而MEMS元件被密封或更具体地被气密封装,以保护不受有害环境的影响。
以这种方式封装的MEMS元件可称为MEMS。
图1显示根据现有技术被焊接至硅晶片或衬底12和玻璃晶片14的MEMS元件13的剖面图。
参照图1,MEMS元件13呈层状结构被设置在硅衬底12上,且玻璃晶片14焊接在具有设置于其上的MEMS元件13的硅衬底12上。
例如陀螺芯片可用作MEMS元件13,并且SOI(Silicon On Insulator,绝缘体上硅)晶片可用作硅衬底12。
硅衬底12和玻璃晶片14使用阳极焊接技术(anodic bonding)焊接,当应用至MEMS元件13时可实现气密封装。
为了连接布线至SOI晶片或硅衬底12,使用其中具有通路孔的玻璃晶片14。但是,当在玻璃晶片14中钻孔形成通路孔时出现一个问题。即,当通路孔被钻穿玻璃晶片14时,在玻璃晶片14上形成底切15。形成这种底切的证据显示在图2中,其显示图1的A部分的扫描电子显微(SEM)照片。在图2中,可以容易发现在通路孔周围的底切。
这样的底切可引起MEMS元件的金属布线断开或阻值增加和器件的合格率下降。
已经提出一种克服底切问题的方法,使用一种通过使用蚀刻液将通路孔部分钻入玻璃晶片中的技术,使得通路孔不完全钻穿玻璃晶片。然而,尽管该技术不会产生底切,玻璃晶片的一部分具有钻入其中的孔洞而另一部分没有,使制造工艺变得非常复杂。而且,可能形成畸形孔洞,使器件的合格率下降。
如果通路孔完全钻穿玻璃晶片则制造工艺变得很简单。但是,在这种情况,需要过量气相沉积用于布线的薄金属膜,并且布线仍然可能是断开的,或者器件的合格率可能下降。
发明内容
为解决这些和其它问题,根据本发明实施例的一方面,提供一种布线方法,使得金属布线连接至具有形成于其中的底切的玻璃晶片。
根据本发明实施例的一方面,提供用于在MEMS封装工艺中的底切的金属布线方法,该方法包括:在硅衬底上设置一MEMS元件,将玻璃晶片焊接至具有设置于其上的MEMS元件的硅衬底,该玻璃晶片具有形成于其中用于连接金属布线的孔洞,沉积用于金属布线的薄金属膜于该孔洞中,以及离子研磨(ion mealing)沉积的薄金属膜。
在上述方法的离子研磨中,可通过注入加速气体微粒来轰击该沉积的薄金属膜,以便再溅射(resputter)沉积的薄金属膜。而且,如果玻璃晶片具有在形成于其中的孔洞周围形成的底切,该底切被再溅射的薄金属膜填充。而且,如果玻璃晶片具有在形成于其中的孔洞周围形成的底切,可进行离子研磨直到底切被消除。加速气体微粒优选是氩气微粒。
附图说明
通过参考附图详细描述本发明的优选实施例,对于本领域内的技术人员,本发明的上述和其它方面和优点将变得更明显,在附图中:
图1显示焊接至硅晶片和玻璃晶片的MEMS元件的剖面图;
图2是图1的A部分的SEM照片;
图3显示根据本发明焊接至硅晶片和玻璃晶片的MEMS元件的剖面图;
图4显示其上沉积有铝的图3的MEMS封装件的剖面图;
图5是图4的MEMS封装件的示意图,显示使用离子研磨装置而进行的沉积铝的研磨工艺;
图6是根据本发明具有沉积于其上的铝的MEMS封装件的SEM照片,且沉积的铝被研磨;以及
图7是显示根据本发明实施例的能够消除底切的布线方法的流程图。
具体实施方式
2002年9月17日申请的韩国专利文件No.2002-63608,标题为“MetalWiring Method For Undercut”,其全文在此作参照引用。
下面参考附图更充分地描述本发明,在附图中显示了本发明的优选实施例。然而,本发明可以不同方式实施,不应当理解为受到在此列举的实施例的限制。更确切地,提供这些实施例使得本公开文件充分和完整,并且充分传达本发明的保护范围给本领域内的技术人员。在附图中,为了显示清楚,层的厚度和区域被放大。也可以理解,当层被表述为在另一层或衬底“上”时,它可以是直接在其它层或衬底上,或者也可能存在中间层。而且,可以理解,当层被表述为在另一层“下”时,它可以是直接在下面,也可能存在一个或多个中间层。另外,也可以理解,当层被表述为在两层“之间”时,它可以是两层之间仅有的一层,或者也可能存在一个或多个中间层。全文中的相同标记表示相同的元件。
图3是在MEMS元件的封装工艺的早期阶段中焊接至硅衬底或晶(和玻璃晶片的MEMS元件的示意图。
参考图3,MEMS元件23焊接至硅衬底22,并且玻璃晶片24焊接至其上焊接有MEMS元件23的硅衬底22的上部。在本发明的可选实施例中,可以使用硅晶片替代玻璃晶片24。硅衬底22可以由单晶硅、多晶硅或非晶硅和SOI晶片形成。
MEMS元件23和硅衬底22使用布线(未显示)相连接。
关于布线,在玻璃晶片24被焊接至硅衬底22前,通路孔26钻穿玻璃晶片24。这里,在靠近通路孔26的底部的玻璃晶片24的部分上,形成一底切28。然后玻璃晶片24被焊接至具有焊接于其上的MEMS元件23的硅衬底22。如上所述,底切28可导致随后加入的布线断开,或者使阻值增加和器件合格率降低。
根据本发明的另一实施例,不是在将玻璃晶片24焊接至硅衬底22之前使通路孔26钻穿玻璃晶片24,而是在玻璃晶片和硅衬底已经焊接在一起之后可以将通路孔钻入硅衬底和玻璃晶片的边界中。
为了电连接MEMS元件23和硅衬底22,可以使用不同的布线方法。在本发明中,可使用在结构上沉积和成型金属的具体布线方法。在本发明的实施例中,使用铝作为布线的沉积物。
图4显示具有沉积于其上的铝27的图3的MEMS封装件的剖面图。如图4所示,铝27没有沉积在玻璃晶片24中的通路孔26的底切28中。因此,在没有沉积铝27的底切28处,出现金属布线的断开。
为了解决这个问题,本发明的实施例提供沉积铝的离子研磨,如图5所示。
图5是图4的MEMS封装件的示意图,显示通过离子研磨装置(未显示)进行的沉积铝的研磨工艺。
如图5所示,当使用离子研磨装置(未显示)研磨铝27时,具有因热电效应产生的强能量的氩(Ar)微粒再溅射和回流在靠近底切28的通路孔26的底部处的铝微粒。
在铝27被沉积至约5μm的厚度时,根据离子研磨装置的种类和所用功率来改变研磨工艺时间。然而,优选地研磨工艺时间是从约30分钟至约1小时。
在研磨工艺中,氩(Ar)微粒几乎垂直降落,使得通路孔26的底部处的铝微粒被逐渐蚀刻至底切28。结果,被研磨的铝填充底切部分,因此消除底切28。
图6是具有沉积于其上的铝的MEMS封装件的SEM照片,并且沉积的铝已被研磨。从图6可看到,研磨铝导致底切部分被铝再溅射,使得铝沉积在底切中。因此,防止了在底切部分处的金属布线断开。
下面参考图7的流程图阐述根据本发明实施例的能够消除底切的布线方法。
首先,将MEMS元件焊接至硅晶片(S702)。其次,将通路孔钻穿玻璃晶片,该玻璃晶片将被焊接至具有焊接于其上的MEMS元件的硅衬底(S704)。然后,具有钻穿的通路孔的玻璃晶片被焊接至硅晶片(S706)。
关于金属布线,使用铝溅射工艺,在被焊接的玻璃晶片和硅晶片上沉积铝(S708)。使用离子研磨装置研磨沉积在MEMS封装件上的铝(S710)。
上述的工艺可应用于所有使用玻璃晶片的晶片级封装的制造工艺。
根据本发明,通过使用离子研磨装置,可以将金属布线连接至具有底切的通路孔,使得防止因底切而使金属布线电气断开。而且,由于在本发明中通路孔蚀刻穿过玻璃晶片,与使用蚀刻液钻通路孔的方法相比较,本发明钻通路孔的制造工艺非常简单。而且,与现有金属布线工艺相比较,本发明的方法可显著增加合格率。
在此业已公开了本发明的优选实施例,尽管使用了具体术语,它们的使用应被解释为概括的和仅仅描述性的意义,而不是用来限制本发明。例如,本发明可容易地应用于装置的其它类型。因此,本领域内的技术人员可以理解,在不脱离由所附权利要求指出的本发明的精神和保护范围的条件下,可作出各种形式和细节的变化,其中当执行引用的功能时,附加功能装置项目意欲涵概在此描述的结构,不仅涵概结构等同物,而且涵概等同物结构。
Claims (5)
1.一种用于在MEMS封装工艺中的底切的金属布线方法,该方法包括:
在硅衬底上设置MEMS元件;
将玻璃晶片焊接至具有设置于其上的MEMS元件的硅衬底的上部,该玻璃晶片具有形成于其中用于连接金属布线的孔洞;
在该孔洞中沉积用于金属布线的薄金属膜;以及
离子研磨该沉积的薄金属膜。
2.如权利要求1所述的方法,其中在该离子研磨中,通过注入被加速的气体微粒来轰击该被沉积的薄金属膜,再溅射被沉积的薄金属膜。
3.如权利要求2所述的方法,其中如果玻璃晶片具有在形成于其中的孔洞周围形成的底切,该底切被再溅射的薄金属膜填充。
4.如权利要求3所述的方法,其中当该玻璃晶片具有在形成于其中的孔洞周围形成的底切时,进行该离子研磨直到消除该底切。
5.如权利要求2所述的方法,其中该加速气体微粒是氩气微粒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2003101024039A CN1496951A (zh) | 2002-10-17 | 2003-10-17 | 用于底切的金属布线方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR63608/2002 | 2002-10-17 | ||
CNA2003101024039A CN1496951A (zh) | 2002-10-17 | 2003-10-17 | 用于底切的金属布线方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1496951A true CN1496951A (zh) | 2004-05-19 |
Family
ID=34256665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2003101024039A Pending CN1496951A (zh) | 2002-10-17 | 2003-10-17 | 用于底切的金属布线方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1496951A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104167389A (zh) * | 2013-05-15 | 2014-11-26 | 英飞凌科技股份有限公司 | 带有玻璃基板的半导体器件及其制造方法 |
CN106684097A (zh) * | 2017-01-03 | 2017-05-17 | 京东方科技集团股份有限公司 | 一种基板及其制作方法、显示面板 |
-
2003
- 2003-10-17 CN CNA2003101024039A patent/CN1496951A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104167389A (zh) * | 2013-05-15 | 2014-11-26 | 英飞凌科技股份有限公司 | 带有玻璃基板的半导体器件及其制造方法 |
CN104167389B (zh) * | 2013-05-15 | 2017-06-09 | 英飞凌科技股份有限公司 | 带有玻璃基板的半导体器件及其制造方法 |
CN106684097A (zh) * | 2017-01-03 | 2017-05-17 | 京东方科技集团股份有限公司 | 一种基板及其制作方法、显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7335527B2 (en) | Method for microfabricating structures using silicon-on-insulator material | |
US6225145B1 (en) | Method of fabricating vacuum micro-structure | |
US6929974B2 (en) | Feedthrough design and method for a hermetically sealed microdevice | |
US6686642B2 (en) | Multi-level integrated circuit for wide-gap substrate bonding | |
US7378294B2 (en) | Wafer-level sealed microdevice having trench isolation and methods for making the same | |
CN1826285B (zh) | 堆叠结构及其制造方法 | |
CN1384042A (zh) | 制作悬式微结构的方法 | |
CN1677705A (zh) | 电子元件、电子元件模块以及制造电子元件的方法 | |
US9266721B2 (en) | Eutectic bonding of thin chips on a carrier substrate | |
CN1496951A (zh) | 用于底切的金属布线方法 | |
CN1143121C (zh) | 制造角速率传感器的方法 | |
CN1573336A (zh) | 电容型动态量传感器及其制造方法 | |
AU2009248425B2 (en) | Method for microfabricating structures using silicon-on-insulator material | |
US6835594B2 (en) | Metal wiring method for an undercut | |
Jin et al. | Hermetic packaging of MEMS with thick electrodes by silicon-glass anodic bonding | |
CN1531063A (zh) | 双面容器电容器的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |