CN1531063A - 双面容器电容器的制造方法 - Google Patents
双面容器电容器的制造方法 Download PDFInfo
- Publication number
- CN1531063A CN1531063A CNA031157955A CN03115795A CN1531063A CN 1531063 A CN1531063 A CN 1531063A CN A031157955 A CNA031157955 A CN A031157955A CN 03115795 A CN03115795 A CN 03115795A CN 1531063 A CN1531063 A CN 1531063A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- base material
- electrode
- semiconductor
- hearth electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明揭示一种电容器的制造方法，包含以下步骤：在半导体基底中形成一储存节点；在半导体基底上形成一屏蔽层；在屏蔽层上沉积一基材；蚀刻基材至半导体基底以形成一电容器孔；将蚀刻后的基材的表面粗糙化；在基材的粗糙化表面上沉积电容器的底电极；抛光底电极的顶表面；蚀刻余留的基材；沉积介电材料层于底电极上；及在介电材料层上沉积电容器的顶电极。
Description
技术领域
本发明关于一种电容器的制造方法，尤指一种双面容器电容器的制造方法，其中电容器的底电极是做成圆柱形的容器形状，且使底电极粗糙化以增加底电极的表面积，藉以增加电容器的电容。
背景技术
近年来在半导体存储器元件的发展包含了各种增加集成度的技术。半导体存储器元件典型地具有一晶体管与一电容器，电荷被储存于与晶体管相连结的电容器的储存节点上。为使集成度增加，必须使半导体存储器元件的尺寸做得更小。
在半导体存储器中，可借着增加记忆胞电容器的电容来改善记忆胞的运作。记忆胞电容器的电容是与储存电极的表面积成正比。为了增加记忆胞的电容及其成效，需要增加其储存节点的表面积，亦即需要增加电极与介电质的表面积。
已知电容器的构造如图1所示，电容器包含：半导体基底100、内多晶介电层110、底电极120、介电层130、顶电极140。为了增加电极与介电质的表面积，发展出改良的电容器如图2所示，改良的电容器包含：半导体基底200、内多晶介电层210、底电极220、介电层230、顶电极240。由于底电极220系做凹陷的形状，因而可增加电极与介电质的表面积。然而以此种方式所做成的电容器，其所增加电极与介电质的表面积有限，因此对于增加电容的效果并不理想。
发明内容
为有效地增加电容器的电容，本发明提出一种双面容器电容器的制造方法，其中电容器的底电极是做成圆柱形的容器形状，且使底电极粗糙化以增加底电极的表面积，藉以增加电容器的电容。
依据本发明的一个观点，提供一种电容器的制造方法，包含以下步骤：
在半导体基底中形成一储存节点；
在半导体基底上形成一屏蔽层；
在屏蔽层上沉积一基材；
蚀刻基材至半导体基底以形成一电容器孔；
将蚀刻后的基材的表面粗糙化；
在基材的粗糙化表面上沉积电容器的底电极；
抛光底电极的顶表面；
蚀刻余留的基材；
沉积介电材料层于底电极上；及
在介电材料层上沉积电容器的顶电极。
依据本发明所制造的电容器的底电极是做成圆柱形的容器形状，由于底电极的两侧均被粗糙化，因此可以有效地增加底电极的表面积，藉以大幅地增加电容器的电容。
附图说明
图1是一剖面图，指出已知电容器的构造；
图2是一剖面图，指出另一种已知电容器的构造；及
图3A至3H是剖面图，指出依据本发明的双面容器电容器的制造方法的各个步骤。
具体实施方式
参见图3A至3H，以下将详细说明依据本发明的双面容器电容器的制造方法的各个步骤。首先，参见图3A，在含有储存节点20的基底上覆盖一屏蔽层30，再在屏蔽层30上沉积一基材40。屏蔽层30可以由例如Si3N4或其他材料制成，而基材可以由富硼磷硅酸盐玻璃制成。
接着，参见图3B，利用干蚀刻法，蚀刻基材40和屏蔽层30直到接触半导体基底的表面，以形成一电容器孔45。
然后，以氢氟酸(HF)溶液或BOE溶液或其他腐蚀溶液将余留的基材40的表面及两内侧粗糙化，如图3C所示。
随后，在粗糙化后的基材40上方沉积底电极50，然后再将底电极50粗糙化，如图3D所示。底电极50可以由多晶硅材料制成。
接着，利用抛光技术，将粗糙化后的基材40的表面上的底电极50抛光，以露出基材40，如图3E所示。
然后，利用湿蚀刻法，蚀刻底电极50两侧的基材40，以将基材40完全移除，如图3F所示。
随后，沉积介电材料层60，以完全覆盖底电极50且填充电容器孔45，如图3G所示。介电材料层60可以由Si3N4、Al2O3、Ta2O5或其他高介电材料制成。
最后，在介电材料层60上方沉积顶电极70，以形成双面容器电容器，如图3H所示。顶电极70可以由多晶硅材料制成。
由图3H可以看出，因为底电极50的两侧被粗糙化，所以可以有效地增加底电极的表面积，藉以大幅地增加电容器的电容。
虽然在以上的叙述中已说明了本发明的特定实施例，须注意以上叙述只是用于帮助了解本发明的实施，并非用于限定本发明的精神。熟悉本技术领域者可在本案说明书的揭示下，在不脱离本发明的精神范围内，做成许多不同的修改。因此，本发明的范围是由以下所附的权利要求范围来界定。
Claims (5)
1、一种电容器的制造方法，包含以下步骤：
在半导体基底中形成一储存节点；
在该半导体基底上形成一屏蔽层；
在该屏蔽层上沉积一基材；
蚀刻该基材至该半导体基底以形成一电容器孔；
将蚀刻后的基材的表面粗糙化；
在该基材的粗糙化表面上沉积电容器的底电极；
抛光该底电极的顶表面；
蚀刻余留的基材；
沉积介电材料层于底电极上；及
在该介电材料层上沉积电容器的顶电极。
2、如权利要求1所述的电容器的制造方法，其特征在于，该基材是富硼磷硅酸盐玻璃。
3、如权利要求1所述的电容器的制造方法，其特征在于，该底电极是由多晶硅材料制成。
4、如权利要求1所述的电容器的制造方法，其特征在于，该顶电极是由多晶硅材料制成。
5、如权利要求1所述的电容器的制造方法，其特征在于，该介电材料层是由氮化硅制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA031157955A CN1531063A (zh) | 2003-03-14 | 2003-03-14 | 双面容器电容器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA031157955A CN1531063A (zh) | 2003-03-14 | 2003-03-14 | 双面容器电容器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1531063A true CN1531063A (zh) | 2004-09-22 |
Family
ID=34284441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA031157955A Pending CN1531063A (zh) | 2003-03-14 | 2003-03-14 | 双面容器电容器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1531063A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107564892A (zh) * | 2017-08-23 | 2018-01-09 | 睿力集成电路有限公司 | 电容器及其形成方法、半导体器件 |
| US11548779B2 (en) * | 2017-06-19 | 2023-01-10 | Teknologian Tutkimuskeskus Vtt Oy | Capacitive micro structure |
-
2003
- 2003-03-14 CN CNA031157955A patent/CN1531063A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11548779B2 (en) * | 2017-06-19 | 2023-01-10 | Teknologian Tutkimuskeskus Vtt Oy | Capacitive micro structure |
| CN107564892A (zh) * | 2017-08-23 | 2018-01-09 | 睿力集成电路有限公司 | 电容器及其形成方法、半导体器件 |
| CN107564892B (zh) * | 2017-08-23 | 2018-08-24 | 睿力集成电路有限公司 | 电容器及其形成方法、半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2962410B2 (ja) | 高キャパシタンス・トレンチ・セルを形成する方法 | |
| CN100347808C (zh) | 金属容器结构的平面化 | |
| US6806138B1 (en) | Integration scheme for enhancing capacitance of trench capacitors | |
| CN113921391A (zh) | 半导体器件及其形成方法 | |
| CN100336170C (zh) | 形成半导体器件的电容器的方法 | |
| CN1679160A (zh) | 在开口中形成导电材料的方法和与其相关的结构 | |
| CN1531063A (zh) | 双面容器电容器的制造方法 | |
| TW417293B (en) | Formation of DRAM capacitor | |
| CN1620752A (zh) | 薄膜体声波谐振器结构及其制造方法 | |
| JP2622243B2 (ja) | 半導体素子のスタックキャパシター製造方法 | |
| CN1467848A (zh) | 存储结构和制造该存储结构的方法 | |
| US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device | |
| CN1684247A (zh) | 深沟槽电容的制作方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1305129C (zh) | 瓶型沟槽的形成方法 | |
| CN1216409C (zh) | 在半导体基底上方形成粗糙复晶硅层的方法 | |
| CN1581461A (zh) | 电容器的制造方法 | |
| US6376300B1 (en) | Process of manufacturing trench capacitor having a hill structure | |
| KR100948575B1 (ko) | 실리콘 습식 식각을 이용한 금속-절연체-금속 캐패시터 및그 제조 방법 | |
| CN1285118C (zh) | 瓶型渠沟的形成方法 | |
| CN101051625A (zh) | 半导体存储器之电容器结构的制备方法 | |
| CN1148790C (zh) | 具有波浪形深沟的半导体装置及制作波浪形深沟的方法 | |
| KR100412146B1 (ko) | 반도체소자의제조방법 | |
| CN1264212C (zh) | 快闪存储器及其制造方法 | |
| CN1324686C (zh) | 半导体元件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |