CN1379915A - 至少带有一个电容器的集成电路装置及其制造制作方法 - Google Patents

至少带有一个电容器的集成电路装置及其制造制作方法 Download PDF

Info

Publication number
CN1379915A
CN1379915A CN00814449A CN00814449A CN1379915A CN 1379915 A CN1379915 A CN 1379915A CN 00814449 A CN00814449 A CN 00814449A CN 00814449 A CN00814449 A CN 00814449A CN 1379915 A CN1379915 A CN 1379915A
Authority
CN
China
Prior art keywords
electrode
capacitors
groove
capacitor
adsorption layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00814449A
Other languages
English (en)
Other versions
CN1230916C (zh
Inventor
J·威尔
C·希罗尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1379915A publication Critical patent/CN1379915A/zh
Application granted granted Critical
Publication of CN1230916C publication Critical patent/CN1230916C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

用电镀方法在辅助层(H)的凹槽(V1、V2)中制成第一个电容器电极(P1)和至少这个电容器的第二个电极(P2)的一部分,最后清除辅助层(H)并且至少有一部分由电容器介质(KD)代替。第一个电容器电极(P1)和部分第二个电容器电极(P2)可以用金属铂制成。电容器介质(KD)可以用BST制成。

Description

至少带有一个电容器的集成电路装置及其制造制作方法
技术领域
本发明涉及一种集成电路装置，它是在一块基片上设置的至少带有一个电容器的电路装置。
背景技术
一个这样的集成电路装置例如是一个带有存储器单元的DRAM-单元装置，该存储单元总是带有一个电容器和与之相连的晶体管。存储单元的信息以电荷形式存储在电容器上。通过字线控制晶体管时可以通过位线选择晶体管的电荷。
为了在晶体管占地要求小的同时提高电容器的容量，H.Horii等人在VLSI技术文件摘要论文集(1999)“A Self-aligned Stacked Capacitor using Novel PtElectroplating Method for 1 Gbit DRAMs and Beyond”中建议，使用鈦酸钡-锶(BST)作为电容器介质。BST有很高的介电常数。用铂来做电容器的第一个圆柱形电极的材料。由于通过干腐蚀很难将铂成型，所以利用电镀法均匀生长成第一个电容器电极。由此在第一个绝缘层中制成一个凹槽之后，去掉40nm厚的钌吸附层。然后制成第二个绝缘层并显露出这个凹槽的形状。通过电镀使铂在这个吸附层上生长并填满第一个绝缘层和第二个绝缘层的凹槽。然后，将暴露给第二个绝缘层的那部分吸附层清除掉。溅射40nm厚的BST制成电容器介质。没有描述关于所需要的第二个电容器电极。
发明内容
该问题是本发明的基础，本发明提出至少带有一个电容器的集成电路装置，它对难以腐蚀的金属可以不用干式腐蚀就能制作电容器电极，而且这个电容器介质可以用钙钛矿制成。另外还要介绍一下生产这种集成电路的方法。
这个问题可以通过用至少带一个电容器的集成电路装置来解决，这要将电容器设置在基片的表面上。第一个电容器电极和至少是第二个电容器电极的一部分应设置成，只要求第一个电容器电极和第二个电容器电极的一部分的侧面相对设置。在第一个电容器电极和第二个电容器电极相对设立的侧面之间设置了一个电容器用的电容器介质。第二个电容器电极的一部分通常是用上述金属制成。第一个电容器电极通常也是用上述金属制成。第一个电容器电极设置在吸附层第一部分的上面，而第二个电容器电极设置在吸附层的第二部分上。
设置由上述金属制成的第二个电容器电极的那一部分不超过第一个电容器电极，由于只有所说的第二个电容器电极的那一部分是用上述金属制成，而且设置的这一部分，只与第一个电容器电极的侧面，而不是水平面相对。
上面所说的金属是Ru、Ruo、Ir、IrO、Mo、MoO、Ta或者TaN。最好是第一个电容器电极和第二个电容器电极的一部分都用铂制成。在这些电容器电极上可以设电容器介质，这些介质都是用钙钛矿(Perowskit)制成，例如具有较小禁带的BST或者钽酸锶-铋(SBT)，因为铂显示出很高的输出功。这点有利于提高电容器的容量，因为这些材料有很高的介电常数。
由于第一个电容器电极和第二个电容器电极的一部分不是重叠设置，因此可以按以下所说的解决这个难题的方法来制作这种电路装置：
在一个基片上设一个辅助层。在这个辅助层中至少要设一个第一凹槽和一个第二凹槽。至少在第一凹槽和第二凹槽的底部而不是辅助层的表面上设一个吸附层。用电镀方法在吸附层第一部分上的第一凹槽里制成第一个电容器的电极并且在吸附层第二部分上的第二凹槽里至少要制成第二个电容器电极的一部分。最后将辅助层清除。在第一个电容器电极和第二个电容器电极的一部分之间加电容器介质。
不但第一个电容器电极而且还有第二个电容器电极的一部分都可以利用电镀方法制成。第一个电容器电极和第二个电容器电极的一部分都可以用一种很难腐蚀的金属制成，而没有必要为制作电容器电极对难以腐蚀的金属进行干腐蚀。
由于第一个电容器电极和第二个电容器电极的一部分同时生成，所以工艺成本非常低廉。
第一凹槽和第二凹槽的深度可以不同，以使第一个电容器电极高于第二个电容器电极或与之相反。
为了提高电容器的容量，最好让电容器第二个电极的一部分从侧面包住电容器第一个电容器电极。对此第二凹槽可以制成为，使它从侧面包住第一凹槽。
为了降低工艺成本最好使第二个电容器电极只由第二个电容器电极的一部分构成。这样就没有规定第二个电容器电极的延长部分。在这种情况下，不仅第一个电容器电极，而且还有第二个电容器电极也都是由上述金属制成并且两者同时制成。
或者，至少要设置一个第二个电容器电极的延长部分，这部分不是用上述金属，特别是不是用难以腐蚀的金属制成的。第二个电容器电极的延长部分用多晶硅或一种金属制成，以致通过干式腐蚀比较容易成型。由于电容器介质不是设在第一个电容器电极和第二个电容器电极的延长部分之间，所以电容器介质可用BST制成，第二个电容器电极的延长部分是用低输出功的金属制成，尽管如此也不会产生泄漏电流。
如果第二个电容器电极的一部分设置得比第一个电容器电极高，而且第二个电容器电极的一部分包住了第一个电容器电极，这样第二个电容器电极的延长部分就可以设置在第二个电容器电极的一部分上面并超过第一个电容器电极。为了制作第二个电容器电极的延长部分，可以用绝缘结构覆盖住第一个电容器电极，最后析出第二个电容器电极延长部分的材料，并且通过腐蚀清除部份电路(布线)装置。
为了简化工艺，最好只用各向异性腐蚀辅助层的方法来制作第一凹槽和第二凹槽。在这种情况下，第一个电容器电极和第二个电容器电极一部分的侧面基本上与基片表面相垂直。第一个电容器电极的侧面从第一个电容器电极的上端直至延伸到第一个电容器电极的下端。第二个电容器电极的一部分侧面从第二个电容器电极的上端延伸到第二个电容器电极下端。
为了提高容量，第一个电容器电极和第二个电容器电极的一部分侧面可以制成凸、凹状。对此用第一种材料和第二种材料交替制成多层结构的辅助层。首先，通过各向异性腐蚀辅助层制成第一凹槽和第二凹槽。最后，将第一种材料对第二种材料选择性地各向同性地腐蚀直至达到规定的深度，以使第一凹槽和第二凹槽的侧面出现凸、凹状。在电镀时这个形状转化成第一个电容器电极和第二个电容器电极一部分的形状。
在制作辅助层之前先将吸附层放在基片上。制成第一凹槽和第二凹槽，并使它们达到吸附层。最好是吸附层起到阻止腐蚀的作用。特别是当吸附层是用导电材料制成时，例如：用Ru、RuO、Ir、IrO、Mo、MoO、Ta或者TaN制成时，为了避免漏电，最好是将吸附层的第一部分与吸附层的第二部分隔开。对此在去除辅助层之后用各向异性腐蚀清除吸附层暴露的部分。
或者，在制作出第一凹槽和第二凹槽之后制作这个吸附层。为了清除处在凹槽外面的部分吸附层，也就是处于辅助层上表面的那一部分，可以在第一凹槽和第二凹槽里灌漆。最后清除吸附层暴露的部分。
该发明还包括，在吸附层的第一部分和第二部分之间设置一个填充结构，它具有的禁带比电容器介质的禁带大，用来减少吸附层各部分之间的漏电电流。电容器介质设置在填充结构上。对此当吸附层的第一部分与吸附层第二部份分开后至少要增加这个填充结构，它处于这个吸附层的第一部分和第二部分之间并可将电相互隔开。
该发明还包括，在制作电容器之前先制作电路装置的半导体器件。在半导体器件上安装第一个电容器电极并与之连接。
半导体器件可以是一种晶体管。
这种电路装置可以是带有相同构型的存储单元的存储单元装置。这个晶体管和这个半导体器件是存储单元之一中的一部分。
为了提高存储单元装置的排列密度，最好是将存储单元里这些电容器的第二个电容器电极相互连接，以不使它们单独接触。这些电路装置制成为在制作第一和第二凹槽时余下部份辅助层，它从侧面包住要安装的存储单元电容器的第一电容器电极。辅助层的一部分以后会由电容器介质，也许会由充填结构替代。第二凹槽之间相互连接。
在存储单元装置中涉及一种DRAM-单元装置，其存储元件总是包括一个电容器和与之相连的晶体管。这些存储单元与字线和与之垂直的位线相连接。
在存储单元中还包括一个FRAM-单元装置(铁电随机存取存储器)。在这种情况下，电容器介质用铁磁材料制成，例如：Pb(Zr、Ti)O3。
可按以下方法制成相互连接的第二凹槽：
在辅助层上制作辅助结构，它们有选择地对辅助层进行腐蚀，并总是能覆盖住要制作的第一凹槽。在辅助结构的侧面上设垫片，它们对辅助结构和辅助层可以有选择地进行腐蚀。对垫片和辅助层有选择地清除这些辅助结构。这些辅助结构可以分级，以便能通过材料的沉积和反向腐蚀(rücktzen)制成垫片，从而使垫片总能够包住要制作的第一凹槽中的一个。最后通过腐蚀辅助层对垫片有选择地制作成第一凹槽和相关的第二凹槽。
这种垫片的厚度决定电容器介质的厚度。
这个辅助层可用多晶硅、SiO2或者氮化硅制成。
这种垫片和填充结构可用SiO2或者氮化硅制成。
这些辅助结构可用多晶硅或者氮化硅制成。
附图说明
下面结合附图详细地解释本发明的一个实施例。
图1A示出，安装了晶体管、字线(没有示出)、位线(没有示出)、接触点、中间氧化物、吸附层、辅助层、辅助结构和垫片之后基片的第一横截面。
图1B示出，图1A所示工艺步骤后的基片的一个与图1A横截面相垂直的横截面图。
图2A示出，清除辅助结构并制成第一凹槽和第二凹槽之后图1A的横截面。
图2B示出，图2A所示工艺步骤后的图1B的横截面。
图3A示出，经安装电容器第一个电容器电极、第二个电容器电极、绝缘体和填充结构之后的图2A的横截面。
图3B示出，图3A所示工艺步骤后的图2A的横截面。
图4A示出，安装电容器介质和其它中间氧化物之后图3A的横截面。
图4B示出，图4A工艺步骤后的图3B的横截面。
图4C示出基片的平面图，上面装有第一种电容器电极、电容器介质和第二种电容器电极。
这些图不是按实际比例大小画的。
具体实施方式
在实施例中是用硅来作第一块基片1的原始材料。在基片1的表面上安装晶体管T(参看图1A和1B)。晶体管T的栅(电)极与字线连接，它们与X-轴X平行。晶体管T的第一个源区/漏极区与位线连接，它们与Y-轴Y平行。这个Y-轴与X-轴相垂直。
在晶体管T上加装了SiO2制成的约500nm厚的中间氧化物层Z(参看图1A和1B)。在中间氧化物层Z中产生了晶体管T的第二个源区/漏极区的接触点K。接触点K由掺杂的多晶硅制成。接触点K是一个直径大约100nm的圆形水平横截面。沿着与接触点K相邻的X-轴X示出相互之间的间距约为100nm。沿着与接触点K相邻的Y-轴Y示出相互之间的间隔约为300nm。
接触点K被再腐蚀大约深30nm，以致中间氧化物Z的上表面比接触点K的上表面大约高出30nm。最后沉积50nm厚的RuO2辅助层HF。在上面设置大约500nm的SiO2辅助层H(参看图1A和1B)。
沉积大约100nm厚的多晶硅制成辅助结构HN并用光刻方法成型。辅助结构HN与X-轴X的平行间距大约是100nm。辅助结构HN与Y-轴Y平行的间距大约是300nm(参看图1A和1B)。辅助结构HN总是设在接触点K中的一个点之上。
沉积大约厚35nm的氮化硅，制成隔离层(片)SP并进行再腐蚀(参看图1a和1b)。
最后对隔离层(片)SP和辅助层H有选择地清除带有HBr的附助结构。通过对隔离层(片)SP有选择地腐蚀SiO2，制成辅助层H中第一凹槽V1和与此有关的第二凹槽V2，直至达到吸附层HF(参看图2A和2B)。在除去的辅助结构HF下设置第一种凹槽V1。辅助层H的剩余部分从侧面包住第一种凹槽V1。
用电镀法让铂在吸附层HF上生长，直至用铂填满这第一种凹槽V1和第二种凹槽V2。由此在第一凹槽V1中产生了电容器的第一个电容器电极P1(参看图3A和3B)。在相关的第二凹槽V2中产生了电容器中相互连接的第二个电容器电极P2。
最后，清除隔离层(片)SP和辅助层H的剩余部分。通过各向异性地腐蚀RuO2制成吸附层HF，以使设置在第一个电容器电极P1之下的第一部分吸附层HF与设置在相关的第二部分电容器电极P2之下的第二部分吸附层HF隔开(参看图3a和3b)。
利用HDP工艺淀积SiO2，并进行各向同性再腐蚀，在吸附层HF的第一部分和第二部分之间设置大约50nm厚的SiO2填充结构F。由于填充结构F使得吸附层HF的第一部分和第二部分不再暴露。采用HDP工艺时，在第一个电容器电极P1上也生成了绝缘I。
为了制作电容器介质KD，可以使用溶膠(Sol)-凝膠(Gel)-方法加上BST并进行热压紧。最后反向腐蚀(rücktzen)BST，直至露出绝缘层I(参看图4a、4B和4C)。最后产生大约200nm厚的SiO2中间氧化物层Z’(参看图4A和4B)。
在实施例中设有DRAM-单元装置，其存储单元总是包括一个电容器和一个晶体管T。第一个电容器电极P1通过接触点K与晶体管T相连接。
在本发明范围内还会有各种实施例。这里所说的层、结构和凹槽的尺寸大小符合各自的要求。同样也要根据需要来选择材料。

Claims (17)

1.带有至少一个电容器的集成电路装置，
—是将电容器设置在一个基片(1)的表面上，
—这种电容器的第一个电容器电极(P1)和至少是第二个电容器电极(P2)的一部分设置成使第一个电容器电极(P1)和第二个电容器电极(P2)一部分的侧面相对，
—在第一个电容器电极(P1)和第二个电容器电极(P2)的一部分相对的侧平面之间设置了电容器的介质(KD)，
—只有第二个电容器电极(P2)的一部分是用上述金属制成，—第一个电容器电极(P1)主要是用上述金属制成，
—将第一个电容器电极(P1)设置在吸附层(HF)的第一部分上，将第二个电容器电极(P2)设置在吸附层(HF)的第二部分之上。
2.根据权利要求1所述的集成电路装置，其特征在于，第二个电容器电极(P2)是由第二个电容器电极(P2)的一部分构成。
3.根据权利要求1或2所述的集成电路装置，其特征在于，
—第一个电容器电极(P1)的侧面与该基片(1)的表面基本垂直并从第一个电容器电极(P1)的上端伸展至第一个电容器电极(P1)的下端，
—第二个电容器电极(P2)一部分的侧面与该基片(1)的表面基本上垂直，并从第二个电容器电极(P2)的上端伸展至第二个电容器电极(P2)的下端。
4.根据权利要求1至3的其中之一所述的集成电路装置，其特征在于，第二个电容器电极(P2)的那一部分从侧面包住第一个电容器电极(P1)。
5.根据权利要求1至4的其中之一所述的集成电路装置，其特征在于，
—在吸附层(HF)的第一部分和第二部分之间设置一个填充结构(F)，
—将电容器介质(KD)设置在填充结构(F)之上。
6.根据权利要求1至5的其中之一所述的集成电路装置，其特征在于，第一个电容器电极(P1)与一个设在下面的电路装置中的半导体元件相连接。
7.根据权利要求6所述的集成电路装置，其特征在于，
—有一个带有相同构型的存储单元的存储单元装置，
—电容器和半导体器件是存储单元其中之一上的一部分，
—存储单元中电容器的第二个电容器电极(P2)的各部分相互连接。
8.根据权利要求1至7的其中之一所述的集成电路装置，其特征在于，所述金属是铂。
9.在制作带有至少一个电容器的集成电路的方法，其中
—在基片(1)上设置一个辅助层(H)，
—在辅助层(H)上至少设一个第一凹槽(V1)和一个第二凹槽(V2)，
—至少在第一凹槽(V1)和第二凹槽(V2)的底部，而不是辅助层(H)的上表面设置一个吸附层(HF)，
—利用电镀法在吸附层(HF)第一部分上的第一凹槽(V1)里设置电容器的第一个电容器电极(P1)，并在吸附层(HF)的第二部分上的第二凹槽(V2)里至少设置第二个电容器电极(P2)的一部分，
—清除辅助层(H)，
—在第一个电容器电极(P1)和第二个电容器电极(P2)的一部分之间设置一个电容器介质(KD)。
10.根据权利要求9所述的方法，其特征在于，第二个电容器电极(P2)的一部分构成了整个第二个电容器电极(P2)。
11.根据权利要求9或10所述的方法，其特征在于，
—在制作辅助层(H)之前在基片(1)上设置吸附层(HF)，
—第一凹槽(V1)和第二凹槽(V2)直达吸附层(HF)，
—在清除辅助层(H)之后用各向异性腐蚀清除吸附层(HF)暴露的部分。
12.根据权利要求11所述的方法，其特征在于，
—在清除了吸附层(HF)暴露的部分之后至少设置一个填充结构(F)，它将吸附层(HF)的第一部分与吸附层(HF)的第二部分隔开，
—在填充结构(F)上设置电容器介质(KD)。
13.根据权利要求9至12的其中之一所述的方法，其特征在于，
—第一个电容器电极(P1)和第二个电容器电极(P2)的一部分用铂制成。
14.根据权利要求9至13的其中之一所述的方法，其特征在于，
—要这样制成第二凹槽(V2)，使它从侧面包住第一凹槽(V1)。
15.根据权利要求9至14的其中之一所述的方法，其特征在于，
—在制做电容器之前先制作一个电路装置的半导体器件，
—在半导体元件上设置第一个电容器电极(P1)并与之相连。
16.根据权利要求15所述的方法，其特征在于，
—将电路装置制成带有相同构型的存储单元的存储单元装置，
—至少由电容器和半导体器件构成存储单元中的一个，
—在制作第一凹槽(V1)和第二凹槽(V2)时，会遗留一部分辅助层(H)，它从侧面包住要制作的存储单元中电容器的第一个电容器电极(P1)。
17.根据权利要求16所述的方法，其特征在于，
—在辅助层(H)上设置辅助结构(HN)，它对辅助层(H)有选择地腐蚀并总可以覆盖住要制作的第一凹槽(V1)中的一个，
—在辅助结构(HN)侧平面上设置隔离层(SP)，它对辅助结构(HN)和辅助层(H)是有选择地腐蚀，
—对隔离层(SP)和辅助层(H)有选择地清除辅助结构(HN)，
—通过对隔离层(SP)有选择地腐蚀辅助层(H)制作出第一凹槽(V1)和有关连的第二凹槽(V2)。
CNB008144494A 1999-10-19 2000-10-06 至少带有一个电容器的集成电路装置及其制造制作方法 Expired - Fee Related CN1230916C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19950364.8 1999-10-19
DE19950364A DE19950364A1 (de) 1999-10-19 1999-10-19 Integrierte Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
CN1379915A true CN1379915A (zh) 2002-11-13
CN1230916C CN1230916C (zh) 2005-12-07

Family

ID=7926176

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008144494A Expired - Fee Related CN1230916C (zh) 1999-10-19 2000-10-06 至少带有一个电容器的集成电路装置及其制造制作方法

Country Status (8)

Country Link
US (1) US6646299B2 (zh)
EP (1) EP1222695B1 (zh)
JP (1) JP2003512726A (zh)
KR (1) KR100743294B1 (zh)
CN (1) CN1230916C (zh)
DE (1) DE19950364A1 (zh)
TW (1) TW486807B (zh)
WO (1) WO2001029900A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268383B2 (en) 2003-02-20 2007-09-11 Infineon Technologies Ag Capacitor and method of manufacturing a capacitor
US20070037349A1 (en) * 2004-04-30 2007-02-15 Martin Gutsche Method of forming electrodes
DE102004021401B4 (de) 2004-04-30 2011-02-03 Qimonda Ag Herstellungsverfahren für ein Stapelkondensatorfeld
DE102004021399B3 (de) * 2004-04-30 2005-10-20 Infineon Technologies Ag Herstellungsverfahren für ein Stapelkondensatorfeld mit einer regelmäßigen Anordnung einer Mehrzahl von Stapelkondensatoren
DE102005042524A1 (de) * 2005-09-07 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614018A (en) * 1991-12-13 1997-03-25 Symetrix Corporation Integrated circuit capacitors and process for making the same
JP2956482B2 (ja) * 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
US5633781A (en) * 1995-12-22 1997-05-27 International Business Machines Corporation Isolated sidewall capacitor having a compound plate electrode
JPH1056145A (ja) * 1996-08-07 1998-02-24 Hitachi Ltd 半導体集積回路装置の製造方法
US6033919A (en) * 1996-10-25 2000-03-07 Texas Instruments Incorporated Method of forming sidewall capacitance structure
KR100227070B1 (ko) * 1996-11-04 1999-10-15 구본준 커패시터 및 그의 제조방법
US6294420B1 (en) * 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
DE19911148C1 (de) 1999-03-12 2000-05-18 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
CN1230916C (zh) 2005-12-07
EP1222695A1 (de) 2002-07-17
US6646299B2 (en) 2003-11-11
US20020149043A1 (en) 2002-10-17
KR20020047252A (ko) 2002-06-21
JP2003512726A (ja) 2003-04-02
EP1222695B1 (de) 2012-08-08
WO2001029900A1 (de) 2001-04-26
KR100743294B1 (ko) 2007-07-26
TW486807B (en) 2002-05-11
DE19950364A1 (de) 2001-04-26

Similar Documents

Publication Publication Date Title
CN1162902C (zh) 导电连线的制造方法
CN1144290C (zh) 半导体器件及其生产方法
CN1099707C (zh) 具有“金属上的电容器”结构的半导体器件的制造方法
CN100347808C (zh) 金属容器结构的平面化
CN1901202A (zh) 半导体元件及其形成方法
CN1143377C (zh) 具有高ε介电材料或铁电材料的电容器及其制造方法
CN1223001C (zh) 具有接触电容器电极的插塞的半导体存储器及其制备方法
CN1246733A (zh) 具有迭式电容器的动态随机存取存储器及其制作方法
CN1140927C (zh) 存储单元的制法
CN1149662C (zh) 用于制作无阻挡层的半导体存储器装置的方法
CN1230916C (zh) 至少带有一个电容器的集成电路装置及其制造制作方法
CN1497701A (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN1229861C (zh) 在高低拓朴区域上形成布线层的方法和集成电路
CN1149663C (zh) 制造无势垒半导体存储器装置的方法
CN1897222A (zh) 用于制造用于半导体器件的电容器的方法
KR100781818B1 (ko) 메모리 셀 형성 방법
CN1146017C (zh) 半导体器件及其制造方法
CN1202569C (zh) 在铜镶嵌制程中形成金属－绝缘－金属型(mim)电容器的方法
CN1244730A (zh) 半导体器件及其制造方法
CN1160793C (zh) 具有“埋置的极板式电极”的集成半导体存储器装置
CN1236974A (zh) 用两个腐蚀图形制造半导体存储器件的方法
CN100339949C (zh) 沟槽电容器及制造沟槽电容器之方法
US20040248365A1 (en) Area-efficient stack capacitor
CN1159758C (zh) 动态随机存取存储器及金属连线的制造方法
CN1713383A (zh) 半导体装置、铁电存储器及半导体装置的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: QIMONDA AG

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20121128

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20121128

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151230

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051207

Termination date: 20151006

EXPY Termination of patent right or utility model