CN1143377C - 具有高ε介电材料或铁电材料的电容器及其制造方法 - Google Patents
具有高ε介电材料或铁电材料的电容器及其制造方法 Download PDFInfo
- Publication number
- CN1143377C CN1143377C CNB991202112A CN99120211A CN1143377C CN 1143377 C CN1143377 C CN 1143377C CN B991202112 A CNB991202112 A CN B991202112A CN 99120211 A CN99120211 A CN 99120211A CN 1143377 C CN1143377 C CN 1143377C
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- capacitor
- substrate
- supplementary structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 61
- 239000003989 dielectric material Substances 0.000 title claims description 22
- 239000000463 material Substances 0.000 claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000007772 electrode material Substances 0.000 claims abstract description 16
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000011049 filling Methods 0.000 claims description 11
- 238000010276 construction Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 4
- 238000003860 storage Methods 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 14
- 229910052697 platinum Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000006902 nitrogenation reaction Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
具有高ε介电系数或铁电系数的电容器介电体(9)的电容器，其含贵金属的存储器电极具有多个经支撑结构(9s)彼此连接的水平薄片(9L)。支撑结构可以安置到薄片的一个或优先是二个彼此对置的外侧面上。在制造时首先(其中通过淀积具有交替的较低和较高腐蚀率的层系列)特别由P+多晶硅形成、随后用电极材料保形填满的叠片的阴模。
Description
技术领域
本发明涉及集成电路内具有含贵金属第一电极的电容器，其中用高ε介电材料或铁电材料作为电容器的介电材料，以及本发明也涉及该电容器的制造方法。
背景技术
在大多数集成半导体电路内需要电容器，例如在DRAM电路或A/D变换器内。在此提高集成度是一个首要目标，即：必须实现具有最小占地面积，但尽可能高或为满足要求够用的电容量。尤其在DRAM电路提出了该问题，在DRAM电路每个存储器单元具有一个存储电容器和一个选择晶体管，其中可供存储器单元支配的面积一直在缩小。同时为了可靠的储存电荷以及为了读出信息的可辨别性必须维持存储器电容器一定的最低电容量。并发现该最低电容量目前约25fF。
为了减小电容器的占地面积，可应用具有高介电常数(高ε介电材料)的顺电材料作电容器的介电材料。在存储器装置里首先应用这种电容器作所谓的“叠置的”电容器(单元的电容器安排在所属的选择晶体管之上)。利用顺电材料作为电容器介电材料的存储器单元在选择供电电压时丧失其电荷，并因此丧失所储存的信息。此外，由于残余漏电该单元必须不断地重写(更新时间)。与此相反根据铁电材料不同的极化方向使用铁电材料作电容器介电材料有可能建立非易失型存储器(FRAM)，该FRAM在选择供电电压时不会丢失其信息，并且也不必不断地重写。单元的残余漏电不影响储存的信号。
从文献已知，不同的高ε介电材料和铁电材料，例如钡锶钛酸盐(BST)，锶钛酸盐(ST)或铅锆钛酸盐(BZT)，此外还有铁电、顺电聚合物等。
虽然这些材料具有所希望的电特性，但是其意义在实际上还是有限的。其主要原因是上述材料不能立即在半导体器件内使用。这种材料的制造需要通过在含氧气氛内高温的溅射过程或淀积过程实现。其结果导致在半导体工艺内作为电极材料用的导电材料(例如多晶硅、铝或钨)不再适用，因为在这些条件下它们氧化。因此至少第1电极一般由含贵金属的材料如铂或铑制造。然而，这些新电极材料对半导体工艺而言是比较不为人知的，而且是比较困难淀积的物质。特别严重的问题是，它只在较小层厚的情况下才可令人满意地结构化。此外它是渗透氧的，其结果导致在电容器介电材料制造时深层的结构被氧化，以及不能保证在第1电极和选择晶体管之间有足够好的接触。因此在电容器介电材料之下必须有抑制氧扩散的阻挡层。
在德国专利文献DE19640448以及WO 98/14992中描述了这样一种存储器单元，其中在第1电极和用于选择晶体管的连接结构之间的阻挡层整个平面地通过氮化作用产生。在DE-OS 196 40 244中描述了具有高ε介电系数和铁电系数的电容器介质材料的一种电容器，其中第1电极由电极芯和与其对置的含贵金属的薄层组成，并且其中电极芯由连接结构的材料或氧阻挡层材料组成。其优点是只需构成含贵金属的薄层。所有这些具有高ε介电或铁电系数的电容器介电材料的电容器的共同点是为第1电极提供原则上平面的结构。
在US 5 581 436中作为议论中的形式的电容器第1电极，在电极芯的表面上淀积一薄铂层。必要时高ε介电材料作为自由固定的结构在形成第1和第2电极前制造，即：这时电极在介电材料的侧壁上构成。
发明内容
本发明的任务是：在具有高ε介电或铁电系数的电容器介电材料的电容器中进一步减小其占地面积，以及对这样一种电容器提供一种与一般制造过程兼容的制造方法。
本任务通过以下电容器及其制造方法解决：
安置在基底上半导体装置内的电容器具有一个含贵金属的第1电极，具有由高ε介电或铁电材料制成的电容器介电体，并具有第2电极，其第1电极至少具有两个彼此拉开距离的薄层，它们被安置与基底表面基本上平行并且经过在薄层的侧面上的支撑结构彼此机械和电连接。
在基底上半导体装置内的电容器制造方法是，在基底的表面上产生一个层系列，该层系列各交替地包含第1材料层和第2材料层，其中第1材料是对第2材料有选择地可腐蚀的，
-层系列被腐蚀成具有侧面的层结构，
-形成了至少覆盖层结构的侧面并且由第1辅助材料制成第1辅助结构，该第1辅助材料是对第2材料有选择地可腐蚀的，
-形成了至少覆盖层结构的另一侧面并且机械连接第2材料层的第2辅助结构，
-用填充层覆盖包围层结构的基底表面直到层结构的上边缘，
-第1材料层和第1辅助结构对第2材料层和第2辅助结构有选择地除去，
-形成的空腔被含贵金属的电极材料填满，由此形成第1电极，该第1电极在通过第1材料层形成的空腔内具有薄层以及在通过第1辅助结构形成的空腔内具有连接该薄层的支撑结构，
-第2材料层和第2辅助结构对电极材料有选择地除去，
-在第1电极暴露的表面上保形淀积由高ε介电材料或铁电材料构成的电容器介电体，
-在电容器介电体上产生第2电极。
在本发明中第1电极至少包含两彼此相隔的薄片，这些薄片基本上对基底表面平行，并且经过支承结构彼此相连接。因此起电容作用的表面相对占用的基底表面显著地扩大。支承结构能够特别地安置在薄层的一个外侧面上或者安置在两个对置的外侧面上。
第1电极的几何结构相应于由掺杂的多晶硅制成的所谓“叠片电容器”(Fin-Stack-Koudensator)的形式。在制造这些众知的电容器时，较高层厚的多晶硅(由多个单层组成)必须各向异性腐蚀，恰如在EP 756 326A1或EP 779 656 A2中所述。对于含贵金属电极而言由于其可腐蚀性差这种几何结构看来不便使用。
本发明的制造方法是使按照叠片原理制造具有含贵金属的第1电极而不需要各向异性腐蚀电极材料的电容器成为可能。它基于以下方式，即：叠片电容器利用主要由P+多晶硅制成的、与其类似的、作为金属主体的阴模，该金属主体在应用高ε介电材料和铁电材料时满足对电极的特殊要求。
为了制造第1电极，在能够包含其内掩埋接线的绝缘层的基底上产生各自交替地具有第1材料层和第2材料层的层系列，其中第1材料对第2材料是有选择地可腐蚀的。随后为了具有侧面的层结构，对层系列进行腐蚀。至少在一侧面上产生由第1辅助材料构成的第1辅助结构，以便如第1材料那样有选择地对第2材料可腐蚀的。因此，至少一个侧面不被第1辅助结构覆盖。形成第2辅助结构，该结构覆盖层系列的至少一个外侧面，尤其是所有保留的外侧面，并且机械上连接第2材料层。包围该结构的基底表面被填充层覆盖一直到层结构的上边缘。随后第1材料层和第1辅助结构有选择地对第2材料层以及对第2辅助结构除去。因此填充层以及用第2辅助结构彼此连接的第2材料层保留在基底上。该结构形成具有空腔的阴模，该空腔通过除去由第1材料层和第1辅助结构而产生。为了形成第1电极，用含贵金属的电极材料充填空腔一直到填充层的上边缘。随后第2材料层和第2辅助结构有选择地相对电极材料除去，填充层首先特别有选择地对基底表面而除去。因此出现具有显露表面的第1电极，其上保形地淀积由高ε介电或铁电材料构成的电容器介电材料。最终在电容器介质上产生第2电极。
对于第1和第2材料以及为了安置和形成第1和第2辅助结构有许多可能的途径。在已制成的半导体装置里既不保留第1或第2材料层也不保留辅助结构。因此其选择能够按照工艺技术观点实现，电特性是不重要的。第1辅助结构主要由第1材料制成，而第2辅助结构主要由第2材料制成。
作为材料尤其是铂适合作第1电极，但是钌氧化物以及其它含贵金属的材料也适合作第1电极。这些材料对于在高ε电容器或铁电材料电容器内使用是公知的，并且这些材料例如借助MOCVD-能够保形地在空腔内淀积。第2电极主要由与第1电极相同的材料制成，但是也能够用其它合适的材料，例如W或TiN，其它金属或掺杂多晶硅形成。电容器的第2电极通过高ε介电材料或铁电材料与第1电极隔离。
基底可以包含第1电极用引线，其中一般的基底表面被绝缘层复盖。随后含贵金属的第1电极覆盖一部分基底表面并且掩盖了引线，所以保证了电接触。
这种电容器优先用于DRAM单元内。随后，基底包含附属的MOS-选择晶体管。晶体管的S/D区经上述引线与第1电极连接。引线主要在其上区具有一导电的氧阻挡层(例如氮化钛)并且一般由例如钛、多晶硅、钨或类似物制成。
在制造方法的优选的实施结构中第1材料层由P-掺杂或未掺杂的多晶硅制成以及第2材料层由P+掺杂的多晶硅制成。随后第1辅助结构能够通过未掺杂的或n或p-掺杂多晶硅的选择性硅淀积产生。随后在主要两相互对置的层结构的外侧面上再除去外延的或选择生淀积的层。另一方面尤其在另外选择第1和第2材料的情况下，第1辅助结构也能作为侧墙或通过侧面离子注入法到层结构之一或之二而产生。第2辅助结构在上述层系统情况下主要通过侧面由硼离子产生。另一方面能够用选择性P+掺杂的多晶硅的硅淀积代替侧面硼离子注入来实现。当两辅助结构借助外延产生时，则选择性P+或P-淀积的顺序也能交换，即：第2辅助结构在第1辅助结构之前制造。
填充层的产生主要通过厚氧化硅层的淀积，接着的反研磨(CMP)直到层结构的高度为止，即直到第1辅助结构暴露为止或第1材料的最上层至少一部分暴露为止。
附图说明
虽然一般是适用的，下面以DRAM单元结构为例来描述这种电容器及其制造方法。
图1到10(各分图a、b)示出为说明方法步骤用的半导体衬底的断面，其中分图a和b的截面各自彼此垂直。图2c和3c示出在各方法步骤对各基片的俯视图。
具体实施方式
图1：绝缘层2淀积到基片1上，绝缘层2主要在其上表面上包含一腐蚀阻挡层2a。基片1例如是硅基片，它包含具有字线和位线的选择晶体管(看图9)。绝缘层例如由氧化硅形成并且使其平面化，腐蚀阻挡层2a优先由氮化硅组成。在绝缘层2，2a内开接触孔3并且用导电材料例如用掺杂的多晶硅、钨、钽、钛、氮化钛或硅化钨填满。接触孔3是如此安置的，使其各自到达在基片1内选择晶体管的源/漏区。优先在接触孔3的上部安置抑制氧扩散的阻挡层4。这样一种阻挡层的制法例如可由DE-OS 196 40246和DE-OS 196 40 448获悉。现在在该基底的表面淀积层系列，该层系列交替地包含第1材料层51和第2材料52。优先是第1材料由P-掺杂的或未掺杂的多晶硅形成和第2材料由P+掺杂的多晶硅形成。第1材料必须有选择地对第2材料，对基底表面2a和对阻挡层材料4是可腐蚀的。层厚主要处于20-100nm的范围内。在本实施例中层系列的最上层由第2材料制成。
图2：接着在应用掩膜条件下通过各向异性腐蚀由层系列形成条形层结构5，条沿着2.方向(在图2c中以虚线表示)伸延。在分图a沿着截面第1方向示出了基片，而在分图b沿着与其垂直的2.方向示出了基片。在1.方向条的宽度相当于应制的电容器薄片。除了层结构51，52之外，绝缘层的表面，这里即腐蚀阻挡层2a显露出来。随后借助选择性淀积，优先淀积未掺杂的硅或P-掺杂的硅层，即：上面生长条形层结构。
图3：施加光刻胶掩模或硬掩模，这些掩模具有沿第1方向伸展的条。用这种刻蚀掩模实施多晶硅层51，52，6的各向异性的刻蚀，所以在第2方向伸展的硅条分成单个的小岛。这些小岛由第1材料51层、第2材料52层和硅层6形成，并各自定义单个电容器电极的位置和大小。因此选择性的硅层6各自覆盖在第1方向小岛形状的层结构的两彼比对置的外侧面，并且制备第1辅助结构。在第2方向的彼此对置的小岛的外侧面未被第1辅助结构覆盖，在这儿显露出层系列51，52。外侧面51，52，6现在从侧向注入硼，所以在其上形成由P+掺杂的硅构成的第2辅助结构7。之后去除掩模。另一方面也可以在对第2方向对置的外侧面上有选择地淀积P+硅层以代替离子注入，确切地说同样在去除掩模之前。随后该P+硅层制备这第2辅助结构7。
图4：在岛形结构之间的空隙由充填层8填满。为此主要淀积足够厚度的氧化硅层并借助CMP(化学机械抛光)反研磨直到岛形结构的上边缘高度为止，在这里即研磨到硅层6。充填层优先由对基底表面有选择可腐蚀的材料制成，在这里即对氮化物腐蚀阻挡层2a而言。
图5：在这里由P-掺杂的硅制成的第1材料层51和第1辅助结构6有选择地对由第2材料层和第2辅助结构7(P+硅)和对充填层8除去。具有各向同性成分的合适的刻蚀法对专家而言是众知的。P+掺杂硅层52和P+掺杂的侧壁7保留下来并且形成一梯状构架，它与充填层一起在P-掺杂硅层和第2辅助结构位置上制备具有空腔H的阴模。
图6：空腔H用适合高ε介电体或铁电体的电极材料9，即尤其是铂、铱、钌氧化物或其它含贵金属的材料保形填充。铂例如能够借助MOCVD保形淀积。这时铂也能在充填层8上淀积。
图7：在充填层8上存在的电极材料借助CMp或反刻蚀除去。因此完成由彼此间隔的层9L和侧向支撑结构9s构成的电容器的第1电极。同时相邻的电容器的电极彼此分离。
图8：除去充填层8直到处在下面的腐蚀阻挡层2a为止。随后主要只用作第1电极阴模的P+硅相对电极材料有选择地除去。
图9：在如此得到的第1电极9的暴露表面上保形淀积高ε介电体或铁电体作为电容器介电材料10。接着淀积合适的导电材料(例如铂、钨、氮化钛)形成对置电极11。
在图9，描绘了在基底内实现的其它结构，该结构在电容器置入DRAM电路内时存在。第1电极9L，9s形成存储电容器的所谓存储器节点。这第1电极经其下安置的并且附有扩散阻挡层4的接触点3与选择晶体管的源/漏区12连接。选择晶体管的另一源/漏区12’经位线接触点14与掩埋的位线15连接。尤其是两相邻的存储器单元具有一公用的位线接触点。掩埋的位线15和位线接触点14被绝缘层2包围。在选择晶体管的源/漏区12和12’之间安置了沟道区16，栅介电体(未图示)以及起着字线17作用的栅电极。字线17和位线接触点14各由掺杂的多晶硅形成。位线15由掺杂的多晶硅、硅化钨或钨形成。S/D区12的避开位线15的侧边各提供一绝缘结构例如用绝缘材料填充的浅沟18用于在相邻的选择晶体管对之间绝缘。
Claims (14)
1.在基底上半导体装置内的电容器制造方法，
-在基底的表面(2a)是产生一个层系列，该层系列各交替地包含第1材料层(51)和第2材料层(52)，其中第1材料是对第2材料有选择地可腐蚀的，
-层系列被腐蚀成具有侧面的层结构(5)，
-形成了至少覆盖层结构(5)的侧面并且由第1辅助材料制成第1辅助结构(6)，该第1辅助材料是对第2材料有选择地可腐蚀的，
-形成了至少覆盖层结构的另一侧面并且机械连接第2材料层的第2辅助结构(7)，
-用填充层(8)覆盖包围层结构的基底表面(2a)直到层结构的上边缘，
-第1材料层(51)和第1辅助结构(6)对第2材料层(52)和第2辅助结构(7)有选择地除去，
-形成的空腔(H)被含贵金属的电极材料(9)填满，由此形成第1电极，该第1电极在通过第1材料层形成的空腔内具有薄层(9L)以及在通过第1辅助结构形成的空腔内具有连接该薄层的支撑结构(9s)，
-第2材料层(52)和第2辅助结构(7)对电极材料有选择地除去，
-在第1电极暴露的表面上保形淀积由高ε介电材料或铁电材料构成的电容器介电体(10)，
-在电容器介电体上产生第2电极(11)。
2.根据权利要求1所述的制造方法，其中，作为第1材料应用未掺杂的、n掺杂的或P-掺杂的多晶硅以及作为第2材料应用P+掺杂的多晶硅。
3.根据权利要求1或2所述的制造方法，其中，在沿第1方向对置的层结构的两侧面上产生第1辅助结构(6)。
4.根据权利要求1到3之一所述的制造方法，其中，在沿第2方向对置的层结构的两侧面上产生第2辅助结构(7)。
5.根据权利要求2到4之一所述的制造方法，其中，第1辅助结构(6)和/或第2辅助结构(7)通过有选择的硅淀积产生。
6.根据权利要求2到5之一所述的制造方法，其中，第2辅助结构(7)通过P掺杂离子倾斜注入到层结构的侧面而产生。
7.根据权利要求1到6之一所述的制造方法，其中，在用电极材料填满空腔(H)之后，就用CMP工艺除去这时在填充层(8)上淀积的电极材料。
8.根据权利要求1到7之一所述的制造方法，其中，在形成第1电极之后填充层(8)对电极材料和基底表面(2a)有选择地除去。
9.根据权利要求1到8之一所述的制造方法，其中，在基底上淀积层系列，该基底在其面向电容器的表面具有其内安置了接触点(3)的一绝缘层(2，2a)，其中接触点(3)包含一扩散阻挡层(4)并且与第1电极(9s，9L)连接。
10.根据权利要求1到9之一所述的制造方法，其中，在基底上制造多个电容器，这些电容器沿着第2方向线性排列，
-层序列被结构化成沿着第2方向伸展的条形层结构并在其侧面形成第1辅助结构(6)，
-然后具有第一辅助结构的条形层结构被结构化成许多岛形层结构，
-在每个岛的沿着第2方向对置的侧面上产生第2辅助结构(7)以及
-用充填层(8)填满岛间的全部空隙。
11.安置在基底上半导体装置内的电容器，
-具有一个含贵金属的第1电极(9L，9s)，
-具有由高ε介电或铁电材料制成的电容器介电体(10)，
-具有第2电极(11)，
其特征为：第1电极至少具有两彼此拉开距离的薄层(9L)，它们被安置与基底表面基本上平行并且经过在薄层的侧面上的支撑结构(9s)彼此机械和电连接。
12.根据权利要求11所述的电容器，其中，支撑结构(9s)安置在薄层的彼此对置的两侧面上。
13.根据权利要求11到12之一所述的电容器，其中，基底在其面向电容器的表面上具有其内安置的接触点(3)的绝缘层(2，2a)，其中，接触点(3)包含一扩散阻挡层(4)并且与第1电极(9s，9L)连接。
14.根据权利要求13所述的电容器，其中，基底包含一MOS晶体管并且接触点(3)把晶体管的S/D区(12)与第1电极(9s，9L)连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19842704A DE19842704C2 (de) | 1998-09-17 | 1998-09-17 | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform |
| DE19842704.2 | 1998-09-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1248790A CN1248790A (zh) | 2000-03-29 |
| CN1143377C true CN1143377C (zh) | 2004-03-24 |
Family
ID=7881342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991202112A Expired - Fee Related CN1143377C (zh) | 1998-09-17 | 1999-09-17 | 具有高ε介电材料或铁电材料的电容器及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6258656B1 (zh) |
| EP (1) | EP0987753A3 (zh) |
| JP (1) | JP3676628B2 (zh) |
| KR (2) | KR100404017B1 (zh) |
| CN (1) | CN1143377C (zh) |
| DE (1) | DE19842704C2 (zh) |
| TW (1) | TW469598B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486065B2 (en) * | 2000-12-22 | 2002-11-26 | Matrix Semiconductor, Inc. | Method of forming nonvolatile memory device utilizing a hard mask |
| DE10207130B4 (de) * | 2002-02-20 | 2007-09-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht |
| DE10303738B4 (de) * | 2003-01-30 | 2007-12-27 | Infineon Technologies Ag | Speicherkondensator und Speicherzellenanordnung |
| DE10326087B4 (de) * | 2003-06-10 | 2008-03-20 | Infineon Technologies Ag | Bauelement mit einer Nutzstruktur und einer Hilfsstruktur |
| JP4945165B2 (ja) * | 2006-04-28 | 2012-06-06 | 株式会社東芝 | 半導体装置の製造方法 |
| US7742324B2 (en) * | 2008-02-19 | 2010-06-22 | Micron Technology, Inc. | Systems and devices including local data lines and methods of using, making, and operating the same |
| US8866254B2 (en) | 2008-02-19 | 2014-10-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
| US9190494B2 (en) * | 2008-02-19 | 2015-11-17 | Micron Technology, Inc. | Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin |
| US7915659B2 (en) * | 2008-03-06 | 2011-03-29 | Micron Technology, Inc. | Devices with cavity-defined gates and methods of making the same |
| US7808042B2 (en) * | 2008-03-20 | 2010-10-05 | Micron Technology, Inc. | Systems and devices including multi-gate transistors and methods of using, making, and operating the same |
| US7898857B2 (en) | 2008-03-20 | 2011-03-01 | Micron Technology, Inc. | Memory structure having volatile and non-volatile memory portions |
| US8546876B2 (en) | 2008-03-20 | 2013-10-01 | Micron Technology, Inc. | Systems and devices including multi-transistor cells and methods of using, making, and operating the same |
| US7969776B2 (en) | 2008-04-03 | 2011-06-28 | Micron Technology, Inc. | Data cells with drivers and methods of making and operating the same |
| US8076229B2 (en) * | 2008-05-30 | 2011-12-13 | Micron Technology, Inc. | Methods of forming data cells and connections to data cells |
| US8148776B2 (en) | 2008-09-15 | 2012-04-03 | Micron Technology, Inc. | Transistor with a passive gate |
| US8294511B2 (en) | 2010-11-19 | 2012-10-23 | Micron Technology, Inc. | Vertically stacked fin transistors and methods of fabricating and operating the same |
| US11450676B2 (en) | 2020-02-27 | 2022-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ferroelectric random access memory device with a three-dimensional ferroelectric capacitor |
| DE102020113099A1 (de) | 2020-02-27 | 2021-09-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ferroelektrische direktzugriffsspeichervorrichtung mit einem dreidimensionalen ferroelektrischen kondensator |
| US11610963B2 (en) * | 2020-12-29 | 2023-03-21 | Nanya Technology Corporation | Semiconductor device structure with bottom capacitor electrode having crown-shaped structure and interconnect portion and method for forming the same |
| CN116963505A (zh) * | 2022-04-11 | 2023-10-27 | 华为技术有限公司 | 存储器及其制作方法、电子设备 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02312269A (ja) * | 1989-05-26 | 1990-12-27 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JPH04225557A (ja) * | 1990-04-03 | 1992-08-14 | Electron & Telecommun Res Inst | スタック構造のｄｒａｍセル |
| US5525534A (en) * | 1992-03-13 | 1996-06-11 | Fujitsu Limited | Method of producing a semiconductor device using a reticle having a polygonal shaped hole |
| US5631184A (en) * | 1992-03-13 | 1997-05-20 | Fujitsu Limited | Method of producing a semiconductor device having a fin type capacitor |
| JPH07169759A (ja) * | 1993-12-14 | 1995-07-04 | Fujitsu Ltd | 半導体装置の製造方法と半導体装置 |
| US5449635A (en) * | 1993-12-28 | 1995-09-12 | Goldstar Electron Co., Ltd. | Method of fabricating a semiconductor memory |
| US5436186A (en) * | 1994-04-22 | 1995-07-25 | United Microelectronics Corporation | Process for fabricating a stacked capacitor |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| US5763286A (en) * | 1994-09-14 | 1998-06-09 | Micron Semiconductor, Inc. | Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces |
| KR0155785B1 (ko) * | 1994-12-15 | 1998-10-15 | 김광호 | 핀형 커패시터 및 그 제조방법 |
| US5663088A (en) * | 1995-05-19 | 1997-09-02 | Micron Technology, Inc. | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer |
| DE19527023C1 (de) * | 1995-07-24 | 1997-02-27 | Siemens Ag | Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung |
| KR0155883B1 (ko) * | 1995-09-19 | 1998-10-15 | 김광호 | 반도체 장치의 커패시터 및 그 제조방법 |
| JPH1098163A (ja) * | 1996-09-24 | 1998-04-14 | Oki Electric Ind Co Ltd | 半導体記憶装置のキャパシタ構造及びその形成方法 |
| US5786248A (en) * | 1995-10-12 | 1998-07-28 | Micron Technology, Inc. | Semiconductor processing method of forming a tantalum oxide containing capacitor |
| JP3504046B2 (ja) * | 1995-12-05 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR0170308B1 (ko) * | 1995-12-05 | 1999-02-01 | 김광호 | 강유전체 캐패시터의 제조방법 |
| DE19546999C1 (de) * | 1995-12-15 | 1997-04-30 | Siemens Ag | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung |
| US5757612A (en) * | 1996-04-23 | 1998-05-26 | International Business Machines Corporation | Structure and fabrication method for non-planar memory elements |
| DE19640448C1 (de) * | 1996-09-30 | 1998-02-19 | Siemens Ag | Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator |
| US6294420B1 (en) * | 1997-01-31 | 2001-09-25 | Texas Instruments Incorporated | Integrated circuit capacitor |
| DE19707977C1 (de) * | 1997-02-27 | 1998-06-10 | Siemens Ag | Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung |
| US5770499A (en) * | 1997-05-29 | 1998-06-23 | Texas Instruments Incorporated | Planarized capacitor array structure for high density memory applications |
-
1998
- 1998-09-17 DE DE19842704A patent/DE19842704C2/de not_active Expired - Fee Related
-
1999
- 1999-09-06 EP EP99117556A patent/EP0987753A3/de not_active Withdrawn
- 1999-09-13 US US09/395,316 patent/US6258656B1/en not_active Expired - Lifetime
- 1999-09-15 TW TW088115907A patent/TW469598B/zh not_active IP Right Cessation
- 1999-09-16 KR KR10-1999-0039781A patent/KR100404017B1/ko not_active IP Right Cessation
- 1999-09-17 CN CNB991202112A patent/CN1143377C/zh not_active Expired - Fee Related
- 1999-09-17 JP JP26434399A patent/JP3676628B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-23 US US09/863,925 patent/US6512259B1/en not_active Expired - Lifetime
-
2003
- 2003-06-25 KR KR10-2003-0041394A patent/KR20030060846A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1248790A (zh) | 2000-03-29 |
| EP0987753A2 (de) | 2000-03-22 |
| JP3676628B2 (ja) | 2005-07-27 |
| TW469598B (en) | 2001-12-21 |
| US6258656B1 (en) | 2001-07-10 |
| KR20000023205A (ko) | 2000-04-25 |
| DE19842704A1 (de) | 2000-04-06 |
| JP2000101048A (ja) | 2000-04-07 |
| KR20030060846A (ko) | 2003-07-16 |
| US6512259B1 (en) | 2003-01-28 |
| DE19842704C2 (de) | 2002-03-28 |
| EP0987753A3 (de) | 2004-01-21 |
| KR100404017B1 (ko) | 2003-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1143377C (zh) | 具有高ε介电材料或铁电材料的电容器及其制造方法 | |
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| US6365452B1 (en) | DRAM cell having a vertical transistor and a capacitor formed on the sidewalls of a trench isolation | |
| JP2617049B2 (ja) | 高集積半導体メモリ装置の製造方法 | |
| KR100560583B1 (ko) | 반구형 그레인 폴리실리콘 반도체 캐패시터 구조물 및 방법 | |
| CN1143389C (zh) | 存储单元装置及其制造方法 | |
| US7115932B2 (en) | Semiconductor device incorporating an electrical contact to an internal conductive layer and method for making the same | |
| CN1317769C (zh) | 半导体存储器件及其制造方法 | |
| US20240321727A1 (en) | Memory arrays comprising operative channel-material strings and dummy pillars | |
| CN1477709A (zh) | 半导体存储器件和采用镶嵌位线工艺制造该器件的方法 | |
| US12087632B2 (en) | Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells | |
| CN111863813A (zh) | 用于形成集成电路的方法 | |
| CN1140927C (zh) | 存储单元的制法 | |
| CN111292785A (zh) | 存储器电路和形成存储器电路的方法 | |
| CN1248791A (zh) | 在具有高低拓朴区域的集成电路上形成布线层的方法 | |
| CN1248068A (zh) | 在半导体器件内安置在支撑架上的电容器及其制造方法 | |
| CN1263137C (zh) | 半导体存储器件及其使用镶嵌栅极和外延生长的制造方法 | |
| US20220068944A1 (en) | Memory Array Comprising Strings Of Memory Cells And Method Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN115552606A (zh) | 沿着有源区周围的四侧中的三侧具有导电材料的集成式组合件以及形成集成式组合件的方法 | |
| KR100743294B1 (ko) | 집적 회로 구성과 그의 생성 방법 | |
| US6440869B1 (en) | Method of forming the capacitor with HSG in DRAM | |
| CN1254954A (zh) | 有高介电常数的介电材料或铁电材料的电容器及制造方法 | |
| US20230395513A1 (en) | Memory Circuitry And Method Used In Forming Memory Circuitry | |
| CN1172363C (zh) | 铁电电容及其制造方法和铁电存储单元制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130220 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130220 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130220 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151223 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040324 Termination date: 20160917 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |